JP5646215B2 - データ処理回路での２ティア・サンプリング補正のシステムおよび方法 - Google Patents

Description

本発明は、情報を転送するシステムおよび方法に関し、より具体的には、データ転送に関してサンプリング周波数を更新するシステムおよび方法に関する。

ハード・ディスク・ドライブを含むさまざまな製品は、通常、あるフォーマットの媒体から情報を取り出す能力を提供する読取りチャネル・デバイスを利用し、この情報をディジタル・データ・フォーマットで受取り側に提供する。そのような読取りチャネル・デバイスは、受け取られた情報を処理するのにデータ依存性を使用できるように実施されたデータ検出器回路と共に、アナログ・ディジタル変換器を含む。たとえば、データ検出器から供給される情報を使用して、アナログ・ディジタル変換器のサンプリング点を判定することができる。受け取られるデータの正確なサンプルを確立する能力は、データの正確な転送に重要である。

低コスト高性能データ転送システムに向かう奮闘は、読取りチャネル回路の電力散逸に対する厳しい制約をもたらしつつある。それと同時に、より高密度のデータ・パターンを転送する、対応する奮闘がある。これは、しばしば、信号対雑音比を下げられた環境での、転送されるデータの検出を必要とする。この環境では、現在のサンプリング補正周波数回路が、十分な正確さを提供しない場合がある。

したがって、少なくとも前述の理由から、当技術分野には、サンプリング周波数の更新を実行する高度なシステムおよび方法に対する必要性が存在する。

本発明は、情報を転送するシステムおよび方法に関し、より具体的には、データ転送に関してサンプリング周波数を更新するシステムおよび方法に関する。

本発明のさまざまな実施形態は、アナログ−ディジタル変換器と、ディジタル補間回路と、位相誤差回路と、位相調整制御回路とを含むデータ処理回路を提供する。アナログ−ディジタル変換器は、少なくとも部分的に粗制御によって調節されるサンプリング位相でアナログ・データ入力をサンプリングし、アナログ−ディジタル変換器が、一連のディジタル・サンプルを提供する。ディジタル補間回路は、少なくとも部分的に微細制御に基づいて一連のディジタル・サンプルのサブセットの間で補間する。位相誤差回路は、位相誤差値を計算する。位相調整制御回路は、少なくとも部分的に位相誤差値に基づいて粗制御および微細制御を判定するように動作可能である。

前述の実施形態のいくつかの例では、回路は、ディジタル補間回路から導出されたディジタル・データ入力を受け取り、処理された出力を提供するデータ処理回路をさらに含む。そのような例では、位相誤差回路は、ディジタル補間回路から導出されたディジタル・データ入力と処理された出力とを受け取り、位相誤差回路は、ディジタル補間回路から導出されたディジタル・データ入力と処理された出力との間の差に少なくとも部分的に基づいて、位相誤差値を計算する。いくつかのそのような例では、データ処理回路は、ビタビ・アルゴリズム検出器またはＭＰＡ検出器を含むことができるがこれらに限定はされないデータ検出器回路を含む。

前述の実施形態の特定の例では、位相調整制御回路は、粗同調誤差フィードバック回路および微細同調誤差フィードバック回路を含む。粗同調誤差フィードバック回路は、少なくとも部分的に位相誤差値に基づいて粗制御を生成し、微細同調誤差フィードバック回路は、粗同調フィードバック信号から提供される残差値に少なくとも部分的に基づいて微細制御を生成する。いくつかのそのような例では、位相調整制御回路は、粗制御の適用と微細制御の適用との間の待ち時間差の影響を減らすように動作可能である待ち時間調整回路を含む。いくつかの場合に、待ち時間調整回路は、低域フィルタおよび合計回路を含む。低域フィルタは、合計要素に微細制御の平均値を提供し、合計要素では、変更された誤差値を産出するために平均値が位相誤差値と合計され、粗同調フィードバック回路は、変更された誤差値に少なくとも部分的に基づいて粗制御を生成する。他の場合に、待ち時間調整回路は、遅延回路を含み、遅延回路は、ディジタル補間フィルタに提供される一連のデータ・サンプルに粗制御を伝搬する際のすべての遅延を一致させるために、ディジタル補間回路への微細制御の適用を遅延させる。

前述の実施形態のさまざまな例では、ディジタル補間回路は、粗制御の変更によって引き起こされる一連のディジタル・サンプルのサブセットのうちの２つの間の不連続性を補償するように動作可能である。いくつかの場合に、ディジタル補間回路は、微細制御と粗制御の変更とに基づいて選択可能な事前に計算される微細選択値を有するルックアップ・テーブルを含む。前述の実施形態の１つまたは複数の例では、この回路は、位相調整制御回路によって粗制御に対して行うことができる増分変更を制限するスルー・レート制限回路をさらに含む。

本発明の他の実施形態は、データ処理システムでのサンプル位相調整の方法を提供する。そのような方法は、少なくとも部分的に粗制御によって調節されるサンプリング位相でアナログ・データ入力のアナログ−ディジタル変換を実行することおよび一連のディジタル・サンプルを産出することと、少なくとも部分的に微細制御に基づいて一連のディジタル・サンプルのサブセットの間で補間し、一連の補間された値を提供する、一連のディジタル・サンプルのディジタル補間を実行することと、理想的な出力を産出するために、一連の補間された値の派生物に対してデータ検出を実行することと、理想的な出力および一連の補間された値の派生物に少なくとも部分的に基づいて、位相誤差を計算することと、少なくとも部分的に位相誤差に基づいて、粗制御を更新することと、少なくとも部分的に位相誤差に基づいて、残差値を計算することと、少なくとも部分的に残差値に基づいて、微細制御を更新することとを含む。

この概要は、本発明のいくつかの実施形態の全体的な概要のみを提供するものである。本発明の多数の他の目的、特徴、および利益は、次の詳細な説明、添付の特許請求の範囲、および添付図面からより十分に明白になるであろう。

本発明のさまざまな実施形態のさらなる理解を、本明細書の残りの部分で説明される図面を参照することによって実現することができる。図面では、同様の符号が、複数の図面を通じて同様の構成要素を参照するのに使用される。いくつかの場合に、小文字からなるサブラベルが、複数の同様の構成要素のうちの１つを表すために符号に関連する。既存のサブラベルを指定せずに符号に対する参照が行われるときには、すべてのそのような複数の類似する構成要素を参照することが意図されている。

本発明の１つまたは複数の実施形態による２ティア・サンプリング位相更新回路を示す図である。 本発明の異なる実施形態に関して使用できる例のディジタル補間器回路を示す図である。 本発明のさまざまな実施形態による更新された２つのサンプリング位相に関する本発明のいくつかの実施形態による方法を示す流れ図である。 本発明のいくつかの実施形態による２ティア・サンプリング位相更新回路を含むデータ処理システムを示す図である。 本発明のいくつかの実施形態による２ティア・サンプリング位相更新回路を含むもう１つのデータ処理システムを示す図である。 本発明のいくつかの実施形態による２ティア・サンプリング位相更新回路を含むもう１つのデータ処理システムを示す図である。 ディジタル補間に使用される複数の均等に分布するサンプルを示す図である。 全体的には均等に分布するが、本発明のいくつかの実施形態による粗調整の変更に起因して不連続性を示す、複数のサンプルを示す図である。 本発明のさまざまな実施形態による、粗位相調整の変更によって作成される不連続性を補償するように設計されたディジタル補間器回路を示す図である。 本発明のさまざまな実施形態による、短縮待ち時間データ取出システムを含むストレージ・システムを示す図である。 本発明の１つまたは複数の実施形態による短縮待ち時間データ取出システムを含む通信システムを示す図である。

本発明は、情報を転送するシステムおよび方法に関し、より具体的には、データ転送に関してサンプリング周波数を更新するシステムおよび方法に関する。

本発明のさまざまな実施形態は、２ティア・サンプリング位相調整回路を提供する。この回路では、粗位相調整は、アナログ−ディジタル変換器のサンプリング位相を変更することによってアナログ領域で実行され、微細位相調整は、ディジタル補間回路の補間位相を変更することによってディジタル領域で実行される。いくつかの利益として、前述の手法は、いくつかの場合には満足できない、アナログ−ディジタル変換器によるサンプリングに対する要件を緩和すると同時に、ディジタル補間が実行される範囲を縮小することを可能にする。範囲のそのような縮小は、ディジタル補間の精度を高める。いくつかの場合に、ディジタル領域で実施されるサンプリング位相に対する変更が、アナログ領域で実施されるサンプリング位相の変更が行われるのとほぼ同時に行われることを保証するために、さまざまな回路が使用される。

図１ａに移ると、本発明の１つまたは複数の実施形態による２ティア・サンプリング位相更新回路を含むデータ処理システム１００が示されている。データ処理システム１００は、データ入力１０５を受け取るアナログ−ディジタル変換器１１０を含む。データ入力１０５は、アナログ−ディジタル変換器１１０への、直列情報を表すアナログ・データ入力である。データ入力１０５は、たとえば、磁気記憶媒体からまたは伝送デバイスから導出することができる。本明細書で提供される開示に基づいて、当業者は、データ入力１０５をそこから導出できるさまざまなソースを認めるであろう。

アナログ−ディジタル変換器１１０は、粗位相フィードバック信号１７５によって調節されるサンプリング位相でデータ入力１０５をサンプリングする。アナログ−ディジタル変換器１１０は、当技術分野で既知の任意のタイプのアナログ−ディジタル変換器とすることができる。一連のディジタル・サンプル１１５が、アナログ−ディジタル変換器１１０からディジタル補間フィルタ１２０に供給される。補間フィルタ１２０は、微細位相フィードバック信号１６５に依存して、異なる位相に対応する複数の異なるサンプルのうちの１つを選択する。補間フィルタ１２０は、補間出力１２５を産出する。補間フィルタ１２０の代わりに使用できる補間器回路の例を、図１ｂに示す。

図１ｂに移ると、本発明の異なる実施形態に関して使用できる例のディジタル補間器回路１０１が示されている。ディジタル補間器回路１０１は、複数の乗算器回路１０６を含み、ここで、乗算器回路１０６の個数は、可能なサンプル１０３の個数および微細位相フィードバック信号１６５の個数に対応する。乗算器回路１０６は、サンプル１０３によって、微細位相フィードバック信号１６５のそれぞれの１つを乗算する。それぞれの乗算の積は、合計回路１０７を使用して一緒に合計されて、補間出力１２５が産出される。一例として、微細位相フィードバック信号１６５ｄと微細位相フィードバック信号１６５ｅとの両方が０．５の値にセットされ、微細位相フィードバック信号１６５の他のインスタンスが「０」の値にセットされるように、微細位相フィードバック信号１６５がアサートされる場合に、補間出力１２５は、サンプル１０３ｄおよびサンプル１０３ｅの平均値である。本発明の異なる実施形態に従って、他の補間回路を補間フィルタの代わりに使用できることに留意されたい。

図１ａに戻って、補間出力１２５は、入力に対してさまざまな処理ステップを実行するディジタル・データ処理回路１３０に供給される。ディジタル・データ処理回路１３０は、当技術分野で既知の、ディジタル・データ検出および／またはディジタル・データ復号を含むことができるが、これらに限定はされない。たとえば、ディジタル・データ処理回路１３０は、当技術分野で既知の、ＭＡＰデータ検出器および低密度パリティ検査復号器を含むことができる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に関して使用できるさまざまなデータ処理回路を認めるであろう。ディジタル・データ処理回路１３０は、データ出力１３５を供給する。

さらに、ディジタル・データ処理回路１３０は、処理前の情報および処理後の情報の組合せ１４０を位相誤差回路１５０に供給する。位相誤差回路１５０は、処理前の情報を処理後の情報と比較して、位相オフセット値１５５を供給する。位相オフセット値１５５は、ディジタル補間フィルタ１２０の出力で理想的な信号を産出すると期待される総合位相調整を表す。位相オフセット値１５５に対応する位相変更は、部分的には粗同調誤差フィードバック回路１７０によって、部分的には微細同調誤差フィードバック回路１６０によって実施される。粗同調フィードバック回路１７０は、アナログ−ディジタル変換器１１０で「粗ステップ」の増分でサンプリング位相を調整するように動作可能であり、微細同調フィードバック回路１６０は、ディジタル補間フィルタ１２０で「微細ステップ」の増分でサンプリング位相を調整するように動作可能である。各サンプリング期間（Ｔ）を、４つの粗サンプリング期間に分割することができ、粗サンプリング期間のそれぞれを、８つの微細サンプリング期間に分割することができ、微細サンプリング期間は、組み合わされたときに、達成できる総合サンプリング精度を産出する。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って達成できる位相シフトのさまざまな他の組合せを認めるであろう。粗同調誤差フィードバック回路１７０と微細同調誤差フィードバック回路１６０との間の通信信号１９０は、粗位相フィードバック信号１７５と微細位相フィードバック信号１６５との間の任意の位相オフセットのバランスをとることを可能にする。

次の擬似コードは、所望の位相オフセット補正を産出するための粗同調誤差フィードバック回路１７０および微細同調誤差フィードバック回路１６０の組合せの動作を表す。

注目すべきことに、粗位相フィードバック信号は、所与のときに正または負のいずれかの１つの増分だけ移動することだけを許可される。これは、ループ安定性を維持するために行われる。本発明の異なる実施形態に従って、より大きいまたはより小さいスルー・レート制限を実施できることに留意されたい。

図２に移ると、流れ図２００は、本発明のさまざまな実施形態による更新された２つのサンプリング位相に関する本発明のいくつかの実施形態による方法を示す。流れ図２００に従うと、データ入力が受け取られる（ブロック２０２）。このデータ入力は、一連の情報を表すアナログ・データ入力である。このデータ入力は、たとえば、磁気記憶媒体からまたは伝送デバイスから導出することができる。本明細書で提供される開示に基づいて、当業者は、データ入力１０５をそこから導出できるさまざまなソースを認めるであろう。微細制御信号を反映するように、ディジタル補間器のサンプリングを更新し（ブロック２０４）、粗制御信号を反映するように、アナログ−ディジタル変換器のサンプリングを更新する（ブロック２０６）。粗制御と一致するように調整されたサンプリング・レートを使用して、受け取られたデータに対してアナログ−ディジタル変換を実行する（ブロック２０８）。このアナログ−ディジタル変換は、粗制御に対応する位相を有するサンプリング点に対応する一連のディジタル・サンプルを産出する。

微細制御に対応するサンプリング・レートを使用して、一連のディジタル・サンプルに対してディジタル補間を実行する（ブロック２１０）。この補間は、更新された微細制御と一致するように位相に関して調整される、所与のディジタル・サンプルの値を変更する。その後、補間されたデータを、当技術分野で既知の１つまたは複数のデータ処理技法を使用して処理する（ブロック２１２）。そのようなデータ処理は、当技術分野で既知の、ビタビ・アルゴリズム・データ検出プロセスまたはＭＡＰデータ検出プロセスを含むことができるが、これらに限定はされない。データ処理は、理想的な出力（すなわち、１つまたは複数の誤差を補正された出力）を産出する。この理想的な出力を補間されたデータと比較して、位相誤差を判定することができる（ブロック２１４）。そのような位相誤差の判定は、当技術分野で既知の任意の技法を使用して行うことができる。

位相誤差が正（すなわち、より後へのシフトが必要である）（ブロック２２０）または負（すなわち、より前へのシフトが必要である）（ブロック２４０）のどちらであるかを判定する。位相誤差が正である（ブロック２２０）場合には、誤差の大きさが粗ステップの半分より大きいかどうかを判定する（ブロック２２２）。位相誤差の大きさが粗ステップの半分より大きい（ブロック２２２）場合には、オリジナル位相誤差から粗ステップを引いたものになるように位相誤差信号を更新する（ブロック２２４）。さらに、粗制御を１つ増分し、アナログ−ディジタル変換器サンプリングを１サイクル全体だけより前に移動させる（ブロック２２６）。次に、更新された位相誤差を補償するために微細制御を調整する（ブロック２２８）。一例として、位相誤差が粗ステップの３／４である場合に、粗制御は、１つ増分され、位相誤差は、粗ステップの負の１／４に変更される。次に、この負の１／４は、ディジタル補間が１／４サイクルだけより後に移動するように微細制御を変更することによって補償される。その代わりに、位相誤差の大きさが粗ステップの半分より大きくはない（ブロック２２２）場合に、粗制御は、変更されないままになり、微細制御が、位相誤差を補償するのに使用される（ブロック２２８）。一例として、位相誤差が粗ステップの１／３である場合に、微細制御は、ディジタル補間を粗ステップの１／３だけより前に移動するように調整される。

その代わりに、位相誤差が負である（ブロック２４０）場合には、誤差の大きさが粗ステップの半分より大きいかどうかを判定する（ブロック２４２）。位相誤差の大きさが粗ステップの半分より大きい（ブロック２４２）場合には、オリジナル位相誤差に粗ステップを加えたものになるように位相誤差信号を更新する（ブロック２４４）。さらに、粗制御を１つ減分し、アナログ−ディジタル変換器サンプリングを１サイクル全体だけより後に移動させる（ブロック２４６）。次に、更新された位相誤差を補償するために微細制御を調整する（ブロック２４８）。一例として、位相誤差が粗ステップの３／４である場合に、粗制御は、１つ減分され、位相誤差は、粗ステップの正の１／４に変更される。次に、この正の１／４は、ディジタル補間が１／４サイクルだけより前に移動するように微細制御を変更することによって補償される。その代わりに、位相誤差の大きさが粗ステップの半分より大きくはない（ブロック２４２）場合に、粗制御は、変更されないままになり、微細制御が、位相誤差を補償するのに使用される（ブロック２４８）。一例として、位相誤差が粗ステップの１／３である場合に、微細制御は、ディジタル補間を粗ステップの１／３だけより後に移動するように調整される。

注目すべきことに、粗位相フィードバック信号は、所与のときに正または負のいずれかの１つの増分だけ移動することだけを許可される。これは、ループ安定性を維持するために行われる。本発明の異なる実施形態に従って、より大きいまたはより小さいスルー・レート制限を実施できることに留意されたい。

図３に移ると、本発明のいくつかの実施形態による２ティア・サンプリング位相更新回路を含むデータ処理システム３００が示されている。データ処理システム３００は、粗同調調整の計算に平均微細同調調整を組み込むことによって、アナログ領域でのサンプリング位相更新の実行とディジタル領域でのサンプリング位相更新の実行との間の待ち時間差を補償する。これは、待ち時間差によって駆動される値ではなく、約０付近での微細同調調整のセンタリングをもたらす。

データ処理システム３００は、データ入力３０５を受け取るアナログ−ディジタル変換器３１０を含む。データ入力３０５は、アナログ−ディジタル変換器３１０への、直列情報を表すアナログ・データ入力である。データ入力３０５は、たとえば、磁気記憶媒体からまたは伝送デバイスから導出することができる。本明細書で提供される開示に基づいて、当業者は、データ入力３０５をそこから導出できるさまざまなソースを認めるであろう。

アナログ−ディジタル変換器３１０は、粗位相フィードバック信号３７５によって調節されるサンプリング位相でデータ入力３０５をサンプリングする。アナログ−ディジタル変換器３１０は、当技術分野で既知の任意のタイプのアナログ−ディジタル変換器とすることができる。一連のディジタル・サンプル３１５が、アナログ−ディジタル変換器３１０からディジタル補間フィルタ３２０に供給される。ディジタル補間フィルタ３２０は、微細位相フィードバック信号３６５に依存して、異なる位相に対応する複数の異なるサンプルのうちの１つを選択する。ディジタル補間フィルタ３２０は、補間出力３２５を産出する。補間フィルタ３２０の代わりに使用できる補間器回路の例は、上で図１ｂに関して述べたが、あるいは、図６に関して下で説明するものである。

補間出力３２５は、等化器回路３３０に供給され、等化器回路３３０は、等化機能を実行できる、当技術分野で既知の任意の回路とすることができる。等化器回路３３０は、オリジナル・データ入力３３５をデータ検出器回路３４０に供給する。さらに、オリジナル・データ入力３３５は、当技術分野で既知のように、位相誤差計算機回路３５０に供給される。データ検出器回路３４０は、ＭＡＰ検出器またはビタビ・アルゴリズム検出器を含むがこれらに限定はされない、当技術分野で既知の任意のデータ検出器とすることができる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に関して使用できるさまざまなデータ検出器回路を認めるであろう。データ検出プロセスの結果は、データ出力３４５としてデータ検出器回路３４０から供給される。さらに、データ出力３４５は、位相誤差計算機回路３５０に供給される。位相誤差計算機回路３５０は、検出器入力と検出器出力との間の差に基づいてサンプリング位相誤差を識別できる、当技術分野で既知の任意の回路とすることができる。位相誤差計算機回路３５０は、位相オフセット値３５５を供給し、この位相オフセット値３５５は、位相誤差値３６２を産出するために２次フィルタ３６０によってフィルタリングされる。位相誤差値３６２は、ディジタル補間フィルタ３２０の出力で理想的な信号を産出すると期待される総合位相調整を表す。

位相誤差値３６２に対応する位相変更は、部分的には粗位相フィードバック信号３７５を供給するＡＤＣ位相選択回路３９０によって、部分的には微細位相フィードバック信号３６５を供給する補間位相選択回路３７０によって実施される。ＡＤＣ位相選択回路３９０は、アナログ−ディジタル変換器３１０で「粗ステップ」の増分でサンプリング位相を調整するように動作可能であり、補間位相選択回路３７０は、ディジタル補間フィルタ３２０で「微細ステップ」の増分でサンプリング位相を調整するように動作可能である。各サンプリング期間（Ｔ）を、複数の粗サンプリング期間に分割することができ、粗サンプリング期間のそれぞれを、複数の微細サンプリング期間に分割することができる。サンプリング分解能は、微細サンプリング期間および粗サンプリング期間の組合せによって定義される。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って達成できる微細サンプリング期間および粗サンプリング期間のさまざまな組合せを認めるであろう。

微細位相フィードバック信号３６５の大きさは、低域フィルタ回路３８０に出力３７２として供給される。低域フィルタ回路３８０は、複数の処理されたサンプルにまたがる微細位相フィードバック信号３６５の平均値を計算する。一例として、低域フィルタ回路３８０は、４０個の連続する処理されたサンプルの移動平均を維持する。微細位相フィードバック信号３６５の平均値は、平均値出力３８６として合計回路３８２に供給される。合計回路３８２は、平均値出力３８６を位相誤差値３６２に加算して、変更された位相誤差値３８４を産出する。平均値出力３８６を位相誤差値３６２と共に組み込むことによって、微細位相フィードバック信号３６５と比較したときの粗位相フィードバック信号３７５の更新における待ち時間の差に起因する微細位相フィードバック信号３６５のすべての定常状態値が、減算され、変更された位相誤差値３８４をもたらす。したがって、微細位相フィードバック信号３６５の定常状態値は、ほぼ０である。これは、微細位相フィードバック信号３６５の調整範囲を最大にする。

変更された位相誤差値３８４は、ＡＤＣ位相選択回路３９０に供給され、ＡＤＣ位相選択回路３９０は、変更された位相誤差値３８４に比例して粗位相フィードバック信号３７５を生成する。具体的に言うと、変更された位相誤差値３８４の大きさが粗ステップの半分より大きい場合には、粗位相フィードバック信号は、補償のために設計された量だけ増分されまたは減分される。たとえば、変更された位相誤差値３８４が、粗ステップの０．８倍である場合には、粗位相フィードバック信号３７５は、１つだけ増分され、粗ステップの−０．２の残差調整が残される。もう１つの例として、変更された位相誤差値３８４が、粗ステップの１．２倍である場合には、粗位相フィードバック信号３７５は、１つだけ増分され、粗ステップの０．２の残差調整が残される。もう１つの例として、変更された位相誤差値３８４が、粗ステップの２．２倍である場合には、粗位相フィードバック信号３７５は、２つだけ増分され、粗ステップの０．２の同一の残差調整が残される。類似するパターンが、負の位相調整にもあてはまる。たとえば、変更された位相誤差値３８４が、粗ステップの−０．８倍である場合には、粗位相フィードバック信号３７５は、１つだけ減分され、粗ステップの０．２の残差調整が残される。もう１つの例として、変更された位相誤差値３８４が、粗ステップの−１．２倍である場合には、粗位相フィードバック信号３７５は、１つだけ減分され、粗ステップの−０．２の残差調整が残される。もう１つの例として、変更された位相誤差値３８４が、粗ステップの−２．２倍である場合には、粗位相フィードバック信号３７５は、２つだけ減分され、粗ステップの−０．２の同一の残差調整が残される。

残差調整は、残差値３９２として補間位相選択回路３７０に供給される。補間位相選択回路３７０は、残差値３９２の値に従って微細位相フィードバック信号３６５を変更し、微細位相フィードバック信号３６５として出力を供給する。

図４に移ると、本発明のいくつかの実施形態による２ティア・サンプリング位相更新回路を含むもう１つのデータ処理システム４００が示されている。データ処理システム４００は、アナログ領域でのサンプリング位相更新と一致するようにディジタル領域でのすべてのサンプリング位相更新の実施を遅延させることによって、アナログ領域でのサンプリング位相更新の実行とディジタル領域でのサンプリング位相更新の実行との間の待ち時間差を補償する。

データ処理システム４００は、データ入力４０５を受け取るアナログ−ディジタル変換器４１０を含む。データ入力４０５は、アナログ−ディジタル変換器４１０への、直列情報を表すアナログ・データ入力である。データ入力４０５は、たとえば、磁気記憶媒体からまたは伝送デバイスから導出することができる。本明細書で提供される開示に基づいて、当業者は、データ入力４０５をそこから導出できるさまざまなソースを認めるであろう。

アナログ−ディジタル変換器４１０は、粗位相フィードバック信号４７５によって調節されるサンプリング位相でデータ入力４０５をサンプリングする。アナログ−ディジタル変換器４１０は、当技術分野で既知の任意のタイプのアナログ−ディジタル変換器とすることができる。一連のディジタル・サンプル４１５が、アナログ−ディジタル変換器４１０からディジタル補間フィルタ４２０に供給される。ディジタル補間フィルタ４２０は、微細位相フィードバック信号４６５に依存して、異なる位相に対応する複数の異なるサンプルのうちの１つを選択する。ディジタル補間フィルタ４２０は、補間出力４２５を産出する。補間フィルタ４２０の代わりに使用できる補間器回路の例は、図１ｂに関して上で述べたが、あるいは、図６に関して下で説明するものである。

補間出力４２５は、等化器回路４３０に供給され、等化器回路４３０は、等化機能を実行できる、当技術分野で既知の任意の回路とすることができる。等化器回路４３０は、オリジナル・データ入力４３５をデータ検出器回路４４０に供給する。さらに、オリジナル・データ入力４３５は、当技術分野で既知のように、位相誤差計算機回路４５０に供給される。データ検出器回路４４０は、ＭＡＰ検出器またはビタビ・アルゴリズム検出器を含むがこれらに限定はされない、当技術分野で既知の任意のデータ検出器とすることができる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に関して使用できるさまざまなデータ検出器回路を認めるであろう。データ検出プロセスの結果は、データ出力４４５としてデータ検出器回路４４０から供給される。さらに、データ出力４４５は、位相誤差計算機回路４５０に供給される。位相誤差計算機回路４５０は、検出器入力と検出器出力との間の差に基づいてサンプリング位相誤差を識別できる、当技術分野で既知の任意の回路とすることができる。位相誤差計算機回路４５０は、位相オフセット値４５５を供給し、この位相オフセット値４５５は、位相誤差値４６２を産出するために２次フィルタ４６０によってフィルタリングされる。位相誤差値４６２は、ディジタル補間フィルタ４２０の出力で理想的な信号を産出すると期待される総合位相調整を表す。

位相誤差値４６２に対応する位相変更は、部分的には粗位相フィードバック信号４７５を供給するＡＤＣ位相選択回路４９０によって、部分的には微細位相フィードバック信号４６５を供給する補間位相選択回路４７０によって実施される。ＡＤＣ位相選択回路４９０は、アナログ−ディジタル変換器４１０で「粗ステップ」の増分でサンプリング位相を調整するように動作可能であり、補間位相選択回路４７０は、ディジタル補間フィルタ４２０で「微細ステップ」の増分でサンプリング位相を調整するように動作可能である。各サンプリング期間（Ｔ）を、複数の粗サンプリング期間に分割することができ、粗サンプリング期間のそれぞれを、複数の微細サンプリング期間に分割することができる。サンプリング分解能は、微細サンプリング期間および粗サンプリング期間の組合せによって定義される。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って達成できる微細サンプリング期間および粗サンプリング期間のさまざまな組合せを認めるであろう。

具体的には、位相誤差値４６２は、ＡＤＣ位相選択回路４９０に供給され、ＡＤＣ位相選択回路４９０は、位相誤差値４６２に比例して粗位相フィードバック信号４７５を生成する。具体的に言うと、位相誤差値４６２の大きさが粗ステップの半分より大きい場合には、粗位相フィードバック信号は、補償のために設計された量だけ増分されまたは減分される。たとえば、位相誤差値４６２が、粗ステップの０．８倍である場合には、粗位相フィードバック信号４７５は、１つだけ増分され、粗ステップの−０．２の残差調整が残される。もう１つの例として、位相誤差値４６２が、粗ステップの１．２倍である場合には、粗位相フィードバック信号４７５は、１つだけ増分され、粗ステップの０．２の残差調整が残される。もう１つの例として、位相誤差値４６２が、粗ステップの２．２倍である場合には、粗位相フィードバック信号４７５は、２つだけ増分され、粗ステップの０．２の同一の残差調整が残される。類似するパターンが、負の位相調整にもあてはまる。たとえば、位相誤差値４６２が、粗ステップの−０．８倍である場合には、粗位相フィードバック信号４７５は、１つだけ減分され、粗ステップの０．２の残差調整が残される。もう１つの例として、位相誤差値４６２が、粗ステップの−１．２倍である場合には、粗位相フィードバック信号４７５は、１つだけ減分され、粗ステップの−０．２の残差調整が残される。もう１つの例として、位相誤差値４６２が、粗ステップの−２．２倍である場合には、粗位相フィードバック信号４７５は、２つだけ減分され、粗ステップの−０．２の同一の残差調整が残される。

残差調整は、残差値４９２として補間位相選択回路４７０に供給される。補間位相選択回路４７０は、残差値４９２の値に従って暫定微細位相フィードバック信号４７４を変更し、暫定微細位相フィードバック信号４７４として出力を供給する。暫定微細位相フィードバック信号４７４は、遅延回路４７６に供給される。遅延回路４７６は、粗位相フィードバック信号４７５がディジタル・サンプル４１５に伝搬する機会を有するまで、暫定微細位相フィードバック信号４７４が、微細位相フィードバック信号４６５として供給されないことを保証する。したがって、粗フィードバック信号４７５を生成するループの待ち時間は、微細フィードバック信号４６５を生成するループの待ち時間と同一である。

図５を参照すると、本発明の他の実施形態による２ティア・サンプリング位相更新回路を含むもう１つのデータ処理システム５００が示されている。データ処理システム５００は、粗同調調整の計算に平均微細同調調整を組み込むことによって、アナログ領域でのサンプリング位相更新の実行とディジタル領域でのサンプリング位相更新の実行との間の待ち時間差を補償する。これは、待ち時間差によって駆動される値ではなく、約０付近での微細同調調整のセンタリングをもたらす。さらに、データ処理システム５００は、スルー・レート制限回路５８５を含み、スルー・レート制限回路５８５は、任意の所与のときに粗位相フィードバック信号５７５を介して適用できる変更の量を制限する。そのようなスルー制限回路は、任意の所与のパスで粗位相フィードバック信号５７５を多すぎてステッピングすることによって作成され得る不安定性を防ぐ。

データ処理システム５００は、データ入力５０５を受け取るアナログ−ディジタル変換器５１０を含む。データ入力５０５は、アナログ−ディジタル変換器５１０への、直列情報を表すアナログ・データ入力である。データ入力５０５は、たとえば、磁気記憶媒体からまたは伝送デバイスから導出することができる。本明細書で提供される開示に基づいて、当業者は、データ入力５０５をそこから導出できるさまざまなソースを認めるであろう。

アナログ−ディジタル変換器５１０は、粗位相フィードバック信号５７５によって調節されるサンプリング位相でデータ入力５０５をサンプリングする。アナログ−ディジタル変換器５１０は、当技術分野で既知の任意のタイプのアナログ−ディジタル変換器とすることができる。一連のディジタル・サンプル５１５が、アナログ−ディジタル変換器５１０からディジタル補間フィルタ５２０に供給される。ディジタル補間フィルタ５２０は、微細位相フィードバック信号５６５に依存して、異なる位相に対応する複数の異なるサンプルのうちの１つを選択する。ディジタル補間フィルタ５２０は、補間出力５２５を産出する。補間フィルタ５２０の代わりに使用できる補間器回路の例は、図１ｂに関して上で述べたが、あるいは、図６に関して下で説明するものである。

補間出力５２５は、等化器回路５３０に供給され、等化器回路５３０は、等化機能を実行できる、当技術分野で既知の任意の回路とすることができる。等化器回路５３０は、オリジナル・データ入力５３５をデータ検出器回路５４０に供給する。さらに、オリジナル・データ入力５３５は、当技術分野で既知のように、位相誤差計算機回路５５０に供給される。データ検出器回路５４０は、ＭＡＰ検出器またはビタビ・アルゴリズム検出器を含むがこれらに限定はされない、当技術分野で既知の任意のデータ検出器とすることができる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に関して使用できるさまざまなデータ検出器回路を認めるであろう。データ検出プロセスの結果は、データ出力５４５としてデータ検出器回路５４０から供給される。さらに、データ出力５４５は、位相誤差計算機回路５５０に供給される。位相誤差計算機回路５５０は、検出器入力と検出器出力との間の差に基づいてサンプリング位相誤差を識別できる、当技術分野で既知の任意の回路とすることができる。位相誤差計算機回路５５０は、位相オフセット値５５５を供給し、この位相オフセット値５５５は、位相誤差値５６２を産出するために２次フィルタ５６０によってフィルタリングされる。位相誤差値５６２は、ディジタル補間フィルタ５２０の出力で理想的な信号を産出すると期待される総合位相調整を表す。

位相誤差値５６２に対応する位相変更は、部分的には粗位相フィードバック信号５７５を供給するＡＤＣ位相選択回路５９０によって、部分的には微細位相フィードバック信号５６５を供給する補間位相選択回路５７０によって実施される。ＡＤＣ位相選択回路５９０は、アナログ−ディジタル変換器５１０で「粗ステップ」の増分でサンプリング位相を調整するように動作可能であり、補間位相選択回路５７０は、ディジタル補間フィルタ５２０で「微細ステップ」の増分でサンプリング位相を調整するように動作可能である。各サンプリング期間（Ｔ）を、複数の粗サンプリング期間に分割することができ、粗サンプリング期間のそれぞれを、複数の微細サンプリング期間に分割することができる。サンプリング分解能は、微細サンプリング期間および粗サンプリング期間の組合せによって定義される。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って達成できる微細サンプリング期間および粗サンプリング期間のさまざまな組合せを認めるであろう。

微細位相フィードバック信号５６５の大きさは、出力５７２として低域フィルタ回路５８０に供給される。低域フィルタ回路５８０は、複数の処理されたサンプルにまたがる微細位相フィードバック信号５６５の平均値を計算する。一例として、低域フィルタ５８０は、４０個の連続する処理されたサンプルの移動平均を維持する。微細位相フィードバック信号５６５の平均値は、平均値出力５８６として合計回路５８２に供給される。合計回路５８２は、平均値出力５８６を位相誤差値５６２に加算して、変更された位相誤差値５８３を産出する。平均値出力５８６を位相誤差値５６２と共に組み込むことによって、微細位相フィードバック信号５６５と比較したときの粗位相フィードバック信号５７５の更新における待ち時間の差に起因する微細位相フィードバック信号５６５のすべての定常状態値が、減算され、変更された位相誤差値５８３をもたらす。したがって、微細位相フィードバック信号５６５の定常状態値は、ほぼ０である。これは、微細位相フィードバック信号５６５の調整範囲を最大にする。

変更された位相誤差値５８３は、スルー・レート制限回路５８５に供給され、スルー・レート制限回路５８５は、粗位相フィードバック信号５７５に対する大きすぎるステップを防ぐために位相誤差の大きさを制限する。たとえば、本発明のいくつかの実施形態では、粗位相フィードバック信号５７５の許容可能な単一ステップが、１粗ステップに制限される。そのような場合に、スルー・レート制限回路５８５は、変更された位相誤差値５８３の大きさを、１．５粗ステップ未満になるように減らす。その後、スルー制限された値が、スルー制限された位相誤差値５８４としてＡＤＣ位相選択回路５９０に供給される。

スルー制限された位相誤差値５８４は、ＡＤＣ位相選択回路５９０に供給され、ＡＤＣ位相選択回路５９０は、スルー制限された位相誤差値５８４に比例して粗位相フィードバック信号５７５を生成する。具体的に言うと、スルー制限された位相誤差値５８４の大きさが粗ステップの半分より大きい場合には、粗位相フィードバック信号は、補償のために設計された量だけ増分されまたは減分される。たとえば、スルー制限された位相誤差値５８４が、粗ステップの０．８倍である場合には、粗位相フィードバック信号５７５は、１つだけ増分され、粗ステップの−０．２の残差調整が残される。もう１つの例として、スルー制限された位相誤差値５８４が、粗ステップの１．２倍である場合には、粗位相フィードバック信号５７５は、１つだけ増分され、粗ステップの０．２の残差調整が残される。類似するパターンが、負の位相調整にもあてはまる。たとえば、スルー制限された位相誤差値５８４が、粗ステップの−０．８倍である場合には、粗位相フィードバック信号５７５は、１つだけ減分され、粗ステップの０．２の残差調整が残される。もう１つの例として、スルー制限された位相誤差値５８４が、粗ステップの−１．２倍である場合には、粗位相フィードバック信号５７５は、１つだけ減分され、粗ステップの−０．２の残差調整が残される。

残差調整は、残差信号５９２として補間位相選択回路５７０に供給される。補間位相選択回路５７０は、残差値５９２の値および位相誤差値５６２の組合せに従って微細位相フィードバック信号５６５を変更し、微細位相フィードバック信号５６５として出力を供給する。次の擬似コードは、スルー制限回路５８５、ＡＤＣ位相選択回路５９０、および補間位相選択フィルタ５７０の組合せの動作を表す。

図６ａに移ると、ディジタル補間に使用できる複数の均等に分布するサンプル６０１が示されている。これらのサンプルは、微細位相分解能６０３だけ離されている。７つのサンプルが示されているが、本発明の異なる実施形態に関して、より多数またはより少数のサンプルを使用できることに留意されたい。そのような均等に分布するサンプルは、粗位相フィードバック信号に変更がないときに発生する。

図６ｂに、全体的には均等に分布するが、本発明のいくつかの実施形態による粗調整の変更に起因して２つの連続するサンプルの間で不連続性６１１を示す、複数のサンプルを示す。これらのサンプルは全体的に、粗調整の変更にまたがるサンプルを除いて、微細位相分解能６０７だけ離されている。粗調整が発生するところでは、サンプルは、微細位相分解能６０７に不連続性６１１を加えたものだけ離されている。やはり、７つのサンプルが示されているが、本発明の異なる実施形態に関して、より多数またはより少数のサンプルを使用できることに留意されたい。また、不連続性６１１が正として図示されているが、サンプルの間の分離が位相分解能６０７から不連続性６１１の大きさを減じたものになるように、不連続性６１１を負にすることができることにも留意されたい。

図６ｃに移ると、本発明のさまざまな実施形態による、粗位相調整の変更によって作成される不連続性を補償するように設計されたディジタル補間器回路６５０が示されている。ディジタル補間器回路６５０は、複数の乗算器回路６９６を含み、乗算器回路６９６の個数は、可能なサンプル６９３の個数および微細選択信号６６５の個数に対応する。乗算器回路６９６は、微細選択信号６６５のそれぞれの１つを、サンプル６９３によって乗算する。それぞれの乗算の積は、合計回路６９７を使用して一緒に合計されて、補間出力６９８が産出される。一例として、微細選択信号６６５ｄと微細選択信号６６５ｅとの両方が０．５の値にセットされ、微細選択信号６６５の他のインスタンスが「０」の値にセットされるように、微細選択信号６６５がアサートされる場合に、補間出力６９８は、サンプル６０３ｄおよびサンプル６０３ｅの平均値である。

微細選択信号６６５は、ルック・アップ・テーブル６５５から供給され、ルック・アップ・テーブル６５５は、微細位相フィードバック信号６５６および粗調整変更信号６５７に基づいて値を供給する。粗調整変更信号６５７は、粗位相フィードバック信号の変更の大きさおよび方向を示す。粗位相フィードバック信号に変更がない（すなわち、粗調整変更信号６５７が０である）場合には、サンプル６９３に不連続性はない。したがって、微細選択信号６６５として供給される値は、上の図１ｂに示したものに類似する微細位相フィードバック信号６５６に対応する。

対照的に、粗位相フィードバック信号に変更がある（すなわち、粗調整変更信号６５７が非０である）場合には、サンプル６９３に不連続性がある場合がある。不連続性について調整するために、微細選択信号６６５として供給される値は、不連続性について調整された微細位相フィードバック信号６５６に対応する。したがって、たとえば、微細位相フィードバック信号６５６が、不連続性が発生する、２つのサンプルの間の正確に中央の値を選択するようにセットされる場合に、供給される値は、前のように単純に一方のサンプルの０．５倍およびもう１つのサンプルの０．５倍であるのではなく、不連続性を説明するために調整される。不連続性の場合および大きさを前もって判定できるので、調整された値を供給するようにルック・アップ・テーブル６５５をプログラムすることができる。

図７に移ると、本発明のさまざまな実施形態による、２ティア・サンプリング位相更新回路を含むストレージ・システム７００が示されている。ストレージ・システム７００は、たとえば、ハード・ディスク・ドライブとすることができる。ストレージ・システム７００は、組み込まれた２ティア・サンプリング位相更新回路を有する読取りチャネル７１０を含む。組み込まれた２ティア・サンプリング位相更新回路は、補間位相とＡＤＣサンプリング位相との両方を変更することのできる任意のサンプリング更新回路とすることができる。したがって、たとえば、組み込まれた２ティア・サンプリング位相更新回路は、上で図１、図３、図４、および図５に関して説明したもののいずれかとすることができるが、これらに限定はされない。さらに、ストレージ・システム７００は、インターフェース・コントローラ７２０、プリアンプ７７０、ハード・ディスク・コントローラ７６６、モーター・コントローラ７６８、スピンドル・モーター７７２、ディスク・プラッタ７７８、および読み書きヘッド７７６を含む。インターフェース・コントローラ７２０は、ディスク・プラッタ７７８へ／からのデータのアドレッシングおよびタイミングを制御する。ディスク・プラッタ７７８上のデータは、読み書きヘッド・アセンブリ７７６がディスク・プラッタ７７８上で正しく位置決めされているときにこのアセンブリによって検出できる磁気信号のグループからなる。通常の読取り動作では、読み書きヘッド・アセンブリ７７６は、ディスク・プラッタ７７８上の所望のデータ・トラック上でモーター・コントローラ７６８によって正確に位置決めされる。モーター・コントローラ７６８は、ハード・ディスク・コントローラ７６６の指示の下でディスク・プラッタ７７８上の正しいデータ・トラックに読み書きヘッド・アセンブリを移動することによって、ディスク・プラッタ７７８に関する読み書きヘッド・アセンブリ７７６の位置決めとスピンドル・モーター７７２の駆動との両方を行う。スピンドル・モーター７７２は、ディスク・プラッタ７７８を所定のスピン・レート（ＲＰＭ）で回転させる。

読み書きヘッド・アセンブリ７７６が正しいデータ・トラックに隣接して位置決めされた後に、ディスク・プラッタ７７８がスピンドル・モーター７７２によって回転されるときに、ディスク・プラッタ７７８上のデータを表す磁気信号が、読み書きヘッド・アセンブリ７７６によって感知される。感知された磁気信号は、ディスク・プラッタ７７８上の磁気データを表す連続的な微小アナログ信号として供給される。この微小アナログ信号は、読み書きヘッド・アセンブリ７７６からプリアンプ７７０を介して読取りチャネル・モジュール７６４に転送される。プリアンプ７７０は、ディスク・プラッタ７７８からアクセスされた微小アナログ信号を増幅するように動作可能である。さらに、プリアンプ７７０は、ディスク・プラッタ７７８に書き込まれる予定の読取りチャネル・モジュール７１０からのデータを増幅するように動作可能である。読取りチャネル・モジュール７１０は、受け取られたアナログ信号を復号し、ディジタル化して、ディスク・プラッタ７７８に当初に書き込まれた情報を再作成する。このデータは、受け取る回路に読取りデータ７０３として供給される。書込み動作は、実質的に、書込みデータ７０１が読取りチャネル・モジュール７１０に供給される、前述の読取り動作の反対である。このデータは、その後、符号化され、ディスク・プラッタ７７８に書き込まれる。

図８に移ると、本発明の１つまたは複数の実施形態による２ティア・サンプリング位相更新回路を伴う受信器８２０を含む通信システム８００が示されている。通信システム８００は、当技術分野で既知のように転送媒体８３０を介して符号化された情報を送信するように動作可能な送信器を含む。符号化されたデータは、受信器８２０によって転送媒体８３０から受信される。受信器８２０は、短縮待ち時間データ取出システムを組み込まれている。組み込まれた２ティア・サンプリング位相更新回路は、補間位相とＡＤＣサンプリング位相との両方を変更することのできる任意のサンプリング更新回路とすることができる。したがって、たとえば、組み込まれた短縮待ち時間データ取出システムは、上で図１、図３、図４、および図５に関して説明したもののいずれかとすることができるが、これらに限定はされない。

結論として、本発明は、データ検出器フィードバック・ループ内でサンプリング位相を更新する新規のシステム、デバイス、方法、および配置を提供する。本発明の１つまたは複数の実施形態の詳細な説明を上で与えたが、本発明の趣旨から逸脱しない、さまざまな代替形態、修正形態、および同等物が、当業者には明白であろう。したがって、上の説明は、本発明の範囲を制限するものとして解釈されてはならず、本発明の範囲は、添付の特許請求の範囲によって定義される。

Claims (14)

1. 少なくとも部分的に粗制御によって調節されるサンプリング位相でアナログ・データ入力をサンプリングするアナログ−ディジタル変換器であって、一連のディジタル・サンプルを提供する、アナログ−ディジタル変換器と、
   少なくとも部分的に微細制御に基づいて前記一連のディジタル・サンプルのサブセットの間で補間するディジタル補間回路と、
   位相誤差値を計算する位相誤差回路と、
   少なくとも部分的に前記位相誤差値に基づいて前記粗制御および前記微細制御を判定するように動作可能である位相調整制御回路と
   を含み、
   前記ディジタル補間回路から導出されたディジタル・データ入力を受け取り、処理された出力を提供するデータ処理回路
   をさらに含み、前記位相誤差回路が、前記ディジタル補間回路から導出された前記ディジタル・データ入力と前記処理された出力とを受け取り、前記位相誤差回路が、前記ディジタル補間回路から導出された前記ディジタル・データ入力と前記処理された出力との間の差に少なくとも部分的に基づいて、前記位相誤差値を計算することを特徴とする
   データ処理回路。
2. 前記位相調整制御回路が、粗同調誤差フィードバック回路および微細同調誤差フィードバック回路を含み、前記粗同調誤差フィードバック回路が、少なくとも部分的に前記位相誤差値に基づいて前記粗制御を生成し、前記微細同調誤差フィードバック回路が、粗同調フィードバック信号から提供される残差値に少なくとも部分的に基づいて前記微細制御を生成する、請求項１に記載の回路。
3. 前記位相調整制御回路が、待ち時間調整回路を含み、前記待ち時間調整回路が、前記粗制御の適用と前記微細制御の適用との間の待ち時間差の影響を減らすように動作可能である、請求項２に記載の回路。
4. 前記待ち時間調整回路が、低域フィルタおよび合計回路を含み、前記低域フィルタが、合計要素に前記微細制御の平均値を提供し、前記合計要素で、変更された誤差値を産出するために前記平均値が前記位相誤差値と合計され、前記粗同調フィードバック回路が、前記変更された誤差値に少なくとも部分的に基づいて前記粗制御を生成する、請求項３に記載の回路。
5. 前記待ち時間調整回路が、遅延回路を含み、前記遅延回路が、ディジタル補間フィルタに提供される一連のデータ・サンプルに前記粗制御を伝搬する際のすべての遅延を一致させるために、前記ディジタル補間回路への前記微細制御の適用を遅延させる、請求項３に記載の回路。
6. 前記ディジタル補間回路が、前記粗制御の変更によって引き起こされる前記一連のディジタル・サンプルのサブセットのうちの２つの間の不連続性を補償するように動作可能である、請求項１に記載の回路。
7. 少なくとも部分的に粗制御によって調節されるサンプリング位相でアナログ・データ入力のアナログ−ディジタル変換を実行することであって、前記アナログ−ディジタル変換が、一連のディジタル・サンプルを産出する、アナログ−ディジタル変換を実行することと、
   前記一連のディジタル・サンプルのディジタル補間を実行することであって、前記ディジタル補間が、少なくとも部分的に微細制御に基づいて前記一連のディジタル・サンプルのサブセットの間で補間し、前記ディジタル補間が、一連の補間された値を提供する、ディジタル補間を実行することと、
   理想的な出力を産出するために、前記一連の補間された値の派生物に対してデータ検出を実行することと、
   前記理想的な出力および前記一連の補間された値の前記派生物に少なくとも部分的に基づいて、位相誤差を計算することと、
   少なくとも部分的に前記位相誤差に基づいて、前記粗制御を更新することと、
   少なくとも部分的に前記位相誤差に基づいて、残差値を計算することと、
   少なくとも部分的に前記残差値に基づいて、前記微細制御を更新することと
   を含む、データ処理システムでのサンプル位相調整の方法。
8. 前記データ検出が、ビタビ・アルゴリズム検出プロセスおよびＭＡＰ検出プロセスからなる群から選択される、請求項７に記載の方法。
9. 前記粗制御を更新することが、前記位相誤差が粗ステップの半分より大きいときに前記粗制御を減分することを含む、請求項７に記載の方法。
10. 前記残差値を計算することが、前記位相誤差から、前記粗ステップを乗算された前記粗制御から減分された値を減算することを含む、請求項９に記載の方法。
11. 前記位相誤差が負であり、前記位相誤差の大きさが粗ステップの半分より大きいときに、前記粗制御を更新することが、前記粗制御を増分することを含む、請求項７に記載の方法。
12. 前記粗制御に対して行うことのできる増分変更を制限すること
    をさらに含む、請求項７に記載の方法。
13. 少なくとも部分的に粗制御によって調節されるサンプリング位相でアナログ・データ入力をサンプリングするアナログ−ディジタル変換器であって、一連のディジタル・サンプルを提供する、アナログ−ディジタル変換器と、
    少なくとも部分的に微細制御に基づいて前記一連のディジタル・サンプルのサブセットの間で補間するディジタル補間回路と、
    前記ディジタル補間回路から導出されたディジタル・データ入力を受け取り、処理された出力を提供するデータ処理回路と、
    前記処理された出力と前記ディジタル補間回路から導出された前記ディジタル・データ入力との間の差に少なくとも部分的に基づいて位相誤差値を計算する位相誤差回路と、
    少なくとも部分的に前記位相誤差値に基づいて前記粗制御および前記微細制御を判定するように動作可能である位相調整制御回路と
    を含むデータ処理システム。
14. ハード・ディスク・ドライブに組み込まれ、前記アナログ・データ入力が、磁気記憶媒体から導出される、請求項１３に記載のデータ処理システム。

Images