JP3453002B2 - 自動調整方法、再生装置及び記憶装置 - Google Patents

自動調整方法、再生装置及び記憶装置

Info

Publication number
JP3453002B2
JP3453002B2 JP09682095A JP9682095A JP3453002B2 JP 3453002 B2 JP3453002 B2 JP 3453002B2 JP 09682095 A JP09682095 A JP 09682095A JP 9682095 A JP9682095 A JP 9682095A JP 3453002 B2 JP3453002 B2 JP 3453002B2
Authority
JP
Japan
Prior art keywords
head
circuit
parameters
read
viterbi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09682095A
Other languages
English (en)
Other versions
JPH08293165A (ja
Inventor
剛 高橋
俊樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09682095A priority Critical patent/JP3453002B2/ja
Priority to US08/568,860 priority patent/US6141168A/en
Publication of JPH08293165A publication Critical patent/JPH08293165A/ja
Application granted granted Critical
Publication of JP3453002B2 publication Critical patent/JP3453002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10481Improvement or modification of read or write signals optimisation methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10268Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012Recording on, or reproducing or erasing from, magnetic disks
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/035Equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002Special dispositions or recording techniques
    • G11B2005/0005Arrangements, methods or circuits
    • G11B2005/001Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002Special dispositions or recording techniques
    • G11B2005/0005Arrangements, methods or circuits
    • G11B2005/001Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Magnetic Heads (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は自動調整方法、再生装置
及び記憶装置に係り、特に再生環境が変動する磁気抵抗
効果型(MR)ヘッドを用いる磁気ディスク装置等に好
適な自動調整方法、再生装置及びその様な復調装置を備
えた記憶装置に関する。
【0002】近年のコンピュータの高速化及び小型化に
伴い、外部記憶装置として使用される磁気ディスク装置
の高速化及び小型化も進められている。磁気ディスク装
置の高速化及び小型化を実現するためには、磁気ディス
クに対して高密度記録を行う必要があり、データビット
間の密度が高くなる。
【0003】ピーク検出を用いるデータ復調方式では、
再生データ波形のピーク点を微分してそのゼロクロス点
を検出することで、データの変化点を検出している。こ
のため、従来のデータ復調方式においては、データビッ
ト間の密度が高くなると、波形間干渉(符号間干渉)の
影響で発生するピークシフトが大きくなり、ピーク検出
誤差が大きくなってしまう。この結果、磁気ディスク装
置のエラーレートが増加してしまい、信頼性が低下して
しまう。
【0004】上記理由により、高密度記録を行う場合、
従来のデータ復調方式を用いたのでは磁気ディスク装置
の信頼性を向上するのに限界がある。そこで、波形間干
渉は予め存在するものとしてこれを積極的に応用する、
PR4ML(PartialResponse cla
ss 4 Maximum Likelyhood)な
るパーシャルレスポンス方式を採用するデータ復調方式
が検討されている。
【0005】
【従来の技術】従来の磁気ディスク装置のリード/ライ
ト(書き込み/読み出し)回路内の復調系では、復調系
を構成する各種回路のパラメータが予め決定されてい
る。具体的には、シリンダゾーン毎に、例えば常温環境
下等の、ある一定環境下で調整された復調系の各種回路
のパラメータを、デフォルト値として予めメモリに格納
しておく。そして、シリンダゾーンが切り替わる毎に、
目的とするシリンダゾーンに対するデフォルト値をメモ
リから読み出して復調系の各種回路に設定することで、
シリンダゾーンの切り替わりによる復調系の特性変動を
吸収する。
【0006】従来の磁気ディスク装置では、インダクタ
ンス型ヘッドを使用し、データ復調方式にピーク検出方
式を採用するのが一般的である。又、復調系では、余弦
等化器における等化量が、シリンダゾーン毎の固定値に
設定され、ヘッド毎のバラツキによる特性変動や温度に
よる特性変動は、復調系のリード特性のマージン内で吸
収するようにしている。
【0007】図20は、ピーク検出方式を採用する従来
の磁気ディスク装置の一例を示すブロック図である。同
図中、上位装置(図示せず)からインタフェース111
を介して転送されてくるNRZ(Non−Return
−to−Zero)データは、シリアル/パラレル変換
回路110によりシリアルデータに変換され、RLL
(Run Length Limited)エンコーダ
回路117によりエンコードされる。エンコードされた
データは、ライトプリコンペンセーション(以下、ライ
トプリコンペと言う)回路119に供給されてプリコン
ペ量が設定された後、ライトフリップフロップ(FF)
120に供給される。ライトFF120の出力は、ドラ
イバ121を介してヘッド101に印加され、磁気ディ
スク102上に書き込まれる。
【0008】他方、磁気ディスク102に書き込まれて
いるデータは、ヘッド101により読み取られて固定利
得増幅器104及び可変利得増幅器105を介して低域
フィルタ106に供給される。可変利得増幅器105の
利得は、低域フィルタ106の出力に基づいて自動利得
制御(AGC)回路113により自動的に設定される。
メモリ116は余弦等化回路107のパラメータを格納
しており、マイクロプロセッサユニット(MPU)11
5はメモリ116に格納されているパラメータを余弦等
化回路107に設定する。これにより、低域フィルタ1
06の出力再生波形は、余弦等化回路107で等化され
た後に微分ゼロクロス検出回路108に供給される。
【0009】微分ゼロクロス検出回路108は、再生デ
ータ波形のピーク点を微分してそのゼロクロス点を検出
することで、データの変化点を検出する。微分ゼロクロ
ス検出回路108の出力は、VFO(Variable
Frequency Oscillator)回路1
14を介してRLLデコーダ回路109に供給される。
これにより、RLLデコーダ回路109はVFO回路1
14の出力をデコードし、デコードされたデータがシリ
アル/パラレル変換回路110によりパラレルデータ
(NRZデータ)に変換され、インタフェース111を
介して上位装置に転送される。
【0010】
【発明が解決しようとする課題】しかし、磁気ディスク
に対して高密度記録を行う場合、復調系の各種回路のパ
ラメータをシリンダ毎に固定的に設定していたのでは、
ヘッド毎のバラツキによる特性変動や温度による特性変
動等による影響が、復調系のリード特性のマージン内で
吸収できなくなってしまい、磁気ディスク装置のエラー
レートが増加して信頼性が低下してしまう可能性がある
という問題があった。
【0011】特に、MRヘッドを使用する場合には、M
Rヘッドの温度変動等の環境変動に対する特性変動が比
較的大きいので、PR4ML方式を採用する復調系の各
種回路のパラメータをシリンダ毎に固定的に設定したの
では、特性変動による影響が復調系のリード特性のマー
ジン内で吸収できなくなってしまい、磁気ディスク装置
のエラーレートが増加して信頼性が低下してしまうとい
う問題があった。
【0012】そこで、本発明は、ヘッドの環境変動に応
じて再生系の各種回路のパラメータを自動的に調整可能
として、磁気ディスク装置のエラーレートの増加を防止
し、信頼性を向上することのできる自動調整方法、再生
装置及び記憶装置を提供することを目的とする。
【0013】
【課題を解決するための手段】上記の課題は、ヘッドが
記録媒体より読み出したデータをパーシャルレスポンス
方式を採用して復調すると共に、スライスレベル幅をパ
ラメータにしたリードマージンをビタビスライスマージ
ン幅として定義されたビタビ検出回路を含む再生系にお
いて、該ヘッドに印加するバイアス電流に関するパラメ
ータ及び該再生系でデータの復調を行う際に必要な各種
パラメータのうち、前記ビタビスライスマージン幅が最
大となる少なくとも1つのパラメータの値を複数の動作
環境に対して予め格納する第1のステップと、所定動作
環境下で、該少なくとも1つのパラメータを、該所定動
作環境に対して予め格納された値調整する第2のステ
ップとを含む調整方法により達成できる。
【0014】
【0015】前記第1及び第2のステップは、複数のヘ
ッドの各々について行われても良い。前記第1のステッ
プは、各種パラメータの最適値を予め複数の動作環境に
対して測定して格納することもできる。
【0016】前記第2のステップは、前記記録媒体のI
D部を読む場合に行われても良い。前記動作環境は、温
度、再生系の復調系で使用する電圧及び前記ヘッドの前
記記録媒体上のトラックに対する位置のうち少なくとも
1つでも良い。上記の課題は、ヘッドが記録媒体より読
み出したデータをパーシャルレスポンス方式を採用して
復調する再生装置において、データの復調を行う等化回
路及び最尤検出回路を有し、スライスレベル幅をパラメ
ータにしたリードマージンをビタビスライスマージン幅
として定義されたビタビ検出回路を含む復調系と、該ヘ
ッドに印加するバイアス電流に関するパラメータ及び該
復調系でデータの復調を行う際に必要な各種パラメータ
のうち、前記ビタビスライスマージン幅が最大となる
なくとも1つのパラメータの値を複数の動作環境に対し
て予め格納する格納手段と、所定動作環境下でパラメー
タを該格納手段から読み出し、該ヘッド及び該復調系の
少なくとも一方のパラメータを該所定動作環境に対して
予め格納された値調整する制御手段とを備えた再生装
置によっても達成できる。
【0017】
【0018】前記格納手段は、パラメータを複数のヘッ
ドの各々について格納しており、前記制御手段は、複数
のヘッドの各々について前記調整を行っても良い。各種
パラメータの最適値を予め複数の動作環境に対して測定
して前記格納手段に格納する手段を更に備えることもで
きる。
【0019】前記制御手段は、前記記録媒体のID部を
読む場合に前記調整を行っても良い。前記動作環境は、
温度、復調系で使用する電圧及び前記ヘッドの前記記録
媒体上のトラックに対する位置のうち少なくとも1つで
も良い。
【0020】上記の課題は、ディスクよりデータを読み
出すヘッドと、該ヘッドにより読み出されたデータを復
調を行う等化回路及び最尤検出回路を有し、スライスレ
ベル幅をパラメータにしたリードマージンをビタビスラ
イスマージン幅として定義されたビタビ検出回路を含む
復調系と、該ヘッドに印加するバイアス電流に関するパ
ラメータ及び該復調系でデータの復調を行う際に必要な
各種パラメータのうち、前記ビタビスライスマージン幅
が最大となる少なくとも1つのパラメータの値を複数の
動作環境に対して予め格納する格納手段と、所定動作環
境下でパラメータを該格納手段から読み出し、該ヘッド
及び該復調系の少なくとも一方のパラメータを該所定動
作環境に対して予め格納された値調整する制御手段と
を備えた記憶装置によっても達成できる。
【0021】
【0022】前記格納手段は、パラメータを複数のヘッ
ドの各々又は複数のシリンダの各々について格納してお
り、前記制御手段は、複数のヘッドの各々又は複数のシ
リンダの各々について前記調整を行っても良い。各種パ
ラメータの最適値を予め複数の動作環境に対して測定し
て前記格納手段に格納する手段を更に備えることもでき
る。
【0023】前記制御手段は、前記ディスクのID部を
読む場合に前記調整を行っても良い。前記動作環境は、
温度、復調系で使用する電圧及び前記ヘッドの前記ディ
スク上のトラックに対する位置のうち少なくとも1つで
も良い。
【0024】前記ディスク上にはデータが一定密度記録
されており、該ディスクの半径方向に分割された記録ゾ
ーンの境界シリンダに自動調整用のシリンダが設けられ
ていても良い。
【0025】
【作用】本発明によれば、ヘッドの環境変動に応じて再
生系の各種回路のパラメータを自動的に調整可能とし
て、磁気ディスク装置のリードマージンを向上してリー
ドエラーレートの増加を防止し、信頼性を向上すること
ができる。
【0026】又、本発明によれば、パラメータが所定時
間間隔毎に自動的に調整されるので、ヘッドや記録媒体
の経時変化にも対応して、常に最適なパラメータを用い
て復調動作を行うことができる。更に、本発明によれ
ば、PR4等化回路におけるフィルタカットオフ周波数
及びフィルタブースト量や最尤検出回路におけるスライ
スレベル等も動作環境に合わせて最適値に自動的に調整
することができる。
【0027】そして、本発明によれば、各ヘッド毎の特
性のバラツキを吸収して磁気ディスク装置の信頼性を向
上することができる。又、本発明によれば、動作環境に
応じた正確なパラメータを予め格納しておくこともでき
る。
【0028】本発明によれば、アップデートライトを行
う際にID部をリードした場合のS/N比の低下を防止
して、リードエラーレートの増加を防止することができ
ると共に、リードエラー発生時のリトライの際に行うオ
フセット動作時にもパラメータを最適値に設定してリー
ドエラーレイトも改善可能である。
【0029】更に、本発明によれば、各種動作環境に対
して最適なパラメータの設定が可能となる。又、自動調
整用のシリンダを設ければ、各ゾーンの記録線密度に応
じたパラメータの調整が可能となり、各ゾーンでヘッド
に応じた正確な調整が行えると共に、既に書き込まれた
シリンダを使用することなくパラメータの調整が可能な
ために、誤書き込みの確率を低下させることができ、他
のシリンダへのアクセス時間を無くすことができるので
調整時間が短縮可能である。
【0030】ライトプリコンペンセーション回路を設け
れば、ヘッドの周波数特性、即ち、線型特性が動作環境
の変動によって変化しても、ライトプリコンペンセーシ
ョン量を最適値に自動的に調整することで線型特性劣化
によりリードマージンの低下を防止することができる。
【0031】従って、本発明によれば、ヘッドの環境変
動に応じて再生系の各種回路のパラメータを自動的に調
整可能として、磁気ディスク装置のリードマージンを向
上してリードエラーレートの増加を防止し、信頼性を向
上することができる。
【0032】
【実施例】図1は、本発明になる記憶装置の第1実施例
を示すブロック図である。記憶装置の第1実施例では、
本発明になる自動調整方法の第1実施例及び本発明にな
る再生装置の第1実施例を用いる。尚、記憶装置の第1
実施例では、本発明が磁気ディスク装置に適用されてい
る。
【0033】図1に示す磁気ディスク装置は、大略記録
系31と、再生系32と、制御系33とからなる。記録
系31は、スクランブラ回路17、RLL(8/9)エ
ンコーダ回路18、プリコーダ回路19、ライトプリコ
ンペ回路20、ライトFF21、ドライバ22、ライト
ヘッド23及びレジスタ27からなる。他方、再生系3
2は、MRヘッド1、センス電流設定回路2、固定利得
増幅器3、可変利得増幅器4、プログラマブルエレクト
リックフィルタ(PEF)5、サンプルホールド回路
6、適応型自動等化回路7、ビタビ検出回路8、RLL
(8/9)デコーダ回路9、デスクランブラ回路10、
ディジタル−アナログ変換器(DAC)11〜14、シ
ンセサイザ15、VFO(Variable Freq
uencyOscillator)回路16及びAGC
回路34からなる。センス電流設定回路2、固定利得増
幅器3、可変利得増幅器4、PEF5、サンプルホール
ド回路6及び適応型自動等化回路7を含む回路部分は、
PR4等化回路を構成する。又、サンプルホールド回路
6、適応型自動等化回路7及びビタビ検出回路8を含む
回路部分は、最尤検出(ML)回路を構成する。制御系
33は、シリアルポート24、磁気ディスク装置全体の
動作を制御するMPU25及びメモリ26からなる。説
明の便宜上、MRヘッド1に対して示されている磁気デ
ィスク29は、ライトヘッド23に対して示されている
磁気ディスク29と同じものであることとする。
【0034】図1において、スクランブラ回路17、R
LL(8/9)エンコーダ回路18、プリコーダ回路1
9、ライトプリコンペ回路20及びライトFF21から
なる記録系31の部分と、可変利得増幅器4、PEF
5、サンプルホールド回路6、適応型自動等化回路7、
ビタビ検出回路8、RLL(8/9)デコーダ回路9、
デスクランブラ回路10、シンセサイザ15、VFO回
路16及びAGC回路34からなる再生系32の部分と
は、例えばSSI社製の32P4910なる半導体チッ
プにより実現できる。又、記録系31及び再生系32の
他の部分と制御系33を構成する部分とも、夫々周知の
回路で実現できる。このため、本明細書では、図1に示
す個々の回路自体の内部構成の図示及びその説明は省略
する。
【0035】尚、図1では1つのMRヘッド1及び1つ
のライトヘッド23のみが示されているが、実際には、
少なくともMRヘッド1とライトヘッド23の対が複数
の磁気ディスク29のうちの1つの磁気ディスクに対し
て設けられている。つまり、MRヘッド1とライトヘッ
ド23の各対に対して、1つの記録系31及び再生系3
2が設けられている。
【0036】先ず、データリードを行う場合の動作を説
明する。MRヘッド1は、データを記録された磁気ディ
スク29からの磁束を検出し、磁界強度変化を抵抗変化
率に変換することにより再生波形を出力する。センス電
流設定回路2では、MRヘッド1のMR抵抗率ρ対磁界
強度(H)特性(以下、ρ−H特性と言う)により決定
される動作点を最適化して、出力波形の上下非対称性を
キャンセルするようにDAC11の出力によってセンス
電流Isを設定してMRヘッド1をバイアスする。MP
U25は、例えば磁気ディスク装置の動作環境等に基づ
いて、メモリ26に格納されているデータのうち、選択
されている(即ち、現在使用している)MRヘッド1に
最適なセンス電流を読み出して、シリアルポート24を
介してDAC11に供給することにより、センス電流設
定回路2でのセンス電流IsをDAC11の出力により
設定する。
【0037】図2は、MPU25からDAC11に供給
される設定値と、センス電流設定回路2で設定されるセ
ンス電流Isとの関係を示す図である。又、図3は、各
MRヘッド1に対するセンス電流IsとDAC11に供
給するべき設定値との関係を示す図である。メモリ26
は、予め図2に示す如き関係を示すテーブルを格納して
おり、MPU25は各MRヘッド1に対して設定するべ
きセンス電流Isを図2の関係を示すテーブルから求
め、各MRヘッド1毎の特定のバラツキ等に応じて実際
にDAC11に供給するべき設定値を調整して図3の関
係を示すテーブルを作成してメモリ26に格納する。例
えば、図3中網掛け部分の設定値が、調整された設定値
を示す。MPU25は、このようにしてメモリ26に格
納された図3の関係を示すテーブルから選択されたMR
ヘッド1に対するセンス電流Isの設定値を読み出して
DAC11に供給する。これにより、DAC11からの
設定値に基づき、選択されたMRヘッド1に対する最適
なセンス電流Isがセンス電流設定回路2で設定され
る。
【0038】図4は、MRヘッド1のρ−H特性を示す
図である。同図中、動作点b,cでは、上側振幅値Aと
下側振幅値BとがA≠Bなる関係にあるので、上下非対
称性が存在し、リードエラーレート及びリードマージン
を低下させる要因となる。そこで、センス電流Isを調
整することで動作点をaにもって行き、対称性がA=B
が得られてリードマージンが向上するようにする必要が
ある。そこで、本実施例では、後述するように、ビタビ
検出回路8のスライスレベルのマージン幅が最大となる
ような調整値、又は、リードすることが可能なトラック
オフセット量が最大となるような調整値を選択すること
で、動作点がaに調整されるような自動調整を行う。
尚、以下の説明では、ビタビ検出回路8のスライスレベ
ル幅をパラメータにしたリードマージンをビタビスライ
スマージン、トラックオフセット量の幅をパラメータに
したリードマージンをトラックオフセットマージンと呼
ぶ。
【0039】図1に戻って説明すると、MRヘッド1の
出力再生波形はセンス電流設定回路2を介して固定利得
増幅器3に供給され、更に可変利得増幅器4により一定
出力レベルの出力波形に調整される。可変利得増幅器4
の出力波形は、PEF5に供給され、ここでPR4ML
等化のためのフィルタリングが行われる。
【0040】図5は、MRヘッド1の出力とPR4ML
等化[(1+D)等化]との周波数特性を示す図であ
る。同図中、縦軸はMRヘッド1の正規化振幅値を示
し、横軸は周波数を示す。又、図6は、MRヘッド1の
出力をPR4ML等化するためのフィルタ周波数特性を
示す図であり、縦軸は振幅を示し、横軸は周波数を示
す。図6は、フィルタカットオフ周波数Fc及びフィル
タブースト量Fbを変化させた場合のフィルタ周波数特
性を示す。
【0041】図5に示すヘッド出力波形の周波数特性
を、PR4ML等化周波数特性に近付けるには、初期等
化を行う必要がある。そこで、PEF5は、フィルタカ
ットオフ周波数Fc及びフィルタブースト量FbをMR
ヘッド1の特性に合わせて調整する。MPU25は、選
択されたMRヘッド1に対して各シリンダゾーンについ
て設定するべきフィルタカットオフ周波数Fc及びフィ
ルタブースト量Fbに応じて、シリンダゾーン毎に設定
値をメモリ26から読み出してDAC12及びDAC1
3に供給する。これにより、PEF5は、DAC12,
13から設定される設定値に基づいてフィルタカットオ
フ周波数Fc及びフィルタブースト量Fbをシリンダゾ
ーン毎に設定する。
【0042】フィルタカットオフ周波数Fc及びフィル
タブースト量Fbの自動調整(キャリブレーション)を
行う際には、図7に示す規格化線密度Kに対するフィル
タカットオフ周波数Fcとフィルタブースト量Fbとの
組み合せ値の関係を示すテーブルを、予めメモリ26に
格納しておく。規格化線密度Kは、MRヘッド1の出力
波形の孤立波の半値幅W50とサンプリング周波数Tと
の比であるK=W50/Tなる式で表される。MPU2
5は、規格化線密度Kに対するFcとFbとの組み合せ
値の関係を示すテーブルに基づき、各MRヘッド1毎の
特定のバラツキ等に応じて実際にDAC12,13に供
給するべき設定値を調整して図8の関係を示すテーブル
を作成してメモリ26に格納する。MPU25は、この
ようにしてメモリ26に格納された図8の関係を示すテ
ーブルから選択されたMRヘッド1に対するフィルタカ
ットオフ周波数Fc及びフィルタブースト量Fbの設定
値を読み出してDAC11及びDAC13に供給する。
【0043】これにより、DAC12,13からの設定
値に基づき、選択されたMRヘッド1及びシリンダゾー
ン毎に最適なフィルタカットオフ周波数Fc及びフィル
タブースト量Fbが、PEF5において設定される。上
記の如く、PEF5においてヘッド出力波形の周波数特
性をPR4ML等化周波数特性に近付けるための初期等
化が行われ、PEF5の出力はサンプルホールド回路6
に供給されて「1」、「0」、「−1」の値を持つサン
プルホールド値に変換される。サンプルホールド回路6
から出力されるサンプルホールド値は適応型自動等化回
路7に供給され、3タップ又は5タップの余弦型自動等
化器により高速微調整がなされて、理想的な周波数特性
に近付けるようにPR4ML等化[(1+D)等化]が
実行される。
【0044】PR4ML等化が行われた適応型自動等化
回路7の出力は、ビタビ検出回路8に供給されて、最も
確かと考えられるデータ列に最尤復号される。又、適応
型自動等化回路7の出力は、VFO回路16にも供給さ
れ、クロック系のリカバリを行う。データライトを行う
場合には、VFO回路16はシンセサイザ15の出力ク
ロックに同期している。他方、データリードを行う場合
には、VFO回路16は上記適応型自動等化回路7の出
力に同期している。VFO回路16は、AGC回路3
4、サンプルホールド回路6、適応型自動等化回路7、
ビタビ検出回路8及びRLL(8/9)デコーダ回路9
にクロックを供給して、これら回路の動作の同期化を行
う。
【0045】ビタビ検出回路8は、「1」、「0」、
「−1」の3値のサンプルホールド値に対してスライス
レベルを持ち、データ列に対してレベルシフトを行いな
がら動作する。このように、ビタビ検出回路8は、スラ
イスレベルをレベルシフトしながら前後のビット列を参
照しながら動作するので、エラー訂正能力も兼ね備えて
いる。このスライスレベルは、DAC14からの設定値
により設定される。メモリ26には、各MRヘッド1及
び各シリンダゾーン毎に最適なスライスレベルを設定す
るための設定値が予めテーブル形式で格納されている。
従って、MPU25は、選択されたMRヘッド1及びシ
リンダゾーンに対応する設定値をメモリ26から読み出
して、DAC14に供給する。これにより、DAC14
からの設定値に基づき、選択されたMRヘッド1及びシ
リンダゾーン毎に最適なスライスレベルが、ビタビ検出
回路8において設定される。
【0046】ビタビ検出回路8から出力されるディジタ
ルデータは、RLL(8/9)デコーダ回路9によりデ
コードされる。デスクランブラ回路10は、RLL(8
/9)デコーダ回路9からの疑似ランダムパターンデー
タを元のデータ列に復調し、この元のデータ列をNRZ
データとして、上位装置30にバス28を介して供給す
る。
【0047】図9は、再生系32において、MRヘッド
1の出力からNRZデータが出力されるまでのタイムチ
ャートを示す図である。同図中、(a)はMRヘッド1
の出力再生波形、(b)はPEF5の出力、(c)はビ
タビ検出回路8のEVEN側の動作に関連する信号、
(d)はビタビ検出回路8のODD側の動作に関連する
信号、(e)はビタビ検出回路8の出力、(f)はRL
L(8/9)デコーダ回路9の入力、(g)はRLL
(8/9)デコーダ回路9の出力(NRZデータ)を示
す。
【0048】ビタビ検出回路8は、ODD側の回路とE
VEN側の回路とを並列に設けており、夫々の側の回路
からの信号をインターリーブしている。これにより、夫
々の側の回路動作速度を1/2としても高速動作が可能
となる。図9中、(c),(d)に示すように、ビタビ
検出回路8には、サンプルデータに対してプラス側のス
ライスレベル+th及びマイナス側のスライスレベル−
thが設定されており、データのレベル変位に対してこ
れらのスライスレベル−th,+thをレベルシフトす
る。これらのスライスレベル−th,+thは、DAC
14からの設定値に基づいて設定される。磁気ディスク
装置の通常の状態では、図9(c),(d)に示すよう
にスライスレベル−th,+thは夫々サンプルデータ
の最大振幅の±50%に設定されるが、サンプルデータ
の値によってスライスレベル−th,+thの値を可変
して最適な値に設定することが可能である。
【0049】図10は、DAC14からの設定値とビタ
ビ検出回路8におけるスライスレベルの値との関係を示
す図である。ビタビアルゴリズムでは、図9中、
(c),(d)にトレリス線図で示すように、パスを確
定しながらデータ列が復調される。図9中、(e)はビ
タビ検出回路8のODD側の回路とEVEN側の回路と
の出力をインターリーブして検出されたデータ列を、元
の状態に合成してビタビ検出回路8から得られる出力を
示す。図9に示す例では、ビタビ検出回路8から出力さ
れてRLL(8/9)デコーダ回路9に入力されるデー
タパターンは「0B5HEX」であり、RLL(8/
9)デコーダ回路9は周知の8/9変換テーブル(図示
せず)を用いてこのデータパターンを「55HEX」な
るNRZデータに変換して出力する。尚、図9では、説
明の便宜上デスクランブラ回路10の動作説明が省略さ
れている。
【0050】次に、データライトを行う場合の動作を説
明する。データライトを行う場合には、上位装置30か
らのNRZデータがバス28を介してスクランブラ回路
17に供給され、疑似ランダムパターンデータに変換さ
れる。スクランブラ回路17から出力される疑似ランダ
ムパターンデータは、RLL(8/9)エンコーダ回路
18によりエンコードされる。エンコードされたデータ
は、遅延演算子をDで表すと、プリコーダ回路19によ
り1/(1+D)変換されてからライトプリコンペ回路
20に供給される。ライトプリコンペ回路20における
ライトプリコンペ量WCPは、レジスタ27内の最適な
ライトプリコンペ量WCPに設定される。このレジスタ
27内のライトプリコンペ量WCPは、MPU25によ
りシリアルポート24を介して設定可能である。MPU
25は、例えば磁気ディスク装置の動作環境等に基づい
て、メモリ26に格納されているデータのうち、選択さ
れている(即ち、現在使用している)ライトヘッド23
に最適なライトプリコンペ量WCPを読み出してレジス
タ27に設定する。ライトプリコンペ回路20の出力
は、ライトFF21を介してドライバ22に供給され、
ライトヘッド23はドライバ22の出力に基づいてデー
タを磁気ディスク29上に書き込む。
【0051】図11は、ライトプリコンペ回路20にお
いて設定されるべきライトプリコンペ量WCPと、レジ
スタ27に設定するべき対応する設定値との関係を示す
図である。メモリ26は、例えば図11の関係を示すテ
ーブルを予め格納している。次に、リード/ライト時の
自動調整(キャリブレーション)を行う動作を、図12
と共に説明する。図12は、図1に示すMPU25の動
作の一実施例を説明するフローチャートである。
【0052】磁気ディスク装置の電源が投入されると、
ステップS1は、図3、図8、図10及び図11に示す
センス電流Is、FcとFbとの組み合せ値、スライス
レベル及びライトプリコンペ量WCPのデフォルト値
を、夫々各MRヘッド1と各ライトヘッド23及び各シ
リンダゾーン毎に設定する。ステップS2は、MPU2
5の内部タイマを、所定時間を設定してリード/ライト
キャリブレーションタイマとしてスタートさせる。ステ
ップS3は、リード/ライトキャリブレーションタイマ
で上記所定時間を計測し、タイムアウトとなったか否か
を判定する。ステップS3の判定結果がYESとなる
と、ステップS4は、磁気ディスク装置のインタフェー
ス上でコマンドがスタック状態であるか否かを判定す
る。コマンドがスタック状態(又は、コマンド実行状
態)であり、ステップS4の判定結果がYESの場合、
キャリブレーションは行わずに処理がステップS2に戻
る。
【0053】他方、ステップS4の判定結果がNOであ
れば、処理はステップS5へ進み、キャリブレーション
がスタートされる。ステップS6は、シリンダをn分割
して得た最初のシリンダゾーンに対するキャリブレーシ
ョンを行うため、この最初のシリンダゾーンの境界へシ
ーク動作を行う。ステップS7は、n個のMRヘッド1
のうちの1つのMRヘッド1を選択する。
【0054】ステップS8は、センス電流Isを図2の
関係を示すテーブルを参照して設定し、ステップS9
は、センス電流Isを順次変化させながら、ビタビ検出
回路8におけるスライスレベルの値をパラメータとして
ビタビスライスマージンを測定する。又、ステップS9
は、ビタビスライスマージンの測定の結果、ビタビスラ
イスマージン幅が最大となるセンス電流Isを、図3の
関係を示すテーブルに格納して更新する。
【0055】ステップS10は、図7の関係を示すテー
ブルを参照して規格化線密度Kに対するフィルタカット
オフ周波数Fc及びフィルタブースト量Fbの組み合せ
を設定する。ステップS11は、FcとFbの組み合せ
を順次変化させながら、ビタビ検出回路8におけるスラ
イスレベルの値をパラメータとしてビタビスライスマー
ジンを測定する。又、ステップS11は、ビタビスライ
スマージンの測定の結果、ビタビスライスマージン幅が
最大となるFcとFbの組み合せを、図8の関係を示す
テーブルに格納して更新する。
【0056】ステップS12は、図11の関係を示すテ
ーブルを参照してライトプリコンペ量WCPを設定す
る。ステップS13は、ライトプリコンペ量WCPを順
次変化させながら、ビタビ検出回路8におけるスライス
レベルの値をパラメータとしてビタビスライスマージン
を測定する。又、ステップS13は、ビタビスライスマ
ージンの測定の結果、ビタビスライスマージン幅が最大
となるライトプリコンペ量WCPを、図11の関係を示
すテーブルに格納して更新する。
【0057】ステップS14は、ビタビスライスマージ
ン幅のセンタ値VDを、図10の関係を示すテーブルに
格納して更新する。ステップS15は、測定回数が指定
回数mに達したか否かを判定し、判定結果がNOであれ
ば、処理はステップS8へ戻る。他方、ステップS15
の判定結果がYESであれば、ステップS16は測定ヘ
ッド、即ち、選択したMRヘッド1の数が合計でnに達
したか否かを判定し、判定結果がNOであれば、処理は
ステップS7へ戻る。ステップS16の判定結果がYE
Sであると、ステップS17は測定シリンダゾーンの数
が合計でnに達したか否かを判定し、判定結果がNOで
あると、処理はステップS6へもどる。他方、ステップ
S17の判定結果がYESであれば、処理はステップS
S2へ戻る。
【0058】これにより、図12に示す一連の処理を指
定回数m回実行した後、ビタビスライスマージン幅が最
大となる各パタメータIs、Fc、Fb、WCPが選択
され、メモリ26に格納され、更新される。又、ビタビ
スライスマージン幅のセンタ値がメモリ26に格納さ
れ、更新される。上記の如き一連の処理は、指定ヘッド
数及び指定シリンダゾーン数全てについて実行される。
又、本実施例では、図12に示す処理が、磁気ディスク
装置の電源投入時に実行されると共に、キャリブレーシ
ョンタイマの動作により、所定時間間隔毎にも実行され
る。
【0059】つまり、センス電流Is、フィルタカット
オフ周波数Fc、フィルタブースト量Fb、ビタビ検出
回路8のスライスレベル、ライトプリコンペ量WCP等
のパラメータを磁気ディスク装置の動作環境に応じて自
動的に調整するキャリブレーションを、所定時間間隔毎
に行うことができる。更に、特に温度、電圧等の磁気デ
ィスク装置の動作環境に変動が生じた場合でも、上記パ
ラメータが環境変動に追従して自動的に調整されるの
で、常に最適なパラメータを使用してリード/ライトを
行うことができる。
【0060】図13は、図1に示すMPU25の動作の
他の実施例を説明するフローチャートである。図13
中、図12と同一ステップには同一符号を付し、その説
明は省略する。図12に示す処理では、ビタビスライス
マージンをパラメータにして測定を行っているが、図1
3に示す処理では、トラックオフセットマージンをパラ
メータにして測定を行う。
【0061】図13において、ステップS8は、センス
電流Isを図2の関係を示すテーブルを参照して設定
し、ステップS29は、センス電流Isを順次変化させ
ながら、トラックオフセット量の値をパラメータとして
トラックオフセットマージンを測定する。又、ステップ
S29は、トラックオフセットマージンの測定の結果、
トラックオフセットマージン幅が最大となるセンス電流
Isを、図3の関係を示すテーブルに格納して更新す
る。
【0062】ステップS10は、図7の関係を示すテー
ブルを参照して規格化線密度Kに対するフィルタカット
オフ周波数Fc及びフィルタブースト量Fbの組み合せ
を設定する。ステップS31は、FcとFbの組み合せ
を順次変化させながら、トラックオフセット量の値をパ
ラメータとしてトラックオフセットマージンを測定す
る。又、ステップS31は、トラックオフセットマージ
ンの測定の結果、トラックオフセットマージン幅が最大
となるFcとFbの組み合せを、図8の関係を示すテー
ブルに格納して更新する。
【0063】ステップS12は、図11の関係を示すテ
ーブルを参照してライトプリコンペ量WCPを設定す
る。ステップS33は、ライトプリコンペ量WCPを順
次変化させながら、トラックオフセット量の値をパラメ
ータとしてトラックオフセットマージンを測定する。
又、ステップS33は、トラックオフセットマージンの
測定の結果、トラックオフセットマージン幅が最大とな
るライトプリコンペ量WCPを、図11の関係を示すテ
ーブルに格納して更新する。
【0064】ステップS34は、ビタビスライスマージ
ンを測定し、ビタビスライスマージン幅のセンタ値VD
を、図10の関係を示すテーブルに格納して更新する。
その他の処理は、図12に示す処理と実質的に同じであ
る。ところで、図1に示す第1実施例では、PR4ML
等化はアナログ方式で行っている。しかし、本発明は、
PR4ML等化をディジタル方式で行う場合にも適用可
能である。アナログフィルタであるPEF5をディジタ
ル回路で置き換える場合、アナログ−ディジタル変換器
(ADC)によりPR4ML初期等化を行うが、この場
合でも上記第1実施例と同様の効果を得ることが可能で
ある。
【0065】図14は、本発明になる記憶装置の第2実
施例を示すブロック図である。記憶装置の第2実施例で
は、本発明になる自動調整方法の第2実施例及び本発明
になる再生装置の第2実施例を用いる。尚、記憶装置の
第2実施例でも、本発明が磁気ディスク装置に適用され
ている。記憶装置の第2実施例では、PR4ML等化を
ディジタル方式で行う。図14中、図1及び図20と実
質的に同じ部分は同一符号を付し、その説明は省略す
る。
【0066】図14において、自動等化回路41は、P
R4ML(1+D)等化器及びADCからなり、図1に
示すサンプルホールド回路6及び適応型自動等化回路7
の動作に対応する動作を行う。ビタビ検出回路42及び
デスクランブラ回路43は、夫々図1に示すビタビ検出
回路8及びデスクランブラ回路10の動作に対応する動
作を行う。又、スクランブラ回路46及びプリコーダ回
路47は、夫々図1に示すスクランブラ回路17及びプ
リコーダ回路19の動作に対応する動作を行う。更に、
VFO回路114及びAGC回路113は、夫々図1に
示すVFO回路16及びAGC回路34の動作に対応す
る動作を行う。
【0067】上記第1実施例の場合と同様に、ヘッド出
力波形の周波数特性をPR4ML等化周波数特性に近付
けるには、初期等化を行う必要がある。そこで、低域フ
ィルタ106は、フィルタカットオフ周波数Fc及びフ
ィルタブースト量FbをMRヘッド1の特性に合わせて
調整する。MPU215は、選択されたMRヘッド1に
対して各シリンダゾーンについて設定するべきフィルタ
カットオフ周波数Fc及びフィルタブースト量Fbに応
じて、シリンダゾーン毎に設定値をメモリ216から読
み出してパラメータ設定回路44に供給する。これによ
り、低域フィルタ106は、パラメータ設定回路44か
ら設定される設定値に基づいてフィルタカットオフ周波
数Fc及びフィルタブースト量Fbをシリンダゾーン毎
に設定する。
【0068】尚、図14では説明の便宜上、ライトプリ
コンペ回路119にライトプリコンペ量WCPを設定す
るためのパラメータ設定回路やビタビ検出回路42にス
ライスレベルを設定するためのパラメータ設定回路等の
図示を省略しているが、低域フィルタ106に対するフ
ィルタカットオフ周波数Fc及びフィルタブースト量F
bの設定と同様にこれらのパラメータも設定可能である
ことは言うまでもない。
【0069】又、リード/ライト時の自動調整(キャリ
ブレーション)を行う際のMPU215の動作は、図1
2又は図13のフローチャートと同様の処理を行うもの
でも良いので、その説明は省略する。上記第1及び第2
実施例では、本発明をPR4ML方式に適用している
が、原理的には従来のピーク検出方式を採用する再生装
置や磁気ディスク装置の各種パラメータを動作環境に応
じて自動調整する場合にも適用可能である。この場合に
自動調整するパラメータの一例としては、余弦等化器に
おける等化量、データウィンドウ幅のシフト量等が挙げ
られる。
【0070】尚、上記第1及び第2実施例は、ゾーンビ
ットレコーディングとも呼ばれる一定密度記録を行う磁
気ディスク装置等にも適用可能であることは言うまでも
ない。この場合、磁気ディスクの半径方向に分割された
記録ゾーンに境界シリンダに、自動調整用の特別のシリ
ンダを設けても良い。
【0071】ところで、上記第1及び第2の実施例で使
用している如きMRヘッドとライトヘッドとを一体的に
有する複合ヘッドが提案されている。図15は、このよ
うな複合ヘッドの断面図である。図15において、複合
ヘッドは、大略MR素子51、磁極52,56、電極5
3,54及び基板55からなる。データライト時には、
磁極52,56間のライトギャップ幅Wでデータを磁気
ディスク(図示せず)に書き込む。他方、データリード
時には、MR素子51に電極53,54を介して同図中
破線で示すように電流を流すことにより、磁気ディスク
からの磁束を検出し、磁界強度変化を抵抗変化率に変換
することにより再生波形を出力する。従って、データリ
ード時のリードギャップ幅Rは、電極53と電極54と
の間の距離に等しい。複合ヘッドを磁気ディスク上のト
ラック間で移動させる手段としては、周知のロータリー
アクチュエータを使用することができ、この場合、磁気
ディスクの半径方向への移動は、複合ヘッドは磁気ディ
スク外のある点を中心として半径方向に弧を描きながら
移動する。
【0072】図16は、複合ヘッドが磁気ディスクの最
内側シリンダに位置している場合と最外側シリンダに位
置している場合とにおける、ライトギャップ及びリード
ギャップとトラックとの関係を示す図である。同図中、
Wはライトギャップ幅、Rはリードギャップ幅、Tはト
ラックを示す。
【0073】図16(A),(B)は、夫々複合ヘッド
が最内側シリンダに位置している場合と最外側シリンダ
に位置している場合とにおける、データのアップデート
ライト(更新書き込み)を行う場合のライトギャップ幅
W及びリードギャップ幅RとトラックTとの関係を示
す。この場合、アップデートライトを行う前に、複合ヘ
ッドが目的とするブロックの位置にあるか否かを確認す
るためにアドレス部(以下ID部と言う)をリードす
る。
【0074】他方、図16(C),(D)は、夫々複合
ヘッドが最内側シリンダに位置している場合と最外側シ
リンダに位置している場合とにおける、データリードを
行う場合のライトギャップ幅W及びリードギャップ幅R
とトラックTとの関係を示す。
【0075】図16(A),(B)と図16(C),
(D)との比較より明らかな如く、アップデートライト
の場合とデータリードの場合とでは、ID部をリードす
る時のリードギャップRのトラックTに対する位置が異
なる。図17は、MRヘッドの出力特性を示す図であ
り、縦軸は出力を示し、横軸はリードギャップRのトラ
ックTの中心からのオフセット量を示す。一般的に、M
Rヘッドの出力特性は、図17に示すように、リードギ
ャップRがトラックTの中心から磁気ディスクの半径方
向にずれるにつれて低下する。これは、MRヘッド自体
の磁束の感度領域は図15の電極53,54間だけでは
なく、これらの電極53,54の両側に広がっているM
R素子51も磁束からの影響を受けていることを意味す
る。
【0076】復調系の特性は、データ部をリードする時
に最も良くなるように設定されることが一般的である。
従って、アップデートライトの場合にID部をリードす
る時には、データ部をリードする時より信号対雑音(S
/N)比が悪くなることが一般的である。このように、
ID部をリードする時にはS/N比の劣化があるため
に、ID部のリードエラーレートが増加し、磁気ディス
ク装置全体としてのリードエラーレートが増加する一因
となる。 そこで、ID部をリードする時のS/N比の
劣化に伴うリードエラーレートの増加をも防止し得る実
施例について以下に説明する。
【0077】図18は、本発明になる記憶装置の第3実
施例を示すブロック図である。記憶装置の第3実施例で
は、本発明になる自動調整方法の第3実施例及び本発明
になる再生装置の第3実施例を用いる。尚、記憶装置の
第3実施例でも、本発明が磁気ディスク装置に適用され
ている。
【0078】図18において、磁気ディスク装置は、大
略MRヘッド61、MRヘッド61に印加する電流の設
定機能を備えたヘッド集積回路(IC)62、AGCア
ンプ63、等化回路64、パルス成形回路65、レベル
検出回路66、パルス成形回路65のスライスレベル設
定のための電圧発生回路67、VFO同期回路68、復
調回路69、上位装置(図示せず)とコマンドやデータ
のやり取りを行うためのインタフェース回路70、MR
ヘッド61を移動させるためのボイスコイルモータ(V
CM)73、VCM73を駆動するためのパワーアンプ
72、VCM73を制御するためのMPU71及びプロ
グラムやデータを格納するメモリ74からなる。MRヘ
ッド61は、ライトヘッド(図示せず)と共に複合ヘッ
ドを構成する。又、上記第1及び第2実施例の場合と同
様に、実際には磁気ディスクが複数もうけられ、上記の
如き複合ヘッドが複数設けられている。
【0079】尚、図18に示す各回路自体は周知であ
り、その構成の図示及び説明は省略する。例えば、ヘッ
ドIC62はSSI社製の32R1510Rなる半導体
チップにより実現できる。AGCアンプ63、等化回路
64、パルス成形回路65、レベル検出回路66及び電
圧発生回路67からなる部分は、SSI社製の32P3
011なる半導体チップにより実現できる。VFO同期
回路68及び復調回路69からなる部分は、SSI社製
の32D5391なる半導体チップにより実現できる。
インタフェース回路70は、Q−LOGIC社製のTE
C336なる半導体チップにより実現できる。MPU7
1は、例えばTI社製のP8031AHなる半導体チッ
プにより実現できる。又、パワーアンプ72は、日立製
のHA13524なる半導体チップにより実現できる。
【0080】上位装置からデータライト命令がインタフ
ェース回路70を介してMPU71に供給されると、M
PU71は、MRヘッド61が磁気ディスク(図示せ
ず)上の目的とするトラックに移動するように、VCM
73をパワーアンプ72を介して制御する。これによ
り、MRヘッド61は、目的とするブロックを確認する
ためにID部をリードする。この場合、複合ヘッドは、
ライトヘッドがトラックからはみ出さないように位置決
めされるので、MRヘッド61のリードギャップRは、
複合ヘッドが最内側シリンダに位置しているか最外側シ
リンダに位置しているかに応じて、図16(A)又は図
16(B)に示す如き位置をとる。従って、MRヘッド
61によりID部からリードされる信号のS/N比は本
来であれば劣化するが、本実施例では、ID部のリード
時にはMPU71から復調系の各種パラメータを設定し
直してリードを行わせることにより、S/N比の劣化を
最小限にしてID部のリードエラーレートの増加を抑制
することができる。
【0081】ID部リード時に設定し直す復調系の各種
パラメータは、予め決定されたID部をリードするため
に最適なパラメータであり、メモリ74に予め格納され
ている。これら各種パラメータは、ヘッドIC62によ
りMRヘッド61に印加する電流値、等化回路64のフ
ィルタカットオフ周波数及びフィルタブースト量、パル
ス成形回路65におけるスライスレベル等である。
【0082】各種パラメータは、ID部リード時毎に設
定し直しても、又、複合ヘッドが最内側シリンダに位置
しているか最外側シリンダに位置しているかに応じてI
D部リード時に設定し直しても良い。つまり、複合ヘッ
ド、即ち、MRヘッド61の位置するシリンダに応じて
ID部リード時の各種パラメータの設定し直しの要否を
決定しても良く、又、MRヘッド61の位置するシリン
ダに応じてID部リード時の各種パラメータをシリンダ
に合わせて設定し直すようにしても良い。
【0083】更に、データ部を磁気ディスクの半径方向
にオフセットしてリードする場合においても、同様にし
て各種パラメータの設定し直しを行っても良い。尚、実
際の各種パラメータの設定自体は、上記第1及び第2実
施例の場合と同様に行えるので、その詳細な説明は省略
するが、以下に各種パラメータを測定して格納する動作
について説明する。
【0084】図19は、図18に示すMPU71の動作
の一実施例を説明するフローチャートである。図19
中、ステップS41は、全てのMRヘッド61及びシリ
ンダに対して、データ部リード時用の各種パラメータを
メモリ74から読み出してヘッドIC62、等化回路6
4及び電圧発生回路67にデフォルト値として設定す
る。ステップS42は、目的とするシリンダについて選
択されたMRヘッド61に印加する電流を変化させ、リ
ードが可能でありパルス成形回路65におけるスライス
レベルの設定範囲が最も広くなる電流値を選択する。ス
テップS43は、等化回路64のフィルタカットオフ周
波数を変化させ、リードが可能でありパルス成形回路6
5におけるスライスレベルの設定範囲が最も広くなるフ
ィルタカットオフ周波数の値を選択する。ステップS4
4は、等化回路64のフィルタブースト量を変化させ、
リードが可能でありパルス成形回路65におけるスライ
スレベルの設定範囲が最も広くなるフィルタブースト量
の値を選択する。ステップS45は、ステップS43及
びS44で得られたスライスレベルの設定範囲のセンタ
値を設定する。
【0085】ステップS46は、各種パラメータの選択
が、全ての複合ヘッドに対して終了したか否かを判定す
る。ステップS46の判定結果がNOであると、ステッ
プS47で選択された複合ヘッドを別の複合ヘッドに切
り替え、処理がステップS42に戻る。他方、ステップ
S46の判定結果がYESであると、ステップS48
は、全てのシリンダに対するパラメータ測定処理が終了
したか否かを判定する。ステップS48の判定結果がN
Oであると、ステップS49で目的のシリンダを別のシ
リンダに切り替え、処理がステップS42に戻る。ステ
ップS48の判定結果がYESであると、ステップS5
0で測定された各種パラメータをメモリ74に格納し、
処理は終了する。
【0086】図19に示すパラメータ測定処理は、磁気
ディスク装置の電源投入時に行っても、所定時間間隔毎
に行っても良い。以上、本発明を実施例により説明した
が、本発明はこれらの実施例に限定されるものではな
く、本発明の範囲内で種々の変形及び改良が可能である
ことは言うまでもない。
【0087】
【発明の効果】本発明によれば、ヘッドの環境変動に応
じて再生系の各種回路のパラメータを自動的に調整可能
として、磁気ディスク装置のリードマージンを向上して
リードエラーレートの増加を防止し、信頼性を向上する
ことができる。
【0088】又、本発明によれば、パラメータが所定時
間間隔毎に自動的に調整されるので、ヘッドや記録媒体
の経時変化にも対応して、常に最適なパラメータを用い
て復調動作を行うことができる。更に、本発明によれ
ば、PR4等化回路におけるフィルタカットオフ周波数
及びフィルタブースト量や最尤検出回路におけるスライ
スレベル等も動作環境に合わせて最適値に自動的に調整
することができる。
【0089】そして、本発明によれば、各ヘッド毎の特
性のバラツキを吸収して磁気ディスク装置の信頼性を向
上することができる。又、本発明によれば、動作環境に
応じた正確なパラメータを予め格納しておくこともでき
る。
【0090】本発明によれば、アップデートライトを行
う際にID部をリードした場合のS/N比の低下を防止
して、リードエラーレートの増加を防止することができ
ると共に、リードエラー発生時のリトライの際に行うオ
フセット動作時にもパラメータを最適値に設定してリー
ドエラーレイトも改善可能である。
【0091】更に、本発明によれば、各種動作環境に対
して最適なパラメータの設定が可能となる。又、自動調
整用のシリンダを設ければ、各ゾーンの記録線密度に応
じたパラメータの調整が可能となり、各ゾーンでヘッド
に応じた正確な調整が行えると共に、既に書き込まれた
シリンダを使用することなくパラメータの調整が可能な
ために、誤書き込みの確率を低下させることができ、他
のシリンダへのアクセス時間を無くすことができるので
調整時間が短縮可能である。
【0092】ライトプリコンペンセーション回路を設け
れば、ヘッドの周波数特性、即ち、線型特性が動作環境
の変動によって変化しても、ライトプリコンペンセーシ
ョン量を最適値に自動的に調整することで線型特性劣化
によりリードマージンの低下を防止することができる。
【0093】従って、本発明によれば、ヘッドの環境変
動に応じて再生系の各種回路のパラメータを自動的に調
整可能として、磁気ディスク装置のリードマージンを向
上してリードエラーレートの増加を防止し、信頼性を向
上することができる。
【図面の簡単な説明】
【図1】本発明になる記憶装置の第1実施例を示すブロ
ック図である。
【図2】MPUからDACに供給される設定値と、セン
ス電流設定回路で設定されるセンス電流Isとの関係を
示す図である。
【図3】各MRヘッドに対するセンス電流IsとDAC
に供給するべき設定値との関係を示す図である。
【図4】MRヘッドのρ−H特性を示す図である。
【図5】MRヘッドの出力とPR4ML等化[(1+
D)等化]との周波数特性を示す図である。
【図6】MRヘッドの出力をPR4ML等化するための
フィルタ周波数特性を示す図である。
【図7】規格化線密度Kに対するフィルタカットオフ周
波数Fcとフィルタブースト量Fbとの組み合せ値の関
係を示す図である。
【図8】各MRヘッド毎の特定のバラツキ等に応じて実
際にDACに供給するべき設定値が調整された関係を示
す図である。
【図9】再生系においてMRヘッドの出力からNRZデ
ータが出力されるまでのタイムチャートを示す図であ
る。
【図10】DACからの設定値とビタビ検出回路におけ
るスライスレベルの値との関係を示す図である。
【図11】ライトプリコンペ回路において設定されるべ
きライトプリコンペ量WCPと、レジスタに設定するべ
き対応する設定値との関係を示す図である。
【図12】図1に示すMPUの動作の一実施例を説明す
るフローチャートである。
【図13】図1に示すMPUの動作の他の実施例を説明
するフローチャートである。
【図14】本発明になる記憶装置の第2実施例を示すブ
ロック図である。
【図15】複合ヘッドの断面図である。
【図16】複合ヘッドが磁気ディスクの最内側及び最外
側シリンダに位置している場合におけるライトギャップ
及びリードギャップとトラックとの関係を示す図であ
る。
【図17】MRヘッドの出力特性を示す図である。
【図18】本発明になる記憶装置の第3実施例を示すブ
ロック図である。
【図19】図18に示すMPUの動作の一実施例を説明
するフローチャートである。
【図20】ピーク検出方式を採用する従来の磁気ディス
ク装置の一例を示すブロック図である。
【符号の説明】
1,61 MRヘッド 2 センス電流設定回路 3,104 固定利得増幅器 4,105 可変利得増幅器 5 PEF 6 サンプルホールド回路 7 適応型自動等化回路 8,42 ビタビ検出回路 9,109 RLL(8/9)デコーダ回路 10,43 デスクランブラ回路 11〜14 DAC 15 シンセサイザ 16,114 VFO回路 17,46 スクランブラ回路 18,117 RLL(8/9)エンコーダ回路 19,47 プリコーダ回路 20,119 ライトプリコンペ回路 21,120 ライトFF 22,121 ドライバ 23 ライトヘッド 24 シリアルポート 25,71,215 MPU 26,74,216 メモリ 27 レジスタ 28 バス 29 磁気ディスク 30 上位装置 31 記録系 32 再生系 33 制御系 34,113 AGC回路 41 自動等化回路 44 パラメータ設定回路 62 ヘッドIC 63 AGCアンプ 64 等化回路 65 パルス成形回路 66 レベル検出回路 67 電圧発生回路 68 VFO同期回路 69 復調回路 70 インタフェース回路 72 パワーアンプ 73 VCM 110 シリアル/パラレル変換回路 111 インタフェース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G11B 20/10 321 G11B 20/10 321A (56)参考文献 特開 平5−266587(JP,A) 特開 平6−302140(JP,A) 特開 平7−65312(JP,A) 特開 平5−225509(JP,A) 特開 昭63−209001(JP,A) 特開 昭62−75976(JP,A) (58)調査した分野(Int.Cl.7,DB名) G11B 20/10 G11B 5/09

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 ヘッドが記録媒体より読み出したデータ
    をパーシャルレスポンス方式を採用して復調すると共
    に、スライスレベル幅をパラメータにしたリードマージ
    ンをビタビスライスマージン幅として定義されたビタビ
    検出回路を含む再生系において、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該再生系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    少なくとも1つのパラメータの値を複数の動作環境に
    対して予め格納する第1のステップと、 所定動作環境下で、該少なくとも1つのパラメータを、
    該所定動作環境に対して予め格納された値調整する第
    2のステップとを含む、調整方法。
  2. 【請求項2】 前記第1及び第2のステップは、複数の
    ヘッドの各々について行われる、請求項1記載の調整方
    法。
  3. 【請求項3】 前記第1のステップは、各種パラメータ
    の最適値を予め複数の動作環境に対して測定して格納す
    る、請求項1記載の調整方法。
  4. 【請求項4】 前記第2のステップは、前記記録媒体の
    ID部を読む場合に行われる、請求項1記載の調整方
    法。
  5. 【請求項5】 前記動作環境は、温度、前記再生系の復
    調系で使用する電圧及び前記ヘッドの前記記録媒体上の
    トラックに対する位置のうち少なくとも1つである、請
    求項1記載の調整方法。
  6. 【請求項6】 ヘッドが記録媒体より読み出したデータ
    をパーシャルレスポンス方式を採用して復調する再生装
    置において、 データの復調を行う等化回路及び最尤検出回路を有し、
    前記最尤検出回路がスライスレベル幅をパラメータにし
    たリードマージンをビタビスライスマージン幅として定
    義されたビタビ検出回路を含む復調系と、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該復調系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    る少なくとも1つのパラメータの値を複数の動作環境に
    対して予め格納する格納手段と、 所定動作環境下でパラメータを該格納手段から読み出
    し、該ヘッド及び該復調系の少なくとも一方のパラメー
    タを該所定動作環境に対して予め格納された値に調整す
    る制御手段とを備えた、再生装置。
  7. 【請求項7】 前記格納手段は、パラメータを複数のヘ
    ッドの各々について格納しており、前記制御手段は、複
    数のヘッドの各々について前記調整を行う、請求項6記
    載の再生装置。
  8. 【請求項8】 各種パラメータの最適値を予め複数の動
    作環境に対して測定して前記格納手段に格納する手段を
    更に備えた、請求項6記載の再生装置。
  9. 【請求項9】 前記制御手段は、前記記録媒体のID部
    を読む場合に前記調整を行う、請求項6記載の再生装
    置。
  10. 【請求項10】 前記動作環境は、温度、復調系で使用
    する電圧及び前記ヘッドの前記記録媒体上のトラックに
    対する位置のうち少なくとも1つである、請求項6記載
    の再生装置。
  11. 【請求項11】 ディスクよりデータを読み出すヘッド
    と、 該ヘッドにより読み出されたデータの復調を行う等化回
    路及び最尤検出回路を有し、スライスレベル幅をパラメ
    ータにしたリードマージンをビタビスライスマージン幅
    として定義されたビタビ検出回路を含む復調系と、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該復調系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    る少なくとも1つのパラメータの値を複数の動作環境に
    対して予め格納する格納手段と、 所定動作環境下でパラメータを該格納手段から読み出
    し、該ヘッド及び該復調系の少なくとも一方のパラメー
    タを該所定動作環境に対して予め格納された値に調整す
    る制御手段とを備えた、記憶装置。
  12. 【請求項12】 前記格納手段は、パラメータを複数の
    ヘッドの各々又は複数のシリンダの各々について格納し
    ており、前記制御手段は、複数のヘッドの各々又は複数
    のシリンダの各々について前記調整を行う、請求項11
    記載の記憶装置。
  13. 【請求項13】 各種パラメータの最適値を予め複数の
    動作環境に対して測 定して前記格納手段に格納する手段
    を更に備えた、請求項11記載の記憶装置。
  14. 【請求項14】 前記制御手段は、前記ディスクのID
    部を読む場合に前記調整を行う、請求項11記載の記憶
    装置。
  15. 【請求項15】 前記動作環境は、温度、復調系で使用
    する電圧及び前記ヘッドの前記ディスク上のトラックに
    対する位置のうち少なくとも1つである、請求項11記
    載の記憶装置。
  16. 【請求項16】 前記ディスク上にはデータが一定密度
    記録されており、該ディスクの半径方向に分割された記
    録ゾーンの境界シリンダに自動調整用のシリンダが設け
    られている、請求項11〜15のうちいずれか1項記載
    の記憶装置。
JP09682095A 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置 Expired - Fee Related JP3453002B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09682095A JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置
US08/568,860 US6141168A (en) 1995-04-21 1995-12-05 Automatic calibration method, read apparatus and storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09682095A JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置

Publications (2)

Publication Number Publication Date
JPH08293165A JPH08293165A (ja) 1996-11-05
JP3453002B2 true JP3453002B2 (ja) 2003-10-06

Family

ID=14175220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09682095A Expired - Fee Related JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置

Country Status (2)

Country Link
US (1) US6141168A (ja)
JP (1) JP3453002B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998037548A1 (fr) * 1997-02-21 1998-08-27 Hitachi, Ltd. Appareil d'enregistrement/de reproduction magnetique
JP3628515B2 (ja) * 1997-05-29 2005-03-16 富士通株式会社 書き込み条件設定方法及びディスク装置
JPH11195211A (ja) 1997-12-26 1999-07-21 Fujitsu Ltd 磁気再生装置
KR100562146B1 (ko) * 1998-03-04 2006-05-25 삼성전자주식회사 엠.알-바이어스 전류 최적화방법
EP0961269A1 (en) * 1998-04-29 1999-12-01 STMicroelectronics S.r.l. Read channel equalization with enhanced signal to noise ratio
JPH11339210A (ja) 1998-05-26 1999-12-10 Hitachi Ltd 磁気ディスク装置及びこのパラメータの自動調整方法
US6618216B2 (en) * 1998-07-16 2003-09-09 Mitsumi Electric Co., Ltd. Digital tape drive
JP3781911B2 (ja) * 1999-01-07 2006-06-07 株式会社日立製作所 情報再生方法及び装置
JP4026989B2 (ja) * 1999-07-08 2007-12-26 富士通株式会社 磁気ディスク装置および最適オフセット測定方法
US6498693B1 (en) * 1999-08-02 2002-12-24 International Business Machines Corporation Method and system for MR offset calibration
KR100438770B1 (ko) * 2001-05-28 2004-07-05 삼성전자주식회사 데이터 저장 시스템의 설계 파라미터 최적화 방법 및최적화된 설계 파라미터 적용 방법
JP3816050B2 (ja) * 2002-04-23 2006-08-30 松下電器産業株式会社 信号処理装置
JP2003346303A (ja) * 2002-05-29 2003-12-05 Hitachi Ltd 回転磁気ヘッド型記録再生装置及び記録再生方法
KR20060018226A (ko) * 2003-05-19 2006-02-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스크 드라이브 장치, 및 디스크 드라이브 장치에서의재교정 타이밍 방법
KR100555536B1 (ko) * 2003-12-05 2006-03-03 삼성전자주식회사 데이터 저장 시스템에서의 적응적 리트라이 제어 방법 및이를 이용한 디스크 드라이브
JP2006172590A (ja) * 2004-12-15 2006-06-29 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置の製造方法
US7164289B1 (en) * 2005-01-21 2007-01-16 Altera Corporation Real time feedback compensation of programmable logic memory
JP4599229B2 (ja) * 2005-05-30 2010-12-15 パナソニック株式会社 イコライザ特性設定装置
US8111767B2 (en) * 2007-05-31 2012-02-07 Renesas Electronics Corporation Adaptive sliding block Viterbi decoder
JP5178844B2 (ja) * 2007-12-21 2013-04-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
JP2010108560A (ja) * 2008-10-31 2010-05-13 Toshiba Storage Device Corp 信号増幅装置、記憶装置
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117164B (en) * 1982-02-25 1985-09-04 Racal Recorders Ltd Automatic calibration arrangement for a tape recorder
US4611253A (en) * 1983-06-28 1986-09-09 Pioneer Electronic Corporation Magnetic recording and reproducing device
JPH01211279A (ja) * 1988-02-18 1989-08-24 Fujitsu Ltd オフトラック補正方式
US5084791A (en) * 1988-05-10 1992-01-28 Quantum Corporation Head position control system for fixed drive including position encoder, temperature sensor and embedded fine servo information
US5185681A (en) * 1990-09-28 1993-02-09 Seagate Thermal offset compensation for high density disk drives
JPH0594608A (ja) * 1991-09-30 1993-04-16 Toshiba Corp 磁気デイスク装置
JPH05135509A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd データウインドウのセンタリング調整方式
US5319502A (en) * 1992-01-10 1994-06-07 International Business Machines Corporation System and method for employing buried servos within a magnetic recording medium
JPH05242617A (ja) * 1992-02-28 1993-09-21 Nec Corp 磁気ディスク装置のヘッド位置決め回路
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5416646A (en) * 1992-11-12 1995-05-16 Kabushiki Kaisha Toshiba Data recording and reproducing apparatus having read/write circuit with programmable parameter means
JPH06187738A (ja) * 1992-12-17 1994-07-08 Teac Corp ディスク装置及びその調整方法
US5301080A (en) * 1992-12-31 1994-04-05 International Business Machines Corporation Bias servo loop for magneto-resistive read/write head
JPH06231410A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd 磁気ディスク装置
US5751185A (en) * 1993-07-27 1998-05-12 Fujitsu Limited Low pass filter circuit utilizing transistors as inductive elements
US5563746A (en) * 1994-11-17 1996-10-08 Cirrus Logic, Inc. Real time media defect scanning in a sampled amplitude read channel

Also Published As

Publication number Publication date
US6141168A (en) 2000-10-31
JPH08293165A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3453002B2 (ja) 自動調整方法、再生装置及び記憶装置
KR100299083B1 (ko) 자기디스크장치및이를이용한재시도방법
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6023386A (en) Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
JP2868707B2 (ja) ディスク状記録担体を利用したデータ記録装置の読出チャンネル最適化方法
US6628468B1 (en) Low frequency signal baseline shift compensation in a disc drive
JP3483064B2 (ja) 再生装置
US20020075861A1 (en) Synchronous read channel
US6442117B1 (en) Reading/reproducing apparatus having retry arrangement upon failed reading/writing of a signal
KR19990062447A (ko) 자기디스크장치 및 자기디스크장치의 에러정정방법
US5847890A (en) Magnetic disk apparatus and a thermal asperity compensation method of the same
US7256953B2 (en) Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method
US6345074B1 (en) Maximum likelihood servo detector for detecting an error correcting servo code recorded on a disc storage medium
US6014277A (en) Multipath channel apparatus and method using offset parameters to compensate for amplitude and timing errors in data storage devices
US5844507A (en) Rate 16/17 ENDEC with independent high/low byte decoding
US6178054B1 (en) Selecting write fault thresholds by head and disc location in a disc drive
JP4040798B2 (ja) 記憶装置及びその記録再生方法
US20010010604A1 (en) Sync detector for use in data storage system for detecting extended sync pattern
US5838738A (en) Coding to improve timing recovery in a sampled amplitude read channel
US20020023248A1 (en) Medium defect detection method and data storage apparatus
US6633444B2 (en) Narrow band partial response signal processing apparatus, signal processing method and information storage apparatus
US7388523B2 (en) MTR encoding method, MTR decoding method, MTR encoder, MTR decoder, and magnetic recording device
KR100245893B1 (ko) 전치보상 및 판독 등화시스템
US7002764B2 (en) Method and apparatus for providing generalized write pre-compensation
US7697224B2 (en) Storing AD sampled data of read/write channel into ECC SRAM

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees