JP3453002B2 - 自動調整方法、再生装置及び記憶装置 - Google Patents

自動調整方法、再生装置及び記憶装置

Info

Publication number
JP3453002B2
JP3453002B2 JP09682095A JP9682095A JP3453002B2 JP 3453002 B2 JP3453002 B2 JP 3453002B2 JP 09682095 A JP09682095 A JP 09682095A JP 9682095 A JP9682095 A JP 9682095A JP 3453002 B2 JP3453002 B2 JP 3453002B2
Authority
JP
Japan
Prior art keywords
head
circuit
parameters
read
viterbi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09682095A
Other languages
English (en)
Other versions
JPH08293165A (ja
Inventor
剛 高橋
俊樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09682095A priority Critical patent/JP3453002B2/ja
Priority to US08/568,860 priority patent/US6141168A/en
Publication of JPH08293165A publication Critical patent/JPH08293165A/ja
Application granted granted Critical
Publication of JP3453002B2 publication Critical patent/JP3453002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Magnetic Heads (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は自動調整方法、再生装置
及び記憶装置に係り、特に再生環境が変動する磁気抵抗
効果型（ＭＲ）ヘッドを用いる磁気ディスク装置等に好
適な自動調整方法、再生装置及びその様な復調装置を備
えた記憶装置に関する。
【０００２】近年のコンピュータの高速化及び小型化に
伴い、外部記憶装置として使用される磁気ディスク装置
の高速化及び小型化も進められている。磁気ディスク装
置の高速化及び小型化を実現するためには、磁気ディス
クに対して高密度記録を行う必要があり、データビット
間の密度が高くなる。
【０００３】ピーク検出を用いるデータ復調方式では、
再生データ波形のピーク点を微分してそのゼロクロス点
を検出することで、データの変化点を検出している。こ
のため、従来のデータ復調方式においては、データビッ
ト間の密度が高くなると、波形間干渉（符号間干渉）の
影響で発生するピークシフトが大きくなり、ピーク検出
誤差が大きくなってしまう。この結果、磁気ディスク装
置のエラーレートが増加してしまい、信頼性が低下して
しまう。
【０００４】上記理由により、高密度記録を行う場合、
従来のデータ復調方式を用いたのでは磁気ディスク装置
の信頼性を向上するのに限界がある。そこで、波形間干
渉は予め存在するものとしてこれを積極的に応用する、
ＰＲ４ＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ ｃｌａ
ｓｓ ４ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｙｈｏｏｄ）な
るパーシャルレスポンス方式を採用するデータ復調方式
が検討されている。
【０００５】
【従来の技術】従来の磁気ディスク装置のリード／ライ
ト（書き込み／読み出し）回路内の復調系では、復調系
を構成する各種回路のパラメータが予め決定されてい
る。具体的には、シリンダゾーン毎に、例えば常温環境
下等の、ある一定環境下で調整された復調系の各種回路
のパラメータを、デフォルト値として予めメモリに格納
しておく。そして、シリンダゾーンが切り替わる毎に、
目的とするシリンダゾーンに対するデフォルト値をメモ
リから読み出して復調系の各種回路に設定することで、
シリンダゾーンの切り替わりによる復調系の特性変動を
吸収する。
【０００６】従来の磁気ディスク装置では、インダクタ
ンス型ヘッドを使用し、データ復調方式にピーク検出方
式を採用するのが一般的である。又、復調系では、余弦
等化器における等化量が、シリンダゾーン毎の固定値に
設定され、ヘッド毎のバラツキによる特性変動や温度に
よる特性変動は、復調系のリード特性のマージン内で吸
収するようにしている。
【０００７】図２０は、ピーク検出方式を採用する従来
の磁気ディスク装置の一例を示すブロック図である。同
図中、上位装置（図示せず）からインタフェース１１１
を介して転送されてくるＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ
−ｔｏ−Ｚｅｒｏ）データは、シリアル／パラレル変換
回路１１０によりシリアルデータに変換され、ＲＬＬ
（Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）エンコーダ
回路１１７によりエンコードされる。エンコードされた
データは、ライトプリコンペンセーション（以下、ライ
トプリコンペと言う）回路１１９に供給されてプリコン
ペ量が設定された後、ライトフリップフロップ（ＦＦ）
１２０に供給される。ライトＦＦ１２０の出力は、ドラ
イバ１２１を介してヘッド１０１に印加され、磁気ディ
スク１０２上に書き込まれる。
【０００８】他方、磁気ディスク１０２に書き込まれて
いるデータは、ヘッド１０１により読み取られて固定利
得増幅器１０４及び可変利得増幅器１０５を介して低域
フィルタ１０６に供給される。可変利得増幅器１０５の
利得は、低域フィルタ１０６の出力に基づいて自動利得
制御（ＡＧＣ）回路１１３により自動的に設定される。
メモリ１１６は余弦等化回路１０７のパラメータを格納
しており、マイクロプロセッサユニット（ＭＰＵ）１１
５はメモリ１１６に格納されているパラメータを余弦等
化回路１０７に設定する。これにより、低域フィルタ１
０６の出力再生波形は、余弦等化回路１０７で等化され
た後に微分ゼロクロス検出回路１０８に供給される。
【０００９】微分ゼロクロス検出回路１０８は、再生デ
ータ波形のピーク点を微分してそのゼロクロス点を検出
することで、データの変化点を検出する。微分ゼロクロ
ス検出回路１０８の出力は、ＶＦＯ（Ｖａｒｉａｂｌｅ
Ｆｒｅｑｕｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ）回路１
１４を介してＲＬＬデコーダ回路１０９に供給される。
これにより、ＲＬＬデコーダ回路１０９はＶＦＯ回路１
１４の出力をデコードし、デコードされたデータがシリ
アル／パラレル変換回路１１０によりパラレルデータ
（ＮＲＺデータ）に変換され、インタフェース１１１を
介して上位装置に転送される。
【００１０】
【発明が解決しようとする課題】しかし、磁気ディスク
に対して高密度記録を行う場合、復調系の各種回路のパ
ラメータをシリンダ毎に固定的に設定していたのでは、
ヘッド毎のバラツキによる特性変動や温度による特性変
動等による影響が、復調系のリード特性のマージン内で
吸収できなくなってしまい、磁気ディスク装置のエラー
レートが増加して信頼性が低下してしまう可能性がある
という問題があった。
【００１１】特に、ＭＲヘッドを使用する場合には、Ｍ
Ｒヘッドの温度変動等の環境変動に対する特性変動が比
較的大きいので、ＰＲ４ＭＬ方式を採用する復調系の各
種回路のパラメータをシリンダ毎に固定的に設定したの
では、特性変動による影響が復調系のリード特性のマー
ジン内で吸収できなくなってしまい、磁気ディスク装置
のエラーレートが増加して信頼性が低下してしまうとい
う問題があった。
【００１２】そこで、本発明は、ヘッドの環境変動に応
じて再生系の各種回路のパラメータを自動的に調整可能
として、磁気ディスク装置のエラーレートの増加を防止
し、信頼性を向上することのできる自動調整方法、再生
装置及び記憶装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の課題は、ヘッドが
記録媒体より読み出したデータをパーシャルレスポンス
方式を採用して復調すると共に、スライスレベル幅をパ
ラメータにしたリードマージンをビタビスライスマージ
ン幅として定義されたビタビ検出回路を含む再生系にお
いて、該ヘッドに印加するバイアス電流に関するパラメ
ータ及び該再生系でデータの復調を行う際に必要な各種
パラメータのうち、前記ビタビスライスマージン幅が最
大となる少なくとも１つのパラメータの値を複数の動作
環境に対して予め格納する第１のステップと、所定動作
環境下で、該少なくとも１つのパラメータを、該所定動
作環境に対して予め格納された値に調整する第２のステ
ップとを含む調整方法により達成できる。
【００１４】
【００１５】前記第１及び第２のステップは、複数のヘ
ッドの各々について行われても良い。前記第１のステッ
プは、各種パラメータの最適値を予め複数の動作環境に
対して測定して格納することもできる。
【００１６】前記第２のステップは、前記記録媒体のＩ
Ｄ部を読む場合に行われても良い。前記動作環境は、温
度、再生系の復調系で使用する電圧及び前記ヘッドの前
記記録媒体上のトラックに対する位置のうち少なくとも
１つでも良い。上記の課題は、ヘッドが記録媒体より読
み出したデータをパーシャルレスポンス方式を採用して
復調する再生装置において、データの復調を行う等化回
路及び最尤検出回路を有し、スライスレベル幅をパラメ
ータにしたリードマージンをビタビスライスマージン幅
として定義されたビタビ検出回路を含む復調系と、該ヘ
ッドに印加するバイアス電流に関するパラメータ及び該
復調系でデータの復調を行う際に必要な各種パラメータ
のうち、前記ビタビスライスマージン幅が最大となる少
なくとも１つのパラメータの値を複数の動作環境に対し
て予め格納する格納手段と、所定動作環境下でパラメー
タを該格納手段から読み出し、該ヘッド及び該復調系の
少なくとも一方のパラメータを該所定動作環境に対して
予め格納された値に調整する制御手段とを備えた再生装
置によっても達成できる。
【００１７】
【００１８】前記格納手段は、パラメータを複数のヘッ
ドの各々について格納しており、前記制御手段は、複数
のヘッドの各々について前記調整を行っても良い。各種
パラメータの最適値を予め複数の動作環境に対して測定
して前記格納手段に格納する手段を更に備えることもで
きる。
【００１９】前記制御手段は、前記記録媒体のＩＤ部を
読む場合に前記調整を行っても良い。前記動作環境は、
温度、復調系で使用する電圧及び前記ヘッドの前記記録
媒体上のトラックに対する位置のうち少なくとも１つで
も良い。
【００２０】上記の課題は、ディスクよりデータを読み
出すヘッドと、該ヘッドにより読み出されたデータを復
調を行う等化回路及び最尤検出回路を有し、スライスレ
ベル幅をパラメータにしたリードマージンをビタビスラ
イスマージン幅として定義されたビタビ検出回路を含む
復調系と、該ヘッドに印加するバイアス電流に関するパ
ラメータ及び該復調系でデータの復調を行う際に必要な
各種パラメータのうち、前記ビタビスライスマージン幅
が最大となる少なくとも１つのパラメータの値を複数の
動作環境に対して予め格納する格納手段と、所定動作環
境下でパラメータを該格納手段から読み出し、該ヘッド
及び該復調系の少なくとも一方のパラメータを該所定動
作環境に対して予め格納された値に調整する制御手段と
を備えた記憶装置によっても達成できる。
【００２１】
【００２２】前記格納手段は、パラメータを複数のヘッ
ドの各々又は複数のシリンダの各々について格納してお
り、前記制御手段は、複数のヘッドの各々又は複数のシ
リンダの各々について前記調整を行っても良い。各種パ
ラメータの最適値を予め複数の動作環境に対して測定し
て前記格納手段に格納する手段を更に備えることもでき
る。
【００２３】前記制御手段は、前記ディスクのＩＤ部を
読む場合に前記調整を行っても良い。前記動作環境は、
温度、復調系で使用する電圧及び前記ヘッドの前記ディ
スク上のトラックに対する位置のうち少なくとも１つで
も良い。
【００２４】前記ディスク上にはデータが一定密度記録
されており、該ディスクの半径方向に分割された記録ゾ
ーンの境界シリンダに自動調整用のシリンダが設けられ
ていても良い。
【００２５】
【作用】本発明によれば、ヘッドの環境変動に応じて再
生系の各種回路のパラメータを自動的に調整可能とし
て、磁気ディスク装置のリードマージンを向上してリー
ドエラーレートの増加を防止し、信頼性を向上すること
ができる。
【００２６】又、本発明によれば、パラメータが所定時
間間隔毎に自動的に調整されるので、ヘッドや記録媒体
の経時変化にも対応して、常に最適なパラメータを用い
て復調動作を行うことができる。更に、本発明によれ
ば、ＰＲ４等化回路におけるフィルタカットオフ周波数
及びフィルタブースト量や最尤検出回路におけるスライ
スレベル等も動作環境に合わせて最適値に自動的に調整
することができる。
【００２７】そして、本発明によれば、各ヘッド毎の特
性のバラツキを吸収して磁気ディスク装置の信頼性を向
上することができる。又、本発明によれば、動作環境に
応じた正確なパラメータを予め格納しておくこともでき
る。
【００２８】本発明によれば、アップデートライトを行
う際にＩＤ部をリードした場合のＳ／Ｎ比の低下を防止
して、リードエラーレートの増加を防止することができ
ると共に、リードエラー発生時のリトライの際に行うオ
フセット動作時にもパラメータを最適値に設定してリー
ドエラーレイトも改善可能である。
【００２９】更に、本発明によれば、各種動作環境に対
して最適なパラメータの設定が可能となる。又、自動調
整用のシリンダを設ければ、各ゾーンの記録線密度に応
じたパラメータの調整が可能となり、各ゾーンでヘッド
に応じた正確な調整が行えると共に、既に書き込まれた
シリンダを使用することなくパラメータの調整が可能な
ために、誤書き込みの確率を低下させることができ、他
のシリンダへのアクセス時間を無くすことができるので
調整時間が短縮可能である。
【００３０】ライトプリコンペンセーション回路を設け
れば、ヘッドの周波数特性、即ち、線型特性が動作環境
の変動によって変化しても、ライトプリコンペンセーシ
ョン量を最適値に自動的に調整することで線型特性劣化
によりリードマージンの低下を防止することができる。
【００３１】従って、本発明によれば、ヘッドの環境変
動に応じて再生系の各種回路のパラメータを自動的に調
整可能として、磁気ディスク装置のリードマージンを向
上してリードエラーレートの増加を防止し、信頼性を向
上することができる。
【００３２】
【実施例】図１は、本発明になる記憶装置の第１実施例
を示すブロック図である。記憶装置の第１実施例では、
本発明になる自動調整方法の第１実施例及び本発明にな
る再生装置の第１実施例を用いる。尚、記憶装置の第１
実施例では、本発明が磁気ディスク装置に適用されてい
る。
【００３３】図１に示す磁気ディスク装置は、大略記録
系３１と、再生系３２と、制御系３３とからなる。記録
系３１は、スクランブラ回路１７、ＲＬＬ（８／９）エ
ンコーダ回路１８、プリコーダ回路１９、ライトプリコ
ンペ回路２０、ライトＦＦ２１、ドライバ２２、ライト
ヘッド２３及びレジスタ２７からなる。他方、再生系３
２は、ＭＲヘッド１、センス電流設定回路２、固定利得
増幅器３、可変利得増幅器４、プログラマブルエレクト
リックフィルタ（ＰＥＦ）５、サンプルホールド回路
６、適応型自動等化回路７、ビタビ検出回路８、ＲＬＬ
（８／９）デコーダ回路９、デスクランブラ回路１０、
ディジタル−アナログ変換器（ＤＡＣ）１１〜１４、シ
ンセサイザ１５、ＶＦＯ（Ｖａｒｉａｂｌｅ Ｆｒｅｑ
ｕｅｎｃｙＯｓｃｉｌｌａｔｏｒ）回路１６及びＡＧＣ
回路３４からなる。センス電流設定回路２、固定利得増
幅器３、可変利得増幅器４、ＰＥＦ５、サンプルホール
ド回路６及び適応型自動等化回路７を含む回路部分は、
ＰＲ４等化回路を構成する。又、サンプルホールド回路
６、適応型自動等化回路７及びビタビ検出回路８を含む
回路部分は、最尤検出（ＭＬ）回路を構成する。制御系
３３は、シリアルポート２４、磁気ディスク装置全体の
動作を制御するＭＰＵ２５及びメモリ２６からなる。説
明の便宜上、ＭＲヘッド１に対して示されている磁気デ
ィスク２９は、ライトヘッド２３に対して示されている
磁気ディスク２９と同じものであることとする。
【００３４】図１において、スクランブラ回路１７、Ｒ
ＬＬ（８／９）エンコーダ回路１８、プリコーダ回路１
９、ライトプリコンペ回路２０及びライトＦＦ２１から
なる記録系３１の部分と、可変利得増幅器４、ＰＥＦ
５、サンプルホールド回路６、適応型自動等化回路７、
ビタビ検出回路８、ＲＬＬ（８／９）デコーダ回路９、
デスクランブラ回路１０、シンセサイザ１５、ＶＦＯ回
路１６及びＡＧＣ回路３４からなる再生系３２の部分と
は、例えばＳＳＩ社製の３２Ｐ４９１０なる半導体チッ
プにより実現できる。又、記録系３１及び再生系３２の
他の部分と制御系３３を構成する部分とも、夫々周知の
回路で実現できる。このため、本明細書では、図１に示
す個々の回路自体の内部構成の図示及びその説明は省略
する。
【００３５】尚、図１では１つのＭＲヘッド１及び１つ
のライトヘッド２３のみが示されているが、実際には、
少なくともＭＲヘッド１とライトヘッド２３の対が複数
の磁気ディスク２９のうちの１つの磁気ディスクに対し
て設けられている。つまり、ＭＲヘッド１とライトヘッ
ド２３の各対に対して、１つの記録系３１及び再生系３
２が設けられている。
【００３６】先ず、データリードを行う場合の動作を説
明する。ＭＲヘッド１は、データを記録された磁気ディ
スク２９からの磁束を検出し、磁界強度変化を抵抗変化
率に変換することにより再生波形を出力する。センス電
流設定回路２では、ＭＲヘッド１のＭＲ抵抗率ρ対磁界
強度（Ｈ）特性（以下、ρ−Ｈ特性と言う）により決定
される動作点を最適化して、出力波形の上下非対称性を
キャンセルするようにＤＡＣ１１の出力によってセンス
電流Ｉｓを設定してＭＲヘッド１をバイアスする。ＭＰ
Ｕ２５は、例えば磁気ディスク装置の動作環境等に基づ
いて、メモリ２６に格納されているデータのうち、選択
されている（即ち、現在使用している）ＭＲヘッド１に
最適なセンス電流を読み出して、シリアルポート２４を
介してＤＡＣ１１に供給することにより、センス電流設
定回路２でのセンス電流ＩｓをＤＡＣ１１の出力により
設定する。
【００３７】図２は、ＭＰＵ２５からＤＡＣ１１に供給
される設定値と、センス電流設定回路２で設定されるセ
ンス電流Ｉｓとの関係を示す図である。又、図３は、各
ＭＲヘッド１に対するセンス電流ＩｓとＤＡＣ１１に供
給するべき設定値との関係を示す図である。メモリ２６
は、予め図２に示す如き関係を示すテーブルを格納して
おり、ＭＰＵ２５は各ＭＲヘッド１に対して設定するべ
きセンス電流Ｉｓを図２の関係を示すテーブルから求
め、各ＭＲヘッド１毎の特定のバラツキ等に応じて実際
にＤＡＣ１１に供給するべき設定値を調整して図３の関
係を示すテーブルを作成してメモリ２６に格納する。例
えば、図３中網掛け部分の設定値が、調整された設定値
を示す。ＭＰＵ２５は、このようにしてメモリ２６に格
納された図３の関係を示すテーブルから選択されたＭＲ
ヘッド１に対するセンス電流Ｉｓの設定値を読み出して
ＤＡＣ１１に供給する。これにより、ＤＡＣ１１からの
設定値に基づき、選択されたＭＲヘッド１に対する最適
なセンス電流Ｉｓがセンス電流設定回路２で設定され
る。
【００３８】図４は、ＭＲヘッド１のρ−Ｈ特性を示す
図である。同図中、動作点ｂ，ｃでは、上側振幅値Ａと
下側振幅値ＢとがＡ≠Ｂなる関係にあるので、上下非対
称性が存在し、リードエラーレート及びリードマージン
を低下させる要因となる。そこで、センス電流Ｉｓを調
整することで動作点をａにもって行き、対称性がＡ＝Ｂ
が得られてリードマージンが向上するようにする必要が
ある。そこで、本実施例では、後述するように、ビタビ
検出回路８のスライスレベルのマージン幅が最大となる
ような調整値、又は、リードすることが可能なトラック
オフセット量が最大となるような調整値を選択すること
で、動作点がａに調整されるような自動調整を行う。
尚、以下の説明では、ビタビ検出回路８のスライスレベ
ル幅をパラメータにしたリードマージンをビタビスライ
スマージン、トラックオフセット量の幅をパラメータに
したリードマージンをトラックオフセットマージンと呼
ぶ。
【００３９】図１に戻って説明すると、ＭＲヘッド１の
出力再生波形はセンス電流設定回路２を介して固定利得
増幅器３に供給され、更に可変利得増幅器４により一定
出力レベルの出力波形に調整される。可変利得増幅器４
の出力波形は、ＰＥＦ５に供給され、ここでＰＲ４ＭＬ
等化のためのフィルタリングが行われる。
【００４０】図５は、ＭＲヘッド１の出力とＰＲ４ＭＬ
等化［（１＋Ｄ）等化］との周波数特性を示す図であ
る。同図中、縦軸はＭＲヘッド１の正規化振幅値を示
し、横軸は周波数を示す。又、図６は、ＭＲヘッド１の
出力をＰＲ４ＭＬ等化するためのフィルタ周波数特性を
示す図であり、縦軸は振幅を示し、横軸は周波数を示
す。図６は、フィルタカットオフ周波数Ｆｃ及びフィル
タブースト量Ｆｂを変化させた場合のフィルタ周波数特
性を示す。
【００４１】図５に示すヘッド出力波形の周波数特性
を、ＰＲ４ＭＬ等化周波数特性に近付けるには、初期等
化を行う必要がある。そこで、ＰＥＦ５は、フィルタカ
ットオフ周波数Ｆｃ及びフィルタブースト量ＦｂをＭＲ
ヘッド１の特性に合わせて調整する。ＭＰＵ２５は、選
択されたＭＲヘッド１に対して各シリンダゾーンについ
て設定するべきフィルタカットオフ周波数Ｆｃ及びフィ
ルタブースト量Ｆｂに応じて、シリンダゾーン毎に設定
値をメモリ２６から読み出してＤＡＣ１２及びＤＡＣ１
３に供給する。これにより、ＰＥＦ５は、ＤＡＣ１２，
１３から設定される設定値に基づいてフィルタカットオ
フ周波数Ｆｃ及びフィルタブースト量Ｆｂをシリンダゾ
ーン毎に設定する。
【００４２】フィルタカットオフ周波数Ｆｃ及びフィル
タブースト量Ｆｂの自動調整（キャリブレーション）を
行う際には、図７に示す規格化線密度Ｋに対するフィル
タカットオフ周波数Ｆｃとフィルタブースト量Ｆｂとの
組み合せ値の関係を示すテーブルを、予めメモリ２６に
格納しておく。規格化線密度Ｋは、ＭＲヘッド１の出力
波形の孤立波の半値幅Ｗ５０とサンプリング周波数Ｔと
の比であるＫ＝Ｗ５０／Ｔなる式で表される。ＭＰＵ２
５は、規格化線密度Ｋに対するＦｃとＦｂとの組み合せ
値の関係を示すテーブルに基づき、各ＭＲヘッド１毎の
特定のバラツキ等に応じて実際にＤＡＣ１２，１３に供
給するべき設定値を調整して図８の関係を示すテーブル
を作成してメモリ２６に格納する。ＭＰＵ２５は、この
ようにしてメモリ２６に格納された図８の関係を示すテ
ーブルから選択されたＭＲヘッド１に対するフィルタカ
ットオフ周波数Ｆｃ及びフィルタブースト量Ｆｂの設定
値を読み出してＤＡＣ１１及びＤＡＣ１３に供給する。
【００４３】これにより、ＤＡＣ１２，１３からの設定
値に基づき、選択されたＭＲヘッド１及びシリンダゾー
ン毎に最適なフィルタカットオフ周波数Ｆｃ及びフィル
タブースト量Ｆｂが、ＰＥＦ５において設定される。上
記の如く、ＰＥＦ５においてヘッド出力波形の周波数特
性をＰＲ４ＭＬ等化周波数特性に近付けるための初期等
化が行われ、ＰＥＦ５の出力はサンプルホールド回路６
に供給されて「１」、「０」、「−１」の値を持つサン
プルホールド値に変換される。サンプルホールド回路６
から出力されるサンプルホールド値は適応型自動等化回
路７に供給され、３タップ又は５タップの余弦型自動等
化器により高速微調整がなされて、理想的な周波数特性
に近付けるようにＰＲ４ＭＬ等化［（１＋Ｄ）等化］が
実行される。
【００４４】ＰＲ４ＭＬ等化が行われた適応型自動等化
回路７の出力は、ビタビ検出回路８に供給されて、最も
確かと考えられるデータ列に最尤復号される。又、適応
型自動等化回路７の出力は、ＶＦＯ回路１６にも供給さ
れ、クロック系のリカバリを行う。データライトを行う
場合には、ＶＦＯ回路１６はシンセサイザ１５の出力ク
ロックに同期している。他方、データリードを行う場合
には、ＶＦＯ回路１６は上記適応型自動等化回路７の出
力に同期している。ＶＦＯ回路１６は、ＡＧＣ回路３
４、サンプルホールド回路６、適応型自動等化回路７、
ビタビ検出回路８及びＲＬＬ（８／９）デコーダ回路９
にクロックを供給して、これら回路の動作の同期化を行
う。
【００４５】ビタビ検出回路８は、「１」、「０」、
「−１」の３値のサンプルホールド値に対してスライス
レベルを持ち、データ列に対してレベルシフトを行いな
がら動作する。このように、ビタビ検出回路８は、スラ
イスレベルをレベルシフトしながら前後のビット列を参
照しながら動作するので、エラー訂正能力も兼ね備えて
いる。このスライスレベルは、ＤＡＣ１４からの設定値
により設定される。メモリ２６には、各ＭＲヘッド１及
び各シリンダゾーン毎に最適なスライスレベルを設定す
るための設定値が予めテーブル形式で格納されている。
従って、ＭＰＵ２５は、選択されたＭＲヘッド１及びシ
リンダゾーンに対応する設定値をメモリ２６から読み出
して、ＤＡＣ１４に供給する。これにより、ＤＡＣ１４
からの設定値に基づき、選択されたＭＲヘッド１及びシ
リンダゾーン毎に最適なスライスレベルが、ビタビ検出
回路８において設定される。
【００４６】ビタビ検出回路８から出力されるディジタ
ルデータは、ＲＬＬ（８／９）デコーダ回路９によりデ
コードされる。デスクランブラ回路１０は、ＲＬＬ（８
／９）デコーダ回路９からの疑似ランダムパターンデー
タを元のデータ列に復調し、この元のデータ列をＮＲＺ
データとして、上位装置３０にバス２８を介して供給す
る。
【００４７】図９は、再生系３２において、ＭＲヘッド
１の出力からＮＲＺデータが出力されるまでのタイムチ
ャートを示す図である。同図中、（ａ）はＭＲヘッド１
の出力再生波形、（ｂ）はＰＥＦ５の出力、（ｃ）はビ
タビ検出回路８のＥＶＥＮ側の動作に関連する信号、
（ｄ）はビタビ検出回路８のＯＤＤ側の動作に関連する
信号、（ｅ）はビタビ検出回路８の出力、（ｆ）はＲＬ
Ｌ（８／９）デコーダ回路９の入力、（ｇ）はＲＬＬ
（８／９）デコーダ回路９の出力（ＮＲＺデータ）を示
す。
【００４８】ビタビ検出回路８は、ＯＤＤ側の回路とＥ
ＶＥＮ側の回路とを並列に設けており、夫々の側の回路
からの信号をインターリーブしている。これにより、夫
々の側の回路動作速度を１／２としても高速動作が可能
となる。図９中、（ｃ），（ｄ）に示すように、ビタビ
検出回路８には、サンプルデータに対してプラス側のス
ライスレベル＋ｔｈ及びマイナス側のスライスレベル−
ｔｈが設定されており、データのレベル変位に対してこ
れらのスライスレベル−ｔｈ，＋ｔｈをレベルシフトす
る。これらのスライスレベル−ｔｈ，＋ｔｈは、ＤＡＣ
１４からの設定値に基づいて設定される。磁気ディスク
装置の通常の状態では、図９（ｃ），（ｄ）に示すよう
にスライスレベル−ｔｈ，＋ｔｈは夫々サンプルデータ
の最大振幅の±５０％に設定されるが、サンプルデータ
の値によってスライスレベル−ｔｈ，＋ｔｈの値を可変
して最適な値に設定することが可能である。
【００４９】図１０は、ＤＡＣ１４からの設定値とビタ
ビ検出回路８におけるスライスレベルの値との関係を示
す図である。ビタビアルゴリズムでは、図９中、
（ｃ），（ｄ）にトレリス線図で示すように、パスを確
定しながらデータ列が復調される。図９中、（ｅ）はビ
タビ検出回路８のＯＤＤ側の回路とＥＶＥＮ側の回路と
の出力をインターリーブして検出されたデータ列を、元
の状態に合成してビタビ検出回路８から得られる出力を
示す。図９に示す例では、ビタビ検出回路８から出力さ
れてＲＬＬ（８／９）デコーダ回路９に入力されるデー
タパターンは「０Ｂ５ＨＥＸ」であり、ＲＬＬ（８／
９）デコーダ回路９は周知の８／９変換テーブル（図示
せず）を用いてこのデータパターンを「５５ＨＥＸ」な
るＮＲＺデータに変換して出力する。尚、図９では、説
明の便宜上デスクランブラ回路１０の動作説明が省略さ
れている。
【００５０】次に、データライトを行う場合の動作を説
明する。データライトを行う場合には、上位装置３０か
らのＮＲＺデータがバス２８を介してスクランブラ回路
１７に供給され、疑似ランダムパターンデータに変換さ
れる。スクランブラ回路１７から出力される疑似ランダ
ムパターンデータは、ＲＬＬ（８／９）エンコーダ回路
１８によりエンコードされる。エンコードされたデータ
は、遅延演算子をＤで表すと、プリコーダ回路１９によ
り１／（１＋Ｄ）変換されてからライトプリコンペ回路
２０に供給される。ライトプリコンペ回路２０における
ライトプリコンペ量ＷＣＰは、レジスタ２７内の最適な
ライトプリコンペ量ＷＣＰに設定される。このレジスタ
２７内のライトプリコンペ量ＷＣＰは、ＭＰＵ２５によ
りシリアルポート２４を介して設定可能である。ＭＰＵ
２５は、例えば磁気ディスク装置の動作環境等に基づい
て、メモリ２６に格納されているデータのうち、選択さ
れている（即ち、現在使用している）ライトヘッド２３
に最適なライトプリコンペ量ＷＣＰを読み出してレジス
タ２７に設定する。ライトプリコンペ回路２０の出力
は、ライトＦＦ２１を介してドライバ２２に供給され、
ライトヘッド２３はドライバ２２の出力に基づいてデー
タを磁気ディスク２９上に書き込む。
【００５１】図１１は、ライトプリコンペ回路２０にお
いて設定されるべきライトプリコンペ量ＷＣＰと、レジ
スタ２７に設定するべき対応する設定値との関係を示す
図である。メモリ２６は、例えば図１１の関係を示すテ
ーブルを予め格納している。次に、リード／ライト時の
自動調整（キャリブレーション）を行う動作を、図１２
と共に説明する。図１２は、図１に示すＭＰＵ２５の動
作の一実施例を説明するフローチャートである。
【００５２】磁気ディスク装置の電源が投入されると、
ステップＳ１は、図３、図８、図１０及び図１１に示す
センス電流Ｉｓ、ＦｃとＦｂとの組み合せ値、スライス
レベル及びライトプリコンペ量ＷＣＰのデフォルト値
を、夫々各ＭＲヘッド１と各ライトヘッド２３及び各シ
リンダゾーン毎に設定する。ステップＳ２は、ＭＰＵ２
５の内部タイマを、所定時間を設定してリード／ライト
キャリブレーションタイマとしてスタートさせる。ステ
ップＳ３は、リード／ライトキャリブレーションタイマ
で上記所定時間を計測し、タイムアウトとなったか否か
を判定する。ステップＳ３の判定結果がＹＥＳとなる
と、ステップＳ４は、磁気ディスク装置のインタフェー
ス上でコマンドがスタック状態であるか否かを判定す
る。コマンドがスタック状態（又は、コマンド実行状
態）であり、ステップＳ４の判定結果がＹＥＳの場合、
キャリブレーションは行わずに処理がステップＳ２に戻
る。
【００５３】他方、ステップＳ４の判定結果がＮＯであ
れば、処理はステップＳ５へ進み、キャリブレーション
がスタートされる。ステップＳ６は、シリンダをｎ分割
して得た最初のシリンダゾーンに対するキャリブレーシ
ョンを行うため、この最初のシリンダゾーンの境界へシ
ーク動作を行う。ステップＳ７は、ｎ個のＭＲヘッド１
のうちの１つのＭＲヘッド１を選択する。
【００５４】ステップＳ８は、センス電流Ｉｓを図２の
関係を示すテーブルを参照して設定し、ステップＳ９
は、センス電流Ｉｓを順次変化させながら、ビタビ検出
回路８におけるスライスレベルの値をパラメータとして
ビタビスライスマージンを測定する。又、ステップＳ９
は、ビタビスライスマージンの測定の結果、ビタビスラ
イスマージン幅が最大となるセンス電流Ｉｓを、図３の
関係を示すテーブルに格納して更新する。
【００５５】ステップＳ１０は、図７の関係を示すテー
ブルを参照して規格化線密度Ｋに対するフィルタカット
オフ周波数Ｆｃ及びフィルタブースト量Ｆｂの組み合せ
を設定する。ステップＳ１１は、ＦｃとＦｂの組み合せ
を順次変化させながら、ビタビ検出回路８におけるスラ
イスレベルの値をパラメータとしてビタビスライスマー
ジンを測定する。又、ステップＳ１１は、ビタビスライ
スマージンの測定の結果、ビタビスライスマージン幅が
最大となるＦｃとＦｂの組み合せを、図８の関係を示す
テーブルに格納して更新する。
【００５６】ステップＳ１２は、図１１の関係を示すテ
ーブルを参照してライトプリコンペ量ＷＣＰを設定す
る。ステップＳ１３は、ライトプリコンペ量ＷＣＰを順
次変化させながら、ビタビ検出回路８におけるスライス
レベルの値をパラメータとしてビタビスライスマージン
を測定する。又、ステップＳ１３は、ビタビスライスマ
ージンの測定の結果、ビタビスライスマージン幅が最大
となるライトプリコンペ量ＷＣＰを、図１１の関係を示
すテーブルに格納して更新する。
【００５７】ステップＳ１４は、ビタビスライスマージ
ン幅のセンタ値ＶＤを、図１０の関係を示すテーブルに
格納して更新する。ステップＳ１５は、測定回数が指定
回数ｍに達したか否かを判定し、判定結果がＮＯであれ
ば、処理はステップＳ８へ戻る。他方、ステップＳ１５
の判定結果がＹＥＳであれば、ステップＳ１６は測定ヘ
ッド、即ち、選択したＭＲヘッド１の数が合計でｎに達
したか否かを判定し、判定結果がＮＯであれば、処理は
ステップＳ７へ戻る。ステップＳ１６の判定結果がＹＥ
Ｓであると、ステップＳ１７は測定シリンダゾーンの数
が合計でｎに達したか否かを判定し、判定結果がＮＯで
あると、処理はステップＳ６へもどる。他方、ステップ
Ｓ１７の判定結果がＹＥＳであれば、処理はステップＳ
Ｓ２へ戻る。
【００５８】これにより、図１２に示す一連の処理を指
定回数ｍ回実行した後、ビタビスライスマージン幅が最
大となる各パタメータＩｓ、Ｆｃ、Ｆｂ、ＷＣＰが選択
され、メモリ２６に格納され、更新される。又、ビタビ
スライスマージン幅のセンタ値がメモリ２６に格納さ
れ、更新される。上記の如き一連の処理は、指定ヘッド
数及び指定シリンダゾーン数全てについて実行される。
又、本実施例では、図１２に示す処理が、磁気ディスク
装置の電源投入時に実行されると共に、キャリブレーシ
ョンタイマの動作により、所定時間間隔毎にも実行され
る。
【００５９】つまり、センス電流Ｉｓ、フィルタカット
オフ周波数Ｆｃ、フィルタブースト量Ｆｂ、ビタビ検出
回路８のスライスレベル、ライトプリコンペ量ＷＣＰ等
のパラメータを磁気ディスク装置の動作環境に応じて自
動的に調整するキャリブレーションを、所定時間間隔毎
に行うことができる。更に、特に温度、電圧等の磁気デ
ィスク装置の動作環境に変動が生じた場合でも、上記パ
ラメータが環境変動に追従して自動的に調整されるの
で、常に最適なパラメータを使用してリード／ライトを
行うことができる。
【００６０】図１３は、図１に示すＭＰＵ２５の動作の
他の実施例を説明するフローチャートである。図１３
中、図１２と同一ステップには同一符号を付し、その説
明は省略する。図１２に示す処理では、ビタビスライス
マージンをパラメータにして測定を行っているが、図１
３に示す処理では、トラックオフセットマージンをパラ
メータにして測定を行う。
【００６１】図１３において、ステップＳ８は、センス
電流Ｉｓを図２の関係を示すテーブルを参照して設定
し、ステップＳ２９は、センス電流Ｉｓを順次変化させ
ながら、トラックオフセット量の値をパラメータとして
トラックオフセットマージンを測定する。又、ステップ
Ｓ２９は、トラックオフセットマージンの測定の結果、
トラックオフセットマージン幅が最大となるセンス電流
Ｉｓを、図３の関係を示すテーブルに格納して更新す
る。
【００６２】ステップＳ１０は、図７の関係を示すテー
ブルを参照して規格化線密度Ｋに対するフィルタカット
オフ周波数Ｆｃ及びフィルタブースト量Ｆｂの組み合せ
を設定する。ステップＳ３１は、ＦｃとＦｂの組み合せ
を順次変化させながら、トラックオフセット量の値をパ
ラメータとしてトラックオフセットマージンを測定す
る。又、ステップＳ３１は、トラックオフセットマージ
ンの測定の結果、トラックオフセットマージン幅が最大
となるＦｃとＦｂの組み合せを、図８の関係を示すテー
ブルに格納して更新する。
【００６３】ステップＳ１２は、図１１の関係を示すテ
ーブルを参照してライトプリコンペ量ＷＣＰを設定す
る。ステップＳ３３は、ライトプリコンペ量ＷＣＰを順
次変化させながら、トラックオフセット量の値をパラメ
ータとしてトラックオフセットマージンを測定する。
又、ステップＳ３３は、トラックオフセットマージンの
測定の結果、トラックオフセットマージン幅が最大とな
るライトプリコンペ量ＷＣＰを、図１１の関係を示すテ
ーブルに格納して更新する。
【００６４】ステップＳ３４は、ビタビスライスマージ
ンを測定し、ビタビスライスマージン幅のセンタ値ＶＤ
を、図１０の関係を示すテーブルに格納して更新する。
その他の処理は、図１２に示す処理と実質的に同じであ
る。ところで、図１に示す第１実施例では、ＰＲ４ＭＬ
等化はアナログ方式で行っている。しかし、本発明は、
ＰＲ４ＭＬ等化をディジタル方式で行う場合にも適用可
能である。アナログフィルタであるＰＥＦ５をディジタ
ル回路で置き換える場合、アナログ−ディジタル変換器
（ＡＤＣ）によりＰＲ４ＭＬ初期等化を行うが、この場
合でも上記第１実施例と同様の効果を得ることが可能で
ある。
【００６５】図１４は、本発明になる記憶装置の第２実
施例を示すブロック図である。記憶装置の第２実施例で
は、本発明になる自動調整方法の第２実施例及び本発明
になる再生装置の第２実施例を用いる。尚、記憶装置の
第２実施例でも、本発明が磁気ディスク装置に適用され
ている。記憶装置の第２実施例では、ＰＲ４ＭＬ等化を
ディジタル方式で行う。図１４中、図１及び図２０と実
質的に同じ部分は同一符号を付し、その説明は省略す
る。
【００６６】図１４において、自動等化回路４１は、Ｐ
Ｒ４ＭＬ（１＋Ｄ）等化器及びＡＤＣからなり、図１に
示すサンプルホールド回路６及び適応型自動等化回路７
の動作に対応する動作を行う。ビタビ検出回路４２及び
デスクランブラ回路４３は、夫々図１に示すビタビ検出
回路８及びデスクランブラ回路１０の動作に対応する動
作を行う。又、スクランブラ回路４６及びプリコーダ回
路４７は、夫々図１に示すスクランブラ回路１７及びプ
リコーダ回路１９の動作に対応する動作を行う。更に、
ＶＦＯ回路１１４及びＡＧＣ回路１１３は、夫々図１に
示すＶＦＯ回路１６及びＡＧＣ回路３４の動作に対応す
る動作を行う。
【００６７】上記第１実施例の場合と同様に、ヘッド出
力波形の周波数特性をＰＲ４ＭＬ等化周波数特性に近付
けるには、初期等化を行う必要がある。そこで、低域フ
ィルタ１０６は、フィルタカットオフ周波数Ｆｃ及びフ
ィルタブースト量ＦｂをＭＲヘッド１の特性に合わせて
調整する。ＭＰＵ２１５は、選択されたＭＲヘッド１に
対して各シリンダゾーンについて設定するべきフィルタ
カットオフ周波数Ｆｃ及びフィルタブースト量Ｆｂに応
じて、シリンダゾーン毎に設定値をメモリ２１６から読
み出してパラメータ設定回路４４に供給する。これによ
り、低域フィルタ１０６は、パラメータ設定回路４４か
ら設定される設定値に基づいてフィルタカットオフ周波
数Ｆｃ及びフィルタブースト量Ｆｂをシリンダゾーン毎
に設定する。
【００６８】尚、図１４では説明の便宜上、ライトプリ
コンペ回路１１９にライトプリコンペ量ＷＣＰを設定す
るためのパラメータ設定回路やビタビ検出回路４２にス
ライスレベルを設定するためのパラメータ設定回路等の
図示を省略しているが、低域フィルタ１０６に対するフ
ィルタカットオフ周波数Ｆｃ及びフィルタブースト量Ｆ
ｂの設定と同様にこれらのパラメータも設定可能である
ことは言うまでもない。
【００６９】又、リード／ライト時の自動調整（キャリ
ブレーション）を行う際のＭＰＵ２１５の動作は、図１
２又は図１３のフローチャートと同様の処理を行うもの
でも良いので、その説明は省略する。上記第１及び第２
実施例では、本発明をＰＲ４ＭＬ方式に適用している
が、原理的には従来のピーク検出方式を採用する再生装
置や磁気ディスク装置の各種パラメータを動作環境に応
じて自動調整する場合にも適用可能である。この場合に
自動調整するパラメータの一例としては、余弦等化器に
おける等化量、データウィンドウ幅のシフト量等が挙げ
られる。
【００７０】尚、上記第１及び第２実施例は、ゾーンビ
ットレコーディングとも呼ばれる一定密度記録を行う磁
気ディスク装置等にも適用可能であることは言うまでも
ない。この場合、磁気ディスクの半径方向に分割された
記録ゾーンに境界シリンダに、自動調整用の特別のシリ
ンダを設けても良い。
【００７１】ところで、上記第１及び第２の実施例で使
用している如きＭＲヘッドとライトヘッドとを一体的に
有する複合ヘッドが提案されている。図１５は、このよ
うな複合ヘッドの断面図である。図１５において、複合
ヘッドは、大略ＭＲ素子５１、磁極５２，５６、電極５
３，５４及び基板５５からなる。データライト時には、
磁極５２，５６間のライトギャップ幅Ｗでデータを磁気
ディスク（図示せず）に書き込む。他方、データリード
時には、ＭＲ素子５１に電極５３，５４を介して同図中
破線で示すように電流を流すことにより、磁気ディスク
からの磁束を検出し、磁界強度変化を抵抗変化率に変換
することにより再生波形を出力する。従って、データリ
ード時のリードギャップ幅Ｒは、電極５３と電極５４と
の間の距離に等しい。複合ヘッドを磁気ディスク上のト
ラック間で移動させる手段としては、周知のロータリー
アクチュエータを使用することができ、この場合、磁気
ディスクの半径方向への移動は、複合ヘッドは磁気ディ
スク外のある点を中心として半径方向に弧を描きながら
移動する。
【００７２】図１６は、複合ヘッドが磁気ディスクの最
内側シリンダに位置している場合と最外側シリンダに位
置している場合とにおける、ライトギャップ及びリード
ギャップとトラックとの関係を示す図である。同図中、
Ｗはライトギャップ幅、Ｒはリードギャップ幅、Ｔはト
ラックを示す。
【００７３】図１６（Ａ），（Ｂ）は、夫々複合ヘッド
が最内側シリンダに位置している場合と最外側シリンダ
に位置している場合とにおける、データのアップデート
ライト（更新書き込み）を行う場合のライトギャップ幅
Ｗ及びリードギャップ幅ＲとトラックＴとの関係を示
す。この場合、アップデートライトを行う前に、複合ヘ
ッドが目的とするブロックの位置にあるか否かを確認す
るためにアドレス部（以下ＩＤ部と言う）をリードす
る。
【００７４】他方、図１６（Ｃ），（Ｄ）は、夫々複合
ヘッドが最内側シリンダに位置している場合と最外側シ
リンダに位置している場合とにおける、データリードを
行う場合のライトギャップ幅Ｗ及びリードギャップ幅Ｒ
とトラックＴとの関係を示す。
【００７５】図１６（Ａ），（Ｂ）と図１６（Ｃ），
（Ｄ）との比較より明らかな如く、アップデートライト
の場合とデータリードの場合とでは、ＩＤ部をリードす
る時のリードギャップＲのトラックＴに対する位置が異
なる。図１７は、ＭＲヘッドの出力特性を示す図であ
り、縦軸は出力を示し、横軸はリードギャップＲのトラ
ックＴの中心からのオフセット量を示す。一般的に、Ｍ
Ｒヘッドの出力特性は、図１７に示すように、リードギ
ャップＲがトラックＴの中心から磁気ディスクの半径方
向にずれるにつれて低下する。これは、ＭＲヘッド自体
の磁束の感度領域は図１５の電極５３，５４間だけでは
なく、これらの電極５３，５４の両側に広がっているＭ
Ｒ素子５１も磁束からの影響を受けていることを意味す
る。
【００７６】復調系の特性は、データ部をリードする時
に最も良くなるように設定されることが一般的である。
従って、アップデートライトの場合にＩＤ部をリードす
る時には、データ部をリードする時より信号対雑音（Ｓ
／Ｎ）比が悪くなることが一般的である。このように、
ＩＤ部をリードする時にはＳ／Ｎ比の劣化があるため
に、ＩＤ部のリードエラーレートが増加し、磁気ディス
ク装置全体としてのリードエラーレートが増加する一因
となる。 そこで、ＩＤ部をリードする時のＳ／Ｎ比の
劣化に伴うリードエラーレートの増加をも防止し得る実
施例について以下に説明する。
【００７７】図１８は、本発明になる記憶装置の第３実
施例を示すブロック図である。記憶装置の第３実施例で
は、本発明になる自動調整方法の第３実施例及び本発明
になる再生装置の第３実施例を用いる。尚、記憶装置の
第３実施例でも、本発明が磁気ディスク装置に適用され
ている。
【００７８】図１８において、磁気ディスク装置は、大
略ＭＲヘッド６１、ＭＲヘッド６１に印加する電流の設
定機能を備えたヘッド集積回路（ＩＣ）６２、ＡＧＣア
ンプ６３、等化回路６４、パルス成形回路６５、レベル
検出回路６６、パルス成形回路６５のスライスレベル設
定のための電圧発生回路６７、ＶＦＯ同期回路６８、復
調回路６９、上位装置（図示せず）とコマンドやデータ
のやり取りを行うためのインタフェース回路７０、ＭＲ
ヘッド６１を移動させるためのボイスコイルモータ（Ｖ
ＣＭ）７３、ＶＣＭ７３を駆動するためのパワーアンプ
７２、ＶＣＭ７３を制御するためのＭＰＵ７１及びプロ
グラムやデータを格納するメモリ７４からなる。ＭＲヘ
ッド６１は、ライトヘッド（図示せず）と共に複合ヘッ
ドを構成する。又、上記第１及び第２実施例の場合と同
様に、実際には磁気ディスクが複数もうけられ、上記の
如き複合ヘッドが複数設けられている。
【００７９】尚、図１８に示す各回路自体は周知であ
り、その構成の図示及び説明は省略する。例えば、ヘッ
ドＩＣ６２はＳＳＩ社製の３２Ｒ１５１０Ｒなる半導体
チップにより実現できる。ＡＧＣアンプ６３、等化回路
６４、パルス成形回路６５、レベル検出回路６６及び電
圧発生回路６７からなる部分は、ＳＳＩ社製の３２Ｐ３
０１１なる半導体チップにより実現できる。ＶＦＯ同期
回路６８及び復調回路６９からなる部分は、ＳＳＩ社製
の３２Ｄ５３９１なる半導体チップにより実現できる。
インタフェース回路７０は、Ｑ−ＬＯＧＩＣ社製のＴＥ
Ｃ３３６なる半導体チップにより実現できる。ＭＰＵ７
１は、例えばＴＩ社製のＰ８０３１ＡＨなる半導体チッ
プにより実現できる。又、パワーアンプ７２は、日立製
のＨＡ１３５２４なる半導体チップにより実現できる。
【００８０】上位装置からデータライト命令がインタフ
ェース回路７０を介してＭＰＵ７１に供給されると、Ｍ
ＰＵ７１は、ＭＲヘッド６１が磁気ディスク（図示せ
ず）上の目的とするトラックに移動するように、ＶＣＭ
７３をパワーアンプ７２を介して制御する。これによ
り、ＭＲヘッド６１は、目的とするブロックを確認する
ためにＩＤ部をリードする。この場合、複合ヘッドは、
ライトヘッドがトラックからはみ出さないように位置決
めされるので、ＭＲヘッド６１のリードギャップＲは、
複合ヘッドが最内側シリンダに位置しているか最外側シ
リンダに位置しているかに応じて、図１６（Ａ）又は図
１６（Ｂ）に示す如き位置をとる。従って、ＭＲヘッド
６１によりＩＤ部からリードされる信号のＳ／Ｎ比は本
来であれば劣化するが、本実施例では、ＩＤ部のリード
時にはＭＰＵ７１から復調系の各種パラメータを設定し
直してリードを行わせることにより、Ｓ／Ｎ比の劣化を
最小限にしてＩＤ部のリードエラーレートの増加を抑制
することができる。
【００８１】ＩＤ部リード時に設定し直す復調系の各種
パラメータは、予め決定されたＩＤ部をリードするため
に最適なパラメータであり、メモリ７４に予め格納され
ている。これら各種パラメータは、ヘッドＩＣ６２によ
りＭＲヘッド６１に印加する電流値、等化回路６４のフ
ィルタカットオフ周波数及びフィルタブースト量、パル
ス成形回路６５におけるスライスレベル等である。
【００８２】各種パラメータは、ＩＤ部リード時毎に設
定し直しても、又、複合ヘッドが最内側シリンダに位置
しているか最外側シリンダに位置しているかに応じてＩ
Ｄ部リード時に設定し直しても良い。つまり、複合ヘッ
ド、即ち、ＭＲヘッド６１の位置するシリンダに応じて
ＩＤ部リード時の各種パラメータの設定し直しの要否を
決定しても良く、又、ＭＲヘッド６１の位置するシリン
ダに応じてＩＤ部リード時の各種パラメータをシリンダ
に合わせて設定し直すようにしても良い。
【００８３】更に、データ部を磁気ディスクの半径方向
にオフセットしてリードする場合においても、同様にし
て各種パラメータの設定し直しを行っても良い。尚、実
際の各種パラメータの設定自体は、上記第１及び第２実
施例の場合と同様に行えるので、その詳細な説明は省略
するが、以下に各種パラメータを測定して格納する動作
について説明する。
【００８４】図１９は、図１８に示すＭＰＵ７１の動作
の一実施例を説明するフローチャートである。図１９
中、ステップＳ４１は、全てのＭＲヘッド６１及びシリ
ンダに対して、データ部リード時用の各種パラメータを
メモリ７４から読み出してヘッドＩＣ６２、等化回路６
４及び電圧発生回路６７にデフォルト値として設定す
る。ステップＳ４２は、目的とするシリンダについて選
択されたＭＲヘッド６１に印加する電流を変化させ、リ
ードが可能でありパルス成形回路６５におけるスライス
レベルの設定範囲が最も広くなる電流値を選択する。ス
テップＳ４３は、等化回路６４のフィルタカットオフ周
波数を変化させ、リードが可能でありパルス成形回路６
５におけるスライスレベルの設定範囲が最も広くなるフ
ィルタカットオフ周波数の値を選択する。ステップＳ４
４は、等化回路６４のフィルタブースト量を変化させ、
リードが可能でありパルス成形回路６５におけるスライ
スレベルの設定範囲が最も広くなるフィルタブースト量
の値を選択する。ステップＳ４５は、ステップＳ４３及
びＳ４４で得られたスライスレベルの設定範囲のセンタ
値を設定する。
【００８５】ステップＳ４６は、各種パラメータの選択
が、全ての複合ヘッドに対して終了したか否かを判定す
る。ステップＳ４６の判定結果がＮＯであると、ステッ
プＳ４７で選択された複合ヘッドを別の複合ヘッドに切
り替え、処理がステップＳ４２に戻る。他方、ステップ
Ｓ４６の判定結果がＹＥＳであると、ステップＳ４８
は、全てのシリンダに対するパラメータ測定処理が終了
したか否かを判定する。ステップＳ４８の判定結果がＮ
Ｏであると、ステップＳ４９で目的のシリンダを別のシ
リンダに切り替え、処理がステップＳ４２に戻る。ステ
ップＳ４８の判定結果がＹＥＳであると、ステップＳ５
０で測定された各種パラメータをメモリ７４に格納し、
処理は終了する。
【００８６】図１９に示すパラメータ測定処理は、磁気
ディスク装置の電源投入時に行っても、所定時間間隔毎
に行っても良い。以上、本発明を実施例により説明した
が、本発明はこれらの実施例に限定されるものではな
く、本発明の範囲内で種々の変形及び改良が可能である
ことは言うまでもない。
【００８７】
【発明の効果】本発明によれば、ヘッドの環境変動に応
じて再生系の各種回路のパラメータを自動的に調整可能
として、磁気ディスク装置のリードマージンを向上して
リードエラーレートの増加を防止し、信頼性を向上する
ことができる。
【００８８】又、本発明によれば、パラメータが所定時
間間隔毎に自動的に調整されるので、ヘッドや記録媒体
の経時変化にも対応して、常に最適なパラメータを用い
て復調動作を行うことができる。更に、本発明によれ
ば、ＰＲ４等化回路におけるフィルタカットオフ周波数
及びフィルタブースト量や最尤検出回路におけるスライ
スレベル等も動作環境に合わせて最適値に自動的に調整
することができる。
【００８９】そして、本発明によれば、各ヘッド毎の特
性のバラツキを吸収して磁気ディスク装置の信頼性を向
上することができる。又、本発明によれば、動作環境に
応じた正確なパラメータを予め格納しておくこともでき
る。
【００９０】本発明によれば、アップデートライトを行
う際にＩＤ部をリードした場合のＳ／Ｎ比の低下を防止
して、リードエラーレートの増加を防止することができ
ると共に、リードエラー発生時のリトライの際に行うオ
フセット動作時にもパラメータを最適値に設定してリー
ドエラーレイトも改善可能である。
【００９１】更に、本発明によれば、各種動作環境に対
して最適なパラメータの設定が可能となる。又、自動調
整用のシリンダを設ければ、各ゾーンの記録線密度に応
じたパラメータの調整が可能となり、各ゾーンでヘッド
に応じた正確な調整が行えると共に、既に書き込まれた
シリンダを使用することなくパラメータの調整が可能な
ために、誤書き込みの確率を低下させることができ、他
のシリンダへのアクセス時間を無くすことができるので
調整時間が短縮可能である。
【００９２】ライトプリコンペンセーション回路を設け
れば、ヘッドの周波数特性、即ち、線型特性が動作環境
の変動によって変化しても、ライトプリコンペンセーシ
ョン量を最適値に自動的に調整することで線型特性劣化
によりリードマージンの低下を防止することができる。
【００９３】従って、本発明によれば、ヘッドの環境変
動に応じて再生系の各種回路のパラメータを自動的に調
整可能として、磁気ディスク装置のリードマージンを向
上してリードエラーレートの増加を防止し、信頼性を向
上することができる。
【図面の簡単な説明】
【図１】本発明になる記憶装置の第１実施例を示すブロ
ック図である。
【図２】ＭＰＵからＤＡＣに供給される設定値と、セン
ス電流設定回路で設定されるセンス電流Ｉｓとの関係を
示す図である。
【図３】各ＭＲヘッドに対するセンス電流ＩｓとＤＡＣ
に供給するべき設定値との関係を示す図である。
【図４】ＭＲヘッドのρ−Ｈ特性を示す図である。
【図５】ＭＲヘッドの出力とＰＲ４ＭＬ等化［（１＋
Ｄ）等化］との周波数特性を示す図である。
【図６】ＭＲヘッドの出力をＰＲ４ＭＬ等化するための
フィルタ周波数特性を示す図である。
【図７】規格化線密度Ｋに対するフィルタカットオフ周
波数Ｆｃとフィルタブースト量Ｆｂとの組み合せ値の関
係を示す図である。
【図８】各ＭＲヘッド毎の特定のバラツキ等に応じて実
際にＤＡＣに供給するべき設定値が調整された関係を示
す図である。
【図９】再生系においてＭＲヘッドの出力からＮＲＺデ
ータが出力されるまでのタイムチャートを示す図であ
る。
【図１０】ＤＡＣからの設定値とビタビ検出回路におけ
るスライスレベルの値との関係を示す図である。
【図１１】ライトプリコンペ回路において設定されるべ
きライトプリコンペ量ＷＣＰと、レジスタに設定するべ
き対応する設定値との関係を示す図である。
【図１２】図１に示すＭＰＵの動作の一実施例を説明す
るフローチャートである。
【図１３】図１に示すＭＰＵの動作の他の実施例を説明
するフローチャートである。
【図１４】本発明になる記憶装置の第２実施例を示すブ
ロック図である。
【図１５】複合ヘッドの断面図である。
【図１６】複合ヘッドが磁気ディスクの最内側及び最外
側シリンダに位置している場合におけるライトギャップ
及びリードギャップとトラックとの関係を示す図であ
る。
【図１７】ＭＲヘッドの出力特性を示す図である。
【図１８】本発明になる記憶装置の第３実施例を示すブ
ロック図である。
【図１９】図１８に示すＭＰＵの動作の一実施例を説明
するフローチャートである。
【図２０】ピーク検出方式を採用する従来の磁気ディス
ク装置の一例を示すブロック図である。
【符号の説明】
１，６１ ＭＲヘッド ２ センス電流設定回路 ３，１０４ 固定利得増幅器 ４，１０５ 可変利得増幅器 ５ ＰＥＦ ６ サンプルホールド回路 ７ 適応型自動等化回路 ８，４２ ビタビ検出回路 ９，１０９ ＲＬＬ（８／９）デコーダ回路 １０，４３ デスクランブラ回路 １１〜１４ ＤＡＣ １５ シンセサイザ １６，１１４ ＶＦＯ回路 １７，４６ スクランブラ回路 １８，１１７ ＲＬＬ（８／９）エンコーダ回路 １９，４７ プリコーダ回路 ２０，１１９ ライトプリコンペ回路 ２１，１２０ ライトＦＦ ２２，１２１ ドライバ ２３ ライトヘッド ２４ シリアルポート ２５，７１，２１５ ＭＰＵ ２６，７４，２１６ メモリ ２７ レジスタ ２８ バス ２９ 磁気ディスク ３０ 上位装置 ３１ 記録系 ３２ 再生系 ３３ 制御系 ３４，１１３ ＡＧＣ回路 ４１ 自動等化回路 ４４ パラメータ設定回路 ６２ ヘッドＩＣ ６３ ＡＧＣアンプ ６４ 等化回路 ６５ パルス成形回路 ６６ レベル検出回路 ６７ 電圧発生回路 ６８ ＶＦＯ同期回路 ６９ 復調回路 ７０ インタフェース回路 ７２ パワーアンプ ７３ ＶＣＭ １１０ シリアル／パラレル変換回路 １１１ インタフェース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ１１Ｂ 20/10 ３２１ Ｇ１１Ｂ 20/10 ３２１Ａ (56)参考文献 特開 平５−266587（ＪＰ，Ａ) 特開 平６−302140（ＪＰ，Ａ) 特開 平７−65312（ＪＰ，Ａ) 特開 平５−225509（ＪＰ，Ａ) 特開 昭63−209001（ＪＰ，Ａ) 特開 昭62−75976（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 G11B 5/09

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 ヘッドが記録媒体より読み出したデータ
    をパーシャルレスポンス方式を採用して復調すると共
    に、スライスレベル幅をパラメータにしたリードマージ
    ンをビタビスライスマージン幅として定義されたビタビ
    検出回路を含む再生系において、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該再生系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    る少なくとも１つのパラメータの値を複数の動作環境に
    対して予め格納する第１のステップと、 所定動作環境下で、該少なくとも１つのパラメータを、
    該所定動作環境に対して予め格納された値に調整する第
    ２のステップとを含む、調整方法。
  2. 【請求項２】 前記第１及び第２のステップは、複数の
    ヘッドの各々について行われる、請求項１記載の調整方
    法。
  3. 【請求項３】 前記第１のステップは、各種パラメータ
    の最適値を予め複数の動作環境に対して測定して格納す
    る、請求項１記載の調整方法。
  4. 【請求項４】 前記第２のステップは、前記記録媒体の
    ＩＤ部を読む場合に行われる、請求項１記載の調整方
    法。
  5. 【請求項５】 前記動作環境は、温度、前記再生系の復
    調系で使用する電圧及び前記ヘッドの前記記録媒体上の
    トラックに対する位置のうち少なくとも１つである、請
    求項１記載の調整方法。
  6. 【請求項６】 ヘッドが記録媒体より読み出したデータ
    をパーシャルレスポンス方式を採用して復調する再生装
    置において、 データの復調を行う等化回路及び最尤検出回路を有し、
    前記最尤検出回路がスライスレベル幅をパラメータにし
    たリードマージンをビタビスライスマージン幅として定
    義されたビタビ検出回路を含む復調系と、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該復調系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    る少なくとも１つのパラメータの値を複数の動作環境に
    対して予め格納する格納手段と、 所定動作環境下でパラメータを該格納手段から読み出
    し、該ヘッド及び該復調系の少なくとも一方のパラメー
    タを該所定動作環境に対して予め格納された値に調整す
    る制御手段とを備えた、再生装置。
  7. 【請求項７】 前記格納手段は、パラメータを複数のヘ
    ッドの各々について格納しており、前記制御手段は、複
    数のヘッドの各々について前記調整を行う、請求項６記
    載の再生装置。
  8. 【請求項８】 各種パラメータの最適値を予め複数の動
    作環境に対して測定して前記格納手段に格納する手段を
    更に備えた、請求項６記載の再生装置。
  9. 【請求項９】 前記制御手段は、前記記録媒体のＩＤ部
    を読む場合に前記調整を行う、請求項６記載の再生装
    置。
  10. 【請求項１０】 前記動作環境は、温度、復調系で使用
    する電圧及び前記ヘッドの前記記録媒体上のトラックに
    対する位置のうち少なくとも１つである、請求項６記載
    の再生装置。
  11. 【請求項１１】 ディスクよりデータを読み出すヘッド
    と、 該ヘッドにより読み出されたデータの復調を行う等化回
    路及び最尤検出回路を有し、スライスレベル幅をパラメ
    ータにしたリードマージンをビタビスライスマージン幅
    として定義されたビタビ検出回路を含む復調系と、 該ヘッドに印加するバイアス電流に関するパラメータ及
    び該復調系でデータの復調を行う際に必要な各種パラメ
    ータのうち、前記ビタビスライスマージン幅が最大とな
    る少なくとも１つのパラメータの値を複数の動作環境に
    対して予め格納する格納手段と、 所定動作環境下でパラメータを該格納手段から読み出
    し、該ヘッド及び該復調系の少なくとも一方のパラメー
    タを該所定動作環境に対して予め格納された値に調整す
    る制御手段とを備えた、記憶装置。
  12. 【請求項１２】 前記格納手段は、パラメータを複数の
    ヘッドの各々又は複数のシリンダの各々について格納し
    ており、前記制御手段は、複数のヘッドの各々又は複数
    のシリンダの各々について前記調整を行う、請求項１１
    記載の記憶装置。
  13. 【請求項１３】 各種パラメータの最適値を予め複数の
    動作環境に対して測 定して前記格納手段に格納する手段
    を更に備えた、請求項１１記載の記憶装置。
  14. 【請求項１４】 前記制御手段は、前記ディスクのＩＤ
    部を読む場合に前記調整を行う、請求項１１記載の記憶
    装置。
  15. 【請求項１５】 前記動作環境は、温度、復調系で使用
    する電圧及び前記ヘッドの前記ディスク上のトラックに
    対する位置のうち少なくとも１つである、請求項１１記
    載の記憶装置。
  16. 【請求項１６】 前記ディスク上にはデータが一定密度
    記録されており、該ディスクの半径方向に分割された記
    録ゾーンの境界シリンダに自動調整用のシリンダが設け
    られている、請求項１１〜１５のうちいずれか１項記載
    の記憶装置。
JP09682095A 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置 Expired - Fee Related JP3453002B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09682095A JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置
US08/568,860 US6141168A (en) 1995-04-21 1995-12-05 Automatic calibration method, read apparatus and storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09682095A JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置

Publications (2)

Publication Number Publication Date
JPH08293165A JPH08293165A (ja) 1996-11-05
JP3453002B2 true JP3453002B2 (ja) 2003-10-06

Family

ID=14175220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09682095A Expired - Fee Related JP3453002B2 (ja) 1995-04-21 1995-04-21 自動調整方法、再生装置及び記憶装置

Country Status (2)

Country Link
US (1) US6141168A (ja)
JP (1) JP3453002B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998037548A1 (fr) * 1997-02-21 1998-08-27 Hitachi, Ltd. Appareil d'enregistrement/de reproduction magnetique
JP3628515B2 (ja) * 1997-05-29 2005-03-16 富士通株式会社 書き込み条件設定方法及びディスク装置
JPH11195211A (ja) 1997-12-26 1999-07-21 Fujitsu Ltd 磁気再生装置
KR100562146B1 (ko) * 1998-03-04 2006-05-25 삼성전자주식회사 엠.알-바이어스 전류 최적화방법
EP0961269A1 (en) * 1998-04-29 1999-12-01 STMicroelectronics S.r.l. Read channel equalization with enhanced signal to noise ratio
JPH11339210A (ja) 1998-05-26 1999-12-10 Hitachi Ltd 磁気ディスク装置及びこのパラメータの自動調整方法
US6618216B2 (en) * 1998-07-16 2003-09-09 Mitsumi Electric Co., Ltd. Digital tape drive
JP3781911B2 (ja) * 1999-01-07 2006-06-07 株式会社日立製作所 情報再生方法及び装置
JP4026989B2 (ja) * 1999-07-08 2007-12-26 富士通株式会社 磁気ディスク装置および最適オフセット測定方法
US6498693B1 (en) * 1999-08-02 2002-12-24 International Business Machines Corporation Method and system for MR offset calibration
KR100438770B1 (ko) * 2001-05-28 2004-07-05 삼성전자주식회사 데이터 저장 시스템의 설계 파라미터 최적화 방법 및최적화된 설계 파라미터 적용 방법
JP3816050B2 (ja) * 2002-04-23 2006-08-30 松下電器産業株式会社 信号処理装置
JP2003346303A (ja) * 2002-05-29 2003-12-05 Hitachi Ltd 回転磁気ヘッド型記録再生装置及び記録再生方法
KR20060018226A (ko) * 2003-05-19 2006-02-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스크 드라이브 장치, 및 디스크 드라이브 장치에서의재교정 타이밍 방법
KR100555536B1 (ko) * 2003-12-05 2006-03-03 삼성전자주식회사 데이터 저장 시스템에서의 적응적 리트라이 제어 방법 및이를 이용한 디스크 드라이브
JP2006172590A (ja) * 2004-12-15 2006-06-29 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置の製造方法
US7164289B1 (en) * 2005-01-21 2007-01-16 Altera Corporation Real time feedback compensation of programmable logic memory
JP4599229B2 (ja) * 2005-05-30 2010-12-15 パナソニック株式会社 イコライザ特性設定装置
US8111767B2 (en) * 2007-05-31 2012-02-07 Renesas Electronics Corporation Adaptive sliding block Viterbi decoder
JP5178844B2 (ja) * 2007-12-21 2013-04-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
JP2010108560A (ja) * 2008-10-31 2010-05-13 Toshiba Storage Device Corp 信号増幅装置、記憶装置
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117164B (en) * 1982-02-25 1985-09-04 Racal Recorders Ltd Automatic calibration arrangement for a tape recorder
US4611253A (en) * 1983-06-28 1986-09-09 Pioneer Electronic Corporation Magnetic recording and reproducing device
JPH01211279A (ja) * 1988-02-18 1989-08-24 Fujitsu Ltd オフトラック補正方式
US5084791A (en) * 1988-05-10 1992-01-28 Quantum Corporation Head position control system for fixed drive including position encoder, temperature sensor and embedded fine servo information
US5185681A (en) * 1990-09-28 1993-02-09 Seagate Thermal offset compensation for high density disk drives
JPH0594608A (ja) * 1991-09-30 1993-04-16 Toshiba Corp 磁気デイスク装置
JPH05135509A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd データウインドウのセンタリング調整方式
US5319502A (en) * 1992-01-10 1994-06-07 International Business Machines Corporation System and method for employing buried servos within a magnetic recording medium
JPH05242617A (ja) * 1992-02-28 1993-09-21 Nec Corp 磁気ディスク装置のヘッド位置決め回路
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5416646A (en) * 1992-11-12 1995-05-16 Kabushiki Kaisha Toshiba Data recording and reproducing apparatus having read/write circuit with programmable parameter means
JPH06187738A (ja) * 1992-12-17 1994-07-08 Teac Corp ディスク装置及びその調整方法
US5301080A (en) * 1992-12-31 1994-04-05 International Business Machines Corporation Bias servo loop for magneto-resistive read/write head
JPH06231410A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd 磁気ディスク装置
US5751185A (en) * 1993-07-27 1998-05-12 Fujitsu Limited Low pass filter circuit utilizing transistors as inductive elements
US5563746A (en) * 1994-11-17 1996-10-08 Cirrus Logic, Inc. Real time media defect scanning in a sampled amplitude read channel

Also Published As

Publication number Publication date
US6141168A (en) 2000-10-31
JPH08293165A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3453002B2 (ja) 自動調整方法、再生装置及び記憶装置
KR100299083B1 (ko) 자기디스크장치및이를이용한재시도방법
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6023386A (en) Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
JP2868707B2 (ja) ディスク状記録担体を利用したデータ記録装置の読出チャンネル最適化方法
US6628468B1 (en) Low frequency signal baseline shift compensation in a disc drive
JP3483064B2 (ja) 再生装置
US20020075861A1 (en) Synchronous read channel
US6442117B1 (en) Reading/reproducing apparatus having retry arrangement upon failed reading/writing of a signal
KR19990062447A (ko) 자기디스크장치 및 자기디스크장치의 에러정정방법
US5847890A (en) Magnetic disk apparatus and a thermal asperity compensation method of the same
US7256953B2 (en) Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method
US6345074B1 (en) Maximum likelihood servo detector for detecting an error correcting servo code recorded on a disc storage medium
US6014277A (en) Multipath channel apparatus and method using offset parameters to compensate for amplitude and timing errors in data storage devices
US5844507A (en) Rate 16/17 ENDEC with independent high/low byte decoding
US6178054B1 (en) Selecting write fault thresholds by head and disc location in a disc drive
JP4040798B2 (ja) 記憶装置及びその記録再生方法
US20010010604A1 (en) Sync detector for use in data storage system for detecting extended sync pattern
US5838738A (en) Coding to improve timing recovery in a sampled amplitude read channel
US20020023248A1 (en) Medium defect detection method and data storage apparatus
US6633444B2 (en) Narrow band partial response signal processing apparatus, signal processing method and information storage apparatus
US7388523B2 (en) MTR encoding method, MTR decoding method, MTR encoder, MTR decoder, and magnetic recording device
KR100245893B1 (ko) 전치보상 및 판독 등화시스템
US7002764B2 (en) Method and apparatus for providing generalized write pre-compensation
US7697224B2 (en) Storing AD sampled data of read/write channel into ECC SRAM

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees