DE10127447C1 - Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung - Google Patents

Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung

Info

Publication number
DE10127447C1
DE10127447C1 DE2001127447 DE10127447A DE10127447C1 DE 10127447 C1 DE10127447 C1 DE 10127447C1 DE 2001127447 DE2001127447 DE 2001127447 DE 10127447 A DE10127447 A DE 10127447A DE 10127447 C1 DE10127447 C1 DE 10127447C1
Authority
DE
Germany
Prior art keywords
data stream
clock signal
analog data
sampling
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001127447
Other languages
English (en)
Inventor
Ronalf Kramer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001127447 priority Critical patent/DE10127447C1/de
Priority to PCT/EP2002/006115 priority patent/WO2002100035A2/de
Application granted granted Critical
Publication of DE10127447C1 publication Critical patent/DE10127447C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101), wobei der analoge Datenstrom (101) in einem analogen Datenstromempfänger (102) empfangen wird, der empfangene analoge Datenstrom (102a) in einen digitalen Datenstrom (104) mittels eines Analog-Digital-Umsetzers (103) umgesetzt wird, indem der empfangene analoge Datenstrom (102a) zu vorgegebenen Abtastzeitpunkten eines Abtasttaktsignals (107) abgetastet wird, der digitale Datenstrom (104) in einer Interpolationseinrichtung (105) zum Erzeugen eines interpolierten Datenstroms (106) interpoliert wird, wobei mindestens ein Symbolwert (109) aus dem interpolierten Datenstrom (106) bestimmt wird, der Symbolwert (109) in einer digitalen Verarbeitungseinrichtung (110) zum Erzeugen eines Phasensteuersignals (111) verarbeitet wird und optimale Abtastzeitpunkte eines Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114) in einer Berechnungseinrichtung (112) bestimmt werden.

Description

Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Empfangen und Senden von analogen Signalen, und betrifft insbesondere ein Verfahren und eine Schaltungsanordnung zum digitalen Verarbeiten eines analogen Datenstroms, wobei eine Abtastung von PAM(Pulsamplitudenmodulation)-Signalen mit einer großen Genauigkeit durchgeführt wird.
Aus der WO 98/12836 A1 ist ein Verfahren zum digitalen Verar­ beiten eines analogen Datenstroms bekannt, bei der ein Daten­ strom empfangen wird. Der Datenstrom wird anschließend umge­ setzt und interpoliert. Nach der Interpolation wird der Da­ tenstrom dezimiert und verarbeitet.
Die Pulsamplitudenmodulation (PAM) ist ein Modulationsverfah­ ren, mit welchem es ermöglicht wird, analoge Signale auf eine digitale Weise zu übertragen.
Bekannte Verfahren zur Signalübertragung mittels PAM sind beispielsweise in der Publikation "Digital Communication Receivers" Heinrich Meyr u. a., 1998, Verlag John Wiley & Sons, sowie unter der Internet-Adresse http: / /www.e- online.de/sites/kom/0402011.htm beschrieben.
Fig. 1 zeigt einen herkömmlichen digitalen Empfänger (PAM- Empfänger), der mit einem freilaufenden Takt fS eine Analog- Digital-Umsetzung eines analogen PAM-Signals in einem Analog- Digital-Umsetzer durchführt.
Mit Hilfe eines Interpolators und eines Dezimators werden dann die unter Verwendung des freilaufenden Takts fS erzeug­ ten Abtastwerte in bekannter Weise auf Abtastwerte an den Stellen der PAM-Symbole umgesetzt. Ein Signal mit einer mittleren Frequenz f(RX), d. h. der Symboltaktfrequenz, und ein Steuerwert µ für den Interpolator werden in einer herkömmli­ chen Berechnungseinrichtung aus einem fest vorgegebenen Über­ abtastverhältnis OSR erzeugt, wobei das Überabtastverhältnis OSR aus der folgenden Beziehung erhältlich ist:
OSR = fS/f(RX) (1)
Weiterhin wird der herkömmlichen Berechnungseinrichtung gemäß Fig. 1 eine Phasendifferenz "ph_error" zwischen einer Ist- Position von umgesetzten Abtastzeitpunkten von PAM- Symbolwerten und einer idealen Position von Abtastzeitpunk­ ten, welche der Mitte der Symbolpositionen entsprechen, zuge­ führt.
Die Berechnungseinrichtung bildet zusammen mit dem digitalen Empfänger, welchem die PAM-Symbole von dem Dezimator zuge­ führt werden, einen Regelkreis, mit welchem die Phasendiffe­ renz auf "Null" geregelt wird, d. h. es muss gelten:
ph_error → 0 (2)
Dieses herkömmliche Verfahren zur Interpolation, Dezimation und Regelung ist beispielsweise in der Publikation "Digital Communication Receivers" Heinrich Meyr u. a., 1998, Verlag John Wiley & Sons, Seiten 225-234 und 505-513 beschrieben.
Nach einem herkömmlichen Verfahren zur Ermittlung einer Pha­ sendifferenz ph-error wird ein Verhältnis von einem Maximal­ wert des PAM-Symbols (maximaler Abtastwert) und einem voran­ gehenden Abtastwert (einem Vorschwinganteil) mit einem idea­ len Verhältnis dieser Werte (Abtastwert und Vorschwinganteil) verglichen, wobei dieses ideale Verhältnis idealen Abtast­ zeitpunkten entspricht und maximaler Abtastwert und Vor­ schwinganteil am Ausgang eines linearen Vorschwingentzerrers vorliegen.
Für eine Genauigkeit einer Umsetzung freilaufender Abtastwer­ te in Symbolabtastwerte ist der Interpolator und die Genauig­ keit seines Steuerwerts, welcher eine relative zeitliche Position eines Abtastwerts zum Symbolwert repräsentiert, entscheidend.
Das in obenstehender Gleichung (1) angegebene Überabtastver­ hältnis OSR (Oversampling Ratio) stellt den wichtigsten Para­ meter für die Genauigkeit einer Interpolation dar, d. h. je größer das Überabtastverhältnis ist, desto höher ist die Genauigkeit der Interpolation. Die Erhöhung der Frequenz des freilaufenden Taktes fS ist jedoch begrenzt, da der Analog- Digital-Umsetzer A/D der Fig. 1 eine begrenzte Umsetzungs­ geschwindigkeit besitzt.
Ein wesentlicher Nachteil herkömmlicher Verfahren zum digita­ len Verarbeiten von PAM-Signalen besteht darin, dass die zeitliche Position des Abtastwerts von einer zeitlichen Posi­ tion des Symbolwerts entsprechend dem Steuerwert µ in einem Bereich abweichen kann, der zwischen
0 und 1/fS
liegt.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Schaltungsanordnung zum digitalen Verar­ beiten eines analogen Datenstroms bereitzustellen, wobei eine hohe Genauigkeit durch eine exaktere zeitliche Übereinstim­ mung eines Abtastwerts mit einem Symbolwert erreicht wird.
Diese Aufgabe wird erfindungsgemäß durch das im Patentan­ spruch 1 angegebene Verfahren sowie durch eine Schaltungsan­ ordnung mit den Merkmalen des Anspruchs 12 gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Ein wesentlicher Gedanke der Erfindung besteht darin, dass in einer zeitlichen Umgebung von PAM-Symbolen Abtasttakte be­ reitgestellt werden, die wesentlich näher an den Symbolab­ tastwerten liegen, wobei zeitlich von den PAM-Symbolen ent­ fernt nicht-äquidistante Abtastzeitpunkte auftreten.
Die mittlere Abtastrate FS entspricht der des freilaufenden Takts. In der Nähe von PAM-Symbolen werden äquidistante Ab­ tastzeitpunkte bereitgestellt, so dass in vorteilhafter Weise eine effektive Auflösung eines Analog-Digital-Umsetzers nicht verschlechtert wird und weiterhin eine feinere Abtastung der PAM-Symbole erreicht werden kann.
Das erfindungsgemäße Verfahren stellt somit nicht sämtliche Abtastzeitpunkte äquidistant bereit, wobei in der Nähe von PAM-Symbolen äquidistante Abtastzeitpunkte und weit entfernt von PAM-Symbolen, zwischen aufeinanderfolgenden PAM-Symbolen, in vorteilhafter Weise nicht-äquidistante Abtastzeitpunkte bereitgestellt werden, wodurch hingegen eine exakte Abtastung von PAM-Symbolen nicht beeinträchtigt wird.
In vorteilhafter Weise werden somit PAM-Symbole genauer loka­ lisierbar, als dies mit Verfahren nach dem Stand der Technik möglich ist.
In vorteilhafter Weise kann durch eine Verringerung des Steu­ erwerts µ weiterhin der Interpolator bei gleicher Genauigkeit vereinfacht werden.
Es ist ferner ein Vorteil, dass zwischen dem freilaufenden Taktsignal und einem im analogen PAM-Signal enthaltenen Sym­ boltakt keinerlei Phasenbeziehung bestehen muss.
Weiterhin ist es zweckmäßig, dass zwischen dem Taktsignal und der im analogen PAM-Signal enthaltenen Symboltaktfrequenz kein exaktes Frequenzverhältnis bereitgestellt werden muss.
In vorteilhafter Weise wird eine zeitliche Position der Ab­ tastzeitpunkte im Raster von 1/(l.fS), wobei l einem Faktor entspricht, um welchen die Frequenz des Taktsignals erhöht ist, wobei diese Erhöhung beispielsweise durch eine PLL (Pha­ se Locked Loop, Phasenregelschleife) bereitgestellt wird.
Es ist somit in vorteilhafter Weise erreicht, dass das effek­ tive Überabtastverhältnis OSR ebenfalls um den Faktor l er­ höht ist.
Das erfindungsgemäße Verfahren zum digitalen Verarbeiten eines analogen Datenstroms weist im Wesentlichen die folgen­ den Schritte auf:
  • a) Empfangen des analogen Datenstroms in einem analogen Da­ tenstromempfänger, wobei der analoge Datenstrom durch ein analoges PAM-Signal bereitgestellt wird;
  • b) Umsetzen des empfangenen analogen Datenstroms bzw. des analogen PAM-Signals in einen digitalen Datenstrom mittels eines Analog-Digital-Umsetzers, indem der empfangene analoge Datenstrom bzw. das analoge PAM-Signal zu vorgegebenen Ab­ tastzeitpunkten abgetastet wird;
  • c) Interpolieren des digitalen Datenstroms in einer Interpo­ lationseinrichtung zum Erzeugen eines interpolierten Daten­ stroms;
  • d) Dezimieren des interpolierten Datenstroms in einer Dezima­ tionseinrichtung zum Erzeugen von mindestens einem Symbolwert aus dem interpolierten Datenstrom, wobei der Analog-Digital- Umsetzer, die Interpolationseinrichtung und die Dezimation­ seinrichtung simultan mit einer erhöhten Abtastfrequenz, die im Mittel FS beträgt, welche Abtastzeitpunkte bereitstellt, beaufschlagt werden;
  • e) Verarbeiten des mindestens einen Symbolwerts in eine digi­ talen Verarbeitungseinrichtung zum Erzeugen eines Phasensteu­ ersignals, wobei mittels des Phasensteuersignals und einem Signal, welches eine Symboltaktfrequenz repräsentiert, ein Phasenregelkreis gebildet wird; und
  • f) Berechnen der Abtastzeitpunkte in Abhängigkeit einer Steu­ erung durch das Phasensteuersignal und in Abhängigkeit von einem vorgegebenen Taktsignal in einer Berechnungseinrich­ tung.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des jeweiligen Gegenstandes der Erfin­ dung.
Gemäß einer bevorzugten Weiterbildung wird für ein PAM-Symbol eine vorgebbare Anzahl von Amplitudenstufen, z. B. eine Anzahl von vier Amplitudenstufen, bereitgestellt, wobei pro Symbol­ taktperiode ein Symbol übertragen wird.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegen­ den Erfindung tastet der Analog-Digital-Umsetzer den empfan­ genen analogen Datenstrom mit einem Überabtastverhältnis (OSR) ab, wobei das Überabtastverhältnis durch den Quotienten aus der Abtastfrequenz fS und der Symbolfrequenz f(RX) vorge­ geben ist.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung wird in der Berechnungseinrichtung ein Steuerwert µ berechnet, der bestimmt, wann die Abtastzeit­ punkte bezüglich einer zeitlichen Position eines Symbolwerts des PAM-Symbols bereitgestellt werden, wobei der Bereich von µ gegeben ist durch:
µ = [0, 1]
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung wird das Phasensteuersignal aus einer Phasendifferenz zwischen einer zeitlichen Position eines in der Dezimationseinrichtung erzeugten Symbolwerts und einer zentralen idealen zeitlichen Position des Symbolwerts be­ stimmt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung wird das Taktsignal durch einen freilau­ fenden Oszillator vorgegeben, wobei der Oszillator als ein Quarzoszillator ausgebildet ist.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung werden die Abtastzeitpunkte in Abhängig­ keit einer Steuerung durch das Phasensteuersignal und in Abhängigkeit von dem vorgegebenen Taktsignal durch die Be­ rechnungseinrichtung in der zeitlichen Umgebung eines Symbol­ wertes äquidistant bereitgestellt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung werden die Abtastzeitpunkte in Abhängig­ keit einer Steuerung durch das Phasensteuersignal und in Abhängigkeit von dem vorgegebenen Taktsignal durch die Be­ rechnungseinrichtung mittels einer spezifischen Ausführung eines numerisch gesteuerten Oszillators (NCO, Numerically Controlled Oscillator) bereitgestellt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung wird das vorgegebene Taktsignal in der Frequenz um einen Faktor l erhöht, so dass ein zwischen 0 und 1/l liegender Steuerwert µ eine zeitliche Position des Ab­ tastzeitpunktes bezüglich einer zeitlichen Position des Sym­ bolwerts vorgibt.
Die erfindungsgemäße Schaltungsanordnung zur digitalen Verar­ beitung eines analogen Datenstroms weist weiterhin auf:
  • a) einen Datenstromempfänger zum Empfang des analogen Daten­ stroms bzw. des analogen PAM-Signals;
  • b) einen Analog-Digital-Umsetzer zur Umsetzung des empfange­ nen analogen Datenstroms in einen digitalen Datenstrom, indem der empfangene analoge Datenstrom zu vorgegebenen Abtastzeit­ punkten eines Abtasttaktsignals abgetastet wird;
  • c) eine Interpolationseinrichtung zur Interpolation des digi­ talen Datenstroms, um einen interpolierten Datenstrom zu erzeugen;
  • d) eine Dezimationseinrichtung zur Dezimierung des interpo­ lierten Datenstroms, um mindestens einen Symbolwert aus dem interpolierten Datenstrom zu erzeugen;
  • e) eine digitale Verarbeitungseinrichtung zur Verarbeitung des mindestens einen Symbolwerts, um ein Phasensteuersignal zu erzeugen; und
  • f) eine Berechnungseinrichtung zur Berechnung der Abtastzeit­ punkte in Abhängigkeit einer Steuerung durch das Phasensteu­ ersignal und in Abhängigkeit von einem vorgegebenen Taktsig­ nal.
Zeichnungen
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
In den Zeichnungen zeigen:
Fig. 1 eine herkömmliche Schaltungsanordnung zum digitalen Verarbeiten eines analogen PAM-Signals; und
Fig. 2 eine Schaltungsanordnung gemäß einem Ausführungs­ beispiel der vorliegenden Erfindung.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
Ausführungsbeispiel
In der in Fig. 2 gezeigten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Takt­ signal 114 einer vorgebbaren Frequenz fq, welches als ein freilaufendes Taktsignal bereitgestellt wird, durch bei­ spielsweise einen Quarzoszillator bereitgestellt. Dieses freilaufende Taktsignal 114 wird einer Taktfrequenzerhöhungs­ einrichtung 117 zugeführt, in welcher die Frequenz des Takt­ signals 114 mit einem vorgebbaren Faktor (l) multipliziert wird, wobei diese Erhöhung der Frequenz des Taktsignals 114 beispielsweise durch eine PLL (Phase Locked Loop, Phasenre­ gelschleife) bereitgestellt wird.
Alternativ kann das um den Faktor l im Vergleich zu dem frei­ laufenden Taktsignal 114 in der Frequenz erhöhte Taktsignal 118 aus einem Takt in der Schaltungsanordnung (Chip) bereit­ gestellt werden. Der Berechnungseinrichtung 112 wird weiter­ hin ein Überabtastverhältnis 115 vorgegeben, welches sich aus dem Quotienten des in der Frequenz erhöhten Taktsignals 118 und der Frequenz eines Symboltakts 116 ergibt, die durch das Übertragungsverfahren festgelegt ist.
Der Symboltakt 116, dessen mittlere Frequenz der Symbolfre­ quenz entspricht, wird einer digitalen Verarbeitungseinrich­ tung 110 zugeführt, welcher ebenfalls Symbolwerte 109, deren Gewinnung weiter untenstehend beschrieben werden wird, zuge­ führt werden. Ein in der digitalen Verarbeitungseinrichtung 110 ermitteltes Phasensteuersignal 111 bildet zusammen mit der Frequenz in dem Symboltakt 116 eine Phasenregelschleife, wobei ein Phasenfehler zwischen einem idealen Abtastzeitpunkt und einem Ist-Abtastzeitpunkt des PAM-Symbols ermittelt wird.
In der Berechnungseinrichtung 112 erfolgt somit eine Regelung des Symboltakts 116 bezüglich des Phasensteuersignals 111. Weiterhin werden in der Berechnungseinrichtung 112 Abtast­ zeitpunkte des Abtasttaktsignals 107 berechnet, mit welchen ein Analog-Digital-Umsetzer 103, eine Interpolationseinrichtung 105 und eine Dezimationseinrichtung 108 beaufschlagt werden.
Die Abtastzeitpunkte des Abtasttaktsignals 107, welche eine mittlere Frequenz von OSR.f(RX) aufweisen, werden durch die Berechnungseinrichtung 112 derart bereitgestellt, dass die Abtastzeitpunkte nicht-äquidistant von einem Symbolwert zu einem darauffolgenden Symbolwert bereitgestellt werden, son­ dern nur äquidistant in der zeitlichen Umgebung eines Symbol­ werts bereitgestellt werden, während zeitlich entfernt von einem Symbolwert nicht-äquidistante Abtastzeitpunkte bereit­ gestellt werden. Hierbei ist die Gesamtzahl von Abtastzeit­ punkten zwischen zwei aufeinanderfolgenden Symbolwerten nicht konstant, da das Überabtastverhältnis (OSR) 115 im allgemei­ nen nicht ganzzahlig ist. Ein digital zu verarbeitender ana­ loger Datenstrom 101 wird demgemäss einem Datenstromempfänger 102 zugeführt, welcher den analogen Datenstrom vorverarbeitet bzw. vorverstärkt.
Ein vorverarbeiteter und empfangener analoger Datenstrom 102a wird dem Analog-Digital-Umsetzer 103 zugeführt. Der mit den Abtastzeitpunkten des Abtasttaktsignals 107 beaufschlagte Analog-Digital-Umsetzer 103 setzt den empfangenen analogen Datenstrom 102a in einen digitalen Datenstrom 104 um, welcher der Interpolationseinrichtung 105 zugeführt wird, wobei die Interpolationseinrichtung 105 ebenfalls mit den Abtastzeit­ punkten des Abtasttaktsignals 107 beaufschlagt wird, so dass ein interpolierter Datenstrom 106 von der Interpolationsein­ richtung 105 ausgegeben wird.
Der interpolierte Datenstrom 106 wird der Dezimationseinrich­ tung 108 zugeführt, wobei die Dezimationseinrichtung 108 sowohl mit den Abtastzeitpunkten des Abtasttaktsignals 107 als auch mit dem Symboltakt 116 beaufschlagt wird. Somit werden gemäß dem Symboltakt 116 PAM-Symbolwerte 109 erzeugt, die der digitalen Verarbeitungseinrichtung 110 zugeführt werden. Die Berechnungseinrichtung 112 stellt weiterhin einen Steuerwert 113 bereit, welcher angibt, wie genau die Abtast­ zeitpunkte des Abtasttaktsignals 107 in ihrer zeitlichen Position bezüglich einer zeitlichen Position eines PAM- Symbols liegen. Dieser Steuerwert 113 wird der Interpolati­ onseinrichtung 105 zugeführt. Durch die erfindungsgemäße Schaltungsanordnung ist es somit möglich, die Interpolations­ einrichtung 105 zu vereinfachen.
Der Steuerwert 113 stellt somit eine feinere zeitliche Raste­ rung der Abtastzeitpunkte des Abtasttaktsignals 107 in der Nähe eines PAM-Symbolwerts bereit, ohne dass der Analog- Digital-Umsetzer 103, die Interpolationseinrichtung 105 und die Dezimationseinrichtung 108 mit einer höheren durch­ schnittlichen Abtastfrequenz beaufschlagt werden müssen.
Durch das in Fig. 2 gezeigte Ausführungsbeispiel einer Schaltungsanordnung ist sichergestellt, dass der Analog- Digital-Umsetzer 103 mit hoher Genauigkeit arbeitet, wobei die Interpolationseinrichtung 105 vereinfacht ist.
Bezüglich der in Fig. 1 dargestellten, herkömmlichen Schal­ tungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms wird auf die Beschreibungseinleitung verwiesen.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modi­ fizierbar.
Bezugszeichenliste
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
101
Analoger Datenstrom
102
Datenstromempfänger
102
a Empfangener analoger Datenstrom
103
Analog-Digital-Umsetzer
104
Digitaler Datenstrom
105
Interpolationseinrichtung
106
Interpolierter Datenstrom
107
Abtasttaktsignal
108
Dezimationseinrichtung
109
Symbolwerte
110
Digitale Verarbeitungseinrichtung
111
Phasensteuersignal
112
Berechnungseinrichtung
113
Steuerwert
114
Taktsignal (freilaufend)
115
Überabtastverhältnis (Wert) (OSR = Oversampling Ratio)
116
Symboltakt
117
Taktfrequenzerhöhungseinrichtung
118
In der Frequenz erhöhtes Taktsignal

Claims (13)

1. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101), mit den Schritten:
  • a) Empfangen des analogen Datenstroms (101) in einem analogen Datenstromempfänger (102);
  • b) Umsetzen des empfangenen analogen Datenstroms (102a) in einen digitalen Datenstrom (104) mittels eines Analog- Digital-Umsetzers (103), wobei der empfangene analoge Daten­ strom (102a) zu vorgegebenen Abtastzeitpunkten eines Abtast­ taktsignals (107) abgetastet wird;
  • c) Interpolieren des digitalen Datenstroms (104) in einer Interpolationseinrichtung (105) zum Erzeugen eines interpo­ lierten Datenstroms (106);
  • d) Dezimieren des interpolierten Datenstroms (106) in einer Dezimationseinrichtung (108) zum Erzeugen von mindestens einem Symbolwert (109) aus dem interpolierten Datenstrom (106);
  • e) Verarbeiten des mindestens einen Symbolwerts (109) in einer digitalen Verarbeitungseinrichtung (110) zum Erzeugen eines Phasensteuersignals (111); und
  • f) Berechnen der Abtastzeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114) in einer Berechnungseinrichtung (112).
2. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach Anspruch 1, dadurch gekennzeichnet, dass der analoge Datenstrom (101) als ein Pulsamplitudenmodu­ lationssignal (PAM) ausgebildet ist.
3. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass der Analog-Digital-Umsetzer (103) in jeweils einem Abtastzeitpunkt des Abtasttaktsignals (107) einen Wert des Pulsamplitudenmodulationssignals (PAM) digitalisiert.
4. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Analog-Digital-Umsetzer (103) den empfangenen analo­ gen Datenstrom (102a) mit einem vorgebbaren Überabtastver­ hältnis (115) abtastet.
5. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mit einem Steuerwert (113) bestimmt wird, wann die Ab­ tastzeitpunkte des Abtasttaktsignals (107) bezüglich einer zeitlichen Position des Symbolwerts (109) bereitgestellt werden.
6. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Phasensteuersignal (111) aus einer Phasendifferenz zwischen einer zeitlichen Position eines in der Dezimation­ seinrichtung (108) erzeugten Symbolwerts (109) und einer zentralen zeitlichen Position des Symbolwerts (109) bestimmt wird.
7. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Taktsignal (114) durch einen freilaufenden Quarzos­ zillator vorgegeben wird.
8. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Abtastzeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von dem vorgegebenen Taktsignal (114) durch die Berechnungseinrichtung (112) bereitgestellt werden.
9. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Abtastzeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von dem vorgegebenen Taktsignal (114) durch die Berechnungseinrichtung (112) mittels eines numerisch gesteuerten Oszillators (NCO) bereitgestellt wer­ den.
10. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Steuerwert (113) zwischen 0 und 1/l liegt, wobei l ein Faktor ist, um welchen das in der Frequenz erhöhte Takt­ signal (118) in der Frequenz gegenüber dem vorgegebenen Takt­ signal (114) erhöht ist, wobei mit dem Steuerwert (113) be­ stimmt wird, wann die Abtastzeitpunkte des Abtasttaktsignals (107) bezüglich einer zeitlichen Position des Symbolwerts (109) bereitgestellt werden.
11. Verfahren zum digitalen Verarbeiten eines analogen Daten­ stroms (101) nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass eine zeitliche Position der Abtastzeitpunkte des Abtast­ taktsignals (107) in einem zeitlichen Raster von 1 × fq gere­ gelt wird, wobei fq die Taktfrequenz des freilaufenden Quarzoszillators ist, welcher das Taktsignal (114) erzeugt.
12. Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms (101), mit:
  • a) einem Datenstromempfänger zum Empfang des analogen Daten­ stroms (101);
  • b) einem Analog-Digital-Umsetzer (103) zur Umsetzung des empfangenen analogen Datenstroms (102a) in einen digitalen Datenstrom (104), indem der empfangene analoge Datenstrom (102a) zu vorgegebenen Abtastzeitpunkten eines Abtasttaktsig­ nals (107) abgetastet wird;
  • c) einer Interpolationseinrichtung (105) zur Interpolation des digitalen Datenstroms (104), um einen interpolierten Datenstrom (106) zu erzeugen;
  • d) einer Dezimationseinrichtung (108) zur Dezimierung des interpolierten Datenstroms (106), um mindestens einen Symbol­ wert (109) aus dem interpolierten Datenstrom (106) zu erzeu­ gen;
  • e) einer digitalen Verarbeitungseinrichtung (110) zur Verar­ beitung des mindestens einen Symbolwerts (109), um ein Pha­ sensteuersignal (111) zu erzeugen; und
  • f) einer Berechnungseinrichtung (112) zur Berechnung der Abtastzeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114).
13. Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms (101) nach Anspruch 12, dadurch gekennzeichnet, dass die Berechnungseinrichtung (112) einen numerisch gesteu­ erten Oszillator (NCO) enthält.
DE2001127447 2001-06-07 2001-06-07 Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung Expired - Fee Related DE10127447C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2001127447 DE10127447C1 (de) 2001-06-07 2001-06-07 Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
PCT/EP2002/006115 WO2002100035A2 (de) 2001-06-07 2002-06-04 Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001127447 DE10127447C1 (de) 2001-06-07 2001-06-07 Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE10127447C1 true DE10127447C1 (de) 2002-10-10

Family

ID=7687369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001127447 Expired - Fee Related DE10127447C1 (de) 2001-06-07 2001-06-07 Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE10127447C1 (de)
WO (1) WO2002100035A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282312A1 (de) * 2009-07-27 2011-02-09 LSI Corporation Systeme und Verfahren für eine zweistufigen Signalabtastungskorrektor in einer Datenverarbeitungsschaltung
US8675298B2 (en) 2009-01-09 2014-03-18 Lsi Corporation Systems and methods for adaptive target search
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012836A1 (en) * 1996-09-20 1998-03-26 Thomson Consumer Electronics, Inc. Component timing recovery system for qam

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619202A (en) * 1994-11-22 1997-04-08 Analog Devices, Inc. Variable sample rate ADC
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012836A1 (en) * 1996-09-20 1998-03-26 Thomson Consumer Electronics, Inc. Component timing recovery system for qam

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
505-513 *
E-Online, Pulsamplitadenmodulation (PAM), (online)1999, (recherchiert am 4.12.01). Im Internet <URL:http://www.e-online.de/s.tes/htm/0402011.htm< *
MEYR, Heinrich: Digital communication receivers, Verlag John Wiley & Sons, 1998, S. 225-234 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675298B2 (en) 2009-01-09 2014-03-18 Lsi Corporation Systems and methods for adaptive target search
EP2282312A1 (de) * 2009-07-27 2011-02-09 LSI Corporation Systeme und Verfahren für eine zweistufigen Signalabtastungskorrektor in einer Datenverarbeitungsschaltung
CN101968968A (zh) * 2009-07-27 2011-02-09 Lsi公司 数据处理电路中用于双层采样校正的系统和方法
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation

Also Published As

Publication number Publication date
WO2002100035A3 (de) 2003-09-18
WO2002100035A2 (de) 2002-12-12

Similar Documents

Publication Publication Date Title
DE69411926T2 (de) Digital-analog-wandlung mit nicht-uniformen abtastraten
DE102008050549B4 (de) Asynchroner Sigma-Delta-Analog/Digitalwandler, welcher einen Zeit/Digitalwandler verwendet
EP0052847B1 (de) Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
DE69400162T2 (de) Digitaler Empfänger für Übertragungen veränderlicher Symbolraten
DE69032554T2 (de) Frequenzsynthesizer
DE69221526T2 (de) Abtastfrequenzumsetzer
DE69233283T2 (de) Verfahren und vorrichtung zur synchronisierung eines ersten und zweiten datenratenwandlers
DE102006023697B4 (de) Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler
EP1141861A1 (de) Verfahren zum synchronisieren von mehreren digitalen eingangssignalen
DE112005000786T5 (de) Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM)
DE102005042710A1 (de) Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
WO2004099716A1 (de) Betriebsverfahren für einen corioliskreisel und dafür geeignete auswerte-/regelelektronik und pulsmodulator
DE69801753T2 (de) Analog-digital-wandlung mit hilfe von frequenzmodulierten eingangs- oder zwischenwerten
DE10127447C1 (de) Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
DE69419167T2 (de) Digitale vorrichtung zur änderung der grösse eines bildes und verwendungsmethode desgleichen
DE69816455T2 (de) Prozesssteuerungstransmitter mit adaptivem analog-digital-wandler
EP2395664A1 (de) Verfahren und Vorrichtung zur Phasen- und /oder Pulsweitenmodulation
DE69227059T2 (de) Digitaler Phase/Frequenzwandler für VHF-Phasenregelschleifen
DE69505125T2 (de) Sigma-delta fm demodulator
DE602004002698T2 (de) Bitdetektionsanordnung und vorrichtung zur wiedergabe von informationen
DE69934162T2 (de) Verfahren zur Taktrückgewinnung bei der Abtastung von digitalen Signalen
EP0119529B1 (de) Verfahren zum interpolativen A/D-Umsetzen
DE102010032296B4 (de) Verfahren zur Verarbeitung eines einen analog bestimmten Wert für Ausgangsstrom eines Umrichters darstellenden Messwertsignals und Vorrichtung zur Durchführung des Verfahrens
DE102006054776B4 (de) Vorrichtung und Verfahren für die Sigma-Delta-Modulation
DE3850032T2 (de) Kodekorrelationsanordnung.

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee