WO2002100035A2 - Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung - Google Patents

Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung Download PDF

Info

Publication number
WO2002100035A2
WO2002100035A2 PCT/EP2002/006115 EP0206115W WO02100035A2 WO 2002100035 A2 WO2002100035 A2 WO 2002100035A2 EP 0206115 W EP0206115 W EP 0206115W WO 02100035 A2 WO02100035 A2 WO 02100035A2
Authority
WO
WIPO (PCT)
Prior art keywords
data stream
clock signal
analog data
sampling
analog
Prior art date
Application number
PCT/EP2002/006115
Other languages
English (en)
French (fr)
Other versions
WO2002100035A3 (de
Inventor
Ronalf Kramer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2002100035A2 publication Critical patent/WO2002100035A2/de
Publication of WO2002100035A3 publication Critical patent/WO2002100035A3/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Definitions

  • the present invention relates generally to a method for receiving and transmitting analog signals, and more particularly relates to a method and a circuit arrangement for digitally processing an analog data stream, wherein PAM (pulse amplitude modulation) signals are sampled with a high degree of accuracy.
  • PAM pulse amplitude modulation
  • a method for digitally processing an analog data stream is known from W098 / 12836 AI, in which a data stream is received. The data stream is then converted and interpolated. After interpolation, the data stream is decimated and processed.
  • Pulse amplitude modulation is a modulation process with which it is possible to transmit analog signals in a digital way.
  • FIG. 1 shows a conventional digital receiver (PAM receiver) which carries out an analog-digital conversion of an analog PAM signal in an analog-digital converter with a free-running clock f s .
  • PAM receiver a conventional digital receiver
  • the sample values generated using the free running clock f s are then converted in a known manner to sample values at the positions of the PAM symbols.
  • a signal with a medium The lower frequency f (RX), ie the symbol clock frequency, and a control value ⁇ for the interpolator are generated in a conventional calculation device from a fixed oversampling ratio OSR, the oversampling ratio OSR being obtainable from the following relationship:
  • the conventional calculation device is supplied with a phase difference “ph_error between an actual position of converted sampling times of PAM symbol values and an ideal position of sampling times that correspond to the center of the symbol positions.
  • the calculation device forms a control loop with which the phase difference is regulated to "zero", i.e. the following must apply:
  • a ratio of a maximum value of the PAM symbol (maximum sample value) and a preceding sample value (a pre-oscillation component) is compared with an ideal ratio of these values (sample value and pre-oscillation component), whereby this ideal ratio corresponds to ideal sampling times and the maximum sample value and pre-oscillation component are present at the output of a linear pre-oscillation equalizer.
  • the interpolator and the accuracy of its control value which represents a relative temporal position of a sample to the symbol value, are decisive for the accuracy of a conversion of free-running samples into symbol samples.
  • the oversampling ratio OSR oversampling ratio
  • the increase in the frequency of the free-running clock f s is limited, however, since the analog-to-digital converter A / D of FIG. 1 has a limited conversion speed.
  • a major disadvantage of conventional methods for digitally processing PAM signals is that the temporal position of the sample value can deviate from a temporal position of the symbol value corresponding to the control value ⁇ in a range between
  • An essential idea of the invention is that in a temporal environment of PAM symbols, sampling clocks are provided which are much closer to the symbol images. Sampling values lie, with non-equidistant sampling times occurring at a distance from the PAM symbols.
  • the average sampling rate F s corresponds to that of the free-running clock. Equidistant sampling times are provided in the vicinity of PAM symbols, so that an effective resolution of an analog-digital converter is advantageously not deteriorated and a finer sampling of the PAM symbols can furthermore be achieved.
  • the method according to the invention therefore does not provide all sampling times equidistantly, with equidistant sampling times in the vicinity of PAM symbols and advantageously non-equidistant sampling times between PAM symbols, between successive PAM symbols, which, on the other hand, results in exact sampling is not affected by PAM symbols.
  • PAM symbols can thus be located more precisely than is possible with methods according to the prior art.
  • the interpolator can be further simplified with the same accuracy by reducing the control value ⁇ .
  • a temporal position of the sampling times in a grid of l / (l * f s ) is advantageous, where 1 corresponds to a factor by which the frequency of the clock signal increases , this increase being provided, for example, by a PLL (phase locked loop).
  • the method according to the invention for digitally processing an analog data stream essentially has the following steps:
  • decimation device for generating at least one symbol value from the interpolated data stream, the analog-digital converter, the interpolation device and the decimation device simultaneously with an increased sampling frequency, which is on average F s , which sampling times are provided are applied;
  • a predeterminable number of amplitude levels e.g. a number of four amplitude levels, one symbol being transmitted per symbol clock period.
  • the analog-digital converter samples the received analog data stream with an oversampling ratio
  • a control value ⁇ is calculated in the calculation device, which determines when the sampling times are provided with respect to a temporal position of a symbol value of the PAM symbol, the range of ⁇ being given by:
  • the phase control signal is made up of a
  • Phase difference between a temporal position of a symbol value generated in the decimation device and one central ideal temporal position of the symbol value is determined.
  • the clock signal is predetermined by a free-running oscillator, the oscillator being designed as a quartz oscillator.
  • the sampling times are provided in an equidistant manner in dependence on a control by the phase control signal and in dependence on the predetermined clock signal by the calculation device in the temporal environment of a symbol value.
  • the sampling times are provided as a function of a control by the phase control signal and as a function of the predetermined clock signal by the calculation device by means of a specific design of a numerically controlled oscillator (NCO, Numerically Controlled Oscillator).
  • NCO numerically controlled oscillator
  • the circuit arrangement according to the invention for digital processing of an analog data stream also has:
  • a data stream receiver for receiving the analog data stream or the analog PAM signal
  • an analog-digital converter for converting the received analog data stream into a digital data stream by sampling the received analog data stream at predetermined sampling times of a sampling clock signal
  • a decimation device for decimating the interpolated data stream in order to generate at least one symbol value from the interpolated data stream
  • a calculation device for calculating the sampling times as a function of control by the phase control signal and as a function of a predetermined clock signal.
  • FIG. 2 shows a circuit arrangement according to an embodiment of the present invention.
  • identical reference symbols designate identical or functionally identical components or steps.
  • a clock signal 114 of a predeterminable frequency f q which is provided as a free-running clock signal, is provided by, for example, a quartz oscillator.
  • This free-running clock signal 114 is fed to a clock frequency increasing device 117, in which the frequency of the clock signal 114 is multiplied by a predeterminable factor (1), this increase in the frequency of the clock signal 114, for example, by a PLL (phase locked loop) provided.
  • PLL phase locked loop
  • the clock signal 118 which is increased in frequency by a factor of 1 compared to the free-running clock signal 114 can be provided from a clock in the circuit arrangement (chip).
  • the calculator 112 is further defined a Uberabtastiety 115 which results from the quotient of the increased in frequency clock signal 118 and the, frequency of a symbol clock 116 that is defined by the transmission method.
  • the symbol clock 116 is fed to a digital processing device 110, which is also fed symbol values 109, the extraction of which will be described below.
  • a phase control signal 111 determined in the digital processing device 110 forms a phase locked loop together with the frequency in the symbol clock 116, a phase error being determined between an ideal sampling time and an actual sampling time of the PAM symbol.
  • the symbol clock 116 is thus regulated in the calculation device 112 with respect to the phase control signal 111.
  • sampling times of the sampling clock signal 107 are calculated in the calculation device 112 and are applied to an analog-digital converter 103, an interpolation device 105 and a decimation device 108.
  • sampling times of the sampling clock signal 107 which have an average frequency of OSR * f (RX) are provided by the calculation device 112 such that the sampling times are provided non-equidistantly from one symbol value to a subsequent symbol value, but only equidistantly in the temporal environment of a symbol value are provided while non-equidistant sampling times are provided at a distance from a symbol value.
  • the total number of sampling times between two successive symbol values is not constant here, since the oversampling ratio (OSR) 115 is generally not an integer.
  • An analog data stream 101 to be processed digitally is accordingly supplied to a data stream receiver 102, which pre-processes or pre-amplifies the analog data stream.
  • a preprocessed and received analog data stream 102a is fed to the analog-to-digital converter 103.
  • the analog-to-digital converter 103 loaded with the sampling times of the sampling clock signal 107 converts the received analog data stream 102a into a digital data stream 104, which is fed to the interpolation device 105, the interpolation device 105 also being loaded with the sampling times of the sampling clock signal 107, so that an interpolated data stream 106 is output by the interpolation device 105.
  • the interpolated data stream 106 is fed to the decimation device 108, the decimation device 108 both the sampling times of the sampling clock signal 107 and the symbol clock 116 are applied. PAM symbol values 109 are thus generated in accordance with the symbol clock 116 and are supplied to the digital processing device 110.
  • the calculation device 112 also provides a control value 113 which specifies how exactly the sampling times of the sampling clock signal 107 are in their temporal position with respect to a temporal position of a PAM symbol. This control value 113 is fed to the interpolation device 105.
  • the control value 113 thus provides a finer temporal rasterization of the sampling times of the sampling clock signal 107 in the vicinity of a PAM symbol value, without the analog-to-digital converter 103, the interpolation device 105 and the decimation device 108 having to be subjected to a higher average sampling frequency ,
  • the exemplary embodiment of a circuit arrangement shown in FIG. 2 ensures that the analog-digital converter 103 operates with high accuracy, the interpolation device 105 being simplified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101), wobei der analoge Datenstrom (101) in einem analogen Datenstromempfänger (102) empfangen wird, der empfangene analoge Datenstrom (102a) in einen digitalen Datenstrom (104) mittels eines Analog-Digital-Umsetzers (103) umgesetzt wird, indem der empfangene analoge Datenstrom (102a) zu vorgegebenen Abtastzeitpunkten eines Abtasttaktsignals (107) abgetastet wird, der digitale Datenstrom (104) in einer Interpolationseinrichtung (105) zum Erzeugen eines interpolierten Datenstroms (106) interpoliert wird, wobei mindestens ein Symbolwert (109) aus dem interpolierten Datenstrom (106) bestimmt wird, der Symbolwert (109) in einer digitalen Verarbeitungseinrichtung (110) zum Erzeugen eines Phasensteuersignals (111) verarbeitet wird und optimale Abtastzeitpunkte eines Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114) in einer Berechnungseinrichtung (112) bestimmt werden.

Description

Beschreibung
Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Empfangen und Senden von analogen Signalen, und betrifft insbesondere ein Verfahren und eine Schaltungsanordnung zum digitalen Verarbeiten eines analogen Datenstroms, wobei eine Abtastung von PAM (Pulsamplitudenmodulation) -Signalen mit einer großen Genauigkeit durchgeführt wird.
Aus der W098/12836 AI ist ein Verfahren zum digitalen Verarbeiten eines analogen Datenstroms bekannt, bei der ein Daten- ström empfangen wird. Der Datenstrom wird anschließend umgesetzt und interpoliert. Nach der Interpolation wird der Datenstrom dezimiert und verarbeitet.
Die Pulsamplitudenmodulation (PAM) ist ein Modulationsverfah- ren, mit welchem es ermöglicht wird, analoge Signale auf eine digitale Weise zu übertragen.
Bekannte Verfahren zur Signalübertragung mittels PAM sind beispielsweise in der Publikation "Digital Communication Receivers" Heinrich Meyr u.a., 1998, Verlag John Wiley & Sons, sowie unter der Internet-Adresse http: //www. e- online . de/sites/kom/0402011.htm beschrieben.
Figur 1 zeigt einen herkömmlichen digitalen Empfänger (PAM- Empfänger) , der mit einem freilaufenden Takt fs eine Analog- Digital-Umsetzung eines analogen PAM-Signals in einem Analog- Digital-Umsetzer durchführt.
Mit Hilfe eines Interpolators und eines Dezimators werden dann die unter Verwendung des f eilaufenden Takts fs erzeugten Abtastwerte in bekannter Weise auf Abtastwerte an den Stellen der PAM-Symbole umgesetzt. Ein Signal mit einer mitt- leren Frequenz f(RX), d.h. der Symboltaktfrequenz, und ein Steuerwert μ für den Interpolator werden in einer herkömmlichen Berechnungseinrichtung aus einem fest vorgegebenen Uberabtastverhältnis OSR erzeugt, wobei das Uberabtastverhältnis OSR aus der folgenden Beziehung erhältlich ist:
( i ; OSR = f(RX
Weiterhin wird der herkömmlichen Berechnungseinrichtung gemäß Figur 1 eine Phasendifferenz „ph_error zwischen einer Ist- Position von umgesetzten Abtastzeitpunkten von PAM- Symbolwerten und einer idealen Position von Abtastzeitpunkten, welche der Mitte der Symbolpositionen entsprechen, zugeführt .
Die Berechnungseinrichtung bildet zusammen mit dem digitalen Empfänger, welchem die PAM-Symbole von dem Dezimator zugeführt werden, einen Regelkreis, mit welchem die Phasendifferenz auf „Null" geregelt wird, d.h. es muss gelten:
(2) ph_error ► 0
Dieses herkömmliche Verfahren zur Interpolation, Dezimation und Regelung ist beispielsweise in der Publikation „Digital Communication Receivers" Heinrich Meyr u.a., 1998, Verlag John Wiley & Sons, Seiten 225-234 und 505-513 beschrieben.
Nach einem herkömmlichen Verfahren zur Ermittlung einer Phasendifferenz ph-error wird ein Verhältnis von einem Maximal- wert des PAM-Symbols (maximaler Abtastwert) und einem vorangehenden Abtastwert (einem Vorschwinganteil) mit einem idealen Verhältnis dieser Werte (Abtastwert und Vorschwinganteil) verglichen, wobei dieses ideale Verhältnis idealen Abtastzeitpunkten entspricht und maximaler Abtastwert und Vor- Schwinganteil am Ausgang eines linearen Vorschwingentzerrers vorliegen.
Für eine Genauigkeit einer Umsetzung freilaufender Abtastwerte in Symbolabtastwerte ist der Interpolator und die Genauig- keit seines Steuerwerts, welcher eine relative zeitliche Position eines Abtastwerts zum Symbolwert repräsentiert, entscheidend. Das in obenstehender Gleichung (1) angegebene Uberabtastverhältnis OSR (Oversampling Ratio) stellt den wichtigsten Parameter für die Genauigkeit einer Interpolation dar, d.h. je größer das Uberabtastverhältnis ist, desto höher ist die Genauigkeit der Interpolation. Die Erhöhung der Frequenz des freilaufenden Taktes fs ist jedoch begrenzt, da der Analog- Digital-Umsetzer A/D der Figur 1 eine begrenzte Umsetzungsgeschwindigkeit besitzt.
Ein wesentlicher Nachteil herkömmlicher Verfahren zum digitalen Verarbeiten von PAM-Signalen besteht darin, dass die zeitliche Position des Abtastwerts von einer zeitlichen Position des Symbolwerts entsprechend dem Steuerwert μ in einem Bereich abweichen kann, der zwischen
0 und l/fs
liegt .
Es ist' daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Schaltungsanordnung zum digitalen Verarbeiten eines analogen Datenstroms bereitzustellen, wobei eine hohe Genauigkeit durch eine exaktere zeitliche Übereinstim- mung eines Abtastwerts mit einem Symbolwert erreicht wird.
Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 12 gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen .
Ein wesentlicher Gedanke der Erfindung besteht darin, dass in einer zeitlichen Umgebung von PAM-Symbolen Abtasttakte bereitgestellt werden, die wesentlich näher an den Symbolab- tastwerten liegen, wobei zeitlich von den PAM-Symbolen entfernt nicht-äquidistante Abtastzeitpunkte auftreten.
Die mittlere Abtastrate Fs entspricht der des freilaufenden Takts. In der Nähe von PAM-Symbolen werden äquidistante Abtastzeitpunkte bereitgestellt, so dass in vorteilhafter Weise eine effektive Auflösung eines Analog-Digital-Umsetzers nicht verschlechtert wird und weiterhin eine feinere Abtastung der PAM-Symbole erreicht werden kann.
Das erfindungsgemäße Verfahren stellt somit nicht sämtliche Abtastzeitpunkte äquidistant bereit, wobei in der Nähe von PAM-Symbolen äquidistante Abtastzeitpunkte und weit entfernt von PAM-Symbolen, zwischen aufeinanderfolgenden PAM-Symbolen, in vorteilhafter Weise nicht-äquidistante Abtastzeitpunkte bereitgestellt werden, wodurch hingegen eine exakte Abtastung von PAM-Symbolen nicht beeinträchtigt wird.
In vorteilhafter Weise werden somit PAM-Symbole genauer loka- lisierbar, als dies mit Verfahren nach dem Stand der Technik möglich ist.
In vorteilhafter Weise kann durch eine Verringerung des Steuerwerts μ weiterhin der Interpolator bei gleicher Genauigkeit vereinfacht werden.
Es ist ferner ein Vorteil, dass zwischen dem freilaufenden Taktsignal und einem im analogen PAM-Signal enthaltenen Symboltakt keinerlei Phasenbeziehung bestehen muss.
Weiterhin ist es zweckmäßig, dass zwischen dem Taktsignal und der im analogen PAM-Signal enthaltenen Symboltaktfrequenz kein exaktes Frequenzverhältnis bereitgestellt werden muss.
In vorteilhafter Weise wird eine zeitliche Position der Abtastzeitpunkte im Raster von l/(l*fs), wobei 1 einem Faktor entspricht, um welchen die Frequenz des Taktsignals erhöht ist, wobei diese Erhöhung beispielsweise durch eine PLL (Phase Locked Loop, Phasenregelschleife) bereitgestellt wird.
Es ist somit in vorteilhafter Weise erreicht, dass das effek- tive Uberabtastverhältnis OSR ebenfalls um den Faktor 1 erhöht ist.
Das erfindungsgemäße Verfahren zum digitalen Verarbeiten eines analogen Datenstroms weist im Wesentlichen die folgen- den Schritte auf:
a) Empfangen des analogen Datenstroms in einem analogen Da- tenstromempfänger, wobei der analoge Datenstrom durch ein analoges PAM-Signal bereitgestellt wird;
b) Umsetzen des empfangenen analogen Datenstroms bzw. des analogen PAM-Signals in einen digitalen Datenstrom mittels eines Analog-Digital-Umsetzers, indem der empfangene analoge Datenstrom bzw. das analoge PAM-Signal zu vorgegebenen Ab- tastzeitpunkten abgetastet wird;
c) Interpolieren des digitalen Datenstroms in einer Interpolationseinrichtung zum Erzeugen eines interpolierten Datenstroms;,
d) Dezimieren des interpolierten Datenstroms in einer Dezima- tionseinrichtung zum Erzeugen von mindestens einem Symbolwert aus dem interpolierten Datenstrom, wobei der Analog-Digital- Umsetzer, die Interpolationseinrichtung und die Dezimation- seinrichtung simultan mit einer erhöhten Abtastfrequenz, die im Mittel Fs beträgt, welche Abtastzeitpunkte bereitstellt, beaufschlagt werden;
e) Verarbeiten des mindestens einen Symbolwerts in eine digi- talen Verarbeitungseinrichtung zum Erzeugen eines Phasensteuersignals, wobei mittels des Phasensteuersignals und einem Signal, welches eine Symboltaktfrequenz repräsentiert, ein Phasenregelkreis gebildet wird; und
f) Berechnen der Abtastzeitpunkte in Abhängigkeit einer Steu- erung durch das Phasensteuersignal und in Abhängigkeit von einem vorgegebenen Taktsignal in einer Berechnungseinrichtung.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun- gen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung wird für ein PAM-Symbol eine vorgebbare Anzahl von Amplitudenstufen, z.B. eine Anzahl von vier Amplitudenstufen, bereitgestellt, wobei pro Symboltaktperiode ein Symbol übertragen wird.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung tastet der Analog-Digital-Umsetzer den empfan- genen analogen Datenstrom mit einem Uberabtastverhältnis
(OSR) ab, wobei das Uberabtastverhältnis durch den Quotienten aus der Abtastfrequenz fs und der Symbolfrequenz f (RX) vorgegeben ist.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird in der Berechnungseinrichtung ein Steuerwert μ berechnet, der bestimmt, wann die Abtastzeitpunkte bezüglich einer zeitlichen Position eines Symbolwerts des PAM-Symbols bereitgestellt werden, wobei der Bereich von μ gegeben ist durch:
μ =[0,1]
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor- liegenden Erfindung wird das Phasensteuersignal aus einer
Phasendifferenz zwischen einer zeitlichen Position eines in der Dezimationseinrichtung erzeugten Symbolwerts und einer zentralen idealen zeitlichen Position des Symbolwerts bestimmt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor- liegenden Erfindung wird das Taktsignal durch einen freilaufenden Oszillator vorgegeben, wobei der Oszillator als ein Quarzoszillator ausgebildet ist.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor- liegenden Erfindung werden die Abtastzeitpunkte in Abhängigkeit einer Steuerung durch das Phasensteuersignal und in Abhängigkeit von dem vorgegebenen Taktsignal durch die Berechnungseinrichtung in der zeitlichen Umgebung eines Symbolwertes äquidistant bereitgestellt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die Abtastzeitpunkte in Abhängigkeit einer Steuerung durch das Phasensteuersignal und in Abhängigkeit von dem vorgegebenen Taktsignal durch die Be- rechnungseinrichtung mittels einer spezifischen Ausführung eines numerisch gesteuerten Oszillators (NCO, Numerically Controlled Oscillator) bereitgestellt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor- liegenden Erfindung wird das vorgegebene Taktsignal in der
Frequenz um einen Faktor 1 erhöht, so dass ein zwischen 0 und 1/1 liegender Steuerwert μ eine zeitliche Position des Abtastzeitpunktes bezüglich einer zeitlichen Position des Symbolwerts vorgibt.
Die erfindungsgemäße Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms weist weiterhin auf:
a) einen Datenstro empfänger zum Empfang des analogen Daten- Stroms bzw. des analogen PAM-Signals; b) einen Analog-Digital-Umsetzer zur Umsetzung des empfangenen analogen Datenstroms in einen digitalen Datenstrom, indem der empfangene analoge Datenstrom zu vorgegebenen Abtastzeitpunkten eines Abtasttaktsignals abgetastet wird;
c) eine Interpolationseinrichtung zur Interpolation des digitalen Datenstroms, um einen interpolierten Datenstrom zu erzeugen;
d) eine Dezimationseinrichtung zur Dezimierung des interpolierten Datenstroms, um mindestens einen Symbolwert aus dem interpolierten Datenstrom zu erzeugen;
e) eine digitale Verarbeitungseinrichtung zur Verarbeitung des mindestens einen Symbolwerts, um ein Phasensteuersignal zu erzeugen; und
f) eine Berechnungseinrichtung zur Berechnung der Abtastzeitpunkte in Abhängigkeit einer Steuerung durch das Phasensteu- ersignal und in Abhängigkeit von einem vorgegebenen Taktsignal.
Zeichnungen
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
In den Zeichnungen zeigen:
Figur 1 eine herkömmliche Schaltungsanordnung zum digitalen Verarbeiten eines analogen PAM-Signals; und
Figur 2 eine Schaltungsanordnung gemäß einem Ausführungs- beispiel der vorliegenden Erfindung. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
Ausführungsbeispiel
In der in Figur 2 gezeigten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Taktsignal 114 einer vorgebbaren Frequenz fq, welches als ein freilaufendes Taktsignal bereitgestellt wird, durch bei- spielsweise einen Quarzoszillator bereitgestellt. Dieses freilaufende Taktsignal 114 wird einer Taktfrequenzerhöhungs- einrichtung 117 zugeführt, in welcher die Frequenz des Taktsignals 114 mit einem vorgebbaren Faktor (1) multipliziert wird, wobei diese Erhöhung der Frequenz des Taktsignals 114 beispielsweise durch eine PLL (Phase Locked Loop, Phasenre- gelschleife) bereitgestellt wird.
Alternativ kann das um den Faktor 1 im Vergleich zu dem freilaufenden Taktsignal 114 in der Frequenz erhöhte Taktsignal 118 aus einem Takt in der Schaltungsanordnung (Chip) bereitgestellt werden. Der Berechnungseinrichtung 112 wird weiterhin ein Uberabtastverhältnis 115 vorgegeben, welches sich aus dem Quotienten des in der Frequenz erhöhten Taktsignals 118 und der, Frequenz eines Symboltakts 116 ergibt, die durch das Übertragungsverfahren festgelegt ist.
Der Symboltakt 116, dessen mittlere Frequenz der Symbolfrequenz entspricht, wird einer digitalen Verarbeitungseinrichtung 110 zugeführt, welcher ebenfalls Symbolwerte 109, deren Gewinnung weiter untenstehend beschrieben werden wird, zugeführt werden. Ein in der digitalen Verarbeitungseinrichtung 110 ermitteltes Phasensteuersignal 111 bildet zusammen mit der Frequenz in dem Symboltakt 116 eine Phasenregelschleife, wobei ein Phasenfehler zwischen einem idealen Abtastzeitpunkt und einem Ist-Abtastzeitpunkt des PAM-Symbols ermittelt wird. In der Berechnungseinrichtung 112 erfolgt somit eine Regelung des Symboltakts 116 bezüglich des Phasensteuersignals 111. Weiterhin werden in der Berechnungseinrichtung 112 Abtastzeitpunkte des Abtasttaktsignals 107 berechnet, mit welchen ein Analog-Digital-Umsetzer 103, eine Interpolationseinrichtung 105 und eine Dezimationseinrichtung 108 beaufschlagt werden.
Die AbtastZeitpunkte des AbtasttaktSignals 107, welche eine mittlere Frequenz von OSR*f (RX) aufweisen, werden durch die Berechnungseinrichtung 112 derart bereitgestellt, dass die Abtastzeitpunkte nicht-äquidistant von einem Symbolwert zu einem darauffolgenden Symbolwert bereitgestellt werden, sondern nur äquidistant in der zeitlichen Umgebung eines Symbol- werts bereitgestellt werden, während zeitlich entfernt von einem Symbolwert nicht-äquidistante Abtastzeitpunkte bereitgestellt werden. Hierbei ist die Gesamtzahl von Abtastzeitpunkten zwischen zwei aufeinanderfolgenden Symbolwerten nicht konstant, da das Uberabtastverhältnis (OSR) 115 im allgemei- nen nicht ganzzahlig ist. Ein digital zu verarbeitender analoger Datenstrom 101 wird demgemäss einem Da'tenstromempfänger 102 zugeführt, welcher den analogen Datenstrom vorverarbeitet bzw. vorverstärkt.
Ein vorverarbeiteter und empfangener analoger Datenstrom 102a wird dem Analog-Digital-Umsetzer 103 zugeführt. Der mit den Abtastzeitpunkten des Abtasttaktsignals 107 beaufschlagte Analog-Digital-Umsetzer 103 setzt den empfangenen analogen Datenstrom 102a in einen digitalen Datenstrom 104 um, welcher der Interpolationseinrichtung 105 zugeführt wird, wobei die Interpolationseinrichtung 105 ebenfalls mit den Abtastzeitpunkten des Abtasttaktsignals 107 beaufschlagt wird, so dass ein interpolierter Datenstrom 106 von der Interpolationseinrichtung 105 ausgegeben wird.
Der interpolierte Datenstrom 106 wird der Dezimationseinrichtung 108 zugeführt, wobei die Dezimationseinrichtung 108 sowohl mit den Abtastzeitpunkten des Abtasttaktsignals 107 als auch mit dem Symboltakt 116 beaufschlagt wird. Somit werden gemäß dem Symboltakt 116 PAM-Symbolwerte 109 erzeugt, die der digitalen Verarbeitungseinrichtung 110 zugeführt werden. Die Berechnungseinrichtung 112 stellt weiterhin einen Steuerwert 113 bereit, welcher angibt, wie genau die Abtastzeitpunkte des Abtasttaktsignals 107 in ihrer zeitlichen Position bezüglich einer zeitlichen Position eines PAM- Symbols liegen. Dieser Steuerwert 113 wird der Interpolati- onseinrichtung 105 zugeführt. Durch die erfindungsgemäße
Schaltungsanordnung ist es somit möglich, die Interpolationseinrichtung 105 zu vereinfachen.
Der Steuerwert 113 stellt somit eine feinere zeitliche Raste- rung der Abtastzeitpunkte des Abtasttaktsignals 107 in der Nähe eines PAM-Symbolwerts bereit, ohne dass der Analog- Digital-Umsetzer 103, die Interpolationseinrichtung 105 und die Dezimationseinrichtung 108 mit einer höheren durchschnittlichen Abtastfrequenz beaufschlagt werden müssen.
Durch das in Figur 2 gezeigte Ausführungsbeispiel einer Schaltungsanordnung ist sichergestellt, dass der Analog- Digital-Umsetzer 103 mit hoher Genauigkeit arbeitet, wobei die Interpolationseinrichtung 105 vereinfacht ist.
Bezüglich der in Figur 1 dargestellten, herkömmlichen Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms wird auf die Beschreibungseinleitung verwiesen.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. Bezugszeichenliste
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
101 Analoger Datenstrom
102 Datenstromempfänger
102a Empfangener analoger Datenstrom
103 Analog-Digital-Umsetzer
104 Digitaler Datenstrom
105 Interpolationseinrichtung
106 Interpolierter Datenstrom
107 Abtasttaktsignal
108 Dezimationseinrichtung
109 Symbolwerte
110 Digitale Verarbeitungseinrichtung
111 Phasensteuersignal
112 Berechnungseinrichtung
113 Steuerwert
114 Taktsignal (freilaufend)
115 Uberabtastverhältnis (Wert)
(OSR = Oversampling Ratio)
116 Symboltakt
117 Taktfrequenzerhöhungseinrichtung
118 In der Frequenz erhöhtes Taktsignal

Claims

Patentansprüche
1. Verfahren zum digitalen Verarbeiten eines analogen Daten- Stroms (101) , mit den Schritten:
a) Empfangen des analogen Datenstroms (101) in einem analogen Datenstromempfänger (102) ;
b) Umsetzen des empfangenen analogen Datenstroms (102a) in einen digitalen Datenstrom (104) mittels eines Analog- Digital-Umsetzers (103) , wobei der empfangene analoge Datenstrom (102a) zu vorgegebenen AbtastZeitpunkten eines Abtasttaktsignals (107) abgetastet wird;
c) Interpolieren des digitalen Datenstroms (104) in einer Interpolationseinrichtung (105) zum Erzeugen eines interpolierten Datenstroms (106) ;
d) Dezimieren des interpolierten Datenstroms (106) in einer Dezimationseinrichtung (108) zum Erzeugen von mindestens einem Symbolwert (109) aus dem interpolierten Datenstrom (106) ;
e) Verarbeiten des mindestens einen Symbolwerts (109) in einer digitalen Verarbeitungseinrichtung (110) zum Erzeugen eines Phasensteuersignals (111) ; und
f) Berechnen der AbtastZeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114) in einer Berechnungseinrichtung (112) .
2. Verfahren zum digitalen Verarbeiten eines analogen Daten- Stroms (101) nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass der analoge Datenstrom (101) als ein Pulsamplitudenmodulationssignal (PAM) ausgebildet ist.
3. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder beiden der Ansprüche 1 und 2, d a d u r c h g e k e n n z e i c h n e t , dass der Analog-Digital-Umsetzer (103) in jeweils einem AbtastZeitpunkt des Abtasttaktsignals (107) einen Wert des Pulsamplitudenmodulationssignals (PAM) digitalisiert.
4. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , dass der Analog-Digital-Umsetzer (103) den empfangenen analo- gen Datenstrom (102a) mit einem vorgebbaren Uberabtastverhältnis (115) abtastet.
5. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , dass mit einem Steuerwert (113) bestimmt wird, wann die Abtastzeitpunkte des Abtasttaktsignals (107) bezüglich einer zeitlichen Position des Symbolwerts (109) bereitgestellt werden..
6. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass das Phasensteuersignal (111) aus einer Phasendifferenz zwischen einer zeitlichen Position eines in der Dezimationseinrichtung (108) erzeugten Symbolwerts (109) und einer zentralen zeitlichen Position des Symbolwerts (109) bestimmt wird.
7. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , dass das Tak signal (114) durch einen freilaufenden Quarzoszillator vorgegeben wird.
8. Verfahren zum digitalen Verarbeiten eines analogen Daten- Stroms (101) nach einem oder mehreren der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , dass die AbtastZeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von dem vorgegebenen Taktsignal (114) durch die Berechnungseinrichtung (112) bereitgestellt werden.
9. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 8, d a du r c h g e k e n n z e i c h n e t , dass die AbtastZeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von dem vorgegebenen Taktsignal (114) durch die Berechnungseinrichtung (112) mittels eines numerisch gesteuerten Oszillators (NGO) bereitgestellt werden.
10. Verfahren zum digitalen Verarbeiten eines analogen Datenstroms (101) nach einem oder mehreren der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , dass der Steuerwert (113) zwischen 0 und 1/1 liegt, wobei 1 ein Faktor ist, um welchen das in der Frequenz erhöhte Taktsignal (118) in der Frequenz gegenüber dem vorgegebenen Takt- signal (114) erhöht ist, wobei mit dem Steuerwert (113) be- stimmt wird, wann die Abtastzeitpunkte des Abtasttaktsignals (107) bezüglich einer zeitlichen Position des Symbolwerts (109) bereitgestellt werden.
11. Verfahren zum digitalen Verarbeiten eines analogen Daten- Stroms (101) nach einem oder mehreren der Ansprüche 1 bis 10, d a du r c h g e k e n n z e i c h n e t , dass eine zeitliche Position der Abtastzeitpunkte des Abtasttaktsignals (107) in einem zeitlichen Raster von 1 x f geregelt wird, wobei fq die Taktfrequenz des freilaufenden Quarzoszillators ist, welcher das Taktsignal (114) erzeugt.
12. Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms (101), mit:
a) einem Datenstromempfänger zum Empfang des analogen Daten- Stroms (101) ;
b) einem Analog-Digital-Umsetzer (103) zur Umsetzung des empfangenen analogen Datenstroms (102a) in einen digitalen Datenstrom (104) , indem der empfangene analoge Datenstrom (102a) zu vorgegebenen Abtastzeitpunkten eines Abtasttaktsignals (107) abgetastet wird;
c) einer Interpolationseinrichtung (105) zur Interpolation des digitalen Datenstroms (104) , um einen interpolierten Datenstrom (106) zu erzeugen;
d) einer Dezimationseinrichtung (108) zur Dezimierung des interpolierten Datenstroms (106) , um mindestens einen Symbol - wert (109) aus dem interpolierten Datenstrom (106) zu erzeu- gen;
e) einer digitalen Verarbeitungseinrichtung (110) zur Verarbeitung des mindestens einen Symbolwerts (109) , um ein Phasensteuersignal (111) zu erzeugen; und
f) einer Berechnungseinrichtung (112) zur Berechnung der Abtastzeitpunkte des Abtasttaktsignals (107) in Abhängigkeit einer Steuerung durch das Phasensteuersignal (111) und in Abhängigkeit von einem vorgegebenen Taktsignal (114) .
13. Schaltungsanordnung zur digitalen Verarbeitung eines analogen Datenstroms (101) nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t , dass die Berechnungseinrichtung (112) einen numerisch gesteuerten Oszillator (NCO) enthält.
PCT/EP2002/006115 2001-06-07 2002-06-04 Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung WO2002100035A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10127447.5 2001-06-07
DE2001127447 DE10127447C1 (de) 2001-06-07 2001-06-07 Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung

Publications (2)

Publication Number Publication Date
WO2002100035A2 true WO2002100035A2 (de) 2002-12-12
WO2002100035A3 WO2002100035A3 (de) 2003-09-18

Family

ID=7687369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/006115 WO2002100035A2 (de) 2001-06-07 2002-06-04 Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE10127447C1 (de)
WO (1) WO2002100035A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514935A (ja) 2009-01-09 2012-06-28 エルエスアイ コーポレーション 適応ターゲット探索のためのシステム及び方法
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996016482A1 (en) * 1994-11-22 1996-05-30 Analog Devices, Inc. Variable sample rate adc
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
WO1998012836A1 (en) * 1996-09-20 1998-03-26 Thomson Consumer Electronics, Inc. Component timing recovery system for qam

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996016482A1 (en) * 1994-11-22 1996-05-30 Analog Devices, Inc. Variable sample rate adc
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
WO1998012836A1 (en) * 1996-09-20 1998-03-26 Thomson Consumer Electronics, Inc. Component timing recovery system for qam

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MEYR H ET AL: "ON SAMPLING RATE, ANALOG PREFILTERING, AND SUFFICIENT STATISTICS FOR DIGITAL RECEIVERS" IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE INC. NEW YORK, US, Bd. 42, Nr. 12, 1. Dezember 1994 (1994-12-01), Seiten 3208-3213, XP000486744 ISSN: 0090-6778 *

Also Published As

Publication number Publication date
WO2002100035A3 (de) 2003-09-18
DE10127447C1 (de) 2002-10-10

Similar Documents

Publication Publication Date Title
DE102008050549B4 (de) Asynchroner Sigma-Delta-Analog/Digitalwandler, welcher einen Zeit/Digitalwandler verwendet
EP0052847B1 (de) Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
DE112005000786B4 (de) Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM)
DE69736344T2 (de) Abtastfrequenz-Umsetzeinrichtung
DE69233283T2 (de) Verfahren und vorrichtung zur synchronisierung eines ersten und zweiten datenratenwandlers
DE102006023697B4 (de) Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler
DE69816455T2 (de) Prozesssteuerungstransmitter mit adaptivem analog-digital-wandler
WO2002100035A2 (de) Verfahren zum digitalen verarbeiten eines analogen datenstroms und schaltungsanordnung
EP2742595A1 (de) Verfahren zum erzeugen eines digitalen signals
EP0119529B1 (de) Verfahren zum interpolativen A/D-Umsetzen
DE10233391C1 (de) Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
DE102006054776B4 (de) Vorrichtung und Verfahren für die Sigma-Delta-Modulation
DE3943072C2 (de)
EP2149990B1 (de) System, insbesondere zur Digitalisierung eines zeit- und wertekontinuierlichen periodischen Signals mit einer fest vorgegebenen Anzahl an Abtastwerten pro Periode
DE102004024645A1 (de) Verfahren und Vorrichtung zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers
EP0675604B1 (de) Integrierender Analog-Digital-Umsetzer
DE102016108490B3 (de) 1Verfahren zur Zeit-zu-Digital-Wandlung mittels eines Sende-Wavelets mit geregelter Verzögerung und eines Analyse-Wavelets
EP1584170B1 (de) Wandlerschaltung für eine limiter-empfängerstruktur und verfahen zur signalwandlung in einer limiter-empfängerstruktur
DE102018104530A1 (de) Sigma-Delta-Wandler und entsprechende Verfahren
DE3212103A1 (de) Verfahren und anordnung zur analog/digital-umsetzung
DE19526332A1 (de) Einrichtung und Verfahren zum Übertragen von digitalisierten Signalen
EP0658007A1 (de) Schaltungsanordnung zur Analog/Digital-Wandlung von frequenzmodulierten Zwischenfrequenzsignalen
DE102022004196A1 (de) Gebersignalverarbeitungseinheit mit Eingangssignalumschaltung
DE3729839C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP