TWI471858B - 在資料處理電路中作兩層取樣校正的系統與方法 - Google Patents

在資料處理電路中作兩層取樣校正的系統與方法 Download PDF

Info

Publication number
TWI471858B
TWI471858B TW98131945A TW98131945A TWI471858B TW I471858 B TWI471858 B TW I471858B TW 98131945 A TW98131945 A TW 98131945A TW 98131945 A TW98131945 A TW 98131945A TW I471858 B TWI471858 B TW I471858B
Authority
TW
Taiwan
Prior art keywords
circuit
phase
coarse
digital
fine
Prior art date
Application number
TW98131945A
Other languages
English (en)
Other versions
TW201104677A (en
Inventor
Aravind Nayak Ratnakar
James A Bailey
Robert H Leonowich
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201104677A publication Critical patent/TW201104677A/zh
Application granted granted Critical
Publication of TWI471858B publication Critical patent/TWI471858B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1694—Allocation of channels in TDM/TDMA networks, e.g. distributed multiplexers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

在資料處理電路中作兩層取樣校正的系統與方法
本發明關係於用以傳送資訊的系統與方法，更明確地說，有關於更新相關於資料傳送的取樣頻率的系統與方法。
包含硬碟機的各種產品典型利用一讀取通道裝置，其設有一種能力以一種格式由媒體取回資訊，並將之以數位資料格式提供給接收者。此讀取通道裝置包含類比至數位轉換器，與資料檢測器電路，該檢測器電路被實施以使得資料相依性可以用以處理所接收之資訊。例如，由資料檢測器提供之資訊可以用以決定類比至數位轉換器的取樣點。建立所接收資料的正確取樣對於資料的正確傳送是很重要的。
朝向低成本高效能資料傳送系統造成讀取通道電路的電力消耗上的嚴格侷限。同時，也有傳送更高密度資料圖案的對應動力。這經常需要在降低的信雜比環境中檢測所傳送之資料。在此環境中，現行取樣頻率校正電路可能未提供足夠正確性。
因此，為了至少前述理由，在本技藝中有需要用以執行更新取樣頻率的先進系統與方法。
本發明關係於用以傳送資訊的系統與方法，更明確地說，有關於相關於資料傳送的更新取樣頻率的系統與方法。
本發明各種實施例提供資料處理電路，其包含：類比至數位轉換器、數位內插電路、相位錯誤電路、及相位調整控制電路。該類比至數位轉換器於至少部份為粗調控制所管理的取樣相位取樣類比資料輸入，並提供一連串的數位取樣。該數位內插電路至少部份根據細調控制，內插於該連串數位取樣之次組間。該相位錯誤電路計算相位錯誤值。相位調整控制電路係可操作以至少部份根據該相位錯誤值，決定粗調控制及細調控制。
在上述實施例的一些例子中，該電路更包含資料處理電路，其接收自數位內插電路導出的數位資料輸入並提供已處理之輸出。在此等例子中，相位錯誤電路接收自數位內插電路導出的數位資料輸入與已處理的輸出，及該相位錯誤電路至少部份根據於數位內插電路導出的數位資料輸入與已處理輸出間之差，計算相位錯誤值。在一些此等例子中，資料處理電路包含資料檢測電路，其可以可不限定於維特比演算法檢測器或MAP檢測器。
上述實施例之特定例子中，相位調整控制電路包含粗調錯誤回授電路及細調錯誤回授電路。粗調回授電路至少部份根據該相位錯誤值，產生粗調控制，及細調錯誤回授電路至少部份根據由粗調回授信號所提供的殘留值，產生細調控制。在一些此等例子中，相位調整控制電路包含一潛伏調整電路，其可操作以降低於施加粗調控制與施加細調控制間之潛伏差異的影響。在一些例子中，潛伏調整電路包含低通濾波器及總和電路。低通濾波器提供細調控制的平均值給總和元件，其總和相位錯誤值，以得到修改之錯誤值，及粗調回授電路至少部份根據該修改之錯誤值，產生粗調控制。在其他例子中，潛伏調整電路包含延遲電路，其延遲細調控制之施加至數位內插電路，以匹配在傳遞粗調控制至提供給該數位內插濾波器的該連串的資料取樣之任意延遲。
在上述實施例之各種例子中，數位內插電路可操作以補償由粗調控制之變化所造成該連串數位取樣之兩個次組間之不連續性。在一些例子中，數位內插電路包含查看表，其具有可根據該細調控制及粗調控制中之變化加以選擇的預計算細調選擇值。在上述實施例之一或更多例子中，該電路更包含跳越率限制電路，其限制相位調整控制電路可對粗調控制所作出之增量變化。
本發明之其他實施例提供在資料處理系統中之取樣相位調整的方法。此等方法包含：在至少部份為粗調控制所管理的取樣相位，執行類比資料輸入的類比至數位轉換，及得到一連串的數位取樣；執行於該連串的數位取樣的數位內插，其係至少部份根據細調控制，內插於該連串的數位取樣的次組間並得到一連串內插值；對於該連串的內插值的導出值執行資料檢測，以得到理想輸出；至少部份根據該理想輸出與該連串內插值的導出值，計算相位錯誤；至少部份根據該相位錯誤，更新該粗調控制；至少部份根據該相位錯誤，計算殘留值；及至少部份根據該殘留值，更新該細調控制。
此概要只提供本發明之一些實施例的概述。本發明之很多其他目的、特性、優點及其他實施例將由以下之詳細說明、附隨的申請專利範圍與附圖加以完全了解。
本發明關係於用以傳送資訊的系統與方法，更明確地說，有關於更新相關於資料傳送的取樣頻率的系統與方法。
本發明之各種實施例提供雙層取樣相位調整電路。在電路中，藉由修改類比至數位轉換器的取樣相位而在類比域中執行粗調相位調整，及藉由修改數位內插電路的內插相位，而在數位域中執行細調相位調整。如同一些優點，前述方法允許放鬆在一些情形下不能符合的類比至數位轉換器的取樣要求，同時，減少數位內插所執行的範圍。此範圍上的減少增加了數位內插的正確性。在一些情形下，各種電路係被使用以確保實施於數位域中之取樣相位變化係與實施在類比域中之取樣相位變化幾乎同時完成。
參考圖1a，顯示包含依據本發明一或更多實施例的兩層取樣相位更新電路的資料處理系統100。資料處理系統100包含類比至數位轉換器110，其接收資料輸入105。資料輸入105為類比資料輸入，其代表至類比至數位轉換器110的串列資訊。資料輸入105可以例如由磁儲存媒體或傳輸裝置導出。根據於此所揭露，熟習於本技藝者將了解，資料輸入105可以由各種來源導出。
類比至數位轉換器110以為粗調相位回授信號175所管理的取樣相位取樣資料輸入105。類比至數位轉換器110可以為本技藝中已知的各種類型之類比至數位轉換器。一連串的數位取樣125係由類比至數位轉換器110提供至數位內插濾波器120。內插濾波器120取決於細調相位回授信號165選擇對應於不同於相位的若干不同取樣之一。內插濾波器120得到內插輸出125。可以替代內插濾波器120使用的內插器電路例係描繪於圖1b中。
參考圖1b，顯示可以相關於本發明不同實施例使用之例示數位內插器電路101。數位內插器電路101包含若干乘法器電路106，其中乘法器電路106的數目對應於可能取樣103的數目與細調相位回授信號165的數目。乘法器電路106將細調相位回授信號165之個別細調相位回授信號165乘以取樣103。個別乘法的乘積係使用總和電路107總和在一起，以得到內插輸出125。例如，當主張細調相位回授信號165時，使得細調相位回授信號165d及細調相位回授信號165e均被設定為0.5之值時，及細調相位回授信號165的其他例子被設定為’0’之值時，則內插輸出125係為取樣103d及取樣103e的平均值。應注意的是，也可以依據本發明不同實施例，使用其他內插電路，以替代內插濾波器。
參考圖1a，內插輸出125係被提供至數位資料處理電路130，其對該輸入執行各種處理步驟。數位資料處理電路130可以包含但並不限於如於本技藝所知的數位資料檢測及/或數位資料解碼。例如，數位資料處理電路130可以包含本技藝中所知的MAP資料檢測器及低密度同位檢查解碼器。根據於此所提供的揭露，熟習於本技藝者可以得知各種資料處理電路，其可以相關於本發明不同實施例被使用。數位資料處理電路130提供資料輸出135。
另外，數位資料處理電路130提供預處理資訊與後處理資訊140的組合給相位錯誤電路150。相位錯誤電路150比較預處理資訊與後處理資訊，以提供相位偏移值155。相位偏移值155表示整體相位調整，其將期待在數位內插濾波器120的輸出得到理想信號。對應於相位偏移值155的相位變化係被部份為粗調錯誤回授電路170所實施及部份為細調錯誤回授電路160所實施。粗調錯誤回授電路170係可操作以“粗調步階”的增量，調整類比至數位轉換器110的取樣相位，及細調錯誤回授電路160係可操作以“細調步階”的增量，調整在數位內插濾波器120的取樣相位。各個取樣週期(T)可以被分成四個粗調取樣週期，及各個粗調取樣週期可以分成八個細調取樣週期，其組合時可以得到可以完成的整體取樣準確度。根據於此所提供的揭露，熟習於本技藝者可以了解各種相位偏移的其他組合可以依據本發明不同實施例加以完成。在粗調錯誤回授電路170與細調錯誤回授電路160間之通訊信號190允許在粗調相位回授信號175與細調相位回授信號165間之相位偏移的平衡。
以下虛擬碼代表粗調錯誤回授電路170與細調錯誤回授電路160的組合操作，以得到想要的相位偏移校正：
注意，粗調相位回授信號只允許在一給定時間以正或負移動一增量。如此作係維持環路穩定性。應注意的是，可以依據本發明不同實施例以更多或更少跳越率限制加以加強。
參考圖2，流程圖200顯示依據本發明一些實施例之依據本發明各種實施例以更新兩取樣相位的方法。隨著流程圖200，資料輸入被接收(方塊202)。資料輸入係為類比資料輸入，其表示一連串的資訊。資料輸入可以例如由磁性儲存媒體或由傳輸裝置導出。根據於此之揭露，熟習於本技藝者可以了解資料輸入105可由各種來源導出。數位內插器的取樣係被更新，以反映細調控制信號(方塊204)，及類比至數位轉換器的取樣係被更新以反映細調控制信號(方塊206)。類比至數位轉換係使用被調整以匹配粗調控制的取樣率執行於接收資料輸入上(方塊208)。類比至數位轉換得到一連串對應於取樣點的數位取樣，並具有對應於粗調控制之相位。
數位內插係使用對應於細調控制的取樣率，執行於該連串的數位取樣上(方塊210)。內插修改調整相位以匹配更新細調控制的給定數位取樣之值。內插資料然後使用本技藝中已知的一或更多資料處理技術(方塊212)加以處理。此資料處理可以包含但並不限於本技藝中所知的維特比演算法資料檢測處理或MAP資料檢測處理。資料處理得到一理想輸出(即具有一或更多錯誤被校正的輸出)。此理想輸出可以與內插資料相比，以決定相位錯誤(方塊214)。此相位錯誤的決定可以使用本技藝中所知的任意技術加以完成。
決定是否相位錯誤為正(即需要向後移)(方塊220)或負(即需要向前移)(方塊240)。當相位錯誤為正(方塊220)時，則決定是否錯誤的大小為大於粗調步階的一半(方塊222)。當相位錯誤的大小大於粗調步階的一半時(方塊222)，相位錯誤信號被更新為原始相位錯誤少一粗調步階(方塊224)。另外，粗調控制係被增量1，使得類比至數位轉換器取樣被向前移動一整個循環(方塊226)。細調控制然後被調整以補償更新的相位錯誤(方塊228)。例如，當相位錯誤為粗調步階的四分之三時，粗調控制係被增量1及相位錯誤被改變至粗調步階的負四分之一。負四分之一然後藉由修改細調控制加以補償，使得數位內插向後移動四分之一循環。或者，當相位錯誤的大小不大於粗調步階的一半時(方塊222)，則粗調控制保持不變及細調控制被用以補償相位錯誤(方塊228)。例如，相位錯誤為粗調步階的三分之一時，則細調控制被調整以移動數位內插向前粗調步階的三分之一。
或者，當錯誤相位為負時(方塊240)，決定是否錯誤的大小大於粗調步階的一半(方塊242)。當相位錯誤的大小大於粗調步階的一半時(方塊242)，則相位錯誤信號被更新為原始相位錯誤加一粗調步階(方塊244)。另外，粗調控制係被減量1，使得類比至數位轉換器取樣被向後移動一整個循環(方塊246)。細調控制然後被調整以補償更新相位錯誤(方塊248)。例如，當相位錯誤為粗調步階的四分之三時，粗調控制為減量1及相位錯誤被改變至粗調步階的正的四分之一。正的四分之一然後藉由修改細調控制加以補償，使得數位內插向前移動四分之一循環。或者，當相位錯誤的大小不大於粗調步階的一半時(方塊242)，則粗調控制保持不變及細調控制被用以補償相位錯誤(方塊248)。例如，當相位錯誤為粗調步階的三分之一時，細調控制被調整以向後移動數位內插的粗調步階的三分之一。
注意，粗調相位回授信號只允許在給定時間內移動於正或負一增量。如此作係維持環路穩定度。應注意的是，更多或更少跳越率限制可以依據本發明不同實施例加以加強。
參考圖3，顯示依據本發明實施例之包含兩層取樣相位更新電路的資料處理系統300。資料處理系統300藉由在粗調調整的計算中，加入平均細調調整，而補償於類比域執行取樣相位更新與在數位域執行取樣相位更新間之潛伏差異。這造成細調調整幾乎對中於零處，而不是由潛伏差異所驅動的一個值。
資料處理系統300包含類比至數位轉換器310，其接收資料輸入305。資料輸入305為類比資料輸入，其呈現串聯資訊給類比至數位轉換器310。資料輸入305可以例如由磁儲存媒體或傳輸裝置所導出。根據於此所提供之揭露，熟習於本技藝者可以了解，資料輸入305可以由各種來源導出。
類比至數位轉換器310以粗調相位回授信號375所管理的取樣相位取樣資料輸入305。類比至數位轉換器310可以為本技藝中已知的任意類型類比至數位轉換器。一連串的數位取樣325係由類比至數位轉換器310提供給數位內插濾波器320。數位內插濾波器320取決於細調相位回授信號365，而選擇對應於不同相位的若干不同取樣中之一取樣。數位內插濾波器320得到內插輸出325。可以用以替代內插濾波器320之內插器電路例係參考圖1b討論如上，或者，參考圖6說明如下。
內插輸出325係提供給等化器電路330，其可以為本技藝中之已知任意電路並能執行等化功能者。等化器電路330提供原始資料輸入335給資料檢測器電路340。另外，原始資料輸入335係如本技藝中所知被提供給相位錯誤計算器電路350。資料檢測器電路340可以為本技藝已知之任意資料檢測器，包含但並不限於MAP檢測器或維特比演算法檢測器。根據於此所提供之揭露，熟習於本技藝者可以了解到各種資料檢測器電路，其可以用於有關於本發明之不同實施例。資料檢測處理的結果係被由資料檢測器電路340提供作為資料輸出345。另外，資料輸出345係提供給相位錯誤計算器電路350。相位錯誤計算器電路350可以為熟習於本技藝者所知之任意電路，並能根據在檢測器輸入與檢測器輸出間之差異，而指明取樣相位錯誤。相位錯誤計算器電路350提供為第二階濾波器360所過濾的相位偏移值355，以得到相位錯誤值362。相位錯誤值362表示一整體相位調整，其被期待以在數位內插濾波器320的輸出得到理想信號。
對應於相位錯誤值362的相位變化係部份為提供粗調相位回授信號375的ADC相位選擇電路390所實施，並部份為提供細調相位回授信號365的內插相位選擇電路370所實施。ADC相位選擇電路390可操作以”一粗調步階”的增量，調整類比至數位轉換器310的取樣相位，及內插相位選擇電路370能操作以”一細調步階”的增量，調整在數位內插濾波器320中之取樣相位。各個取樣週期(T)可以被分成若干粗調取樣週期，及各個粗調取樣週期可以分成若干細調取樣週期。取樣解析度係為細調取樣週期與粗調取樣週期的組合所界定。根據於此所提供的揭露，熟習於本技藝者將了解各種細調取樣週期與粗調取樣週期的組合，其可以依據本發明之不同實施例加以完成。
細調相位回授信號365的大小係被提供為至低通濾波器電路380的輸出372。低通濾波器電路380計算於若干處理取樣上的細調相位回授信號365的平均值。例如，低通濾波器380維持四十個連續處理取樣的執行平均值。細調相位回授信號365的平均值係被提供為至總和電路382的平均輸出386。總和電路382將平均輸出372加至相位錯誤值362，以得到修改相位錯誤值384。藉由將平均輸出386加入相位錯誤值362，由於當相較於細調相位回授信號365時的更新粗調相位回授信號375中之潛伏的差異造成之細調相位回授信號365的任意穩定狀態值被減去，造成修改相位錯誤值384。因此，細調相位回授信號365的穩定狀態值幾乎為零。這最大化細調相位回授信號365的調整範圍。
修改相位錯誤值384係被提供給ADC相位選擇電路390，其產生成比例於修改相位錯誤值384的粗調相位回授信號375。尤其，當修改相位錯誤值384的大小大於粗調步階的一半時，粗調相位回授信號係被增量或減量設計以補償的一個量。例如，當修改相位錯誤值384為粗調步階的0.8倍時，粗調相位回授信號375係被增量1，留下粗調步階的-0.2的殘留調整值。另一例子中，當修改相位錯誤值384為粗調步階的1.2倍時，粗調相位回授信號375係被增量1，留下粗調步階的0.2之殘留調整值。另一例子中，當修改相位錯誤值384為2.2倍的粗調步階時，粗調相位回授信號375係增量2，留下粗調步階的0.2的相同殘留調整值。對於負相位調整，類似態樣係為真實。例如，當修改相位錯誤值384為-0.8倍的粗調步階，粗調相位回授信號375係被減量1，留下粗調步階的0.2的殘留調整值。另一例子中，當修改相位錯誤值384為-1.2倍粗調步階時，粗調相位回授信號375係被減量1，留下粗調步階的-0.2的殘留調整值。在另一例子中，當修改相位錯誤值384為2.2倍粗調步階時，粗調相位回授信號375係被減量2，以留下粗調步階的-0.2的殘留調整值。
殘留調整值被提供給內插相位選擇電路370作為殘留值392。內插相位選擇電路370依據殘留值392的值修改細調相位回授信號365，並提供輸出作為細調相位回授信號365。
參考圖4，顯示依據本發明一些實施例之包含兩層取樣相位更新電路的另一資料處理系統400。資料處理系統400藉由延遲實施於數位域中之任意取樣相位更新，以匹配在類比域中之取樣相位更新，而補償執行在類比域中之取樣相位更新與執行在數位域中之取樣相位更新間之潛伏差異。
資料處理系統400包含類比至數位轉換器410，其接收資料輸入405。資料輸入405為類比資料輸入，其呈現串聯資訊給類比至數位轉換器410。資料輸入405可以例如由磁儲存媒體或傳輸裝置所導出。根據於此所提供之揭露，熟習於本技藝者可以了解，資料輸入405可以由各種來源導出。
類比至數位轉換器410於粗調相位回授信號475所管理的取樣相位，取樣資料輸入405。類比至數位轉換器410可以為本技藝中已知的任意類型類比至數位轉換器。一連串的數位取樣415係由類比至數位轉換器410提供給數位內插濾波器420。數位內插濾波器420取決於細調相位回授信號465，而選擇對應於不同相位的若干不同取樣中之一取樣。數位內插濾波器420得到內插輸出425。可以用以替代內插濾波器420之內插器電路例係參考圖1b討論如上，或者，參考圖6說明如下。
內插輸出425係提供給等化器電路430，其可以為本技藝中之已知任意電路並能執行等化功能者。等化器電路430提供原始資料輸入435給資料檢測器電路440。另外，原始資料輸入435係如本技藝中所知被提供給相位錯誤計算器電路450。資料檢測器電路440可以為本技藝已知之任意資料檢測器，包含但並不限於MAP檢測器或維特比演算法檢測器。根據於此所提供之揭露，熟習於本技藝者可以了解到各種資料檢測器電路可以用於有關於本發明之不同實施例。資料檢測處理的結果係被由資料檢測器電路440提供作為資料輸出445。另外，資料輸出445係提供給相位錯誤計算器電路450。相位錯誤計算器電路450可以為熟習於本技藝者所知之任意電路，並能根據在檢測器輸入與檢測器輸出間之差異，而指明取樣相位錯誤。相位錯誤計算器電路450提供為第二階濾波器460所過濾的相位偏移值455，以得到相位錯誤值462。相位錯誤值462表示一整體相位調整，其被期待以在數位內插濾波器420的輸出得到理想信號。
對應於相位錯誤值462的相位變化係部份為提供粗調相位回授信號475的ADC相位選擇電路490所實施，並部份為提供細調相位回授信號465的內插相位選擇電路470所實施。ADC相位選擇電路490可操作以“一粗調步階”的增量，調整在類比至數位轉換器410的取樣相位，及內插相位選擇電路470能操作以“一細調步階”的增量，調整在數位內插濾波器420中之取樣相位。各個取樣週期(T)可以被分成若干粗調取樣週期，及各個粗調取樣週期可以分成若干細調取樣週期。取樣解析度係為細調取樣週期與粗調取樣週期的組合所界定。根據於此所提供的揭露，熟習於本技藝者將了解各種細調取樣週期與粗調取樣週期的組合，其可以依據本發明之不同實施例加以完成。
尤其，相位錯誤值462係被提供給ADC相位選擇電路490，其產生成比例於相位錯誤值462的粗調相位回授信號375。尤其，當相位錯誤值462的大小大於粗調步階的一半時，粗調相位回授信號係被增量或減量設計以補償的一個量。例如，當相位錯誤值462為粗調步階的0.8倍時，粗調相位回授信號475係被增量1，留下粗調步階的-0.2的殘留調整值。另一例子中，當相位錯誤值462為粗調步階的1.2倍時，粗調相位回授信號475係被增量1，留下粗調步階的0.2之殘留調整值。另一例子中，當相位錯誤值462為2.2倍的粗調步階時，粗調相位回授信號475係增量2，留下粗調步階的0.2的相同殘留調整值。對於負相位調整，類似態樣係為真實。例如，當相位錯誤值462為-0.8倍的粗調步階，粗調相位回授信號475係被減量1，留下粗調步階的0.2的殘留調整值。另一例子中，當相位錯誤值462為-1.2倍粗調步階時，粗調相位回授信號475係被減量1，留下粗調步階的-0.2的殘留調整值。在另一例子中，當相位錯誤值462為2.2倍粗調步階時，粗調相位回授信號475係被減量2，以留下粗調步階的-0.2的殘留調整值。
殘留調整值被提供給內插相位選擇電路470作為殘留值492。內插相位選擇電路470依據殘留值492的值修改中度細調相位回授信號474，並提供輸出作為中度細調相位回授信號474。中度細調相位回授信號474係被提供給延遲電路476。延遲電路476確保中度細調相位回授信號474並未被提供成為細調相位回授信號465，直到粗調相位回授信號475具有傳送至數位取樣415的機會為止。因此，環路產生粗調回授信號475的潛伏係與環路產生細調回授信號465的潛伏相同。
參考圖5，顯示依據本發明其他實施例的另一包含兩層取樣相位更新電路的資料處理系統500。資料處理系統500藉由將平均細調調整值加入在粗調調整值之計算中，而補償在類比域中執行取樣相位更新及在數位域中執行取樣相位更新間之潛伏差異。這造成細調調整值幾乎對中於零，而不是為潛伏差異所驅動的一個值。再者，資料處理系統500包含一跳越率限制電路585，其限制在任意給定時間，可以經由粗調相位回授信號575所施加之變化量。此跳越限制電路可以避免不穩定性，該不穩定性係藉由在任意給定過程中步階化粗調相位回授信號575太多而建立。
資料處理系統500包含類比至數位轉換器510，其接收資料輸入505。資料輸入505為類比資料輸入，其呈現串聯資訊給類比至數位轉換器510。資料輸入505可以例如由磁儲存媒體或傳輸裝置所導出。根據於此所提供之揭露，熟習於本技藝者可以了解，資料輸入505可以由各種來源導出。
類比至數位轉換器510於粗調相位回授信號575所管理的取樣相位，取樣資料輸入505。類比至數位轉換器510可以為本技藝中已知的任意類型類比至數位轉換器。一連串的數位取樣525係由類比至數位轉換器510提供給數位內插濾波器520。數位內插濾波器520取決於細調相位回授信號565，而選擇對應於不同相位的若干不同取樣中之一取樣。數位內插濾波器520得到內插輸出525。可以用以替代數位內插濾波器520之內插器電路例係參考圖1b討論如上，或者，參考圖6說明如下。
內插輸出525係提供給等化器電路530，該電路可以為本技藝中之已知任意電路並能執行等化功能者。等化器電路530提供原始資料輸入535給資料檢測器電路540。另外，原始資料輸入335係如本技藝中所知被提供給相位錯誤計算器電路550。資料檢測器電路540可以為本技藝已知之任意資料檢測器，包含但並不限於MAP檢測器或維特比演算法檢測器。根據於此所提供之揭露，熟習於本技藝者可以了解到各種資料檢測器電路可以用於有關於本發明之不同實施例。資料檢測處理的結果係被由資料檢測器電路540提供作為資料輸出545。另外，資料輸出545係提供給相位錯誤計算器電路550。相位錯誤計算器電路550可以為熟習於本技藝者所知之任意電路，並能根據在檢測器輸入與檢測器輸出間之差異，而指明取樣相位錯誤。相位錯誤計算器電路550提供為第二階濾波器560所過濾的相位偏移值555，以得到相位錯誤值562。相位錯誤值562表示一整體相位調整值，其被期待以在數位內插濾波器520的輸出得到理想信號。
對應於相位錯誤值562的相位變化係部份為提供粗調相位回授信號575的ADC相位選擇電路590所實施，並部份為提供細調相位回授信號565的內插相位選擇電路570所實施。ADC相位選擇電路590可操作以”一粗調步階”的增量，調整在類比至數位轉換器510的取樣相位，及內插相位選擇電路570能操作以”一細調步階”的增量，調整在數位內插濾波器520中之取樣相位。各個取樣週期(T)可以被分成若干粗調取樣週期，及各個粗調取樣週期可以分成若干細調取樣週期。取樣解析度係為細調取樣週期與粗調取樣週期的組合所界定。根據於此所提供的揭露，熟習於本技藝者將了解各種細調取樣週期與粗調取樣週期的組合，其可以依據本發明之不同實施例加以完成。
細調相位回授信號565的大小係被提供為輸出572至低通濾波器電路580。低通濾波器電路580計算於若干處理取樣上的細調相位回授信號565的平均值。例如，低通濾波器580維持四十個連續處理取樣的執行平均。細調相位回授信號565的平均值係被提供為至總和電路582的平均輸出586。總和電路582將平均輸出572加上相位錯誤值562，以得到修改相位錯誤值584。藉由將平均輸出586加上相位錯誤值562，由於當相較於細調相位回授信號565時的更新粗調相位回授信號575中之潛伏的差異造成之細調相位回授信號565的任意穩定狀態值被減去，造成修改相位錯誤值583。因此，細調相位回授信號565的穩定狀態值幾乎為零。這最大化細調相位回授信號565的調整範圍。
修改相位錯誤值583係被提供給跳越率限制電路585，其限制相位錯誤的大小，以避免在粗調相位回授信號575上之步階太大。例如，在本發明之一些實施例中，粗調相位回授信號575的可允許單一步階被限制為一粗調步階。在此時，跳越率限制電路585降低修改相位錯誤值583的大小至小於1.5粗調步階。此跳越限制值然後提供至ADC相位選擇電路590作為跳越限制相位錯誤值584。
跳越限制相位錯誤值584係被提供給ADC相位選擇電路590，其成比例於跳越限制相位錯誤值584，產生粗調相位回授信號575。尤其，當跳越限制相位錯誤值584的大小大於粗調步階的一半時，粗調相位回授信號係被增量或減量設計以補償的一個量。例如，當跳越限制相位錯誤值584為粗調步階的0.8倍時，粗調相位回授信號575係被增量1，留下粗調步階的-0.2的殘留調整值。另一例子中，當跳越限制相位錯誤值584為粗調步階的1.2倍時，粗調相位回授信號575係被增量1，留下粗調步階的0.2之殘留調整值。對於負相位調整，類似態樣係為真實。例如，當跳越限制相位錯誤值584為-0.8倍的粗調步階，粗調相位回授信號575係被減量1，留下粗調步階的0.2的殘留調整值。另一例子中，當跳越限制相位錯誤值584為-1.2倍粗調步階時，粗調相位回授信號575係被減量1，留下粗調步階的-0.2的殘留調整值。
殘留調整值被提供給內插相位選擇電路570作為殘留值592。內插相位選擇電路570依據殘留值592的值與相位錯誤值562的組合修改細調相位回授信號565，並提供輸出為細調相位回授信號565。以下虛擬碼表示跳越限制電路585、ADC相位選擇電路590、及內插相位選擇濾波器570的組合之運算：
應注意類似跳越限制可以應用至圖4的資料處理系統400。
參考圖6a，描繪出若干均勻分佈取樣601，其可以被用於數位內插。這些取樣係為細調相位解析度603所分開。應注意的是，雖然顯示七個取樣，但在相關於本發明之不同實施例中也可以用更多或更少的取樣。此均勻分佈取樣發生於粗調相位回授信號沒有變化之時。
圖6b顯示若干大致均勻分佈的取樣695，但依據本發明一些實施例，由於在粗調調整中之變化而在兩連續取樣間，展現有不連續611。除了取樣間連結有粗調調整的變化之取樣外，所有取樣大致為細調相位解析度607所分開。當粗調調整發生時，取樣係被細調相位解析度607加上不連續611所分開。再次，應注意的是，雖然顯示七個取樣，但也可以相關於本發明之不同實施例而使用更多或更少之取樣。應注意是，雖然不連續611被顯示為正，但其也可以為負，使得在取樣間之分離係為相位解析度607減去不連續611的大小。
參考圖6c，設計以補償為粗調相位調整變化所建立的不連續之數位內插器電路650係依據本發明各種實施例加以描繪。數位內插器電路650包含若干乘法器電路696，其中，乘法器電路696的數目對應於可能取樣693的數目與細調選擇信號665的數目。乘法器電路696將細調選擇信號665之個別細調選擇信號165乘以取樣693。個別乘法的乘積係使用總和電路697總和在一起，以得到內插輸出698。例如，當主張細調選擇信號665時，使得細調選擇信號665d及細調選擇信號665e均被設定為0.5之值時，及細調相位回授信號665的其他例子被設定為’0’之值時，則內插輸出698係為取樣603d及取樣603e的平均值。
細調選擇信號665係由查看表655所提供，其根據細調相位回授信號656及粗調調整變化信號657提供值。粗調調整變化信號657表示在粗調相位回授信號之變的大小與方向。當粗調相位回授信號沒有變化時(即粗調調整變化信號657為零)，則在取樣693中沒有不連續。因此，提供為細調選擇信號665之值類似於上述圖1b對應於細調相位回授信號656。
相反地，在粗調相位回授信號中有蠻化(即，粗調調整變化信號657不是零)時，在取樣693中有不連續。為了調整不連續，設有作為細調選擇信號665之值對應於調整用於該不連續的細調相位回授信號656。因此，例如，當細調相位回授信號656被設定以選擇為發生不連續之兩個取樣間之剛好一半之值時，所設之值並不是如前之簡單地為一取樣的0.5倍及另一取樣的0.5倍，而是考量不連續加以調整。因為不連續的時機與大小可以在預定時間前先決定，所以，查看表655可以被規劃以提供該等調整值。
參考圖7，顯示依據本發明各種實施例之包含兩層取樣相位更新電路的儲存系統700。儲存系統700可以例如為硬碟機。儲存系統700包含具有加入兩層取樣相位更新電路的讀取通道710。所加入之兩層取樣相位更新電路可以為任意取樣更新電路，其能修改內插相位與ADC取樣相位。因此，例如，加入兩層取樣相位更新電路可以但並不限於上述有關於圖1、3、4、及5所述者。另外，儲存系統700包含界面控制器720、前置放大器770、硬碟機控制器766、馬達控制器768、主軸馬達772、磁碟盤778、及讀取/寫入頭776。界面控制器720控制進出磁碟盤778的資料的位址與時序。當讀取/寫入頭組件776被適當地定位在磁碟盤778上時，在磁碟盤778上之資料係由讀取/寫入頭組件776所檢測之磁信號群所構成。在典型讀取操作中，讀取/寫入頭組件776被馬達控制器768所準確地定位在磁碟盤778上的想要資料軌上。藉由在硬碟控制器766的方向中，移動讀取/寫入頭組件至磁碟盤778的適當資料軌上，馬達控制器768相對於磁碟盤678定位讀取/寫入頭組件776並驅動主軸馬達772。主軸馬達772以預定旋轉速率(RPM)旋轉磁碟盤778。
當磁碟盤778為主軸馬達772所旋轉時，一旦讀取/寫入頭組件778定位靠近適當資料軌，代表在磁碟盤778上之資料的磁信號係為讀取/寫入頭組件776所感應。所感應的磁信號可以提供為在磁碟盤778上之代表磁性資料的連續細微類比信號。此細微類比信號係由讀取/寫入頭組件776經由前置放大器770傳送至讀取通道模組764。前置放大器770可操作以放大由磁碟盤778所存取的細微類比信號。另外，前置放大器770可操作以放大目的為被寫至磁碟盤778的來自讀取通道模組710的資料。隨後，讀取通道模組710解碼並數位化所接收之類比信號，以重置原始寫至磁碟盤778的資訊。此資料被提供為給接收電路的讀取資料703。寫入操作實質上為先前讀取操作的相反，以寫入資料701被提供至讀取通道模組710。此資料然後被編碼及寫入磁碟盤778。
參考圖8，顯示包含有依據本發明一或更多實施例之兩層取樣相位更新電路的接收器820的通訊系統800。通訊系統800包含本技藝已知的可操作以經由傳送媒體830傳送編碼資訊的發射器。編碼資料係為接收器820由傳送媒體830接收。接收器820加入減少之潛伏資料取回系統。所加入之兩層取樣相位更新電路可以為任意取樣更新電路，其能修改內插相位與ADC取樣相位。因此，例如，所加入降低潛伏資料取回系統可以但並不限於相關於圖1、3、4及5所述者之任一。
總結，本發明提供用以在資料檢測器回授環路中更新取樣相位的新穎系統、裝置、方法與配置。雖然已經如上進行本發明之一或更多實施例的詳細說明，但各種替代法、修改、及等效可以為熟習於本技藝者在不脫離本發明精神下完成。因此，上述說明並不作為限制本發明之範圍，本發明之範圍係由隨附之申請專利範圍所界定。
100．．．資料處理系統
101．．．數位內插器電路
103a-e．．．取樣
106a-e．．．乘法器電路
105．．．資料輸入
107．．．總和電路
110．．．類比至數位轉換器
115．．．數位取樣
120．．．數位內插濾波器
125．．．內插輸出
130．．．數位資料處理電路
135．．．資料輸出
140．．．預處理資訊及後處理資訊
150．．．相位錯誤電路
155．．．相位偏移值
160．．．細調錯誤回授電路
165a-e．．．細調相位回授信號
170．．．粗調錯誤回授電路
175．．．粗調相位回授信號
190．．．通訊信號
300．．．資料處理系統
305．．．資料輸入
310．．．類比至數位轉換器
315．．．數位取樣
320．．．數位內插濾波器
325．．．內插輸出
330．．．等化器電路
335．．．原始資料輸入
340．．．資料檢測器電路
345．．．資料輸出
350．．．相位錯誤計算器電路
355．．．相位偏移值
360．．．第二階濾波器
362．．．相位錯誤值
365．．．細調相位回授信號
370．．．內插相位選擇電路
372．．．輸出
375．．．粗調相位回授信號
380．．．低通濾波器
382．．．總和電路
384．．．修改相位錯誤值
386．．．平均輸出
390．．．ADC相位選擇電路
500．．．資料處理系統
505．．．資料輸入
510．．．數位轉換器
525．．．內插輸出
530．．．等化器電路
535．．．原始資料輸入
540．．．資料檢測器電路
545．．．資料輸出
550．．．相位錯誤計算器電路
555．．．相位偏移值
560．．．第二階濾波器
562．．．相位錯誤值
565．．．細調相位回授信號
570．．．內插相位選擇電
572．．．平均輸出
575．．．粗調相位回授信號
580．．．低通濾波器
582．．．總和電路
583．．．相位錯誤值
584．．．相位錯誤值
585．．．跳越率限制電路
586．．．平均輸出
590．．．ADC相位選擇電路
592．．．殘留信號
601．．．均勻分佈取樣
605．．．取樣
607．．．細調相位解析度
611．．．不連續
650．．．數位內插器電路
656．．．細調相位回授信號
657．．．粗調調整變化信號
693a-e．．．取樣
655．．．查看表
696a-e．．．乘法器電路
665a-e．．．細調選擇信號
697．．．總和電路
698．．．內插輸出
700．．．儲存系統
710．．．讀取通道
720．．．界面控制器
766．．．硬碟控制器
768．．．馬達控制器
770．．．前置放大器
772．．．主軸馬達
776．．．讀取/寫入頭
778．．．磁碟盤
800．．．通訊系統
810．．．發射器
820．．．接收器
830．．．傳送媒體
本發明各種實施例之進一步了解可以藉由參考描述於說明書之其他部份的附圖加以實現。在圖中，相位元件符號表示所有圖中之相同元件。在一些例子中，小寫字母構成之下標係有關於一元件符號，其表示多數類似元件之一。當元件符號並未表示為現行的下標時，則表示為所有此等多數類似元件。
圖1a表示依據本發明一或更多實施例之兩層取樣相位更新電路；
圖1b表示可以用於有關本發明不同實施例之例示數位內插電路；
圖2為流程圖，顯示依據本發明部份實施例的方法，用以依據本發明各種施例更新兩取樣相位；
圖3顯示包含依據本發明一些實施例之兩層取樣相位的更新電路的資料處理系統；
圖4顯示另一資料處理系統，其包含依據本發明一些實施例之兩層取樣相位更新電路；
圖5顯示另一資料處理系統，其包含依據本發明一些實施例之兩層取樣相位更新電路；
圖6a顯示用於數位內插的若干均勻分佈取樣；
圖6b顯示大致均勻分佈的若干取樣，但由於依據本發明一些實施例之粗調之變化，而展現不連續；
圖6c描繪依據本發明各種實施例中之設計以補償在粗調相位調整中之變化所建立的不連續；
圖6c描繪依據本發明各種實施例中之設計以補償在粗調相位調整中之變化所建立的不連續；
圖7描繪包含依據本發明各種實施例之降低潛伏資料取回系統的儲存系統；及
圖8描繪包含依據本發明一或更多實施例之的降低潛伏資料取回系統的通訊系統。
100．．．資料處理系統
105．．．資料輸入
110．．．類比至數位轉換器
115．．．數位取樣
120．．．數位內插濾波器
125．．．內插輸出
130．．．數位資料處理電路
135．．．資料輸出
140．．．預處理資訊及處理後資訊
150．．．相位錯誤電路
155．．．相位偏移值
160．．．細調錯誤回授電路
165．．．細調相位回授信號
170．．．粗調錯誤回授電路
175．．．粗調相位回授信號
190．．．通訊信號

Claims (13)

  1. 一種資料處理電路，該電路包含：類比至數位轉換器，其中該類比至數位轉換器可操作以在至少部份為粗調控制所管理的取樣相位，取樣類比資料輸入，及其中該類比至數位轉換器可操作以提供一連串數位取樣；數位內插電路，其中該數位內插電路可操作以至少部份根據細調控制內插於該連串數位取樣之一次組間；相位錯誤電路，其中該相位錯誤電路可操作以計算相位錯誤值；相位調整控制電路，其中該相位調整控制電路可操作以至少部份根據該相位錯誤值，決定該粗調控制及該細調控制；及資料處理電路，可操作以由該數位內插電路接收數位資料輸入並提供已處理輸出；其中該相位錯誤電路可操作以由該數位內插電路接收該數位資料輸入及該已處理輸出，及其中該相位錯誤電路可操作以至少部份根據在來自該數位內插電路的該數位資料輸入與該處理輸出間之差異，計算該相位錯誤值；其中為該粗調控制所施加的步階係大於為該細調控制所施加的步階。
  2. 如申請專利範圍第1項所述之電路，其中該相位調整控制電路包含粗調錯誤回授電路及細調錯誤回授電路，其中該粗調回授電路可操作以至少部份根據該相位錯 誤值產生該粗調控制，及其中該細調錯誤回授電路可操作以至少部份根據由該粗調回授信號提供的殘留值，產生該細調控制。
  3. 如申請專利範圍第2項所述之電路，其中該相位調整控制電路包含潛伏調整電路。
  4. 如申請專利範圍第3項所述之電路，其中該潛伏調整電路包含低通濾波及總和電路，其中該低通濾波器可操作以提供該細調控制的平均值給總和元件，在該總和元件中將該平均值與該相位錯誤值加總以得到修改錯誤值，及其中該粗調回授電路可操作以至少部份根據該修改錯誤值產生該粗調控制。
  5. 如申請專利範圍第3項所述之電路，其中該潛伏調整電路包含延遲電路，其中該延遲電路可操作以延遲該細調控制之施加至該數位內插電路，以匹配傳遞該粗調控制至提供給該數位內插電路的該連串數位取樣的任何延遲。
  6. 一種在資料處理系統中作取樣相位調整的方法，該方法包含：在至少部份為粗調控制所管理的取樣相位，執行類比資料輸入的類比至數位轉換，其中該類比至數位轉換得到一連串數位取樣；執行該連串數位取樣之數位內插，其中該數位內插至少部份根據細調控制內插於該連串數位取樣之一次組間，及其中該數位內插提供一連串的內插值； 對自該連串的內插值導出輸出，執行資料檢測，以得到理想輸出；至少部份根據該理想輸出與自該連串的內插值導出的該導出，計算相位錯誤；至少部份根據該相位錯誤，更新該粗調控制；至少部份根據該相位錯誤，計算殘留值；及至少部份根據該殘留值，更新該細調控制，其中為該粗調控制所施加之步階大於為該細調控制所施加之步階。
  7. 如申請專利範圍第6項所述之方法，其中該資料檢測係由維特比演算法檢測處理及最大後置機率(MAP)檢測處理所組成之群組中選出。
  8. 如申請專利範圍第6項所述之方法，其中更新該粗調控制包含當該相位錯誤為大於粗調步階的一半時，減量該粗調控制。
  9. 如申請專利範圍第8項所述之方法，其中計算該殘留值包含由該相位錯誤減去由該粗調步階乘以該粗調控制所減量的值。
  10. 如申請專利範圍第6項所述之方法，其中更新該粗調控制包含當該相位錯誤為負且該相位錯誤的大小大於粗調步階的一半時，增量該粗調控制。
  11. 如申請專利範圍第6項所述之方法，其中該方法更包含：限制可能對該粗調控制作出的增量變化。
  12. 一種資料處理系統，該資料處理系統包含：類比至數位轉換器，其中該類比至數位轉換器在至少部份為粗調控制所管理的取樣相位，取樣類比資料輸入，及其中該類比至數位轉換器提供一連串數位取樣；數位內插電路，其中該數位內插電路至少部份根據細調控制，內插於該連串數位取樣的一次組間；資料處理電路，其中該資料處理電路接收由該數位內插電路所導出的數位資料輸入並提供已處理輸出；相位錯誤電路，其中該相位錯誤電路至少部份根據在該已處理輸出與由該數位內插電路所導出的該數位資料輸入間之差異，計算相位錯誤值；及相位調整控制電路，其中該相位調整控制電路可操作以至少部份根據該相位錯誤值，決定該粗調控制與該細調控制；其中為該粗調控制所施加之步階係大於為該細調控制所施加之步階。
  13. 如申請專利範圍第12項所述之資料處理系統，其中該資料處理系統被加入硬碟機中，及該類比資料輸入係由磁儲存媒體導出。
TW98131945A 2009-07-27 2009-09-22 在資料處理電路中作兩層取樣校正的系統與方法 TWI471858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/510,222 US7969337B2 (en) 2009-07-27 2009-07-27 Systems and methods for two tier sampling correction in a data processing circuit

Publications (2)

Publication Number Publication Date
TW201104677A TW201104677A (en) 2011-02-01
TWI471858B true TWI471858B (zh) 2015-02-01

Family

ID=42987707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98131945A TWI471858B (zh) 2009-07-27 2009-09-22 在資料處理電路中作兩層取樣校正的系統與方法

Country Status (6)

Country Link
US (1) US7969337B2 (zh)
EP (1) EP2282312B1 (zh)
JP (1) JP5646215B2 (zh)
KR (1) KR101584371B1 (zh)
CN (1) CN101968968B (zh)
TW (1) TWI471858B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2377124B1 (en) * 2009-01-09 2019-04-24 Avago Technologies International Sales Pte. Limited Systems for adaptive target search
CN103021470B (zh) * 2011-09-21 2016-08-03 瑞昱半导体股份有限公司 取样相位校正方法和使用此取样相位校正方法的储存系统
US9106400B2 (en) * 2012-10-23 2015-08-11 Futurewei Technologies, Inc. Hybrid timing recovery for burst mode receiver in passive optical networks
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) * 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US10394325B2 (en) 2013-12-10 2019-08-27 Apple Inc. Input friction mechanism for rotary inputs of electronic devices
US10145712B2 (en) 2014-09-09 2018-12-04 Apple Inc. Optical encoder including diffuser members
US9829350B2 (en) 2014-09-09 2017-11-28 Apple Inc. Magnetically coupled optical encoder
US9651405B1 (en) * 2015-03-06 2017-05-16 Apple Inc. Dynamic adjustment of a sampling rate for an optical encoder
US10503271B2 (en) 2015-09-30 2019-12-10 Apple Inc. Proximity detection for an input mechanism of an electronic device
CN109388155A (zh) * 2017-09-07 2019-02-26 天津市畅悦电子科技股份有限公司 一种太阳能自动跟踪系统信号处理器
US10203662B1 (en) 2017-09-25 2019-02-12 Apple Inc. Optical position sensor for a crown
KR20210007454A (ko) 2019-07-11 2021-01-20 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344917B (en) * 1996-12-19 1998-11-11 Holtek Microelectronics Inc Digital filter device having phase adjustment functions
US20070076313A1 (en) * 2005-10-03 2007-04-05 Hutchins Robert A Dynamic method for asymmetry compensation in a storage read channel
US20080032652A1 (en) * 2006-08-04 2008-02-07 Samsung Electronics Co., Ltd. Phase detection apparatus and method, phase locked loop circuit and control method thereof, and signal reproducing apparatus and method
TW200841584A (en) * 2007-03-22 2008-10-16 Mediatek Inc Data and clock recovery circuit and gated digital controlled oscillator

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449459A (en) * 1987-08-20 1989-02-23 Sanyo Electric Co Timing synchronization circuit for modem
US5262904A (en) 1991-01-22 1993-11-16 International Business Machines Corporation Method and apparatus for measuring and compensating nonlinear bitshift
US5357520A (en) 1992-01-31 1994-10-18 International Business Machines Corporation Method and apparatus for precompensation value determination in a PRML data channel
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5517146A (en) 1994-04-18 1996-05-14 Silicon Systems, Inc. Write precompensation circuit for compensating nonlinear magnetic effects in a recording channel
US5493454A (en) 1994-10-04 1996-02-20 Quantum Corporation Write precompensation optimization in a PRML channel using a selected PRML signal level
JP3453002B2 (ja) 1995-04-21 2003-10-06 富士通株式会社 自動調整方法、再生装置及び記憶装置
JP2658994B2 (ja) 1995-07-31 1997-09-30 日本電気株式会社 磁気記録装置
US5999355A (en) 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
US6563655B1 (en) 1996-05-20 2003-05-13 Texas Instruments Incorporated Method and apparatus for failsafing and extending range for write precompensation
US5835295A (en) * 1996-11-18 1998-11-10 Cirrus Logice, Inc. Zero phase restart interpolated timing recovery in a sampled amplitude read channel
US6894854B1 (en) 1996-12-12 2005-05-17 Maxtor Corporation Disk drive which detects head flying height using first and second non-overlapping data patterns with different frequencies
GB2320866A (en) 1996-12-30 1998-07-01 Daewoo Electronics Co Ltd An equalization arrangement in which initial values which determine tap coefficients are adaptively chosen
JP3677141B2 (ja) 1997-05-30 2005-07-27 株式会社日立グローバルストレージテクノロジーズ 記録等化器及びそれを用いた磁気記録再生装置
US5986830A (en) 1997-07-30 1999-11-16 Cirrus Logic, Inc. Read/write channel write precompensation system and method using one or more delay clocks
US6091560A (en) 1997-10-30 2000-07-18 Seagate Technology, Inc. Low frequency signal baseline shift compensation in a disc drive
US6043942A (en) 1997-10-09 2000-03-28 International Business Machines Corporation Selectable write precompensation in a direct access storage device (DASD)
US6148050A (en) * 1997-12-01 2000-11-14 Ericsson Inc Phase digitizer for radio communications
JPH11250407A (ja) 1998-02-27 1999-09-17 Hewlett Packard Japan Ltd Ｎｌｔｓ補正回路
US6147828A (en) 1998-03-04 2000-11-14 Texas Instruments Incorporated Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head
US6246723B1 (en) 1998-05-04 2001-06-12 Cirrus Logic, Inc. Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US6133861A (en) 1998-05-20 2000-10-17 Marvell Technology Group Selectable delay circuit having immunity to variations in fabrication and operating condition for write precompensation in a read/write channel
US6181505B1 (en) 1998-06-26 2001-01-30 Seagate Technology Llc Synchronous digital demodulator with integrated read and servo channels
US6130794A (en) 1998-06-30 2000-10-10 Lucent Technologies Inc. Statistical monitoring of data channels for enhanced data recovery performance
US7012772B1 (en) 1998-09-02 2006-03-14 Cirrus Logic, Inc. Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal
US6275345B1 (en) 1998-12-02 2001-08-14 International Business Machines Corporation System and method for estimating a frequency of slider airbearing resonance
US6404572B1 (en) 1999-05-05 2002-06-11 Texas Instruments Incorporated Circuit and method for generating a write precompensation signal
US6337778B1 (en) 1999-05-25 2002-01-08 Western Digital Technologies, Inc. Disk drive employing vector addition of primary phase write clock signals for generating secondary phase write clock signal
US6396651B1 (en) 1999-07-12 2002-05-28 Deanne S. Grover Gear-shifting compensation system and method for nonlinear input elements
JP3886300B2 (ja) 1999-07-21 2007-02-28 富士通株式会社 信号処理装置及びその信号処理方法
TW512320B (en) 1999-09-10 2002-12-01 Matsushita Electric Ind Co Ltd Signal processing device
JP2001184795A (ja) 1999-12-24 2001-07-06 Nec Corp 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
US6662303B1 (en) 2000-01-10 2003-12-09 Infineon Technologies North America Corp. Write precompensation circuit and read channel with write precompensation circuit that generates output signals by interpolating between selected phases
JP3486145B2 (ja) 2000-01-17 2004-01-13 松下電器産業株式会社 デジタル記録データ再生装置
JP3668117B2 (ja) * 2000-09-22 2005-07-06 株式会社東芝 サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム
US6678230B2 (en) 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
JP3870333B2 (ja) 2000-11-30 2007-01-17 富士通株式会社 磁気記録再生装置および磁気記録再生用ｌｓｉ
US6621648B2 (en) 2001-04-30 2003-09-16 Agere Systems Inc. Look ahead write precompensation
US6721114B1 (en) 2001-05-09 2004-04-13 Marvell International, Ltd. Precompensation circuit for magnetic recording
DE10127447C1 (de) * 2001-06-07 2002-10-10 Infineon Technologies Ag Verfahren zum digitalen Verarbeiten eines analogen Datenstroms und Schaltungsanordnung
WO2003005348A1 (fr) 2001-07-06 2003-01-16 Fujitsu Limited Procede et dispositif de reglage de quantite de precompensation d'ecriture
TW516277B (en) 2001-08-01 2003-01-01 Via Tech Inc Receiver and compensation method of the same
US6831797B2 (en) 2001-09-14 2004-12-14 Quantum Corporation Programmable write equalization circuit
US6937415B2 (en) 2002-02-04 2005-08-30 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for enhanced data channel performance using read sample buffering
US6788481B2 (en) 2002-03-21 2004-09-07 International Business Machines Corporation Process for measuring nonlinear transition shift (NLTS) at high recording densities with a giant magetoresistive (GMR) head
US7116504B1 (en) 2003-03-25 2006-10-03 Marvell International Ltd. DC-offset compensation loops for magnetic recording system
US7248424B2 (en) 2003-04-25 2007-07-24 Fujitsu Limited Nonlinearity measuring method, nonlinearity measuring unit, magnetic recording/regenerating unit and LSI for magnetic recording/regenerating
US7308057B1 (en) 2003-06-05 2007-12-11 Maxtor Corporation Baseline wander compensation for perpendicular recording
TWI265495B (en) 2003-07-18 2006-11-01 Mitsubishi Kagaku Media Co Ltd Optical recording method
WO2005031743A1 (ja) 2003-09-30 2005-04-07 Matsushita Electric Industrial Co., Ltd. 評価装置および評価方法
JP2005135563A (ja) 2003-10-31 2005-05-26 Sanyo Electric Co Ltd 適応等化器
US20050169415A1 (en) * 2004-01-30 2005-08-04 Agere Systems Inc. Timing error recovery system
US7123429B2 (en) 2004-02-26 2006-10-17 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing write pre-compensation using a read timing path
US7193802B2 (en) 2004-03-25 2007-03-20 Hitachi Global Storage Technologies Netherlands, B.V. Apparatus for providing dynamic equalizer optimization
US7545870B1 (en) * 2004-04-14 2009-06-09 Panasonic Corporation Reception device
US7079342B1 (en) 2004-07-26 2006-07-18 Marvell International Ltd. Method and apparatus for asymmetry correction in magnetic recording channels
US7158324B2 (en) 2004-09-20 2007-01-02 Guzik Technical Enterprises Self-adjusting PRML receiver
KR100614241B1 (ko) 2005-02-07 2006-08-21 삼성전자주식회사 적응형 등화기의 초기값 설정 방법 및 장치
DE102005009002B4 (de) 2005-02-28 2018-10-31 Volkswagen Ag Verfahren zum Betrieb von aktiven Stabilisatoren an Kraftfahrzeugen
US7126773B1 (en) 2005-03-30 2006-10-24 Hitachi Global Storage Technologies Netherlands, B.V. Write precompensation method for perpendicular magnetic recording
US7460323B2 (en) 2005-07-29 2008-12-02 Hitachi Global Storage Technologies Netherlands B.V. Methods and systems for automatically characterizing non-linearities of a read-back signal of a recording system
US7643238B2 (en) 2005-08-29 2010-01-05 Broadcom Corporation Dibit extraction
US7529320B2 (en) * 2005-09-16 2009-05-05 Agere Systems Inc. Format efficient timing acquisition for magnetic recording read channels
US7715135B1 (en) 2005-09-20 2010-05-11 Marvell International Ltd. Methods, circuits, apparatus, and systems for read channel synchronization and/or fly height measurement
US7271753B1 (en) 2006-01-18 2007-09-18 Maxtor Corporation Calibration of analog front end for gain sensitive measurements
US7440224B2 (en) 2006-01-23 2008-10-21 Toshiba Corporation Disk drive servo
US8120623B2 (en) 2006-03-15 2012-02-21 Kt Tech, Inc. Apparatuses for overlaying images, portable devices having the same and methods of overlaying images
JP2007305174A (ja) 2006-05-08 2007-11-22 Fuji Electric Device Technology Co Ltd 磁気ディスク媒体の特性評価方法
KR100749752B1 (ko) 2006-08-01 2007-08-17 삼성전자주식회사 디스크 구동 회로의 리드 회로 및 리드 회로의 신호처리방법
US7598130B2 (en) 2006-09-28 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing layout-dependent variations in semiconductor devices
US7733591B2 (en) 2006-12-18 2010-06-08 Hitachi Global Storage Technologies Netherlands B.V. Data storage device with data recovery process using fixed phase clocking for analog-to-digital conversion
US7542227B2 (en) 2007-06-29 2009-06-02 Samsung Electronics Co., Ltd. Flying height measurement and control with user data signal
US7924523B2 (en) 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344917B (en) * 1996-12-19 1998-11-11 Holtek Microelectronics Inc Digital filter device having phase adjustment functions
US20070076313A1 (en) * 2005-10-03 2007-04-05 Hutchins Robert A Dynamic method for asymmetry compensation in a storage read channel
US20080032652A1 (en) * 2006-08-04 2008-02-07 Samsung Electronics Co., Ltd. Phase detection apparatus and method, phase locked loop circuit and control method thereof, and signal reproducing apparatus and method
TW200841584A (en) * 2007-03-22 2008-10-16 Mediatek Inc Data and clock recovery circuit and gated digital controlled oscillator

Also Published As

Publication number Publication date
US20110018748A1 (en) 2011-01-27
KR101584371B1 (ko) 2016-01-13
CN101968968B (zh) 2016-01-20
KR20110011486A (ko) 2011-02-08
EP2282312A1 (en) 2011-02-09
EP2282312B1 (en) 2019-05-15
CN101968968A (zh) 2011-02-09
JP5646215B2 (ja) 2014-12-24
JP2011030204A (ja) 2011-02-10
TW201104677A (en) 2011-02-01
US7969337B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
TWI471858B (zh) 在資料處理電路中作兩層取樣校正的系統與方法
US8018360B2 (en) Systems and methods for mitigating latency in a data detector feedback loop
JP4109003B2 (ja) 情報記録再生装置、信号復号回路及び方法
JP4157145B2 (ja) 情報再生装置
JP3749889B2 (ja) Ｐｒｍｌ検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法
US8837068B1 (en) Two dimensional magnetic recording servo system adaptive combination
US6798832B1 (en) Semiconductor device with decision feedback equalizer
US6614841B1 (en) Signal processing apparatus
JP2001184795A (ja) 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
US7783950B2 (en) Data writing apparatus and a storage system
US6831884B2 (en) Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus
JP3648308B2 (ja) 等化器および磁気記録信号再生装置
JP4100814B2 (ja) 非線形信号受信機
US7345839B2 (en) Signal processing in a disc drive
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
US9171571B2 (en) Read channel operable to calibrate a coefficient of a filter, such as an FIR filter, disposed before an interpolated-timing-recovery circuit, and related integrated circuit, system, and method
JP4401332B2 (ja) Ｐｌｌ回路およびデータ再生装置
JP2000243033A (ja) データ再生システム
US20070177479A1 (en) Information reproducing apparatus and information reproducing method
JP4946632B2 (ja) データ再生装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees