KR20210007454A - 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 - Google Patents

위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 Download PDF

Info

Publication number
KR20210007454A
KR20210007454A KR1020190083948A KR20190083948A KR20210007454A KR 20210007454 A KR20210007454 A KR 20210007454A KR 1020190083948 A KR1020190083948 A KR 1020190083948A KR 20190083948 A KR20190083948 A KR 20190083948A KR 20210007454 A KR20210007454 A KR 20210007454A
Authority
KR
South Korea
Prior art keywords
phase
output
detection signal
charge pump
voltage
Prior art date
Application number
KR1020190083948A
Other languages
English (en)
Inventor
김신웅
김명균
김철호
류인효
최재원
한상욱
한홍걸
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190083948A priority Critical patent/KR20210007454A/ko
Priority to US16/853,076 priority patent/US10897259B1/en
Priority to DE102020110612.2A priority patent/DE102020110612A1/de
Priority to CN202010557073.6A priority patent/CN112217512A/zh
Priority to TW109123012A priority patent/TW202130126A/zh
Publication of KR20210007454A publication Critical patent/KR20210007454A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/195—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number in which the counter of the loop counts between two different non zero numbers, e.g. for generating an offset frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 위상 고정 회로는 출력 클럭을 생성하는 발진기, 입력 클럭 및 상기 출력 클럭에 기반한 피드백 클럭의 위상 차이를 감지하는 제1 위상 감지부, 상기 입력 클럭 및 상기 피드백 클럭의 위상 차이를 감지하고, 상기 제1 위상 감지부 보다 위상 고정 범위가 넓은 제2 위상 감지부 및 상기 제1 위상 감지부의 감지 결과를 기반으로, 상기 제2 위상 감지부에 포함된 차지 펌프의 출력 전류를 제어하는 차지 펌프 제어기를 포함하며, 상기 입력 클럭 및 상기 피드백 클럭의 위상 차이가 상기 제1 위상 감지부의 위상 고정 범위에 속하면, 상기 발진기 및 상기 제1 위상 감지부가 연결되는 것을 특징으로 할 수 있다.

Description

위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 {Phase locked circuit, method of operating same, and transceiver}
본 개시의 기술적 사상은 위상 고정 회로에 관한 것으로 상세하게는 미세 위상 감지 회로(fine phase locking circuit) 및 거친 위상 감지 회로(coarse phase locking circuit)을 포함하는 위상 고정 회로에 관한 것이다.
위상 고정 회로(다른 말로, 위상 고정 루프(PLL, phase locking loop))는 기준 신호와 출력 신호의 위상을 동기 및 고정시키기 위한 회로이다. 최근에는, 기준 신호와 출력 신호의 미세한 위상 차이를 동기 및 고정시키기 위해 미세 위상 감지 회로를 사용한다. 미세 위상 감지 회로는, 샘플링 동작을 기반으로 하며 높은 이득을 갖는 위상 차이 감지기를 포함할 수 있다. 그러나, 높은 이득을 갖는 미세 위상 감지 회로는 고정 범위(locking range)가 좁을 수 있다. 즉, 기준 신호와 출력 신호의 위상 차이가 고정 범위보다 크면, 미세 위상 감지 회로가 정상적으로 동작하지 않을 수 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 미세 위상 감지 회로의 감지 결과를 이용하여, 발진기(예컨대, 전압 제어 발진기)와 연결된 회로를 거친 위상 감지 회로에서 미세 위상 감지 회로로 스위칭하는 위상 고정 회로 및 그 동작 방법에 관한 것이다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 위상 고정 회로는 출력 클럭을 생성하는 발진기, 입력 클럭 및 상기 출력 클럭에 기반한 피드백 클럭의 위상 차이를 감지하는 제1 위상 감지부, 상기 입력 클럭 및 상기 피드백 클럭의 위상 차이를 감지하고, 상기 제1 위상 감지부 보다 위상 고정 범위가 넓은 제2 위상 감지부 및 상기 제1 위상 감지부의 감지 결과를 기반으로, 상기 제2 위상 감지부에 포함된 차지 펌프의 출력 전류를 제어하는 차지 펌프 제어기를 포함하며, 상기 입력 클럭 및 상기 피드백 클럭의 위상 차이가 상기 제1 위상 감지부의 위상 고정 범위에 속하면, 상기 발진기 및 상기 제1 위상 감지부가 연결되는 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 위상 고정 회로는 입력 클럭 및 피드백 클럭의 위상 차이를 지시하는 제1 전압을 출력하는 제1 위상 차이 감지기, 상기 제1 전압의 레벨이 기설정된 전압 레벨 구간에 포함되는지 여부를 감지하고, 제1 감지 신호를 출력하는 위상 고정 감지기, 상기 제1 감지 신호에 기초하여 차지 펌프의 출력 전류의 전류량을 조절하는 차지 펌프 제어 신호를 출력하는 차지 펌프 제어기, 상기 입력 클럭 및 상기 피드백 클럭의 위상 차이를 지시하는 제2 감지 신호를 출력하는 제2 위상 차이 감지기, 상기 제2 감지 신호 및 상기 차지 펌프 제어 신호에 기초하여 상기 출력 전류를 출력하는 상기 차지 펌프 및, 출력 클럭을 출력하는 발진기를 포함하며, 상기 출력 클럭의 주파수는 상기 출력 전류의 전류량에 기초하며, 상기 피드백 클럭은 상기 출력 클럭에 기초한 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 위상 고정 회로의 동작 방법에 있어서, 제1 위상 차이 감지기에 의해, 입력 클럭 및 피드백 클럭의 위상 차이를 감지하는 단계, 상기 피드백 클럭의 위상이 타겟 위상보다 느리면 로직 하이의 상한 감지 신호를 출력하고, 상기 피드백 클럭의 위상이 상기 타겟 위상보다 빠르면 로직 하이의 하한 감지 신호를 출력하는 단계 및 상기 하한 감지 신호 및 상기 상한 감지 신호에 기초하여 제2 위상 차이 감지기에 연결된 차지 펌프의 출력 전류를 제어하는 단계, 상기 출력 전류에 기초하여 출력 클럭의 주파수를 제어하는 단계를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 트랜시버에 있어서 트랜시버에 있어서, 위상 고정 회로를 포함하고, 상기 위상 고정 회로는, 입력 클럭 및 피드백 클럭의 위상 차이를 감지하는 제1 위상 차이 감지기, 감지 결과에 기초하여, 차지 펌프의 출력 전류의 전류량을 조절하는 차지 펌프 제어기, 출력 클럭을 출력하고, 상기 출력 전류에 기반하여 출력 클럭의 주파수를 조절하는 발진기 및 조절된 상기 출력 클럭의 주파수에 기초하여, 상기 발진기 및 상기 제1 위상 차이 감지기의 전기적 연결을 설립하는 스위치를 포함하며, 신호 프로세서로부터 전송 입력 신호를 수신하고, 상기 전송 입력 신호에 기초한 신호 및 상기 출력 클럭에 대해 제1 주파수 믹싱을 수행하고, 안테나를 통해 전송 출력 신호를 출력하는 송신기 및 안테나를 통해 수신 입력 신호를 수신하고, 상기 수신 입력 신호에 기초한 신호 및 상기 출력 클럭에 대해 제2 주파수 믹싱을 수행하며, 상기 신호 프로세서로 수신 출력 신호를 출력하는 수신기를 더 포함할 수 있다.
본 개시의 예시적 실시예에 따르면, 기준 신호 및 출력 신호의 위상 차이가미세 위상 감지 회로가 커버할 수 있는 고정 범위에 들어올 때, 미세 위상 감지 회로가 동작을 시작할 수 있으므로 안정적인 위상 고정 동작이 가능하다. 또한, 위상 차이가 미세 위상 감지 회로의 고정 범위에 들어오지 않았을 때 미세 위상 감지 회로에 의해 위상 고정 동작을 수행한다면, 더 긴 고정 시간이 소요되므로, 결과적으로 위상 고정 시간을 단축시킬 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다.
도 4는 본 개시의 예시적 실시예에 따른 미세 위상 감지 회로를 설명하기 위한 블록도이고, 도 5는 기준 클럭, 입력 클럭, 슬로프 전압 및 피드백 클럭을 설명하기 위한 파형도이다.
도 6은 본 개시의 예시적 실시예에 따른 차지 펌프 제어기를 설명하기 위한 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 다양한 전압들 및 신호들에 관한 파형도이다.
도 8은 본 개시의 예시적 실시예에 따라, 로직 로우의 위상 제어 신호를 수신한 차지 펌프를 설명하기 위한 회로도이며, 도 9는 본 개시의 예시적 실시예에 따라, 로직 하이의 위상 제어 신호를 수신한 차지 펌프를 설명하기 위한 회로도이다.
도 10은 본 개시의 예시적 실시예에 따른 오프셋 제어 신호 및 오프셋 전류부를 설명하기 위한 회로도이다.
도 11은 본 개시의 예시적 실시예에 따른 위상 고정 회로의 동작 방법을 설명하기 위한 흐름도이다.
도 12는 본 개시의 예시적 실시예에 따른 위상 고정 루프 회로를 포함하는 무선 통신 장치를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다.
일반적으로 위상 고정 루프는 기준 신호 및 피드백 신호를 입력받아 위상 차이를 감지하는 위상 감지기, 상기 위상 감지기로부터 감지 신호를 수신하고, 수신된 상기 감지 신호에 대응되는 전류를 출력하는 차지 펌프, 차지 펌프로부터 출력된 전류에 기반하여 전압 제어 오실레이터에 인가할 전압을 출력하는 루프 필터, 출력 신호를 출력하는 전압 제어 오실레이터 및 출력 신호를 정수 또는 분수(fraction)로 나누어 상기 위상 감지기로 상기 피드백 신호를 출력하는 분주기로 구성될 수 있다.
이하에서, 위상 고정 루프는 아날로그 또는 디지털 회로로 구현될 수 있으며, 위상 고정 회로라고 부를 수 있다. 또한, 본 개시에서 설명되는 구성 요소들(예컨대, 부(unit), 회로(circuit), 감지기(detector), 분주기(divider), 컨버터(converter), 발진기(oscillator), 스위치(switch) 등)은 하드웨어로 구현될 수 있지만 이에 제한되지는 않으며, 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합된 형태로 구현될 수도 있다. 예컨대, 회로는 아날로그 회로 뿐만 아니라 디지털 회로로 구현될 수도 있다.
도 1을 참조하면, 위상 고정 회로(1)는 위상 감지부(10), 스위치(20), 발진기(VO), 분주기(DIV) 및 클럭 입력부(30)를 포함할 수 있다.
본 개시의 예시적 실시예에 따르면, 위상 감지부(10)는 제1 위상 감지부(5) 및 제2 위상 감지부(6)를 포함할 수 있다. 위상 감지부(10)는 입력 클럭(CKDTC)과 피드백 클럭(CKFB)의 위상 차이를 감지하고 위상 차이에 대응되는 제1 출력 전압(VO1) 제2 출력 전압(VO2)을 출력할 수 있다. 이하에서는, 입력 클럭(CKDTC)과 피드백 클럭(CKFB)의 위상 차이는 설명의 편의상 ‘위상 차이’라고만 언급될 수 있다.
본 개시의 예시적 실시예에 따르면, 제1 위상 감지부(5)는 미세 위상 감지 회로(11) 및 제1 루프 필터(LF1)를 포함할 수 있다. 제2 위상 감지부(6)는 거친 위상 감지 회로(12) 및 제2 루프 필터(LF2)를 포함할 수 있다. 제2 위상 감지부(6)는 제1 위상 감지부(5) 보다 넓은 위상 고정 범위를 가질 수 있다. 이와 상보적으로, 제1 위상 감지부(5)는 제2 위상 감지부(6) 보다 미세한 위상 차이를 감지할 수 있다. 이에 따라, 위상 고정 회로(1)는 넓은 범위에서 위상이 대략적으로 고정되면 스위칭 동작을 수행할 수 있다. 즉, 위상 고정 회로(1)는 스위치(20)가 수신한 제어 신호(예컨대, 도 2의 LCK)에 응답하여, 발진기(VO) 및 제2 위상 감지부(6)를 서로 전기적으로 연결할 수 있다. 이하에서는, 미세 위상 감지 회로(11)는 제1 위상 차이 감지기로 기재될 수 있으며, 거친 위상 감지 회로(12)는 제2 위상 차이 감지기로 기재될 수 있다.
미세 위상 감지 회로(11)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 감지하고, 제1 전압(VC2)을 출력할 수 있다. 예컨대, 미세 위상 감지 회로(11)는 샘플링 위상 감지기로 구현될 수 있다. 미세 위상 감지 회로(11)는 거친 위상 감지 회로(12) 보다 좁은 고정 범위를 가질 수 있다. 반면, 미세 위상 감지 회로(11)는 거친 위상 감지 회로(12)보다 높은 이득을 갖기 때문에 미세한 위상 차이를 감지할 수 있다. 미세 위상 감지 회로(11)가 위상 차이를 감지하는 동작은 도 5에서 자세히 후술하기로 한다.
컨버터(GM)는 미세 위상 감지 회로(11)로부터 출력된 상기 감지 전압을 전류로 변환할 수 있다. 예컨대, 컨버터(GM)는 상기 감지 전압을 수신하고, 소정의 이득 값을 곱하며, 감지 전류를 출력할 수 있다. 제1 루프 필터(LF1)는 상기 감지 전류를 수신하고, 상기 감지 전류에 기반하여 제1 출력 전압(VO1)을 출력할 수 있다.
거친 위상 감지 회로(12)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 감지하고, 제2 감지 신호(예컨대, 도 3의 UP, DN)를 출력할 수 있다. 차지 펌프(CP)는 수신된 제2 감지 신호를 기반으로 출력 전류를 출력할 수 있다. 제2 루프 필터(LF2)는 출력 전류에 기반하여 제2 출력 전압(VO2)을 출력할 수 있다.
차지 펌프(CP)는 제2 감지 신호(예컨대, 도 3의 UP, DN)에 기초한 출력 전류를 출력하고, 제1 전압(VC2)에 기반하여 상기 출력 전류의 전류량을 조절할 수 있다. 거친 위상 감지 회로(12)는 미세 위상 감지 회로(11)의 고정 범위까지 위상 차이를 동기시킬 수 있다. 거친 위상 감지 회로(12)는 미세 위상 감지 회로(11)에서 출력된 제1 전압(VC2)을 모니터링하고, 제1 전압(VC2)이 소정의 전압 레벨 구간에 들어오도록 출력 전류를 증가시키거나 감소시킬 수 있다. 여기서, 제1 전압(VC2)이 소정의 전압 레벨 구간에 들어오는 것은, 위상 차이가 미세 위상 감지 회로(11)의 고정 범위에 진입했음을 의미할 수 있다. 미세 위상 감지 회로(11)의 고정 범위까지 위상 차이가 동기된 경우에 비로소 위상 고정 회로(1)는 스위치(20)의 상태를 변화시킬 수 있다. 즉, 위상 고정 회로(1)는 발진기(VO)와 거친 위상 감지 회로(12)의 전기적 연결을 해제하고, 발진기(VO)와 미세 위상 감지 회로(11)의 전기적 연결을 설립할 수 있다.
발진기(VO)는 제1 출력 전압(VO1) 또는 제2 출력 전압(VO2)에 기반한 주파수를 갖는 출력 클럭(CKVCO)을 출력할 수 있다. 예컨대, 발진기(VO)는 높은 레벨의 전압을 수신하면, 높은 주파수를 갖는 신호를 출력할 수 있다. 다른 말로, 발진기(VO)는 컨버터(GM) 또는 차지 펌프(CP)에서 출력되는 전류량에 기반할 수 있다. 즉, 컨버터(GM) 또는 차지 펌프(CP)에서 출력되는 전류량이 클수록, 높은 주파수를 갖는 신호를 출력할 수 있다. 한편, 발진기(VO)는 전압 제어 발진기로 구현될 수 있다.
분주기(DIV)는 출력 클럭(CKVCO)을 수신하고, 출력 클럭(CKVCO)의 주파수를 정수 또는 분수로 나누며, 피드백 클럭(CKFB)을 출력할 수 있다. 예컨대, 분주기(DIV)는 정수-분주형 분주기 또는 분수-분주형 분주기로 구현될 수 있다.
본 개시의 예시적 실시예에 따르면, 위상 고정 회로(1)는 위상 차이를 효율적으로 동기 및 고정시키기 위해 미세 위상 감지 회로(11)와 거친 위상 감지 회로(12)를 인터랙티브하게 동작시킬 수 있다. 즉, 거친 위상 감지 회로(12)의 소기의 목적인 미세 위상 감지 회로(11)의 고정 범위까지 위상 차이를 동기 및 고정시키기 위해, 미세 위상 감지 회로(11)가 감지한 결과(예컨대, VC2)를 실시간으로 모니터링하고, 모니터링 결과에 따라 차지 펌프(CP)를 제어함으로써 빠르고 정확하게 스위칭할 수 있는 것이다.
도 2는 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다. 도 1에서 전술한 내용과 중복되는 사항은 생략될 수 있다.
본 개시의 예시적 실시예에 따르면, 위상 고정 회로(2)는 출력 클럭을 생성하는 발진기(VO), 입력 클럭(CKDTC) 및 출력 클럭(CKVCO)에 기반한 피드백 클럭(CKFB)의 위상 차이를 감지하는 제1 위상 감지부(5)를 포함할 수 있다. 또한, 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 감지하고, 제1 위상 감지부(5) 보다 위상 고정 범위가 넓은 제2 위상 감지부(6)를 포함할 수 있다. 한편, 제1 위상 감지부(5)의 감지 결과를 기반으로, 제2 위상 감지부(6)에 포함된 차지 펌프(CP)의 출력 전류(예컨대, 도 8의 IO)를 제어하는 차지 펌프 제어기(50)를 포함할 수 있다. 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이가 미세 위상 감지 회로(11)의 위상 고정 범위에 속하면(예컨대, 위상 고정 확인 신호(LCK)가 로직 하이 상태를 기설정된 시간동안 유지함), 발진기(VO) 및 제1 위상 감지부(5)가 연결되도록 스위치(20)가 동작할 수 있다. 예컨대, 미세 위상 감지 회로(11)의 위상 고정 범위는 도 5의 시점(TL) 내지 시점(TH)에 기반한 위상 범위이거나, 시점(T12)에 기반한 위상일 수 있다.
위상 고정 회로(2)는 미세 위상 감지 회로(11), 거친 위상 감지 회로(12), 스위치(20), 발진기(VO), 분주기(DIV), DTC(Digital-Time Converter)(31), 위상 고정 감지 회로(40) 및 차지 펌프 제어기(50)를 포함할 수 있다.
위상 고정 감지 회로(40)는 위상 차이를 지시하는 제1 전압(VC2)을 수신하고, 제1 전압(VC2)의 레벨이 기설정된 전압 레벨 구간에 포함되는지 여부를 지시하는 제1 감지 신호(DS)를 출력할 수 있다. 예컨대, 기설정된 전압 레벨 구간은, 상한 전압(VH)의 레벨보다 낮고, 하한 전압(VL)의 레벨보다 높은 구간을 의미할 수 있다. 일 예로, 상한 전압(VH)및 하한 전압(VL)은 위상 고정 회로(2)의 내부 또는 외부에 포함된 전압 생성기로부터 수신할 수 있다. 다른 예로, 상한 전압(VH)의 레벨 및 하한 전압(VL)의 레벨에 관한 정보는 메모리에 저장되어 있을 수 있다.
제1 감지 신호(DS)는 상한 감지 신호(예컨대, 도 3의 DS_L) 및 하한 감지 신호(예컨대, 도 3의 DS_H)를 포함할 수 있다. 일 예로, 상한 감지 신호는, 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 낮음을 지시할 수 있다. 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 낮으면, 상한 감지 신호는 로직 하이(또는 활성화 상태)를 지시할 수 있다. 반대로, 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 높으면, 상한 감지 신호는 로직 로우(또는 비활성화 상태)를 지시할 수 있다. 다른 예로, 하한 감지 신호는, 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 높음을 지시할 수 있다. 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 높으면, 하한 감지 신호는 로직 하이를 지시할 수 있다. 반대로 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 낮으면, 하한 감지 신호는 로직 로우를 지시할 수 있다.
본 개시의 예시적인 실시예에 따르면, 제1 전압(VC2)의 레벨은 입력 클럭(CKDTC)과 피드백 클럭(CKFB)의 위상 차이를 의미할 수 있다. 예컨대, 위상 차이가 작으면 제1 전압(VC2)의 레벨이 낮고, 위상 차이가 크면 제1 전압(VC2)의 레벨이 높을 수 있다. 일 예로, 피드백 클럭(CKFB)의 위상이 입력 클럭(CKDTC)의 위상보다 제1 값만큼 느릴수도 있고, 다른 예로, 피드백 클럭(CKFB)의 위상은 입력 클럭(CKDTC)의 위상보다 제2 값만큼 느릴 수 있으며, 제1 값은 제2 값보다 클 수 있다. 이 경우, 위상 차이가 제1 값일 때의 제1 전압(VC2)의 레벨은, 위상 차이가 제2 값일 때의 제1 전압(VC2)의 레벨보다 높을 수 있다. 위상 고정 감지 회로(40)는 제1 전압(VC2)의 레벨이 하한 전압(VL)보다 크고 상한 전압(VH)보다 작은 경우, 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이가 미세 위상 감지 회로(11)의 고정 범위에 포함되는 것으로 식별할 수 있다. 하한 전압(VL)은 미세 위상 감지 회로(11)가 위상 고정 동작을 수행할 수 있는 고정 범위의 최소 위상 값에 대응될 수 있다. 반대로, 상한 전압(VH)은 미세 위상 감지 회로(11)가 위상 고정 동작을 수행할 수 있는 고정 범위의 최대 위상 값에 대응될 수 있다.
위상 고정 감지 회로(40)는 위상 고정 확인 신호(LCK)를 출력할 수 있다. 위상고정 확인 신호(LCK)는 제1 전압(VC2)을 수신하고, 제1 전압(VC2)이 기설정된 전압 레벨 구간에 일정 시간동안 진입하였음을 의미할 수 있다. 예컨대, 위상 고정 회로(2)는 카운터를 더 포함할 수도 있다. 카운터는, 제1 전압(VC2)이 기설정된 전압 레벨 구간에 진입한 시점부터 카운팅을 시작할 수 있다. 위상 고정 회로(2)는 기설정된 시간동안 카운팅이 진행되면, 위상 고정 확인 신호(LCK)를 스위치(20)로 출력할 수 있다. 스위치(20)는 위상 고정 확인 신호(LCK)를 수신한 것에 응답하여, 스위칭 동작을 수행할 수 있다.
차지 펌프 제어기(50)는 차지 펌프(CP)가 출력하는 전류의 전류량을 조절할 수 있다. 예컨대, 차지 펌프 제어기(50)는 제1 감지 신호(DS)에 기초하여 차지 펌프(CP)를 제어하는 차지 펌프 제어 신호(CC)를 출력할 수 있다.
본 개시의 예시적 실시예에 따르면, 차지 펌프 제어기(50)는 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 높음을 지시하는 감지 신호(DS)를 수신할 수 있다. 즉, 입력 클럭(CKDTC)과 피드백 클럭(CKFB)의 위상 차이가 미세 위상 감지 회로(11)가 고정 동작을 수행할 수 없을 정도로 클 수 있다. 이 경우, 차지 펌프 제어기(50)는 차지 펌프(CP)의 출력 전류량을 감소시킬 수 있다. 즉, 차지 펌프 제어기(50)는 차지 펌프(CP)가 출력하는 전류량을 감소를 명령하는 차지 펌프 제어 신호(CC)를 출력할 수 있다. 실시예에 있어서, 차지 펌프 회로(예컨대, 도 9의 CPC)가 루프 필터(예컨대, 도 9의 LF2)에 전류를 밀어내는(push) 방향으로 전류를 출력할 수 있다. 차지 펌프 제어기(50)는 차지 펌프(CP)에 포함된 오프셋 회로(예컨대, 도 9의 CPO)는, 상기 루프 필터로부터 전류를 당기는(pull) 방향으로 전류를 출력할 수 있다. 결과적으로, 차지 펌프 제어기(50)는 차지 펌프(CP)가 출력하는 총 전류량을 감소시킬 수 있다. 다른 예로, 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 낮음을 지시하는 감지 신호(DS)를 수신할 수 있다. 이 경우에는, 차지 펌프 제어기(50)는 차지 펌프(CP)의 출력 전류량을 증가시킬 수 있다. 앞서 설명한 예와 반대되는 동작이므로 자세한 설명은 생략하기로 한다.
본 개시의 예시적 실시예에 따르면, 차지 펌프 제어기(50)는 피드백 클럭(CKFB)의 위상이 타겟 위상보다 느리면 차지 펌프(CP)가 제2 루프 필터(LF2)로 출력하는 오프셋 전류의 양을 증가시키고, 피드백 클럭(CKFB)의 위상이 타겟 위상보다 빠르면 차지 펌프(CP)가 제2 루프 필터(LF2)로부터 입력받는 오프셋 전류의 양을 증가시키도록 차지 펌프 제어 신호(CC_O, CC_P)를 출력할 수 있다. 예컨대, 타겟 위상은, 도 5의 시점(T12)에 기반한 위상이거나, 시점(TL) 내지 시점(TH)에 기반한 위상 범위일 수 있다.
스위치(20)는 아날로그 또는 디지털 스위치로 구현될 수 있다. 일 예로, 스위치(20)는 하나의 트랜지스터 또는 복수의 트랜지스터의 결합으로 구현될 수 있다. 다른 예로, 스위치(20)는 멀티플렉서로 구현될 수 있다. 이 경우, 멀티플렉서의 제어 단자(control terminal)(선택 단자 또는 인에이블 단자로 통칭될 수도 있음)로 위상 고정 확인 신호(LCK)가 입력될 수 있다. 예시적인 실시예에 있어서, 스위치(20)는 위상 고정 확인 신호(LCK)가 로직 하이로 천이됨에 응답하여, 거친 위상 감지 회로(12)와 발진기(VO)에 형성된 채널을 해제하고, 미세 위상 감지 회로(11)와 발진기(VO) 사이에 채널을 형성하도록 구현될 수 있다.
DTC(31)는 기준 클럭(CKREF)을 수신하고, 기준 클럭(CKREF)을 일정 시간만큼 지연시킨 입력 클럭(CKDTC)을 출력할 수 있다. DTC(31)는 다양한 방식으로 기준 클럭(CKREF)을 지연시킬 수 있으며, 예컨대, DTC(31)의 외부 로직으로부터 수신한 제어 코드의 명령에 기초하여 기준 클럭(CKREF)을 지연시킬 수 있다. 자세한 설명은 도 3에서 후술하기로 한다.
도 3은 본 개시의 예시적 실시예에 따른 위상 고정 회로를 설명하기 위한 블록도이다.
도 3을 참고하면, 위상 고정 회로(3)는 미세 위상 감지 회로(11), 컨버터(GM), 제1 루프 필터(LF1), 거친 위상 감지 회로(12), 제2 루프 필터(LF21), 스위치(20), 발진기(VO), DTC(31), 위상 고정 감지 회로(40), 차지 펌프 제어기(50), 분주기(DIV), 변조기(MDLT) 및 조정 회로(CLB)를 포함할 수 있다.
DTC(31)는 입력 코드(CSD)에 대응되는 지연량(delay)(시간 지연 또는 위상 지연)만큼 기준 클럭(CKREF)을 지연시킬 수 있고, 입력 클럭(CKDTC)을 출력할 수 있다. DTC(31)는 다양한 방식으로 지연량을 생성할 수 있다. 예를 들어서, DTC(31)는 복수의 지연 셀들 중 입력 코드(CSD)에 대응하는 개수의 지연 셀들을 선택하는 방식으로 지연 시간을 생성할 수 있다. DTC(31)는 또한, 입력 코드(CSD)에 대응하는 전류를 기초로, 수동 소자를 차지 및 프리차지 하는 방식으로 지연량을 생성할 수 있다. 그러나, 이에 제한되는 것은 아니며 DTC(31)는 다양한 방식으로 동작할 수 있다.
변조기(MDLT)는 주파수 제어 명령(FCW)을 수신하고, 주파수 제어 명령(FCW)에 따라서, 분주기(DIV)에 대한 제어 신호(MCS)를 생성할 수 있다. 변조기(MDLT)는 다양한 방식으로 구현될 수 있으며, 예컨대, 델타-시그마 변조기로 구현될 수 있다.
변조기(MDLT)는 분주기(DIV)에 정수 분주비를 제공할 수 있다. 예컨대, 분주기(DIV)가 K-1, K, K+1 (K는 정수) 중 하나의 분주비로 출력 클럭(CKVCO)을 분주할 수 있도록 설정된 경우, 변조기(MDLT)는 평균 분주비가 원하는 값을 가질 수 있도록 매 루프마다 정수 분주비 K-1, K, K+1 중 하나를 선택하고, 선택된 정수 분주비(또는 선택된 정수 분주비를 나타내는 계수)를 분주기(DIV)에 제어 신호(MCS)로서 제공할 수 있다.
예컨대, 분주기(DIV)가, K, K+1 중 하나의 분주비로 출력 클럭(CKVCO)를 분주할 수 있도록 설정되었으며, 기본 분주비인 K는 2이고, 평균 분주 비가 2.25인 경우를 가정하면, 변조기(MDLT)는 소수 부분인 0.25를 주파수 제어 명령(FCW)으로서 수신할 수 있다. 변조기(MDLT)는 설정된 정수 분주비인 2와, 3을 기초로 평균 분주비가 2.25가 되기 위해서, 평균적으로 2로 세 번 분주하고, 3으로 한 번 분주할 수 있다. 따라서, 변조기(MDLT)는 기본 분주비에 대하여 더해지는 값을 나타내는 ‘0’, ‘0’, ‘0’, ‘1’과 같은 제어 신호(MCS)를 분주기(DIV)에 출력할 수 있다. 이 때, ‘0’, ‘0’, ‘0’, ‘1’ 중 하나의 제어 신호는 랜덤하게 선택될 수 있다. 분주기(DIV)는 수신되는 제어 신호(MCS)에 기초하여 분주비를 가변시킬 수 있다.
한편, 전술한 바와 같이, 정수 분주비가 변경됨에 따라서 양자화 에러(QE)가 발생할 수 있다. 양자화 노이즈는 위상 고정 회로(3)에서, 실시간 분주비인, 정수 분주비와 평균 분주비인 분수 분주비와의 차이에 의하여 발생하게 된다. 따라서, 변조기(MDLT)는 양자화 에러(QE)를 조정 회로(CLB)에 제공하고, 조정 회로(CLB)는 DTC(31)의 지연량이 양자화 에러(QE)에 대응하도록 입력 코드(CSD)를 조정할 수 있다.
조절 회로(CLB)는 제1 전압(V2) 및 양자화 에러(QE)를 기반으로 입력 코드(CSD)를 출력할 수 있다. DTC(31)의 지연량은 타겟 주파수를 갖는 출력 클럭 신호(CKVCO)의 한 주기와 양자화 에러(QE)를 곱한 값일 수 있다. 상기 지연량은 아래와 같은 수학식 1로 나타낼 수 있다.
Figure pat00001
여기서, DDTC 는 DTC(31)의 지연량을 나타내고, TOUT 은 타겟 주파수를 갖는 출력 클럭 신호(CKVCO)의 한 주기를 나타내고, KD는 DTC(31)의 단위 해상도(하나의 디지털 코드 당 지연 시킬 수 있는 시간)를 나타내며, GDTC 는 DTC(31)의 이득 값을 나타낸다.
조절 회로(CLB)는 제1 전압(V2)과 양자화 에러(QE)에 기반하여 DTC(31)의 이득 값을 산출할 수 있다. 예컨대, 조절 회로(CLB)는 제1 전압(V2)의 부호와 양자화 에러(QE)의 부호의 상관값을 출력하며, 상기 상관 값을 누적하고, DTC(31)의 이득 값을 산출할 수 있다. 결과적으로, 조절 회로(CLB)는 제1 전압(V2) 및 양자화 에러(QE)를 이용하여, DTC(31)의 지연량을 지시하는 입력 코드(CSD)를 출력할 수 있다.
미세 위상 감지 회로(11)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 감지하고, 제1 전압(VC2)을 컨버터(GM), 위상 고정 감지 회로(40) 및 조정 회로(CLB) 중 적어도 하나로 출력할 수 있다. 이하에서, 도 4 및 도 5를 참조하여 미세 위상 감지 회로(11)의 동작을 후술한다.
도 4는 본 개시의 예시적 실시예에 따른 미세 위상 감지 회로를 설명하기 위한 블록도이고, 도 5는 기준 클럭, 입력 클럭, 슬로프 전압 및 피드백 클럭을 설명하기 위한 파형도이다. 도 5의 가로축은 시간을 나타내며, 세로축은 전압 레벨을 나타낸다.
도 4를 참조하면, 미세 위상 감지 회로(11)는 슬로프 생성기(SG), 복수의 스위치들(SC1, SC2), 복수의 커패시터들(C1, C2), 인버터(IV) 및 딜레이 유닛(DL)을 포함할 수 있다. 미세 위상 감지 회로(11)는 입력 클럭(CKDTC)을 수신하고 입력 클럭(CKDTC)을 시간에 따라 적분하며 슬로프 전압(VSG)을 출력할 수 있다.
도 4 및 도 5를 참조하면, 슬로프 생성기(SG)는 입력 클럭(CKDTC)의 라이징 엣지가 발생하는 제1 시점(T11)으로부터 입력 클럭(CKDTC)을 시간에 따라 적분하여 슬로프 전압(VSG)을 생성할 수 있다. 슬로프 전압(VSG)은 소정의 기울기를 가질 수 있으며, 예컨대, 슬로프 생성기(SG)의 이득 값에 따라 상기 기울기가 결정될 수 있다. 또한, 슬로프 전압(VSG)은 접지 전압 레벨(Vss)을 최저 레벨로 가지며 구동 전압 레벨(Vdd)을 최고 레벨로 가질 수 있다. 예컨대, 슬로프 생성기(SG)의 이득 값이 크다면, 슬로프 전압(VSG)의 기울기는 커질 수 있으며, 슬로프 전압(VSG)의 레벨은 더 빠른 시간에 구동 전압 레벨(Vdd)에 도달할 수 있을 것이다. 한편, 구동 전압 레벨(Vdd)은 슬로프 생성기(SG)에 인가되는 구동 전압에 기초하여 결정될 수 있으며, 위상 고정 회로(3)의 내부 또는 외부에 인가되는 구동 전압에 기초하여 결정될 수도 있다. 접지 전압 레벨(Vss)은 슬로프 생성기(SG)의 접지 단자의 전압 레벨일 수 있으며, 위상 고정 회로(3)의 내부 구성 중 적어도 하나와 연결된 접지 단자의 전압 레벨일 수 있다.
미세 위상 감지 회로(11)는 피드백 클럭(CKFB)의 라이징 엣지의 타이밍에 기반하여 제1 전압(VC2)을 샘플링할 수 있다. 다른 말로, 피드백 클럭(CKFB)의 라이징 엣지의 타이밍은 슬로프 전압(VSG)의 특정 전압 레벨을 샘플링하는 타이밍이 될 수 있다. 미세 위상 감지 회로(11)는 제1 스위치(SC1) 및 제2 스위치(SC2)를 이용하여 다음과 같이 샘플링 동작을 수행할 수 있다. 미세 위상 감지 회로(11)는 슬로프 전압(VSG)을 제1 커패시터(C1)에 충전하도록 제1 스위치(SC1)를 턴온할 수 있다. 이 때, 인버터(IV)는 피드백 클럭(CKFB)의 로직 로우에 응답하여, 로직 하이의 제어 신호를 제1 스위치(SC1)로 출력할 수 있다. 제1 스위치(SC1)는 로직 하이의 제어 신호를 수신함에 응답하여 턴온될 수 있다. 예컨대, 제1 스위치(SC1)는 제1 시점(T11) 또는 그 이전 시점에 로직 하이의 제어 신호를 수신할 수 있다.
제1 커패시터(C1)에 인가된 전압(VC1)의 레벨은 제1 시점(T11) 또는 그 이전 시점으로부터 소정의 기울기를 가지며 상승할 수 있다. 전압(VC1)의 레벨이 상승하는 도중, 미세 위상 감지 회로(11)는 라이징 엣지를 갖는 피드백 클럭(CKFB)을 수신할 수 있다. 피드백 클럭(CKFB)의 라이징 엣지에 기반하여, 제1 스위치(SC1)는 턴오프될 수 있다. 제1 스위치(SC1)로 인가된 제어 신호는, 라이징 엣지를 인버팅 시킨 폴링 엣지(즉, 로직 로우의 신호)이기 때문이다. 또한, 딜레이 유닛(DL)은 피드백 클럭(CKFB)의 라이징 엣지를 소정의 시간(τ) 만큼 딜레이시킬 수 있다. 예컨대, 상기 소정의 시간(τ)는 슬로프 생성기(SG)가 소정의 기울기를 갖는 전압을 생성하기 위해 지연되는 시간, 및 인버터(IV)의 소정의 지연 시간에 기초하여 결정될 수 있다. 제1 스위치(SC1)가 턴오프된 이후에 제2 스위치(SC2)는 피드백 클럭(CKFB)의 라이징 엣지(즉, 로직 하이의 신호)에 기초하여 턴온될 수 있다. 제1 커패시터(C1)에 충전된 전하량이 제2 커패시터(C2)로 분배될 수 있으며, 제1 전압(VC2)을 생성할 수 있다. 제2 스위치(SC2)가 제3 시점(T13)에 턴온 됨에 따라 제1 전압(VC2)은 특정 레벨을 가질 수 있으며, 상기 특정 레벨(즉, 제1 전압(VC2)의 레벨)은 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이(예컨대, T13 - T12)를 반영할 수 있다. 제2 시점(T12)은 위상 고정 회로(3)가 타겟으로 하는 고정 시점(locking point)이기 때문이다.
도 5를 참조하면, 피드백 클럭(CKFB)의 라이징 엣지가 타겟 시점보다 늦게 발생되는 경우, 위상 고정 회로(3)는 피드백 클럭(CKFB)의 위상을 증가시킬 수 있다. 다시 말해, 위상 고정 회로(3)는 현재 인가된 피드백 클럭(CKFB)의 라이징 엣지가 제3 시점(T13)에서 발생됨에 따라, 타겟 시점인 제2 시점(T12)으로 피드백 클럭(CKFB)의 위상을 증가시킬 필요가 있다. 또는, 위상 고정 회로(3)는 기설정된 전압 레벨 구간으로 제1 전압(VC2)의 레벨이 진입시키도록 피드백 클럭(CKFB)의 위상을 증가시킬 필요가 있다. 즉, 위상 고정 회로(3)는 라이징 엣지가 발생하는 제3 시점(T13)이 상한 전압(VH)의 레벨에 대응되는 시점보다 작고 하한 전압(VL)의 레벨에 대응되는 시점보다 크도록 피드백 클럭(CKFB)의 위상을 증가시킬 수 있다.
다시 도 3을 참조하면, 위상 고정 회로(3)는 제1 전압(VC2)이 기설정된 전압 레벨 구간에 진입시키기 위해, 피드백 클럭(CKFB)의 위상을 증가시키거나 감소시킬 수 있다. 예컨대, 위상 고정 감지 회로(40) 및 차지 펌프 제어기(50)는 거친 위상 감지 회로(12)의 차지 펌프(CP)에 오프셋을 생성하고, 발진기(VO)의 주파수를 증가시킬 수 있다.
위상 고정 감지 회로(40)는 제1 비교기(CMP1), 제2 비교기(CMP2) 및 AND 게이트(AG)를 포함할 수 있다. 위상 고정 감지 회로(40)는 상한 전압(VH), 하한 전압(VL) 및 제1 전압(VC2)을 수신하고, 수신된 전압들의 레벨을 서로 비교하며, 위상 고정 확인 신호(LCK), 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)를 출력할 수 있다.
위상 고정 감지 회로(40)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 지시하는 제1 전압(VC2)을 수신할 수 있다. 제1 비교기(CMP)는 제1 전압(VC2) 및 상한 전압(VH)의 레벨을 비교할 수 있다. 예컨대, 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 낮으면, 제1 비교기(CMP)는 로직 하이의 상한 감지 신호(DS_H)를 출력할 수 있다.
반대로, 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 높으면, 제1 비교기(CMP)는 로직 로우의 상한 감지 신호(DS_H)를 출력할 수 있다. 즉, 상한 감지 신호(DS_H)는 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨에 도달하면, 라이징 엣지 또는 폴링 엣지를 가질 수 있다.
제2 비교기(CMP)는 제1 전압(VC2) 및 하한 전압(VL)의 레벨을 비교할 수 있다. 예컨대, 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 높으면, 제1 비교기(CMP)는 로직 하이의 하한 감지 신호(DS_L)를 출력할 수 있다.
반대로, 제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 높으면, 제1 비교기(CMP)는 로직 로우의 하한 감지 신호(DS_L)를 출력할 수 있다. 즉, 하한 감지 신호(DS_L)는 제1 전압(VC2)의 레벨이 하한 전압(VH)의 레벨에 도달하면, 라이징 엣지 또는 폴링 엣지를 가질 수 있다.
위상 고정 감지 회로(40)는 제1 전압(VC2)이 기설정된 전압 레벨 구간에 진입한 경우, 로직 하이의 위상 고정 확인 신호(LCK)를 출력할 수 있다. 예컨대, AND 게이트(AG)는 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)를 수신하고, AND 연산을 수행하며, 위상 고정 확인 신호(LCK)를 출력할 수 있다. 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)가 모두 로직 하이인 경우, AND 게이트(AG)는 로직 하이의 위상 고정 확인 신호(LCK)를 출력할 수 있다. 스위치(20)는 위상 고정 확인 신호(LCK)가 로직 하이로 천이됨에 응답하여 스위칭될 수 있고, 위상 고정 회로(3)는 미세 위상 감지 회로(11)와 발진기(VO)는 서로 전기적인 연결을 설립할 수 있다.
위상 고정 감지 회로(40)는 차지 펌프 제어기(50)를 제어하기 위해 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)를 출력할 수 있다. 일 예로, 차지 펌프 제어기(50)는 상한 감지 신호(DS_H)가 로직 하이로 천이됨에 응답하여, 차지 펌프(CP)의 출력 전류량을 감소시킬 수 있다. 차지 펌프(CP)의 출력 전류량이 감소하면, 제2 루프 필터(LF2)로부터 출력되는 제1 출력 전압(VO1)의 레벨이 낮아질 수 있다. 제1 출력 전압(VO1)의 레벨이 낮아짐에 응답하여, 발진기(VO)는 출력 클럭(CKVCO)의 주파수를 감소시킬 수 있다. 다른 예로, 차지 펌프 제어기(50)는 하한 감지 신호(DS_L)가 로직 하이로 천이됨에 응답하여, 차지 펌프(CP)의 출력 전류량을 증가시킬 수 있다. 차지 펌프(CP)의 출력 전류량이 증가하면, 제2 루프 필터(LF2)로부터 출력되는 제1 출력 전압(VO1)의 레벨이 높아질 수 있다. 제1 출력 전압(VO1)의 레벨이 높아짐에 응답하여, 발진기(VO)는 출력 클럭(CKVCO)의 주파수를 증가시킬 수 있다. 차지 펌프 제어기(50)와 관련하여 도 6에서 자세히 후술하기로 한다.
제2 위상 감지부(6)는 거친 위상 감지 회로(12) 및 차지 펌프(CP)를 포함할 수 있다. 차지 펌프(CP)는 도 8 및 도 9에서 후술하는 바와 같이, 차지 펌프 회로(도 8 및 도 9의 CP1) 및 오프셋 회로(도 8 및 도 9의 CP2)를 포함할 수 있다.
제2 위상 차이 감지기(PD2)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 지시하는 제2 감지 신호(UP, DN)를 출력할 수 있다. 제2 감지 신호는 업 감지 신호(UP)와 다운 감지 신호(DN)를 포함할 수 있다. 예컨대, 상기 위상 차이가, 제2 위상 차이 감지기(PD2)의 타겟 값보다 빠르면 로직 하이의 다운 감지 신호(DN)를 출력하고, 제2 위상 차이 감지기(PD2)의 타겟 값보다 느리면 로직 하이의 업 감지 신호(UP)를 출력할 수 있다. 차지 펌프(CP)는 제2 감지 신호(UP, DN)에 기초하여 제2 루프 필터(LF2)로 전류를 출력할 수 있다. 예컨대, 차지 펌프(CP)는 업 감지 신호(UP)를 수신하면 전류의 출력량을 증가시킬 수 있다. 또한, 차지 펌프(CP)는 오프셋 제어 신호(CC_O) 및 위상 제어 신호(CC_P)에 기초하여 출력 전류량을 조정할 수 있다. 예컨대, 오프셋 제어 신호(CC_O)는 차지 펌프(CP)의 출력 전류의 조절량을 지시하며, 위상 제어 신호(CC_P)는, 차지 펌프(CP)의 출력 전류의 증가 또는 감소를 지시할 수 있다.
제2 루프 필터(LF2)는 차지 펌프(CP)로부터 출력된 전류를 수신하고, 제2 출력 전압(VO2)을 출력할 수 있다. 예컨대, 제2 루프 필터(LF2)는 수신한 전류 값을 전압으로 변환시킬 수 있는 다양한 형태의 필터로 구현될 수 있으며, 도시된 RC 필터는 일 예에 불과하다.
제2 출력 전압(VO2)에 기초하여, 발진기(VO)는 발진 주파수를 증가, 감소 또는 유지할 수 있다. 예컨대, 발진기(VO)는 전압 제어 발진기가 될 수 있다. 한편, 위상 고정 확인 신호(LCK)가 로직 하이를 지시하는 시간이 기설정된 시간을 초과하면, 발진기(VO)는 제1 출력 전압(VO1)에 기초하여 발진 주파수를 조절할 수 있다.
본 개시의 예시적 실시예에 따르면, 위상 고정 회로(3)에 추가적인 슬로프 제너레이터(SG)를 구비하지 않음으로서 집적도를 향상시킬 수 있다. 비교예에 따르면, 거친 위상 감지 회로(12)와 DTC(31) 사이에 슬로프 제너레이터(SG)의 레플리카 회로가 구비될 수 있다. 슬로프 제너레이터(SG)를 포함하는 미세 위상 감지 회로(11)에 입력되는 입력 클럭(CKDTC)과, 거친 위상 감지 회로(12)에 입력되는 입력 클럭(CKDTC)을 동일한 조건하에서 수신하기 위함이다. 그러나, 본 개시의 예시적인 실시예에 따르면, 미세 위상 감지 회로(11)가 생성한 제1 전압(VC2)에 기초하여 차지 펌프(CP)를 제어할 수 있기 때문에, 슬로프 제너레이터(SG)의 레플리카 회로를 구비하지 않더라도, 위상 고정 동작을 수행할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 차지 펌프 제어기를 설명하기 위한 블록도이다.
차지 펌프 제어기(50)는 제1 곱셈기(51), 제2 곱셈기(52), 합산기(53) 및 적분기(54)를 포함할 수 있다. 차지 펌프 제어기(50)는 상한 감지 신호(DS_H)를 수신하고, 상한 감지 신호(DS_H)에 마이너스 증분 값(-△)을 곱한 제1 값을 제1 곱셈기(51)에 의해 생성할 수 있다. 또한, 제2 곱셈기(52)는 하한 감지 신호(DS_L)를 수신하고, 하한 감지 신호(DS_L)에 플러스 증분 값(+△)을 곱한 제2 값을 제2 곱셈기(52)에 의해 생성할 수 있다. 차지 펌프 제어기(50)는 상기 제1 값 및 상기 제2 값을 합산기(53)에 의해 합산하고, 합산된 결과를 적분기(54)에 의해 적분할 수 있다. 적분기(54)는 차지 펌프 제어 신호(도 1의 CC)를 출력할 수 있으며, 차지 펌프 제어 신호는 오프셋 제어 신호(CC_O) 및 위상 제어 신호(CC_P)를 포함할 수 있다. 오프셋 제어 신호(CC_O)는 후술할 오프셋 회로(도 8의 CPO)가 출력하는 전류량을 지시하며, 위상 제어 신호(CC_P)는 차지 펌프(도 1의 CP)의 출력 전류의 증가 또는 감소를 지시할 수 있다. 오프셋 제어 신호(CC_O) 및 위상 제어 신호(CC_P)와 관련하여 도 7에서 후술하기로 한다.
도 7은 본 개시의 예시적 실시예에 따른 다양한 전압들 및 신호들에 관한 파형도이다. 이하에서는, 도 3의 참조부호와 함께 설명된다. 도 7을 참고하면, 가로축은 시간을 의미하고, 세로축은 각각의 전압의 전압 레벨을 의미한다. 한편, 오프셋 제어 신호(CC_O)의 세로축은 오프셋 전류원들(도 8 및 도 9의 IF1, IF2)의 출력 전류량의 절대 값을 의미한다. 일 예로, 원점(0)으로부터 y1 까지의 값은 제1 오프셋 전류원(도 8 및 도 9의 IF1)의 출력 전류량의 절대 값을 의미한다. 다른 예로, 원점(0)으로부터 y2 까지의 값은 제2 오프셋 전류원(도 8 및 도 9의 IF2)의 출력 전류량의 절대 값을 의미한다.
본 개시의 예시적 실시예에 따르면, 상한 감지 신호(DS_H)가 로직 하이를 지시하고, 하한 감지 신호(DS_L)가 로직 로우를 지시하면, 오프셋 제어 신호(CC_O)는 소정의 기울기를 가지며 감소할 수 있다. 반대로, 하한 감지 신호(DS_L)가 로직 하이를 지시하고, 상한 감지 신호(DS_H)가 로직 로우를 지시하면, 오프셋 제어 신호(CC_O)는 소정의 기울기를 가지며 증가할 수 있다. 이 때, 기울기는 증분 값(도 6의 △)에 대응될 수 있다.
본 개시의 예시적 실시예에 따르면, 미세 위상 감지 회로(11)는 위상 차이를 지시하는 제1 전압(VC2)을 출력할 수 있다. 제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 낮고, 하한 전압(VL)의 레벨보다 높은 경우, 위상 차이가 미세 위상 감지 회로(11)의 고정 범위에 진입하였음을 나타낼 수 있다.
제1 전압(VC2)은 최초에 소정의 레벨을 가질 수 있다. 예컨대, 상기 소정의 레벨은 상한 전압(VH)의 레벨보다 낮을 수 있다. 일 예로, 상기 소정의 레벨은 접지 전압 레벨일 수 있고, 다른 예로, 방전된 제2 커패시터(C2)의 전하량에 대응되는 레벨일 수 도 있다. 이 경우, 상한 감지 신호(DS_H)는 로직 하이를 지시할 수 있다. 로직 하이의 상한 감지 신호(DS_H)에 응답하여, 오프셋 제어 신호(CC_O)의 레벨은 감소할 수 있다.
제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨에 도달한 경우, 하한 감지 신호(DS_L)는 시점(T21)에서 로직 하이로 천이할 수 있다. 로직 하이로 천이된 하한 감지 신호(DS_L)에 응답하여, 오프셋 제어 신호(CC_O)의 레벨은 감소 또는 증가하지 않고 유지될 수 있다. 한편, 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)가 모두 로직 하이에 있기 때문에, 위상 고정 확인 신호(LCK)는 로직 하이로 천이할 수 있다.
제1 전압(VC2)의 레벨이 상한 전압(VH)의 레벨보다 높아지면, 상한 감지 신호(DS_H)는 시점(T22)에서 로직 로우로 천이할 수 있다. 로직 로우로 천이된 상한 감지 신호(DS_H)의 응답하여, 오프셋 제어 신호(CC_O)의 레벨은 증가할 수 있으며, 위상 고정 확인 신호(LCK)는 로직 로우로 천이할 수 있다. 예컨대, 시점(T21) 및 시점(T22)의 차이에 해당하는 시간은, 스위치(20)가 스위칭하기 위하여 기설정된 시간(TON)보다 짧기 때문에, 스위치(20)는 스위칭하지 않을 수 있다.
오프셋 제어 신호(CC_O)가 원점(0)에 도달하는 경우, 위상 제어 신호(CC_P)는 시점(T23)에서 로직 로우로 천이할 수 있다. 즉, 위상 제어 신호(CC_P)는 오프셋 제어 신호(CC_O)가 음의 값을 가지면 로직 하이를 지시할 수 있으며, 오프셋 제어 신호(CC_O)가 양의 값을 가지면 로직 로우를 지시할 수 있다.
오프셋 제어 신호(CC_O)가 음의 값을 갖는 경우, 위상 제어 신호(CC_P)는 로직 하이를 지시할 수 있다. 로직 하이의 위상 제어 신호(CC_P)에 응답하여 차지 펌프(CP)에서 출력되는 전류량은 감소할 수 있다. 전류량의 감소분은, 오프셋 제어 신호(CC_O)의 음의 값에 대응될 수 있다. 반대로, 오프셋 제어 신호(CC_O)가 양의 값을 갖는 경우, 위상 제어 신호(CC_P)는 로직 로우를 지시할 수 있다. 로직 로우의 위상 제어 신호(CC_P)에 응답하여 차지 펌프(CP)에서 출력되는 전류량은 증가할 수 있다. 전류량의 증가분은, 오프셋 제어 신호(CC_O)의 양의 값에 대응될 수 있다.
이후, 시점(T24)에서 상한 감지 신호(DS_H)가 로직 하이로 천이함에 따라, 오프셋 제어 신호(CC_O)는 유지되며, 위상 고정 확인 신호(LCK)는 로직 하이로 천이할 수 있다. 시점(T24) 및 시점(T25)의 차이에 해당하는 시간은, 스위치(20)가 스위칭하기 위하여 설정된 시간(TON)보다 짧기 때문에, 스위치(20)는 스위칭하지 않을 수 있다. 시점(T25)에서 하한 감지 신호(DS_L)가 로직 로우로 천이함에 따라, 오프셋 제어 신호는 감소하며, 위상 고정 확인 신호(LCK)는 로직 로우로 천이할 수 있다.
제1 전압(VC2)의 레벨이 하한 전압(VL)의 레벨보다 높고, 상한 전압(VH)의 레벨보다 낮게 유지되는 시간이 기설정된 시간(TON)보다 클 수 있다. 즉, 충분한 시간 동안, 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이가, 미세 위상 감지 회로(11)의 고정 범위 안에 포함될 수 있다. 이 경우, 기설정된 시간(TON)이 경과하면, 시점(T27)에서, 위상 고정 회로(3)는 스위치(20)를 제어할 수 있다. 스위치(20)가 스위칭함에 따라, 미세 위상 감지 회로(11)와 발진기(VO)의 전기적 연결을 설립할 수 있다.
전술한 예에 따르면, 차지 펌프 제어 신호(CC)는 오프셋 제어 신호(CC_O) 및 위상 제어 신호(CC_P)를 포함하고, 오프셋 제어 신호(CC_O)는 절대 값을 지시하며, 위상 제어 신호(CC_P)는 전류의 방향(즉, 전류의 부호)을 지시하는 로직 신호일 수 있다. 본 개시의 예시적 실시예에 따르면 차지 펌프 제어 신호(도 1의 CC)는 부호를 갖는 디지털 신호로 구현될 수도 있다. 예컨대, 차지 펌프 제어 신호(CC)는 시점(T20) 부터 시점(T23)까지 음의 부호를 갖는 신호일 수 있으며, 시점(T23) 부터는 양의 부호를 갖는 신호일 수 있다.
도 8은 본 개시의 예시적 실시예에 따라, 로직 로우의 위상 제어 신호를 수신한 차지 펌프를 설명하기 위한 회로도이며, 도 9는 본 개시의 예시적 실시예에 따라, 로직 하이의 위상 제어 신호를 수신한 차지 펌프를 설명하기 위한 회로도이다.
도 8 및 도 9를 참조하면, 차지 펌프(CP)는 차지 펌프 회로(CP1) 및 오프셋 회로(CP2)를 포함할 수 있다. 차지 펌프 회로(CP1)는 업 감지 신호(UP), 다운 감지 신호(DN), 업-바 신호(up-bar signal)(UPb) 및 다운-바 신호(down-bar signal)(DNb)을 수신하고, 펌프 전류(IP)를 출력할 수 있다. 펌프 전류(IP)의 전류량은, 제1 펌프 전류원(ICP1) 또는 제2 펌프 전류원(ICP2)의 출력 전류량에 대응될 수 있다. 예컨대, 제1 펌프 전류원(ICP1) 및 제2 펌프 전류원(ICP2)이 출력하는 전류량은 실질적으로 동일할 수 있다. 연산 증폭기(OP)는 제1 입력단(+)이 제1 출력 전압(VO1)의 노드와 연결될 수 있으며, 제2 입력단(-)이 연산 증폭기(OP)의 출력단과 연결될 수 있다. 예컨대, 연산 증폭기(OP)는 버퍼로써 기능할 수 있다. 다르게 말하면, 제1 스위치(TA1) 및 제2 스위치(TA2)가 서로 연결된 노드의 전압과 제3 스위치(TA3) 및 제4 스위치(TA4)가 서로 연결된 노드의 전압은 실질적으로 동일할 수 있다.
오프셋 회로(CP2)는 제1 오프셋 전류부(IF1), 제2 오프셋 전류부(IF2), 제1 오프셋 스위치(TB1) 및 제2 오프셋 스위치(TB2)를 포함할 수 있다. 오프셋 전류부들(IF1, IF2)은 각각 복수의 전류원들을 포함할 수 있다. 오프셋 스위치들(TB1, TB2)은 트랜지스터로 구현될 수 있으며, 예컨대, 제1 오프셋 스위치(TB1)는 PMOS 트랜지스터, 제2 오프셋 스위치(TB2)는 NMOS 트랜지스터로 구현될 수 있다.
오프셋 스위치들(TB1, TB2)은 오프셋 제어 신호(CC_O)에 기초하여, 오프셋 전류부들(IF1, IF2)로부터 출력되는 오프셋 전류들(IOF1, IOF2)의 방향을 결정할 수 있다. 즉, 위상 제어 신호(CC_P)는 오프셋 회로(CP2)의 출력 전류 방향을 결정하는 적어도 하나의 스위치(예컨대, TB1)를 제어할 수 있다.
차지 펌프(CP)의 출력 전류(IO)는 오프셋 회로의 출력에 기초하여 증가 또는 감소할 수 있다.
도 8을 참고하면, 로직 로우의 위상 제어 신호(CC_P)를 수신한 경우, 제1 오프셋 스위치(TB1)는 턴온되고, 제2 오프셋 스위치(TB2)는 턴오프될 수 있다. 예컨대, 제1 오프셋 스위치(TB1)는 PMOS로 구현될 수 있으며, 제2 오프셋 스위치(TB2)는 NMOS로 구현될 수 있으나, 이에 한정되지는 않는다. 오프셋 회로(CP2)는 제2 루프 필터(LF2)로 제1 오프셋 전류(IOF1)를 출력할 수 있다. 출력 전류(IO)의 전류량은 증가하고, 발진기(VO)는 출력 클럭(CKVCO)의 주파수를 높일 수 있다.
도 9를 참고하면, 로직 하이의 위상 제어 신호(CC_P)를 수신한 경우, 제1 오프셋 스위치(TB1)는 턴오프되고, 제2 오프셋 스위치(TB2)는 턴온될 수 있다. 제1 오프셋 전류(IOF1)와 방향이 반대인 제2 오프셋 전류(IOF2)가 출력될 수 있다. 즉, 오프셋 회로(CP2)는 제2 루프 필터(LF2)로부터 방출되는 제2 오프셋 전류(IOF2)를 출력할 수 있다. 출력 전류(IO)의 전류량은 감소하고, 발진기(VO)는 출력 클럭(CKVCO)의 주파수를 낮출 수 있다.
본 개시의 예시적 실시예에 따르면, 오프셋 제어 신호(CC_O)는 오프셋 회로(CP2)가 출력하는 오프셋 전류들(IOF1, IOF2)의 전류량을 지시하며, 위상 제어 신호(CC_P)는 출력 전류(IO)의 증가 또는 감소를 지시할 수 있다. 한편, 제1 오프셋 전류(IOF1) 및 제2 오프셋 전류(IOF)는 서로 반대의 방향으로 차지 펌프(CP) 내에서 흐를 수 있다.
본 개시의 예시적 실시예에 따르면, 오프셋 전류부들(IF1, IF2) 각각이 출력하는 전류량은 펌프 전류원들(ICP1, ICP2) 각각이 출력하는 전류량보다 작을 수 있다. 오프셋 전류부들(IF1, IF2)에 의해 거친 위상 감지 회로(12)에 의한 위상 고정 동작을 안정적으로 유지하기 위함이다. 설명의 편의상, 이하에서는 오프셋 전류부들(IF1, IF2) 중 하나를 오프셋 전류부라고 나타내고, 펌프 전류원들(ICP1, ICP2) 중 하나를 펌프 전류원이라고 나타내며, 오프셋 전류부들(IF1, IF2)이 출력하는 전류량은 실질적으로 동일하고, 펌프 전류원들(ICP1, ICP2)이 출력하는 전류량은 실질적으로 동일하다고 가정한다.
본 개시의 예시적 실시예에 따르면, 오프셋 전류부의 전류량은 펌프 전류원의 전류량보다 작을 수 있다. 예컨대, 미세 위상 감지 회로(11), 위상 고정 감지 회로(40) 및 차지 펌프 제어기(50)를 포함하는 제1 루프에 의한 게인 값은, 제2 위상 감지기(PD2) 및 차지 펌프(CP)를 포함하는 제2 루프에 의한 게인 값보다 작을 수 있다. 오프셋 회로(CP2)에 의한 출력이 과도하게 높으면 거친 위상 감지 회로(12)에 의한 위상 고정 동작이 방해될 수 있기 때문이다. 오프셋 회로(CP2)가 위상 고정 동작을 열화시키지 않고, 출력 클럭(CKVCO)이 안정적으로 고정될 수 있는 동작 조건은 수학식 2로 나타낼 수 있다.
Figure pat00002
수학식 2에서, K는 슬로프 생성기(도 3의 SG)의 게인 값, △는 차지 펌프 제어기(50)에 사용되는 증분 값(도 6 참조), F는 기준 클럭(도 3의 CKREF)의 주파수, IOF는 오프셋 전류부의 전류량 및 IP는 펌프 전류원의 전류량을 나타낸다.
수학식 2를 정리하면, 아래와 같이 수학식 3을 표현할 수 있다.
Figure pat00003
수학식 3을 참고하면, 1/20은 출력 클럭(CKVCO)이 안정적으로 고정되기 위한 임계적인 효과를 갖는 계수로서, 반복적인 실험 데이터에 의해 획득된 값일 수 있다. 계수를 1/20 또는 이와 유사한 값을 가지도록, 오프셋 전류부의 전류량(IOF)을 설정할 수 있다.
일 실시예로, K = 5[GV/s], △ = 1, F = 104[MHz]를 갖는 경우, 오프셋 전류부의 전류량(IOF)는 0.00104 * IP 이하로 갖도록 설정되어야 한다. 즉, IOF ≤ 0.00104 * IP를 만족하도록 오프셋 전류부의 전류량을 제어할 수 있다. 다른 실시예로, K = 5[GV/s], △ = 0.001, F = 104[MHz]를 갖는 경우, 오프셋 전류부의 전류량(IOF)는 1.04 * IP 이하로 갖도록 설정되어야 한다. 즉, IOF ≤ 1.04 * IP를 만족하도록 오프셋 전류부의 전류량을 제어할 수 있다. 또 다른 실시예로, K = 2.5[GV/s], △ = 0.1, F = 104[MHz]를 갖는 경우, 오프셋 전류부의 전류량(IOF)는 0.0208 * IP 이하로 갖도록 설정되어야 한다. 즉, IOF ≤ 0.0208 * IP를 만족하도록 오프셋 전류부의 전류량을 제어할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 오프셋 제어 신호 및 오프셋 전류부를 설명하기 위한 회로도이다.
도 10을 참조하면, 오프셋 전류부(IF)는 복수의 전류원들(SC_1~SC_M) 및 복수의 스위치들(SW_1~SW_M)을 포함할 수 있다. 각각의 전류원(SC)은 그에 대응되는 스위치(SW)와 연결될 수 있다. 스위치(SW)는 오프셋 제어 신호(CC_O)에 기초하여 스위칭 동작을 수행할 수 있다. 즉, 오프셋 제어 신호(CC_O)는 오프셋 전류부(IF)에 포함된, 적어도 하나의 전류원(SC)과 각각 연결되는 적어도 하나의 스위치(SW)를, 제어할 수 있다. 예컨대, 오프셋 제어 신호(CC_O)는 복수의 비트들로 구성된 데이터 신호일 수 있으며, 복수의 스위치들(SW_1~SW_M) 각각의 동작을 지시하는 정보를 포함할 수 있다. 일 예로, 차지 펌프 제어기(50)는 입력 클럭(CKDTC)과 피드백 클럭(CKFB)의 위상 차이 값과 타겟 값의 차이가 클수록, 더 많은 수의 스위치들(SW_1~SW_M)을 턴온시킬 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 위상 고정 회로의 동작 방법을 설명하기 위한 흐름도이다. 도 3의 참조 부호와 함께 설명된다.
도 11을 참조하면, 미세 위상 감지 회로(11)는 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이를 감지할 수 있다(S610). 미세 위상 감지 회로(11)는 상기 위상 차이를 지시하는 제1 전압(VC2)을 출력할 수 있다. 상기 위상 차이가 타겟 값보다 높으면, 제1 전압(VC2)은 상대적으로 높은 레벨을 가질 수 있고, 상기 위상 차이가 타겟 위상보다 낮으면, 제1 전압(VC2)은 상대적으로 낮은 레벨을 가질 수 있다.
위상 고정 감지 회로(40)는 피드백 클럭(CKFB)의 위상이 타겟 위상보다 느리면 로직 하이의 상한 감지 신호(DS_H)를 출력하고, 피드백 클럭(CKFB)의 위상이 타겟 위상보다 빠르면 로직 하이의 하한 감지 신호(DS_L)를 출력할 수 있다(S620). 예컨대, 위상 고정 감지 회로(40)는 상한 전압(VH), 하한 전압(VL) 및 제1 전압(VC2)을 서로 비교하여 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)를 출력할 수 있다. 상기 타겟 위상은 도 5에서 전술한 시점(TL) 내지 시점(TH) 중 어느 하나에 대응되는 위상일 수 있다. 예컨대, 피드백 클럭(CKFB)의 라이징 엣지가 시점(T13)에서 생성되면, 타겟 위상(예컨대, 시점(TH))보다 느릴 수 있다. 따라서, 위상 고정 감지 회로(40)는 로직 하이의 상한 감지 신호(DS_H)를 출력할 수 있다.
위상 고정 감지 회로(40)는 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)가 로직 하이인 것에 응답하여 로직 하이로 천이하는 위상 고정 확인 신호(LCK)를 출력할 수 있다. 예컨대, 위상 고정 확인 신호(LCK)는 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)이 AND 연산이 수행된 신호일 수 있다. 기설정된 시간(예컨대, 도 7의 TON) 동안에, 위상 고정 확인 신호(LCK)가 로직 하이를 갖는 경우 스위치(20)는 스위칭 동작을 수행할 수 있다. 즉, 출력 클럭(CKVCO)을 출력하는 발진기(VO)는 미세 위상 감지 회로(11)와 전기적 연결을 설립할 수 있고, 발진기(VO)는 거친 위상 감지 회로(12)와 전기적 연결을 해제할 수 있다. 따라서, 위상 고정 회로(3)는 미세 위상 고정 동작을 수행할 수 있다.
한편, 상한 감지 신호(DS_H)는, 입력 클럭(CKDTC) 및 피드백 클럭(CKFB)의 위상 차이가 제1 임계 값보다 크면 로직 하이를 지시하고, 상기 하한 감지 신호(DS_L)는, 상기 위상 차이가 제2 임계 값보다 크면 로직 하이를 지시할 수 있다. 예컨대, 도 5를 참조하면, 피드백 클럭(CKFB)의 라이징 엣지가 발생하는 시간(T13)이 시간(TH)보다 느리면, 상한 감지 신호(DS_H)는 로직 하이를 지시할 수 있다. 반면, 시간(T13)이 시간(TL)보다 빠르면, 하한 감지 신호(DS_L)가 로직 하이를 지시할 수 있다.
차지 펌프 제어기(50)는 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)에 기초하여 거친 위상 감지 회로(12)에 연결된 차지 펌프(CP)의 출력 전류(IO)를 제어할 수 있다(S630). 예컨대, 차지 펌프 제어기(50)는 상한 감지 신호(DS_H) 및 하한 감지 신호(DS_L)에 기초하여, 차지 펌프 제어 신호(도 8의 CC_O, CC_P)를 생성하고, 차지 펌프 제어 신호(CC_O, CC_P)를 오프셋 회로(도 8의 CP2)에 출력할 수 있다. 차지 펌프 제어기(50)는 로직 하이의 하한 감지 신호(DS_L)에 기초하여 출력 전류(IO)를 조절할 수 있다. 차지 펌프(CP)는 오프셋 회로(CP2)에서 출력되는 오프셋 전류에 기초하여 출력 전류(IO)를 조절(증가 또는 감소)할 수 있다. 일 예로, 오프셋 회로(CP2)는 상한 감지 신호(DS_H)의 로직 하이에 응답하여, 제1 오프셋 전류(도 8의 IOF1)를 증가시키거나, 제2 오프셋 전류(도 9의 IOF2)를 감소시킬 수 있다. 다른 예로, 오프셋 회로(CP2)는 하한 감지 신호(DS_L)의 로직 하이에 응답하여, 제1 오프셋 전류(IOF1)를 감소시키거나, 제2 오프셋 전류(IOF2)를 증가시킬 수 있다.
발진기(VO)는 출력 전류(IO)에 기초하여 출력 클럭(CKVCO)의 주파수를 제어할 수 있다(S640). 제2 루프 필터(LF2)는 출력 전류(IO)에 기반한 제2 출력 전압(VO2)을 발진기(VO)로 출력할 수 있다. 발진기(VO)는 로직 하이의 상한 감지 신호(DS_H)에 기초하여 출력 클럭(CKVCO)의 주파수를 증가시킬 수 있다. 반대로, 발진기(VO)는 로직 하이의 하한 감지 신호(DS_L)에 기초하여 출력 클럭(CKVCO)의 주파수를 감소시킬 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 위상 고정 루프 회로를 포함하는 무선 통신 장치를 나타내는 블록도이다.
무선 통신 장치(7000)는 안테나(7400)를 포함할 수 있고, 안테나(7400)를 통해서 신호를 송신하거나 수신함으로서, 상대 장치와 통신할 수 있다.
무선 통신 장치(7000)가 상대 장치와 통신하는 무선 통신 시스템은, 비제한적인 예시로서 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, LTE-Advanced 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템 등과 같은 셀룰러 네트워크(cellular network)를 이용하는 무선 통신 시스템일 수도 있고, WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템일 수 있다.
도 12에 도시된 바와 같이 무선 통신 장치(7000)는 신호 프로세서(7100), 트랜시버(7200), 송수신 듀플렉서(7300) 및 안테나(7400)를 포함할 수 있다. 송수신 듀플렉서(7300)는 안테나(7400)를 통해서 수신되는 신호를 RF 입력 신호(RFin)로서 트랜시버(7200)에 제공할 수 있고, 트랜시버(7200)으로부터 수신되는 RF 출력 신호(RFout)를 안테나(4300)에 제공할 수 있다.
신호 프로세서(7100)는 기저대역의 송수신 신호를 처리할 수 있다. 신호 프로세서(7100)는 컨트롤러(7110)를 포함할 수 있으며, 컨트롤러(7110)는 트랜시버(7200)을 제어할 수 있다.
트랜시버(7200)는 송신기(7210), 수신기(7220) 및 위상 고정 루프(7230)를 포함할 수 있다. 송신기(7210)는 신호 프로세서(7100)로부터 수신되는 송신 입력 신호(TXin)를 처리함으로써, RF 출력 신호(RFout)를 생성할 수 있다. 도시된 바와 같이, 송신기(7210)는 송신 입력 신호(TXin)를 처리하기 위하여 가변 이득 증폭기(7211), TX 필터(7212), TX 믹서(7213), 및 전력 증폭기(7211)를 포함할 수 있다.
수신기(7220)는 RF 입력 신호(RFin)를 처리함으로서, 수신 출력 신호(RXout)를 생성하여 신호 프로세서(7100)에 제공할 수 있다. RF 입력 신호(RFin)를 처리하기 위하여 수신기(7220)는 저잡음 증폭기(7221), RX 믹서(7222), 가변 이득 증폭기(7223) 및 RX 필터(7224)를 포함할 수 있다.
위상 고정 루프(7230)는 송신 입력 신호(TXin) 및 RF 입력 신호(RFin)를 샘플링하기 위한 주파수를 제공하는 국부 발진 신호(local oscillation signal), 즉 클럭 신호를 생성할 수 있다. 위상 고정 루프(7230)의 출력 클럭 신호는 송신기(7210)의 TX 믹서(7213) 및 수신기(7220)의 RX 믹서(7222)에 제공될 수 있다. 송신기(7210)는 신호 프로세서(7100)로부터 송신 입력 신호(TXin)를 수신하고, 송신 입력 신호(TXin)에 기초한 신호(TXm) 및 출력 클럭(CKVCO)에 대해 주파수 믹싱을 수행하며, 안테나(7400)를 통해 RF 출력 신호(RFout)를 출력할 수 있다. 또한, 수신기(7220)는 안테나(7400)를 통해 RF 입력 신호(RFin)를 수신하고, RF 입력 신호(RFin)에 기초한 신호(RFm) 및 출력 클럭(CKVCO)에 대해 주파수 믹싱을 수행하며, 신호 프로세서(7100)로 수신 출력 신호(RXout)를 출력할 수 있다.
도 1 내지 도 11를 참조하여 설명한 본 개시의 예시적 실시예들에 따른 위상 고정 회로가 위상 고정 루프(7230)에 적용될 수 있다. 위상 고정 루프(7230)는 거친 위상 감지 회로와 미세 위상 감지 회로를 포함할 수 있다. 미세 위상 감지 회로에서 입력 클럭과 피드백 클럭의 위상 차이를 감지할 수 있다. 감지된 결과에 기초하여, 거친 위상 감지 회로의 차지 펌프의 출력 전류량을 조절할 수 있다. 상기 조절된 출력 전류량에 따라, 입력 클럭과 피드백 클럭의 위상 차이가 미세 위상 감지 회로가 위상 고정 동작을 수행할 수 있는 고정 범위에 진입할 수 있다. 이 후, 스위칭 동작을 수행하여, 위상 고정 루프(7230)가 거친 위상 감지 회로에 의한 위상 고정 동작으로부터, 미세 위상 감지 회로에 의한 위상 고정 동작을 수행하도록 위상 고정 동작이 스위칭될 수 있다.
트랜시버(7200)는 시분할 듀플렉싱 모드에 따라서, 송신기(7210) 및 수신기(7220)가 시분할적으로 송수신 신호를 처리할 수 있다. 이때 송신 신호 및 수신 신호, 즉 RF 출력 신호(RFout) 및 RF 입력 신호(RFin)의 주파수가 상이할 수 있다. 본 개시의 위상 고정 루프(7230)는 위상 고정 동작을 안정적으로 수행하며, 낮은 고정 시간을 가질 수 있으므로 무선 통신 장치(7000)의 성능을 개선할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 출력 클럭을 생성하는 발진기;
    입력 클럭 및 상기 출력 클럭에 기반한 피드백 클럭의 위상 차이를 감지하는 제1 위상 감지부;
    상기 입력 클럭 및 상기 피드백 클럭의 위상 차이를 감지하고, 상기 제1 위상 감지부 보다 위상 고정 범위가 넓은 제2 위상 감지부; 및
    상기 제1 위상 감지부의 감지 결과를 기반으로, 상기 제2 위상 감지부에 포함된 차지 펌프의 출력 전류를 제어하는 차지 펌프 제어기를 포함하며,
    상기 입력 클럭 및 상기 피드백 클럭의 위상 차이가 상기 제1 위상 감지부의 위상 고정 범위에 속하면, 상기 발진기 및 상기 제1 위상 감지부가 연결되는 것을 특징으로 하는 위상 고정 회로.
  2. 제1항에 있어서,
    상기 차지 펌프 제어기는, 상기 피드백 클럭의 위상이 타겟 위상보다 느리면 상기 차지 펌프가 루프 필터로 출력하는 오프셋 전류의 양을 증가시키고, 상기 피드백 클럭의 위상이 타겟 위상보다 빠르면 상기 차지 펌프가 상기 루프 필터로부터 입력받는 오프셋 전류의 양을 증가시키는 것을 특징으로 하는 위상 고정 회로.
  3. 제2항에 있어서,
    상기 발진기는, 상기 차지 펌프가 루프 필터로 출력하는 오프셋 전류의 양에 기초하여 상기 출력 클럭의 주파수를 증가시키고, 상기 차지 펌프가 상기 루프 필터로부터 입력받는 오프셋 전류의 양에 기초하여 상기 출력 클럭의 주파수를 감소시키는 것을 특징으로 하는 위상 고정 회로.
  4. 제2항에 있어서,
    상기 차지 펌프는, 오프셋 회로를 더 포함하고,
    상기 차지 펌프 제어기는, 상기 오프셋 회로로부터 출력되는 상기 오프셋 전류의 전류량 및 방향을 결정하며,
    상기 출력 전류는, 상기 오프셋 전류에 기초하여 증가 또는 감소되는 것을 특징으로 하는 위상 고정 회로.
  5. 제1항에 있어서,
    상기 제1 위상 감지부는, 상기 입력 클럭을 시간에 따라 적분하여 생성한 소정의 기울기를 갖는 슬로프 전압 및 상기 피드백 클럭에 기반하여 상기 위상 차이를 감지하는 것을 특징으로 하는 위상 고정 회로.
  6. 입력 클럭 및 피드백 클럭의 위상 차이를 지시하는 제1 전압을 출력하는 제1 위상 차이 감지기;
    상기 제1 전압의 레벨이 기설정된 전압 레벨 구간에 포함되는지 여부를 감지하고, 제1 감지 신호를 출력하는 위상 고정 감지기;
    상기 제1 감지 신호에 기초하여 차지 펌프의 출력 전류의 전류량을 조절하는 차지 펌프 제어 신호를 출력하는 차지 펌프 제어기;
    상기 입력 클럭 및 상기 피드백 클럭의 위상 차이를 지시하는 제2 감지 신호를 출력하는 제2 위상 차이 감지기;
    상기 제2 감지 신호 및 상기 차지 펌프 제어 신호에 기초하여 상기 출력 전류를 출력하는 상기 차지 펌프; 및
    출력 클럭을 출력하는 발진기를 포함하며, 상기 출력 클럭의 주파수는 상기 출력 전류의 전류량에 기초하며, 상기 피드백 클럭은 상기 출력 클럭에 기초한 것을 특징으로 하는 위상 고정 회로.
  7. 제6항에 있어서,
    상기 차지 펌프 제어 신호는, 상기 제1 감지 신호의 라이징 엣지 또는 폴링 엣지의 타이밍에 기초하여, 극대값 또는 극소값이 생성되는 것을 특징으로 하는 위상 고정 회로.
  8. 제6항에 있어서,
    상기 제1 감지 신호는, 상한 감지 신호 및 하한 감지 신호를 포함하며,
    상기 상한 감지 신호는, 상기 제1 전압의 레벨이 전압 상한 레벨보다 낮으면 로직 하이를 나타내고,
    상기 하한 감지 신호는, 상기 제1 전압의 레벨이 전압 하한 레벨보다 높으면 로직 하이를 나타내는 것을 특징으로 하는 위상 고정 회로.
  9. 제8항에 있어서,
    상기 위상 고정 감지기는, 제1 비교기 및 제2 비교기를 더 포함하고,
    상기 제1 비교기는, 상기 전압 상한 레벨 및 상기 제1 전압의 레벨을 비교하고, 비교 결과에 따라 상기 상한 감지 신호를 출력하며,
    상기 제2 비교기는, 상기 전압 하한 레벨 및 상기 제1 전압의 레벨을 비교하고, 비교 결과에 따라 상기 하한 감지 신호를 출력하는 것을 특징으로 하는 위상 고정 회로.
  10. 제8항에 있어서,
    상기 출력 전류의 전류량은, 상기 상한 감지 신호가 로직 하이를 지시하면 감소하거나 유지되고, 상기 하한 감지 신호가 로직 하이를 지시하면 증가하거나 유지되는 것을 특징으로 하는 위상 고정 회로.
  11. 제8항에 있어서,
    상기 차지 펌프 제어기는, 상기 상한 감지 신호에 마이너스 증분 값을 곱한 제1 값을 생성하고, 상기 하한 감지 신호에 플러스 증분 값을 곱한 제2 값을 생성하고, 상기 제1 값 및 상기 제2 값을 적분한 상기 차지 펌프 제어 신호를 출력하는 것을 특징으로 하는 위상 고정 회로.
  12. 제6항에 있어서,
    상기 차지 펌프는, 오프셋 전류부 및 오프셋 스위치를 포함하는 오프셋 회로를 더 포함하고,
    상기 오프셋 스위치는, 상기 오프셋 회로로부터 출력되는 오프셋 전류의 방향을 결정하며,
    상기 출력 전류는, 상기 오프셋 전류에 기초하여 증가 또는 감소되는 것을 특징으로 하는 위상 고정 회로.
  13. 제12항에 있어서,
    상기 차지 펌프 제어 신호는, 오프셋 제어 신호 및 위상 제어 신호를 더 포함하며,
    상기 오프셋 제어 신호는, 상기 오프셋 전류의 전류량을 지시하며, 상기 위상 제어 신호는, 상기 출력 전류의 증가 또는 감소를 지시하는 것을 특징으로 하는 위상 고정 회로.
  14. 제6항에 있어서,
    기준 클럭을 수신하고, 상기 기준 클럭을 지연시킨 입력 클럭을 출력하는 디지털 타임 컨버터를 포함하며,
    상기 제1 위상 차이 감지기는, 상기 입력 클럭의 라이징 엣지 또는 폴링 엣지를 적분하고, 소정의 기울기를 갖는 슬로프 전압을 출력하는 슬로프 생성기를 포함하고,
    상기 제1 전압은, 상기 피드백 클럭의 라이징 엣지 또는 폴링 엣지에 의해 샘플링된 상기 슬로프 전압의 값인 것을 특징으로 하는 위상 고정 회로.
  15. 제6항에 있어서,
    상기 제1 전압이 기설정된 시간 내에 상기 기설정된 전압 레벨 구간에 포함되는 경우, 상기 발진기는 상기 제1 위상 차이 감지기와 전기적으로 연결되도록 제어되는 스위치를 더 포함하는 것을 특징으로 하는 위상 고정 회로.
  16. 위상 고정 회로의 동작 방법에 있어서,
    제1 위상 차이 감지기에 의해, 입력 클럭 및 피드백 클럭의 위상 차이를 감지하는 단계;
    상기 피드백 클럭의 위상이 타겟 위상보다 느리면 로직 하이의 상한 감지 신호를 출력하고, 상기 피드백 클럭의 위상이 상기 타겟 위상보다 빠르면 로직 하이의 하한 감지 신호를 출력하는 단계; 및
    상기 하한 감지 신호 및 상기 상한 감지 신호에 기초하여 제2 위상 차이 감지기에 연결된 차지 펌프의 출력 전류를 제어하는 단계;
    상기 출력 전류에 기초하여 출력 클럭의 주파수를 제어하는 단계를 포함하는 동작 방법.
  17. 제16항에 있어서,
    상한 감지 신호 및 하한 감지 신호가 로직 하이인 것에 응답하여 로직 하이로 천이하는, 위상 고정 확인 신호를 출력하는 단계; 및
    기설정된 시간 동안 상기 위상 고정 확인 신호가 로직 하이를 갖는 경우, 상기 출력 클럭을 출력하는 발진기는 상기 제1 위상 차이 감지기와 전기적 연결을 설립하는 단계를 더 포함하는 동작 방법.
  18. 제16항에 있어서,
    상기 상한 감지 신호는, 상기 위상 차이가 제1 임계 값보다 크면 로직 하이로 천이하고, 상기 하한 감지 신호는, 상기 위상 차이가 제2 임계 값보다 크면 로직 하이로 천이하는 것을 특징으로 하는 동작 방법.
  19. 제16항에 있어서,
    상기 상한 감지 신호 및 상기 하한 감지 신호에 기초하여 제2 위상 차이 감지기에 연결된 차지 펌프의 출력 전류를 제어하는 단계는,
    로직 하이의 상기 상한 감지 신호에 기초하여 출력 클럭의 주파수를 증가시키는 단계; 및
    로직 하이의 상기 하한 감지 신호에 기초하여 출력 클럭의 주파수를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
  20. 제16항에 있어서,
    상기 상한 감지 신호 및 상기 하한 감지 신호에 기초하여 제2 위상 차이 감지기에 연결된 차지 펌프의 출력 전류를 제어하는 단계는,
    상기 상한 감지 신호 및 상기 하한 감지 신호에 기초하여 오프셋 회로의 출력을 제어하는 차지 펌프 제어 신호를 출력하는 단계; 및
    상기 오프셋 회로의 출력에 기초하여 상기 출력 전류를 증가 또는 감소시키는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
KR1020190083948A 2019-07-11 2019-07-11 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 KR20210007454A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190083948A KR20210007454A (ko) 2019-07-11 2019-07-11 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
US16/853,076 US10897259B1 (en) 2019-07-11 2020-04-20 Phase locked circuit, method of operating the same, and transceiver
DE102020110612.2A DE102020110612A1 (de) 2019-07-11 2020-04-20 Phasenverriegelungsschaltung, verfahren zu dessen betrieb und transceiver
CN202010557073.6A CN112217512A (zh) 2019-07-11 2020-06-17 锁相电路、操作锁相电路的方法和收发机
TW109123012A TW202130126A (zh) 2019-07-11 2020-07-08 鎖相電路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190083948A KR20210007454A (ko) 2019-07-11 2019-07-11 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버

Publications (1)

Publication Number Publication Date
KR20210007454A true KR20210007454A (ko) 2021-01-20

Family

ID=74058598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190083948A KR20210007454A (ko) 2019-07-11 2019-07-11 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버

Country Status (5)

Country Link
US (1) US10897259B1 (ko)
KR (1) KR20210007454A (ko)
CN (1) CN112217512A (ko)
DE (1) DE102020110612A1 (ko)
TW (1) TW202130126A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133807B2 (en) * 2019-06-24 2021-09-28 Texas Instruments Incorporated Phase-locked loop slip detector
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
US11031945B1 (en) * 2020-09-11 2021-06-08 Apple Inc. Time-to-digital converter circuit linearity test mechanism
KR20220039111A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 위상 고정 루프 장치 및 이의 동작 방법
US11165432B1 (en) 2020-11-06 2021-11-02 Movellus Circuits, Inc. Glitch-free digital controlled delay line apparatus and method
US11374578B2 (en) * 2020-11-06 2022-06-28 Movellus Circuits Inc. Zero-offset phase detector apparatus and method
US10972106B1 (en) * 2020-11-06 2021-04-06 Movellus Circuits, Inc. Phase and delay compensation circuit and method
US11817871B2 (en) * 2021-01-28 2023-11-14 Anritsu Company Frequency synthesizers having low phase noise
CN112953528B (zh) * 2021-03-23 2022-12-23 北京理工大学 高频宽带高精度锁相环性能增强技术
US11962311B2 (en) * 2021-10-20 2024-04-16 Samsung Electronics Co., Ltd. Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
CN115378568B (zh) * 2022-08-19 2023-08-08 深圳市紫光同创电子有限公司 一种时钟同步电路以及时钟同步方法
CN116170012B (zh) * 2023-04-26 2023-07-25 南京美辰微电子有限公司 一种具有频率保持和参考频率平滑切换的锁相环电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176188A1 (en) 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector
US6759881B2 (en) 2002-03-22 2004-07-06 Rambus Inc. System with phase jumping locked loop circuit
US7969337B2 (en) 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
US8953730B2 (en) 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
US9577650B2 (en) * 2013-02-22 2017-02-21 Microchip Technology Incorporated Phase lock loop lock indicator
US9246500B2 (en) 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
US9548746B2 (en) 2014-12-22 2017-01-17 Intel IP Corporation Coarse tuning selection for phase locked loops
US10158366B2 (en) 2016-02-24 2018-12-18 The Regents Of The University Of California Digital fractional-N PLL based upon ring oscillator delta-sigma frequency conversion
JP6724619B2 (ja) * 2016-07-15 2020-07-15 富士通株式会社 信号再生回路、電子装置及び信号再生方法

Also Published As

Publication number Publication date
CN112217512A (zh) 2021-01-12
TW202130126A (zh) 2021-08-01
US20210013888A1 (en) 2021-01-14
DE102020110612A1 (de) 2021-01-28
US10897259B1 (en) 2021-01-19

Similar Documents

Publication Publication Date Title
KR20210007454A (ko) 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
KR102527388B1 (ko) 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
KR100358118B1 (ko) 고속 동기를 갖는 위상동기루프
US6441691B1 (en) PLL cycle slip compensation
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US7920665B1 (en) Symmetrical range controller circuit and method
US7003065B2 (en) PLL cycle slip detection
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US9998129B1 (en) PLL post divider phase continuity
US11277140B1 (en) Sampling phase-locked loop
US20080191760A1 (en) PLLS covering wide operating frequency ranges
CN101483435A (zh) 双环路频率综合器及双环路频率综合器的调谐方法
KR20140090455A (ko) 위상 고정 루프 회로
CN115361015B (zh) 一种锁相环电路及其控制方法、锁相环芯片
US11895218B2 (en) Ultra-low jitter low-power W/D-band phase-locked loop using power-gating injection-locked frequency multiplierbased phase detector
US20050266816A1 (en) PLL synthesizer
US20040258186A1 (en) Method and a device for phase and frequency comparison
CN117674831A (zh) 基于tdc数字模块的快速锁定宽频带亚采样型锁相环
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop

Legal Events

Date Code Title Description
A201 Request for examination