JP3668117B2 - サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム - Google Patents
サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム Download PDFInfo
- Publication number
- JP3668117B2 JP3668117B2 JP2000289309A JP2000289309A JP3668117B2 JP 3668117 B2 JP3668117 B2 JP 3668117B2 JP 2000289309 A JP2000289309 A JP 2000289309A JP 2000289309 A JP2000289309 A JP 2000289309A JP 3668117 B2 JP3668117 B2 JP 3668117B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- sampling clock
- reference value
- resampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、無線通信に用いられる基地局、端末局における送受信信号をデジタル領域で処理を行うためのデジタル信号処理装置に必要なサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムに関する。
【０００２】
【従来の技術】
従来、基地局と端末局との間で無線通信を行う通信分野では、無線通信信号のデジタル信号処理を行うためにサンプリングを行う場合、ベースバンドに直交変換した後にデジタル変換するベースバンドサンプリングが実施されることが多かった。近年、Ａ／Ｄ（アナログ／デジタル）変換器、Ｄ／Ａ（デジタル／アナログ）変換器といったデジタル変換のためのデバイスが高速化されたため、送受信信号を中間周波数帯でサンプリングするＩＦサンプリング手法が用いられるようになってきた。
【０００３】
このＩＦサンプリング手法を実現する装置では、図４に示すように、ＩＦ信号をＡ／Ｄ変換器１１に入力して広帯域のシステム帯域を一括に高速でサンプリングを行い、フィルタ部１２で、必要とするチャネルをデジタル信号処理により選択して狭帯域化し、リサンプリング部１３でサンプリング点の間引きを行なうようにしている。このため、送受信信号を中間周波数帯で高速にサンプリングすることにより、従来の直交変換回路を不要にすることができる。
【０００４】
【発明が解決しようとする課題】
ところが、従来のＩＦサンプリング手法では、サンプリング点を間引きした場合、伝送される信号のシンボルレートの周波数、位相の違いによりジッタが生じ、信号品質の劣化を招く。特に、マルチレートの信号を取り扱う場合に、データレートの高い信号に対しては、ジッタが大きくなる。
【０００５】
この発明の目的は、サンプリング処理において、狭帯域化に伴うサンプリングクロックとデータシンボルクロックとのジッタを低減して信号品質の向上と送信電力及び消費電力の低減を可能にするサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムを提供することにある。
【０００６】
【課題を解決するための手段】
この発明に係るサンプリング処理装置は、複数種のデータレートが混在する受信信号から規定のチャネル周波数信号を抽出するチャネル選択装置に適用されるサンプリング処理装置において、サンプリングクロック信号を発生するサンプリングクロック発生手段と、受信信号をサンプリングクロック発生手段で発生されるサンプリングクロック信号のタイミングでデジタル信号に変換するアナログ／デジタル変換手段と、このアナログ／デジタル変換手段の出力信号から規定のチャネル周波数帯域の信号を抽出するフィルタ手段と、このフィルタ手段の出力をリサンプリング処理するリサンプリング手段と、このリサンプリング手段の出力信号を基準信号と位相比較し、この位相比較結果に基づいてサンプリングクロック発生手段のクロック周波数を制御するサンプリングクロック発生制御手段と、サンプリングクロック発生制御手段で得られる位相誤差が基準値を超えるか否かを判断し、この判断結果に基づいてサンプリングクロック発生制御手段の処理の実行・停止を制御する実行・停止制御手段とを備えるようにしたものである。
【０００７】
なお、上記実行・停止制御手段は、サンプリングクロック発生制御手段で得られる位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号の受信時と判断して、サンプリングクロック発生制御手段に対し実行制御を行ない、基準値以下の場合に、複数種のデータレートが混在する受信信号以外の受信時と判断して、サンプリングクロック発生制御手段に対し停止制御を行なうことを特徴とする。
【０００８】
すなわちこの発明では、受信信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタを通して規定のチャネル周波数帯域の信号を抽出し、リサンプリング処理を行なう場合に、受信信号に複数種のデータレートが混在すると、データレートの高い信号に対しては、リサンプリング処理時に、伝送されるデータシンボルクロックとサンプリングクロックとの位相誤差が大きくなることが問題となる。そこで、リサンプリング処理が施された信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器のクロック周波数を制御することで、上記の問題を解決し、リサンプリング処理による信号品質劣化を最小限に抑えるようにしている。但し、受信信号のデータレートが低い場合には、元々品質劣化が小さいため、上記位相比較処理及びサンプリングクロック周波数の制御処理を行なっても効果は小さく、逆に処理系に対し、余計な負荷をかけてしまうことになる。そこで、リサンプリング処理が施された信号と基準信号との位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号と判断してサンプリングクロック発生器に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低い信号を受信したことを判断してサンプリングクロック発生器に対するクロック周波数の制御を停止するようにしている。
【０００９】
従ってこの発明によれば、サンプリングクロックジッタによる信号品質劣化を最小限に抑えることができ、これにより機器固定劣化を最小限に抑えることが可能となる。また、基地局や端末局に適用される場合に、固定劣化を最小限に抑えることができる分、送信電力の削減及び消費電力の削減、また、端末局が携帯型のときに内蔵電池の消耗を防ぐことができる。
【００１０】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１１】
図１は、この発明に係るサンプリング処理装置の一実施形態の構成を示すブロック図である。
【００１２】
この図１に示すサンプリング処理装置は、Ａ／Ｄ変換器１１０と、サンプリングクロック発生器１２０と、マイクロコンピュータ２００とを備えている。マイクロコンピュータ２００は、フィルタ部２１０と、リサンプリング部２２０と、クロック位相誤差検出部２３０と、通信制御部２４０とを備えている。
【００１３】
無線周波数（ＲＦ）帯から中間周波数（ＩＦ）帯に周波数変換されたＩＦ信号は、Ａ／Ｄ変換器１１０に入力される。Ａ／Ｄ変換器１１０は、サンプリングクロック発生器１２０から発生されるサンプリングクロック信号のタイミングで入力されたＩＦ信号をアナログ信号からデジタル信号に変換してマイクロコンピュータ２００に出力する。
【００１４】
マイクロコンピュータ２００に入力されたデジタル信号は、フィルタ部２１０に供給される。フィルタ部２１０は、デジタル信号の中からデジタル信号処理によるチャネル選択処理を行ない、狭帯域化を行なう。このフィルタ部２１０により狭帯域化された信号は、リサンプリング部２２０でリサンプリング処理つまりデータ間引きが行われ、後段のデジタル信号処理装置に出力される。
【００１５】
また、リサンプリング部２２０の出力信号は、クロック位相誤差検出部２３０に供給される。クロック位相誤差検出部２３０は、入力信号と基準信号とを位相比較し、この位相比較結果に基づいてサンプリングクロック発生器１２０のクロック周波数を制御する。
【００１６】
一方、通信制御部２４０は、クロック位相誤差検出部２３０で検出される位相誤差を監視しており、位相誤差が基準値を超える場合に、クロック位相誤差検出部２３０に対し処理の実行制御を行ない、基準値以下の場合には、クロック位相誤差検出部２３０に対し処理の停止制御を行なう。
【００１７】
次に、上記構成における動作について説明する。
すなわちこの実施形態では、Ａ／Ｄ変換器１１０によりＩＦ信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタ部２１０を通して任意のチャネル周波数帯域の信号を抽出し、リサンプリング部２２０でデータ間引きを行なって信号量を削減し、後段のデジタル信号処理装置の負担を軽減するようにしている。
【００１８】
ところで、Ａ／Ｄ変換器１１０に入力されるＩＦ信号に図２に示す如く周波数軸上でチャネル周波数帯域中に複数の信号が存在する場合、リサンプリング部２２０で間引かれた信号は、伝送される信号のデータシンボルクロックとサンプリングクロックとが非同期であるため、高いデータレートの信号に対しては、大きなジッタが存在し、信号品質が劣化することになる。そこで、クロック位相誤差検出部２３０により、リサンプリング部２２０の出力信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器１２０のクロック周波数を制御することで、リサンプリング部２２０の出力信号の品質劣化を最小限に抑えるようにしている。
【００１９】
但し、ＩＦ信号のデータレートが低い場合に、クロック位相誤差検出部２３０による位相比較処理及びサンプリングクロック周波数の制御処理を加えると、処理系に余計な負荷を与えてしまうことになる。そこで、通信制御部２４０では、クロック位相誤差検出部２３０で検出される位相誤差が基準値を超える場合に、複数種のデータレートが混在するＩＦ信号と判断して、クロック位相誤差検出部２３０の実行制御を行なってサンプリングクロック発生器１２０に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低いＩＦ信号と判断してクロック位相誤差検出部２３０の動作を停止させるようにしている。
【００２０】
以上述べたように上記実施形態では、Ａ／Ｄ変換器１１０によりＩＦ信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタ部２１０を通して規定のチャネル周波数帯域の信号を抽出し、リサンプリング部２２０でデータ間引きを行なって信号量を削減する場合に、クロック位相誤差検出部２３０により、リサンプリング部２２０の出力信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器１２０のクロック周波数を制御するようにしている。
【００２１】
従って、サンプリングクロックとデータクロックとのジッタによる信号品質劣化を最小限に抑えることができ、これにより機器固定劣化を最小限に抑えることが可能となる。
【００２２】
また、ジッタを少なくできる分、振幅を大きくして送信しなくて済み、これにより送信電力の削減に寄与でき、また消費電力の削減に寄与することができ、さらに、携帯型の端末局に適用されるときに内蔵電池の消耗を防ぐことができる。
【００２３】
また、通信制御部２４０によってクロック位相誤差検出部２３０で検出される位相誤差が基準値を超える場合に、複数種のデータレートが混在するＩＦ信号と判断して、クロック位相誤差検出部２３０の実行制御を行なってサンプリングクロック発生器１２０に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低いＩＦ信号と判断してクロック位相誤差検出部２３０の動作を停止させるようにしている。
【００２４】
このため、複数種のデータレートが混在するＩＦ信号に対してはリサンプリング処理を施した後、信号品質を劣化させることなく後段のデジタル信号処理装置に出力することができ、低レートのＩＦ信号に対してはサンプリング処理の高速化を損なうことなく後段のデジタル信号処理装置に出力することができる。
【００２５】
なお、この発明は上記実施形態の構成に限定されるものではない。例えば、上記実施形態では、マイクロコンピュータ２００の内部構成をハードウェア構成で説明したが、ソフトウェア構成であってもよい。図３は、このマイクロコンピュータ２００の処理手順を示すフローチャートである。
【００２６】
まず、マイクロコンピュータ２００は、Ａ／Ｄ変換器１１０の出力信号を入力すると、この入力信号から規定のチャネル周波数帯域の信号を抽出し（ステップＳＴ１）、リサンプリング処理を施して後段のデジタル信号処理装置に出力するとともに（ステップＳＴ２）、このリサンプリング処理が施された信号と基準信号とを位相比較し（ステップＳＴ３）、その位相誤差が基準値を超えるか否かを判断する（ステップＳＴ４）。ここで、位相誤差が基準値を超えたならば（ＹＥＳ）、マイクロコンピュータ２００は、サンプリングクロック発生器１２０のクロック周波数を制御し（ステップＳＴ５）、位相誤差が基準値以下の場合には（ＮＯ）、サンプリングクロック発生器１２０のクロック周波数の制御を停止する（ステップＳＴ６）。
【００２７】
従って、各処理がソフトウェアにより実現できるので、構成が簡単になり、小型化に寄与することができる。
【００２８】
また、上記実施形態では、ＩＦ信号をデジタル信号に変換する例について説明したが、ＲＦ信号をデジタル信号に変換するようにしてもよい。
【００２９】
この他、マイクロコンピュータの構成、取り扱う信号の種類等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００３０】
【発明の効果】
以上詳述したようにこの発明によれば、サンプリング処理において、狭帯域化に伴うサンプリングクロックとデータシンボルクロックとのジッタを低減して信号品質の向上と送信電力及び消費電力の低減を可能にするサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムを提供することができる。
【図面の簡単な説明】
【図１】この発明に係るサンプリング処理装置の一実施形態を示すブロック図。
【図２】同実施形態で取り扱う信号の周波数特性を示す図。
【図３】同実施形態におけるマイクロコンピュータの処理手順を示すフローチャート。
【図４】従来のＩＦサンプリング手法を実現するための装置構成を示すブロック図。
【符号の説明】
１１０…Ａ／Ｄ変換器、
１２０…サンプリングクロック発生器、
２００…マイクロコンピュータ、
２１０…フィルタ部、
２２０…リサンプリング部、
２３０…クロック位相誤差検出部、
２４０…通信制御部。
【発明の属する技術分野】
この発明は、無線通信に用いられる基地局、端末局における送受信信号をデジタル領域で処理を行うためのデジタル信号処理装置に必要なサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムに関する。
【０００２】
【従来の技術】
従来、基地局と端末局との間で無線通信を行う通信分野では、無線通信信号のデジタル信号処理を行うためにサンプリングを行う場合、ベースバンドに直交変換した後にデジタル変換するベースバンドサンプリングが実施されることが多かった。近年、Ａ／Ｄ（アナログ／デジタル）変換器、Ｄ／Ａ（デジタル／アナログ）変換器といったデジタル変換のためのデバイスが高速化されたため、送受信信号を中間周波数帯でサンプリングするＩＦサンプリング手法が用いられるようになってきた。
【０００３】
このＩＦサンプリング手法を実現する装置では、図４に示すように、ＩＦ信号をＡ／Ｄ変換器１１に入力して広帯域のシステム帯域を一括に高速でサンプリングを行い、フィルタ部１２で、必要とするチャネルをデジタル信号処理により選択して狭帯域化し、リサンプリング部１３でサンプリング点の間引きを行なうようにしている。このため、送受信信号を中間周波数帯で高速にサンプリングすることにより、従来の直交変換回路を不要にすることができる。
【０００４】
【発明が解決しようとする課題】
ところが、従来のＩＦサンプリング手法では、サンプリング点を間引きした場合、伝送される信号のシンボルレートの周波数、位相の違いによりジッタが生じ、信号品質の劣化を招く。特に、マルチレートの信号を取り扱う場合に、データレートの高い信号に対しては、ジッタが大きくなる。
【０００５】
この発明の目的は、サンプリング処理において、狭帯域化に伴うサンプリングクロックとデータシンボルクロックとのジッタを低減して信号品質の向上と送信電力及び消費電力の低減を可能にするサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムを提供することにある。
【０００６】
【課題を解決するための手段】
この発明に係るサンプリング処理装置は、複数種のデータレートが混在する受信信号から規定のチャネル周波数信号を抽出するチャネル選択装置に適用されるサンプリング処理装置において、サンプリングクロック信号を発生するサンプリングクロック発生手段と、受信信号をサンプリングクロック発生手段で発生されるサンプリングクロック信号のタイミングでデジタル信号に変換するアナログ／デジタル変換手段と、このアナログ／デジタル変換手段の出力信号から規定のチャネル周波数帯域の信号を抽出するフィルタ手段と、このフィルタ手段の出力をリサンプリング処理するリサンプリング手段と、このリサンプリング手段の出力信号を基準信号と位相比較し、この位相比較結果に基づいてサンプリングクロック発生手段のクロック周波数を制御するサンプリングクロック発生制御手段と、サンプリングクロック発生制御手段で得られる位相誤差が基準値を超えるか否かを判断し、この判断結果に基づいてサンプリングクロック発生制御手段の処理の実行・停止を制御する実行・停止制御手段とを備えるようにしたものである。
【０００７】
なお、上記実行・停止制御手段は、サンプリングクロック発生制御手段で得られる位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号の受信時と判断して、サンプリングクロック発生制御手段に対し実行制御を行ない、基準値以下の場合に、複数種のデータレートが混在する受信信号以外の受信時と判断して、サンプリングクロック発生制御手段に対し停止制御を行なうことを特徴とする。
【０００８】
すなわちこの発明では、受信信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタを通して規定のチャネル周波数帯域の信号を抽出し、リサンプリング処理を行なう場合に、受信信号に複数種のデータレートが混在すると、データレートの高い信号に対しては、リサンプリング処理時に、伝送されるデータシンボルクロックとサンプリングクロックとの位相誤差が大きくなることが問題となる。そこで、リサンプリング処理が施された信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器のクロック周波数を制御することで、上記の問題を解決し、リサンプリング処理による信号品質劣化を最小限に抑えるようにしている。但し、受信信号のデータレートが低い場合には、元々品質劣化が小さいため、上記位相比較処理及びサンプリングクロック周波数の制御処理を行なっても効果は小さく、逆に処理系に対し、余計な負荷をかけてしまうことになる。そこで、リサンプリング処理が施された信号と基準信号との位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号と判断してサンプリングクロック発生器に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低い信号を受信したことを判断してサンプリングクロック発生器に対するクロック周波数の制御を停止するようにしている。
【０００９】
従ってこの発明によれば、サンプリングクロックジッタによる信号品質劣化を最小限に抑えることができ、これにより機器固定劣化を最小限に抑えることが可能となる。また、基地局や端末局に適用される場合に、固定劣化を最小限に抑えることができる分、送信電力の削減及び消費電力の削減、また、端末局が携帯型のときに内蔵電池の消耗を防ぐことができる。
【００１０】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１１】
図１は、この発明に係るサンプリング処理装置の一実施形態の構成を示すブロック図である。
【００１２】
この図１に示すサンプリング処理装置は、Ａ／Ｄ変換器１１０と、サンプリングクロック発生器１２０と、マイクロコンピュータ２００とを備えている。マイクロコンピュータ２００は、フィルタ部２１０と、リサンプリング部２２０と、クロック位相誤差検出部２３０と、通信制御部２４０とを備えている。
【００１３】
無線周波数（ＲＦ）帯から中間周波数（ＩＦ）帯に周波数変換されたＩＦ信号は、Ａ／Ｄ変換器１１０に入力される。Ａ／Ｄ変換器１１０は、サンプリングクロック発生器１２０から発生されるサンプリングクロック信号のタイミングで入力されたＩＦ信号をアナログ信号からデジタル信号に変換してマイクロコンピュータ２００に出力する。
【００１４】
マイクロコンピュータ２００に入力されたデジタル信号は、フィルタ部２１０に供給される。フィルタ部２１０は、デジタル信号の中からデジタル信号処理によるチャネル選択処理を行ない、狭帯域化を行なう。このフィルタ部２１０により狭帯域化された信号は、リサンプリング部２２０でリサンプリング処理つまりデータ間引きが行われ、後段のデジタル信号処理装置に出力される。
【００１５】
また、リサンプリング部２２０の出力信号は、クロック位相誤差検出部２３０に供給される。クロック位相誤差検出部２３０は、入力信号と基準信号とを位相比較し、この位相比較結果に基づいてサンプリングクロック発生器１２０のクロック周波数を制御する。
【００１６】
一方、通信制御部２４０は、クロック位相誤差検出部２３０で検出される位相誤差を監視しており、位相誤差が基準値を超える場合に、クロック位相誤差検出部２３０に対し処理の実行制御を行ない、基準値以下の場合には、クロック位相誤差検出部２３０に対し処理の停止制御を行なう。
【００１７】
次に、上記構成における動作について説明する。
すなわちこの実施形態では、Ａ／Ｄ変換器１１０によりＩＦ信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタ部２１０を通して任意のチャネル周波数帯域の信号を抽出し、リサンプリング部２２０でデータ間引きを行なって信号量を削減し、後段のデジタル信号処理装置の負担を軽減するようにしている。
【００１８】
ところで、Ａ／Ｄ変換器１１０に入力されるＩＦ信号に図２に示す如く周波数軸上でチャネル周波数帯域中に複数の信号が存在する場合、リサンプリング部２２０で間引かれた信号は、伝送される信号のデータシンボルクロックとサンプリングクロックとが非同期であるため、高いデータレートの信号に対しては、大きなジッタが存在し、信号品質が劣化することになる。そこで、クロック位相誤差検出部２３０により、リサンプリング部２２０の出力信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器１２０のクロック周波数を制御することで、リサンプリング部２２０の出力信号の品質劣化を最小限に抑えるようにしている。
【００１９】
但し、ＩＦ信号のデータレートが低い場合に、クロック位相誤差検出部２３０による位相比較処理及びサンプリングクロック周波数の制御処理を加えると、処理系に余計な負荷を与えてしまうことになる。そこで、通信制御部２４０では、クロック位相誤差検出部２３０で検出される位相誤差が基準値を超える場合に、複数種のデータレートが混在するＩＦ信号と判断して、クロック位相誤差検出部２３０の実行制御を行なってサンプリングクロック発生器１２０に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低いＩＦ信号と判断してクロック位相誤差検出部２３０の動作を停止させるようにしている。
【００２０】
以上述べたように上記実施形態では、Ａ／Ｄ変換器１１０によりＩＦ信号のシステム帯域を一括してサンプリングし、デジタル信号に変換した後、フィルタ部２１０を通して規定のチャネル周波数帯域の信号を抽出し、リサンプリング部２２０でデータ間引きを行なって信号量を削減する場合に、クロック位相誤差検出部２３０により、リサンプリング部２２０の出力信号と基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器１２０のクロック周波数を制御するようにしている。
【００２１】
従って、サンプリングクロックとデータクロックとのジッタによる信号品質劣化を最小限に抑えることができ、これにより機器固定劣化を最小限に抑えることが可能となる。
【００２２】
また、ジッタを少なくできる分、振幅を大きくして送信しなくて済み、これにより送信電力の削減に寄与でき、また消費電力の削減に寄与することができ、さらに、携帯型の端末局に適用されるときに内蔵電池の消耗を防ぐことができる。
【００２３】
また、通信制御部２４０によってクロック位相誤差検出部２３０で検出される位相誤差が基準値を超える場合に、複数種のデータレートが混在するＩＦ信号と判断して、クロック位相誤差検出部２３０の実行制御を行なってサンプリングクロック発生器１２０に対するクロック周波数を制御するようにし、基準値を超えない場合には、データレートが低いＩＦ信号と判断してクロック位相誤差検出部２３０の動作を停止させるようにしている。
【００２４】
このため、複数種のデータレートが混在するＩＦ信号に対してはリサンプリング処理を施した後、信号品質を劣化させることなく後段のデジタル信号処理装置に出力することができ、低レートのＩＦ信号に対してはサンプリング処理の高速化を損なうことなく後段のデジタル信号処理装置に出力することができる。
【００２５】
なお、この発明は上記実施形態の構成に限定されるものではない。例えば、上記実施形態では、マイクロコンピュータ２００の内部構成をハードウェア構成で説明したが、ソフトウェア構成であってもよい。図３は、このマイクロコンピュータ２００の処理手順を示すフローチャートである。
【００２６】
まず、マイクロコンピュータ２００は、Ａ／Ｄ変換器１１０の出力信号を入力すると、この入力信号から規定のチャネル周波数帯域の信号を抽出し（ステップＳＴ１）、リサンプリング処理を施して後段のデジタル信号処理装置に出力するとともに（ステップＳＴ２）、このリサンプリング処理が施された信号と基準信号とを位相比較し（ステップＳＴ３）、その位相誤差が基準値を超えるか否かを判断する（ステップＳＴ４）。ここで、位相誤差が基準値を超えたならば（ＹＥＳ）、マイクロコンピュータ２００は、サンプリングクロック発生器１２０のクロック周波数を制御し（ステップＳＴ５）、位相誤差が基準値以下の場合には（ＮＯ）、サンプリングクロック発生器１２０のクロック周波数の制御を停止する（ステップＳＴ６）。
【００２７】
従って、各処理がソフトウェアにより実現できるので、構成が簡単になり、小型化に寄与することができる。
【００２８】
また、上記実施形態では、ＩＦ信号をデジタル信号に変換する例について説明したが、ＲＦ信号をデジタル信号に変換するようにしてもよい。
【００２９】
この他、マイクロコンピュータの構成、取り扱う信号の種類等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００３０】
【発明の効果】
以上詳述したようにこの発明によれば、サンプリング処理において、狭帯域化に伴うサンプリングクロックとデータシンボルクロックとのジッタを低減して信号品質の向上と送信電力及び消費電力の低減を可能にするサンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラムを提供することができる。
【図面の簡単な説明】
【図１】この発明に係るサンプリング処理装置の一実施形態を示すブロック図。
【図２】同実施形態で取り扱う信号の周波数特性を示す図。
【図３】同実施形態におけるマイクロコンピュータの処理手順を示すフローチャート。
【図４】従来のＩＦサンプリング手法を実現するための装置構成を示すブロック図。
【符号の説明】
１１０…Ａ／Ｄ変換器、
１２０…サンプリングクロック発生器、
２００…マイクロコンピュータ、
２１０…フィルタ部、
２２０…リサンプリング部、
２３０…クロック位相誤差検出部、
２４０…通信制御部。
Claims (6)
- 複数種のデータレートが混在する受信信号から規定のチャネル周波数信号を抽出するチャネル選択装置に適用されるサンプリング処理装置において、
サンプリングクロック信号を発生するサンプリングクロック発生手段と、
前記受信信号を前記サンプリングクロック発生手段で発生されるサンプリングクロック信号のタイミングでデジタル信号に変換するアナログ／デジタル変換手段と、
このアナログ／デジタル変換手段の出力信号から規定のチャネル周波数帯域の信号を抽出するフィルタ手段と、
このフィルタ手段の出力をリサンプリング処理するリサンプリング手段と、
このリサンプリング手段の出力信号を基準信号と位相比較し、この位相比較結果に基づいて前記サンプリングクロック発生手段のクロック周波数を制御するサンプリングクロック発生制御手段と、
前記サンプリングクロック発生制御手段で得られる位相誤差が基準値を超えるか否かを判断し、この判断結果に基づいて前記サンプリングクロック発生制御手段の処理の実行・停止を制御する実行・停止制御手段とを具備することを特徴とするサンプリング処理装置。 - 前記実行・停止制御手段は、前記サンプリングクロック発生制御手段で得られる位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号の受信時と判断して、前記サンプリングクロック発生制御手段に対し実行制御を行ない、基準値以下の場合に、前記複数種のデータレートが混在する受信信号以外の受信時と判断して、前記サンプリングクロック発生制御手段に対し停止制御を行なうことを特徴とする請求項１記載のサンプリング処理装置。
- 複数種のデータレートが混在する受信信号から規定のチャネル周波数信号を抽出するチャネル選択装置に適用され、サンプリングクロック発生器で発生されるサンプリングクロック信号のタイミングでアナログ／デジタル変換器に入力される受信信号をデジタル信号に変換する装置で使用されるサンプリング処理方法において、
前記アナログ／デジタル変換器の出力信号から規定のチャネル周波数帯域の信号を抽出する第１の工程と、
この規定のチャネル周波数帯域の信号をリサンプリング処理する第２の工程と、
この第２の工程によりリサンプリング処理が加えられた信号を基準信号と位相比較し、この位相比較結果に基づいて前記サンプリングクロック発生器のクロック周波数を制御する第３の工程と、
前記第２の工程でリサンプリング処理が加えられた信号と前記基準信号との位相誤差が基準値を超えるか否かを判断し、この判断結果に基づいて前記第３の工程におけるサンプリングクロック発生制御処理の実行・停止を制御する第４の工程とを具備したことを特徴とするサンプリング処理方法。 - 前記第４の工程は、前記第３の工程で得られる位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号の受信時と判断して、前記第３の工程におけるサンプリングクロック発生器のクロック周波数の制御を実行し、基準値以下の場合に、前記複数種のデータレートが混在する受信信号以外の受信時と判断して、前記第３の工程におけるサンプリングクロック発生器のクロック周波数の制御を停止することを特徴とする請求項３記載のサンプリング処理方法。
- 複数種のデータレートが混在する受信信号から規定のチャネル周波数の受信信号を抽出するチャネル選択装置に適用され、サンプリングクロック発生器で発生されるサンプリングクロック信号によりアナログ／デジタル変換器の入力信号をデジタル信号に変換する装置で使用されるサンプリングクロックジッタ制御プログラムにおいて、
前記アナログ／デジタル変換器の出力信号から規定のチャネル周波数帯域の信号を抽出する第１のステップと、
この規定のチャネル周波数帯域の信号をリサンプリング処理する第２のステップと、
この第２のステップでリサンプリング処理が加えられた信号を基準信号とを位相比較し、この位相比較結果に基づいて前記サンプリングクロック発生器のクロック周波数を制御する第３のステップと、
前記第２のステップでリサンプリング処理が加えられた信号と前記基準信号との位相誤差が基準値を超えるか否かを判断し、この判断結果に基づいて前記第３のステップにおけるサンプリングクロック発生制御処理の実行・停止を制御する第４のステップとを具備したことを特徴とするサンプリングクロックジッタ制御プログラム。 - 前記第４のステップは、前記第３のステップで得られる位相誤差が基準値を超える場合に、複数種のデータレートが混在する受信信号の受信時と判断して、前記第３のステップにおけるサンプリングクロック発生器のクロック周波数の制御を実行させ、基準値以下の場合に、前記複数種のデータレートが混在する受信信号以外の受信時と判断して、前記第３のステップにおけるサンプリングクロック発生器のクロック周波数の制御を停止させることを特徴とする請求項５記載のサンプリングクロックジッタ制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289309A JP3668117B2 (ja) | 2000-09-22 | 2000-09-22 | サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289309A JP3668117B2 (ja) | 2000-09-22 | 2000-09-22 | サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002101080A JP2002101080A (ja) | 2002-04-05 |
| JP3668117B2 true JP3668117B2 (ja) | 2005-07-06 |
Family
ID=18772737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000289309A Expired - Fee Related JP3668117B2 (ja) | 2000-09-22 | 2000-09-22 | サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668117B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4451486B2 (ja) * | 2005-06-06 | 2010-04-14 | 三菱電機株式会社 | アナログ／デジタル変換装置およびデジタル／アナログ変換装置 |
| KR100795724B1 (ko) | 2005-08-24 | 2008-01-17 | 삼성전자주식회사 | 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법 |
| US7969337B2 (en) * | 2009-07-27 | 2011-06-28 | Lsi Corporation | Systems and methods for two tier sampling correction in a data processing circuit |
-
2000
- 2000-09-22 JP JP2000289309A patent/JP3668117B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002101080A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004445B2 (en) | Digital calibration type analog-to-digital converter and wireless receiver circuit and wireless transceiver circuit using the same | |
| US5982819A (en) | Modulation format adaptive messaging receiver and method thereof | |
| US7986966B2 (en) | Wireless communication device and signal detection circuit | |
| Meng et al. | Design and implementation of an all-CMOS 802.11 a wireless LAN chipset | |
| US7960995B2 (en) | Testing apparatus and testing method | |
| US8031103B2 (en) | Digitizer with variable sampling clock and method using the same | |
| JP3222904B2 (ja) | 欧州セルラ型デジタル無線電話システム用の信号処理回路 | |
| JPWO2006088081A1 (ja) | 通信装置 | |
| KR20120072262A (ko) | 이동통신을 위한 디지털 수신기 및 그 동작 방법 | |
| US8050639B2 (en) | Multi-antenna communication apparatus | |
| US8023575B2 (en) | Approach for spectrum analysis in a receiver | |
| JP3668117B2 (ja) | サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム | |
| US6404825B1 (en) | Digital radio receiver lock detector | |
| US20050272400A1 (en) | Method and system for analog and digital RF receiver interface | |
| EP0967760A2 (en) | Radio receiver for different data rates | |
| EP0582037B1 (en) | Method and apparatus for improving wideband detection of a tone | |
| JP3522725B2 (ja) | 直交復調器および直交復調方法 | |
| JP4594535B2 (ja) | 受信機回路 | |
| US20040247021A1 (en) | Receiver apparatus | |
| JP2000338226A (ja) | レーダ装置 | |
| US5974096A (en) | Digital quadrature detection circuit | |
| JP4708400B2 (ja) | ダイバシティ受信装置、ダイバシティ受信方法およびデジタルテレビジョン受信装置 | |
| JP3365914B2 (ja) | 同期受信制御回路 | |
| JP4512771B2 (ja) | 広帯域ディジタル受信機 | |
| JP2023032861A (ja) | 通信装置、通信方法、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |