JP3648308B2 - 等化器および磁気記録信号再生装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は等化器および磁気記録信号再生装置に関し、更に詳しくは、特にＭＲ再生ヘッドによる再生信号の処理に適した等化器およびＭＲ再生ヘッドを用いた磁気記録信号再生装置に関する。
【０００２】
【従来の技術】
磁気ディスク装置においては、高密度化のために再生ヘッドの高感度化が進められており、従来のインダクティブヘッドに代って磁気抵抗効果を用いた再生ヘッド（以下、ＭＲヘッドという）が開発されている。
ＭＲヘッドの磁界−再生出力変換特性は、例えば、図１１に曲線７６で示すような特性を持つ。ＭＲヘッドでは、情報を記録した磁気記憶媒体からの入力磁界７１にバイアス磁界７３を重畳することによって、上記変換特性７６の直線的な部分に動作領域７４が設定される。この場合、バイアス磁界のずれや、ＭＲ素子の磁気特性のばらつき等に起因して、再生波形７２には上下非対称に代表される非線形特性が現われる。一般に、磁気ディスク装置の信号処理系は、記録ヘッド、再生ヘッドを含む磁気記録再生系が線形であることを前提として回路設計がなされているため、上述したＭＲヘッドの動作領域に現われる非線形性は、磁気ディスク装置の性能劣化の大きな要因となる。
【０００３】
従来装置においては、ＭＲヘッドの上記非線形特性は、例えば、図２に示すようなＦＩＲ型等化器を用いることによって線形等化されている。
ＦＩＲ型等化器は、入力信号を１ビット時間遅延する多段接続された複数個の遅延素子１（１−１〜１−ｎ）と、初段の入力信号タップおよび各段の出力信号タップに接続された計数器２（２−０〜２−ｎ）と、各計数器の出力を加算するための加算器１０とからなる。計数器２−ｉでは、係数器入力となるタップ出力１１−ｉに所定のタップ係数を乗算している。タップ出力となる入力信号波形に歪がある場合、各計数器では歪んだ信号を対象として線形演算を行うことになり、上述した非線形特性を十分に補償することは困難とある。そこで、性能劣化を防ぐために、等化器に入力する前の段階で再生信号の非線形性を補正する案が提案されている。
【０００４】
例えば、特開平５−２０５２０５号公報では、等化器への入力と与えるＡ／Ｄ変換器において、入力信号の極性（正または負）によってＡ／Ｄ変換スケールを異なった値とすることによって、等化器に与えられる再生波形の上下非対称を補正する方式が提案されている。
特開平６−４４５１０号公報では、ＭＲヘッドから出力された再生信号をＡ／Ｄ変換した後、ルックアップテーブルを用いて振幅値を補正（変換）する方法が提案されている。上記提案において、ルックアップテーブルに設定すべき振幅値の変換特性は、予めＭＲヘッドのバイアス磁界を変化させながら各ＭＲヘッドの特性を測定することによって得られたものであり、ＭＲヘッドの特性が変化した場合には、テーブルに記憶されたデータをもとにフィッティングを行うようにしている。
また、特開平５−２６６４０３号公報では、ＦＩＲフィルタの等化目標を最適化することによって非線形性による劣化を低減する方法が提案されている。
この他に、例えば、判定帰還型等化器にＲＡＭを取り入れた等化器を用いることによって、非線形ビットシフト等を含む非線形性の改善提案がある。
【０００５】
【本発明が解決しようとする課題】
然るに、等化器の入力前でＭＲ非線形性を補正する従来の方式によれば、非線形性を完全に取り除くためにはキャンセラに複雑な特性が必要があり、演算回路の複雑化、メモリ容量の増大など、回路規模の大型化と製造コストの上昇を伴うという問題がある。また、従来方式によれば、再生信号経路の途中に設けた付加回路における回路遅延が位相制御、振幅制御等のフィードループ系に悪影響を与えることになる。一方、Ａ／Ｄ変換器そのものでＭＲ非線形性を補正する方式によれば、例えば、スケーリングを変えるために基準電圧を変更すると、Ａ／Ｄ変換器を構成する回路素子の印可電圧や負荷が変化するため、精度よくＬＳＩ化することが困難となる。また、Ａ／Ｄ変換器の基準電圧でスケーリングを変更しようとすると、補正係数がアナログ値となるため、回路素子のばらつき等が原因となって精度良く補正することは困難である。
【０００６】
本発明の目的は、比較的簡単な回路構成でＭＲヘッドの非線形性を補償できる等化器を提供することにある。
本発明の他の目的は、高密度で情報を記録した磁気記録媒体からの再生信号を線形信号処理可能な磁気記録信号再生装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の等化器は、入力信号を一定時間ずつ順次に遅延させるための互いに多段接続された複数の遅延素子と、それぞれ何れかの遅延素子の入力タップあるいは出力タップからの信号に係数値を乗算して出力するための複数の係数器と、各係数器からの出力信号を加算するための加算器とからなり、各係数器の入力信号に応じて演算に適用する係数値を選択するようにしたことを特徴とする。尚、各係数器で行う係数値の選択は、例えば２つの係数値を準備しておき、係数器への入力信号の正、負によって係数値を切り替えるようにしてもよい。
【０００８】
本発明によるディジタル記録信号再生装置は、記録媒体に記録された符号信号を読み出すための磁気抵抗効果素子を用いた再生ヘッドと、上記再生ヘッドから出力される再生信号を増幅するための増幅手段と、上記増幅手段の出力信号を所定の周期でサンプリングするための手段と、上記サンプリング手段からの出力信号を所定の等化規則に従って等化するための手段と、上記等化手段からの出力信号に基づいて、上記再生ヘッドが読み出した記録符号を識別するための手段とからなり、上記等化手段が、上記サンプリング手段からの出力信号に含まれる上記再生ヘッドに固有の信号歪を補正するための手段を備えることを特徴とする。
【０００９】
上記補正手段は、例えば、サンプリング手段からの出力信号の正、負によって異なる振幅歪を補正する。
【００１０】
【発明の実施の形態】
図３は、本発明の等化器を適用するＰＲＭＬ（Partial Response Maximum Likelihood）信号処理方式の信号再生系を有する高密度磁気記録再生装置のブロック構成図を示す。
上位装置１０７から送られてきた記録データは、記録符号化器９１によって８／９符号に符号化（８ビットの記録データを９ビットの記録符号に変換）された後、記録アンプ９２で増幅され、記録ヘッド９３によって磁気記録媒体９４に記録される。記録媒体上の記録信号はＭＲ再生ヘッド９５によって再生される。
【００１１】
再生信号は、プリアンプ１０３によって増幅し、可変利得の再生アンプ９６によって振幅を調整し、ローパスフィルタ９７によって余分な高周波雑音をカットした後、ディジタル系処理回路１０８に入力される。ディジタル系処理回路１０８に入力された再生信号は、Ａ／Ｄコンバータ９８によって量子化され、Ａ／Ｄコンバータ９８から出力されたデジタル信号は、上下非対称補正用の波形等化器９９と「１＋Ｄ」処理回路１００によってクラス４パーシャルレスポンス特性に波形等化された後、最尤復号器１０１によって符号判定される。なお、ここに示した例では、等化機能を波形等化器９９と「１＋Ｄ」処理回路１００に分けているが、「１＋Ｄ」処理回路１００を省略し、最尤復号器１０１が必要とする波形等化を波形等化器９９のみで行うようにしてもよい。
最尤復号器１０１の出力は、記録符号化器９１の符号化則に対応した記録符号用復号器１０２で復号された後、上位装置１０７に出力される。１０４は、「１＋Ｄ」処理回路１００から出力される等化器出力信号に基づいて、Ａ／Ｄコンバータ９８その他の回路に供給すべきデジタル系のクロック信号および再生アンプ９６のゲイン制御信号を生成するＰＬＬ／ＡＧＣを示す。
【００１２】
第１の実施例：
図１は、上下非対称補正用の波形等化器９９の第１の実施例を示す。
波形等化器９９は、記録符号のビット間隔に相当する１サンプル（１ビット）分の遅延時間をもつ複数個の遅延素子１（１−１〜１−ｎ）と、上記遅延素子の各出力タップおよび初段遅延素子の入力タップに設けられた複数の係数器２（２−０〜２−ｎ）と、各係数器の出力を加算するための加算器１０とからなる。
各係数器２−ｉは、閾値発生回路６と、タップからの入力信号１１−ｉの値を上記閾値発生回路６から与えられた閾値と比較するための比較器３と、互いに異なった係数値を発生する少なくとも２つの係数発生器４と、上記比較器３からの出力（比較結果）に応じて係数値を切り換える入力（係数）選択器５と、タップからの入力信号に上記選択器で選択された係数値を乗算し、乗算結果を出力する乗算器７とからなる。各係数器からの出力信号は上記加算器１０によって加算され、加算結果が等化器の出力信号として後段回路に供給される。なお、各係数発生器４には、再生波形の上下非対称補正に適した係数値が設定される。
【００１３】
第２の実施例：
図４は、上下非対称補正用の波形等化器９９の第２の実施例を示す。
この実施例では、図１に示した等化器（フィルタ）９９に係数値を最適化するための係数学習部１５を設けた構成となっている。
係数学習部１５は、等化器入力１１と、加算器１０からの等化器出力１２と、等化目標値１３との基づいて、等化誤差が最少となるような係数値を求め、各係数器２に与える。等化目標値１３としては、等化器出力１２をレベル判定器１６で判定した結果を用いる。各係数器に予め設定されたタップ係数がある程度最適値に近い値となっていれば、上記レベル判定による誤判定は少なく、係数学習に悪影響を及ぼさない。
【００１４】
図５は、上記実施例における係数器２−ｎの構成を示す。他の係数器２−０〜２−(ｎ-1)も同様の構成をもつ。
ここでは、閾値発生回路６からゼロの値を発生し、比較器３で係数器入力１１−ｎの極性を判定する。この判定結果によって選択器２５を制御し、係数を切り替える。係数器発生器は、係数学習部１５内の係数テーブル４１で構成される。
図６は、係数学習部の構成を示す。
係数更新部４０は、等化器入力１１と対応する等化目標値１３と等化器の出力値１２とから、等化誤差が最少となるように係数テーブル４１内の各係数器用の係数値Ｃ１〜Ｃｎを漸次に更新する。係数テーブル４１内の各係数値と、これに上下非対称補正係数ａｓとを乗じた値とがそれぞれ入力信号の正、負に対応した係数値として等化器９９の各係数器２に与えられる。
【００１５】
第３の実施例：
図７に示す実施例は、高速クロックで動作させるために、図３におけるＡＤコンバータ９８と上下非対称補正用等化器９９に改良を加えたものである。
図７において、ＡＤコンバータ（ＡＤＣ）９８’でサンプリングされた信号は、奇数クロック（ODD Clock）でのサンプリング信号（ODD sample）５５と、偶数クロック（EVEN Clock）でのサンプリング信号（EVEN sample）５６とに分けて等化器９９’に入力される。等化器９９’では、同一特性の２系統の等化器ブロックで等化を行い、奇数クロックの等化出力と偶数クロックの等化出力とを出力する。これらの出力に演算回路１００’で「１＋Ｄ」演算を行い、最尤復号器１０１’で記録符号を識別する。
【００１６】
図８は、等化器９９’の構成を示す。ＯＤＤ等化器ブロック１１５と、ＥＶＥＮ等化器ブロック１１６とからなり、これらの等化器ブロックは、入力信号のサンプリング信号５５と５６との関係が入れ替わっている点と、動作クロックが異なる点を除いて互いに同一の構成となっている。
各等化器ブロックは、クロックタイミングで第１サンプリング入力の取り込み動作するラッチ１１１と、ラッチ出力を順次に遅延する遅延素子１Ａ−１、１Ａ−２、……と、第２サンプリング入力を順次に遅延する遅延素子１Ｂ−１、１Ｂ−２、…と、上記ラッチおよび各遅延素子の出力タップに設けられた係数器２１（２１−０〜２１−Ｎ）と、各係数器の出力を加算する加算器１０とからなる。各係数器２１は、第２の実施例と同様に、入力信号の極性によって２つの係数値Ｃｉｐ、Ｃｉｎ（ｉ＝１〜Ｎ）を切り替えることにより、入力信号の上下非対称を補正する。
【００１７】
第４の実施例：
上述した第１〜第３の実施例では、各係数器で入力信号の値またはその極性を判定し、判定結果に応じて係数を決定し、係数値と入力信号値との乗算を行うようにしているため、入力値の判定が済むまで乗算動作を行えず、演算終了までに時間がかかっている。
本実施例は、図９に示すように、各係数器２２（２２−１〜２２−ｎ）の比較器に前段タップの出力信号を入力し、入力信号の値または極性の判定を乗算対象となる信号の１クロック前の信号で行うようにしたものである。
【００１８】
図１０に、係数器２２−ｎの構成を示す。
比較器２２は、前段のタップ出力信号１１−(ｎ-1)について極性判定を行い、判定結果に応じて２つの係数Ｃｎ−ｐとＣｎ−ｎのうちの１つを選択し、ラッチ８に新たな係数値として記憶する。一方、演算対象となる当該タップの出力信号１１−ｎが乗算器７に入力されたタイミングで、上記ラッチ８に既に設定されていた係数値を用いて乗算動作が行われ、乗算結果が加算器１０に出力される。
【００１９】
上記構成によれば、乗算対象となるタップ出力と対応した係数値がラッチ８に設定済の状態で、乗算器７に乗算対象となるタップ出力が供給されるため、極性判定を待つこと無く乗算を行うことが可能となり、高速動作が可能となる。尚、この構成は、第３の実施例のような並列等化器の構成にも適用可能である。
【００２０】
尚、以上の実施例では、ＰＲＭＬ信号処理方式の復号回路について説明したが、本発明の等化器は、ＥＰＲＭＬ（Ｅｘｔｅｎｄｅｄ ＰＲＭＬ）方式等、他の方式の信号処理にも適用可能である。
【００２１】
ＭＲヘッドの磁界−再生出力変換特性が、図１２に実線６２で示すように、理想的な線形変換特性６１からずれた曲線（非線形特性）となっている場合、この非線形特性６２を補正するためには、理想的には、図１３に曲線６４で示すような磁界−再生出力変換特性逆特性が必要となる。実際の応用においては、上記逆特性６４を折れ線的な変換特性で近似した上下非対称補正回路特性６３によって非線形を補正することになる。
【００２２】
ＭＲ再生ヘッドによって、例えば、図１４の（Ａ）に示すように上下非対称な波形８１で再生信号が入力された場合、上下非対称補正機能の無いＦＩＲ型等化器で等化すると、同図（Ｂ）に示すように、上下非対称の等化波形８２となり、破線１００Ｐで示す等化目標レベルからずれてしまう。これに対して、本発明の構成による上下非対称の補正機能を付加すると、等化器への入力波形は、同図（Ｃ）に波形８３で示すように、上下が略対称な信号波形に補正される。このように補正された信号をＦＩＲフィルタで等化すると、同図（Ｄ）に波形８４で示すように、等化器の出力は正負の歪がなくなり、等化目標レベル１００Ｐ、１００Ｎからのずれを解消できる。なお、実施例で示したように、等化器の内部に上下非対称補正機能を設けた場合、回路遅延の増加を最小限に抑えることが可能となり、ＰＬＬ／ＡＧＣ等の制御ループへの影響を小さくすることができる。
【００２３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、ＭＲヘッドの非線形特性による再生波形の歪みを比較的簡単な回路構成で補正可能である。従って、本発明を既存の各種の信号処理方式と組み合わせることにより、ＭＲヘッドの利点を活かして、信頼性のディジタル記録信号再生回路および磁気ディスク装置が得られる。
【図面の簡単な説明】
【図１】本発明による等化器の第１の実施例を示す図。
【図２】従来のＦＩＲ型等化器の構成を示す図。
【図３】本発明の等化器を適用する磁気記録再生装置の１例を示すブロック構成図。
【図４】本発明による等化器の第２の実施例を示す図。
【図５】図４の実施例における係数器２の詳細を示す構成図。
【図６】図４の実施例における係数学習部１５の詳細を示す構成図。
【図７】本発明による等化器の第３の実施例を示す図。
【図８】図７の実施例における等化器９９’の詳細を示す構成図。
【図９】本発明による等化器の第４の実施例を示す図。
【図１０】図９の実施例における係数器２２の詳細を示す構成図。
【図１１】ＭＲヘッドの磁界−再生出力変換の原理を説明するための図。
【図１２】ＭＲヘッドの磁界−再生出力変換特性を示す図。
【図１３】上下非対称補正回路の特性を示す図。
【図１４】本発明の効果を説明するための信号波形図。
【符号の説明】
１（１−１〜１−ｎ）…遅延素子、２（２−０〜１−ｎ）、２１、２２…係数器、３…比較器、４…係数発生回路、５…入力選択器、６…閾値発生回路、７…乗算器、８…ラッチ、１０…加算器。

Claims (11)

1. ビット周期でサンプリングされた入力信号をビット間隔に相当する時間ずつ順次に遅延させる互いに多段接続された複数の遅延素子と、
   それぞれ上記何れかの遅延素子の出力タップまたは初段遅延素子の入力タップに接続され、該接続されたタップからの入力信号に所定の係数値を乗算して出力する複数の係数器と、
   各係数器の出力信号を乗算する加算器とを有し、
   前記各係数器は入力信号の値に応じて該入力信号との乗算に適用される係数値を選択する手段を備えたことを特徴とする等化器。
2. ビット周期でサンプリングされた入力信号を１ビット間隔に相当する時間ずつ順次に遅延する多段接続された複数の遅延素子と、
   上記複数の遅延素子のいずれかの出力タップまたは初段遅延素子の入力タップに接続され、該接続されたタップからの入力信号に所定の係数値を乗算して出力する複数の係数器と、
   各係数器の出力信号を加算するため加算器とを有し、
   上記各係数器は、前段タップからの出力信号の値に応じて係数値を選択する手段と、上記選択手段で選択された係数値を一時的に記憶する手段と、上記接続タップからの出力信号に上記記憶手段から読み出した係数値を乗算する手段とを備えたことを特徴とする等化器。
3. アナログ入力信号をビット周期でサンプリングし、奇数ビットの信号列と偶数ビットの信号列とに分けて出力する手段と、
   上記奇数ビットの信号列が入力され奇数ビットの等化出力信号が出力される奇数ビット用等化回路と、
   上記偶数ビットの信号列が入力され偶数ビットの等化出力信号が出力される偶数ビット用等化回路とを有し、
   上記奇数ビット用または偶数ビット用の等化回路は、入力された奇数ビットの信号列と偶数ビットの信号列をそれぞれ１ビット時間ずつ遅延させる多段接続遅延素子群と、上記各遅延素子の出力タップ毎に設けられ、該当タップからの入力信号に所定の係数値を乗算して出力する複数の係数器と、各係数器の出力信号を加算する加算器とを有し、
   上記各係数器は、該当タップからの出力信号の値に応じて係数値を選択する手段と、上記該当タップからの出力信号に上記選択手段で選択された係数値を乗算する手段とを備えたことを特徴とする等化器。
4. 前記係数値選択手段が入力信号の正、負によって係数値を切り替えることを特徴とする請求項１から３のいずれか１項に記載の等化器。
5. 前記各係数器で使用する係数値を補正する学習手段を備えたことを特徴とする請求項１または２に記載の等化器。
6. 記録媒体に記録された符号信号を読み出す再生ヘッドと、上記再生ヘッドから出力される再生信号を増幅する増幅手段と、上記増幅手段の出力信号を所定の周期でサンプリングする手段と、上記サンプリング手段からの出力信号に含まれる信号歪みを補正する等化手段と、上記等化手段からの出力信号に基づいて上記再生ヘッドが読み出した記録符号を識別する手段とを有し、
   上記等化手段は、ビット周期でサンプリングされた入力信号をビット間隔に相当する時間ずつ順次に遅延させる互いに多段接続された複数の遅延素子と、それぞれ上記何れかの遅延素子の出力タップまたは初段遅延素子の入力タップに接続され、接続タップからの入力信号に所定の係数値を乗算して出力する複数の係数器と、各係数器の出力信号を乗算する加算器とを有し、
   前記各係数器は入力信号の値に応じて該入力信号との乗算に適用される係数値を選択するための手段を備えたことを特徴とする磁気記録信号再生装置。
7. 請求項６に記載の磁気記録信号再生装置において、前記係数器は、閾値発生回路と、前記遅延素子の入力タップからの入力信号と前記閾値発生回路で発生された閾値とを比較する比較器と、複数の係数値を保持する係数器と、前記比較器の出力に応じて前記係数器に保持される複数の係数を選択する係数選択器と、該選択された係数値と前記入力タップからの出力信号とを乗算する乗算器とを有することを特徴とする磁気記録信号再生装置。
8. 請求項６に記載の磁気記録信号再生装置において、前記閾値はゼロであることを特徴とする磁気記録信号再生装置。
9. 請求項６に記載の磁気記録信号再生装置において、前記等化手段は、前記サンプリング手段からの出力信号の正、負によって異なる振幅歪を補正することを特徴とする磁気記録信号再生装置。
10. 前記増幅手段からの出力信号のうち、所定の周波数範囲の信号成分を前記サンプリング手段に供給するフィルタ手段を備えることを特徴とする請求項６から９のいずれか１項に記載の磁気記録信号再生装置。
11. ビット周期でサンプリングされた入力信号をビット間隔に相当する時間ずつ順次に遅延させる互いに多段接続された複数の遅延素子と、
    それぞれ上記何れかの遅延素子の出力タップまたは初段遅延素子の入力タップに接続され、該接続されたタップからの入力信号に所定の係数値を乗算して出力する複数の係数器と、
    各係数器の出力信号を乗算する加算器とを有し、
    前記各係数器は、閾値発生回路と、前記タップからの入力信号値を前記閾値発生回路から与えられた閾値と比較するための比較器と、互いに異なった係数値を発生する少なくとも２つの係数発生器と、前記比較器からの出力に応じて係数値を切り換える係数選択器と、前記タップからの入力信号に前記係数選択器で選択された係数値を乗算し、乗算結果を出力する乗算器とを備えることを特徴とする等化器。

Images