JP3647817B2 - 等化器および等化方法 - Google Patents
等化器および等化方法 Download PDFInfo
- Publication number
- JP3647817B2 JP3647817B2 JP2002086120A JP2002086120A JP3647817B2 JP 3647817 B2 JP3647817 B2 JP 3647817B2 JP 2002086120 A JP2002086120 A JP 2002086120A JP 2002086120 A JP2002086120 A JP 2002086120A JP 3647817 B2 JP3647817 B2 JP 3647817B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- coefficient
- signal
- tap coefficient
- coefficient group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
- A63B67/18—Badminton or similar games with feathered missiles
- A63B67/183—Feathered missiles
- A63B67/187—Shuttlecocks
- A63B67/193—Shuttlecocks with all feathers made in one piece
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
- A63B67/18—Badminton or similar games with feathered missiles
- A63B67/183—Feathered missiles
- A63B67/197—Feathered missiles with special functions, e.g. light emission or sound generation
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B2225/00—Miscellaneous features of sport apparatus, devices or equipment
- A63B2225/74—Miscellaneous features of sport apparatus, devices or equipment with powered illuminating means, e.g. lights
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03535—Variable structures
- H04L2025/03547—Switching between time domain structures
- H04L2025/03566—Switching between time domain structures between different tapped delay line structures
- H04L2025/03585—Modifying the length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Physical Education & Sports Medicine (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Magnetic Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、等化器および等化方法に関するものであり、特に、非線形性を有する信号に対する波形等化の技術に属する。
【０００２】
【従来の技術】
光ディスクなどの記録メディアに記録された情報を再生する再生信号処理装置において、メディアから読み出した再生信号に上下非対称性が現れることがある。たとえば、光ディスクの場合、光ディスクのピット列にレーザーが照射され、その反射光の強度が再生信号として読み出されている。このとき、光ディスクの製造時のマスタリングで用いられる光のパワーなどの諸条件の違いにより、光ディスク表面のピットの大きさや形が変動すると、反射光の強度が変化し、再生信号に上下非対称性が現れる。これを、アシンメトリという。
【０００３】
図８は、ピットが幅方向に変動したときのアシンメトリを模式的に示したものである。（１）のピットの幅は、（２）の標準ピットのものよりも短い。このため、ピット以外の部分のパターンが長くなり、再生信号の強度は標準ピットのものよりも強くなる。逆に、（３）のピットの幅は、（２）の標準ピットのものよりも長い。このため、ピット以外の部分のパターンが短くなり、再生信号の強度は標準ピットのものよりも弱くなる。
【０００４】
図９は、上下非対称性を有する再生信号をＡ／Ｄ変換した後の信号レベルのサンプルを示す。再生信号に上下非対称性がない場合、信号レベルは、図中の矢印で示した理想値の近傍に分布する。しかし、上下非対称性を有する再生信号のＡ／Ｄ変換後のレベルは、図９に示すように、ゼロレベル（“０”で示した横軸）に対して、上方向（正値）にはＡ１（またはＡ２）の振幅、下方向（負値）にはＡ１´（またはＡ２´）の振幅というように、非対称なものとなっている。
【０００５】
一方、再生信号処理装置は、一般に、ＦＩＲ（Finite Impulse Response ）フィルタで構成された等化器を用いて、デジタル信号の波形等化を行う。このとき、次の式（１）に示す「畳み込み演算」と呼ばれる線形演算を行う。ただし、同式において、ｘiはｉ番目のタップ信号、ｃiはタップ信号ｘiに対応するタップ係数、ＮはＦＩＲフィルタのタップ数、ｙは波形等化信号である。
【０００６】
【数１】
【０００７】
畳み込み演算による波形等化を行うことにより、デジタル信号は、正負それぞれの理想値のレベルに近づくように補正される。しかし、図９に示すような非線形性を有する信号に畳み込み演算を行うと、図１０に示すように発散してしまうことがある。
【０００８】
非線形性を有するデジタル信号の波形等化を行う等化器に関する技術として、たとえば、特開平９−１５３２５７号公報に開示されたものがある。
【０００９】
図１１は、同公報に開示された等化器５００の概要図である。等化器５００では、係数器５０２―ｉ（ｉ＝０〜ｎ）において、タップ信号５１１−ｉの値の正負に応じて、タップ係数ｃip，ｃinのいずれかが選択される。そして、選択されたタップ係数が、乗算器５０７の乗算に適用されるようになっている。これにより、入力信号の非線形性の補償を可能としている。
【００１０】
【発明が解決しようとする課題】
等化器全体のタップ信号群をベクトルＸ＝（ｘ1，ｘ2，…，ｘN）、タップ係数群をベクトルＣ＝（ｃ1，ｃ2，…，ｃN）のようにベクトル表現すると、式（１）は、“ｙ＝Ｘ・Ｃ”として表すことができる。ここで、タップ係数群として、タップ信号が正の場合にはベクトルＣｐ＝（ｃ1p，ｃ2p，…，ｃNp）を適用して“ｙ＝Ｘ・Ｃｐ”を得るようにし、一方、負の場合にはベクトルＣｎ＝（ｃ1n，ｃ2n，…，ｃNn）を適用して“ｙ＝Ｘ・Ｃｎ”を得るようにすることにより、入力信号の上下非対称性を補償することができる。
【００１１】
しかし、等化器５００では、各係数器５０２―ｉによって、それぞれ入力とするタップ信号５１１―ｉの値の正負に応じて、タップ係数が選択される。このため、等化器全体としてのタップ係数群のベクトルＣは、上記のベクトルＣｐの要素とベクトルＣｎの要素とが混在したものとなってしまう。これでは、タップ信号の値の正負に応じてタップ係数群のベクトルＣｐ，Ｃｎのいずれかを選択することができず、本来の畳み込み演算を行うことができない。したがって、等化器５００では、入力信号の非線形性を正確に補償することが困難である。
【００１２】
上記の問題に鑑み、本発明は、入力信号の非線形性に対して正確な補償を行うことが可能な等化器および等化方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明が講じた手段は、入力信号に対して波形等化を行う等化器として、直列に接続された複数の遅延素子を有し、入力信号をこれら複数の遅延素子で遅延させる信号遅延部と、これら複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、この基準信号の値と所定の閾値との比較を行い、この比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択するための選択信号を生成する選択信号生成手段と、この選択信号に基づいて上記のいずれか一つのタップ係数群を選択し、上記の複数のタップ信号のそれぞれを、この選択したタップ係数群に属するタップ係数のうち対応するタップ係数で乗じる係数乗算部と、係数乗算部によって乗算された結果の複数の信号を加算し、この加算結果を波形等化信号として出力する加算器とを備えたものとする。
【００１４】
この発明によると、複数の遅延素子から出力された複数のタップ信号のうちのいずれか一つである基準信号に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群が選択され、入力信号に対して、この選択したタップ係数群を適用して波形等化が行われる。これにより、基準信号つまりはその元である入力信号に基づいて、等化器全体のタップ係数群が適応的に切り替えられ、上下非対称性といった入力信号の非線形性が補償される。
【００１５】
好ましくは、上記の等化器における基準信号は、上記の複数の遅延素子のうち中央に位置する遅延素子から出力された信号であるとする。
【００１６】
また、好ましくは、上記の等化器は、係数乗算部によって選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する係数学習器を有し、この選択されたタップ係数群に属する各タップ係数を、係数学習器によって算出された新たなタップ係数群に属する各タップ係数に更新する係数更新器を備えているものとする。
【００１７】
この発明によると、選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように係数学習器によって新たなタップ係数群が算出され、この選択されたタップ係数群はこの新たなタップ係数群に更新される。したがって、タップ係数群に属する各タップ係数が、入力信号の非線形性の補償に最適な値に近づき、波形等化性能が向上する。
【００１８】
一方、上記の課題を解決するために本発明が講じた手段は、入力信号に対して波形等化を行う等化方法として、直列に接続された複数の遅延素子で入力信号を遅延させる信号遅延工程と、これら複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、この基準信号の値と所定の閾値との比較を行う比較工程と、比較工程による比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択する係数群選択工程と、上記の複数のタップ信号のそれぞれを、係数群選択工程によって選択されたタップ係数群に属するタップ係数のうち対応するタップ係数で乗じる係数乗算工程と、係数乗算工程で得られた複数の信号を加算し、この加算結果を波形等化信号として出力する加算工程とを備えたものとする。
【００１９】
この発明によると、複数の遅延素子から出力された複数のタップ信号のうちのいずれか一つである基準信号に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群が選択され、入力信号に対して、この選択したタップ係数群を適用して波形等化が行われる。これにより、基準信号つまりはその元である入力信号に基づいて、タップ係数群が適応的に切り替えられ、上下非対称性といった入力信号の非線形性が補償される。
【００２０】
好ましくは、上記の等化方法における基準信号は、上記の複数の遅延素子のうち中央に位置する遅延素子から出力されたタップ信号であるとする。
【００２１】
また、好ましくは、上記の等化方法は、係数群選択工程によって選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する新係数群算出工程と、係数群選択工程によって選択されたタップ係数群に属する各タップ係数を、新係数群算出工程によって算出されたタップ係数群に属する各タップ係数に更新する係数更新工程とを備えているものとする。
【００２２】
この発明によると、選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群が算出され、この選択されたタップ係数群はこの新たなタップ係数群に更新される。したがって、タップ係数群に属する各タップ係数が、入力信号の非線形性の補償に最適な値に近づき、波形等化性能が向上する。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る等化器１００の構成を示す。ただし、説明の便宜上、等化器１００のタップ数は５であるものとする。なお、本発明はこのタップ数に限定されるものではなく、タップ数はこれ以上、またはこれ以下であってもよい。
【００２５】
等化器１００は、複数の遅延素子１０１―ｉ（ｉ＝１〜５、以下同様とする。）を有する信号遅延部１０１と、複数の係数器１０２―ｉを有する係数乗算部１０２と、比較器１０３と、加算器１０４とを備えている。
【００２６】
信号遅延部１０１は、入力信号ｘ0を入力とし、タップ信号ｘi（ｉ＝１〜５）を出力とする。タップ信号ｘiは、遅延素子１０１―ｉにそれぞれ入力される信号が１クロックだけ遅延して出力されるものである。
【００２７】
係数器１０２は、マルチプレクサ１０５と、係数格納部１０６と、乗算器１０７とを有する。係数格納部１０６は、２種類のタップ係数群Ｃｐ，Ｃｎにそれぞれ属するタップ係数ｃip，ｃinを格納している。マルチプレクサ１０５は、与えられた選択信号ＳＳに基づいて、タップ係数ｃip，ｃinのいずれかを選択し、選択タップ係数ｃiとして出力する。そして、乗算器１０７は、遅延素子１０１からそれぞれ出力されるタップ信号ｘiに、選択タップ係数ｃiを乗じたものを出力する。なお、選択タップ係数ｃiとして、たとえば、選択信号ＳＳの値が“０”のときはタップ係数ｃipを選択し、一方、“１”のときはタップ係数ｃinを選択する。ただし、この選択方法は１例であり、本発明は、これに限定されるものではない。
【００２８】
比較器１０３は、基準信号に相当する信号遅延部１０１の中央タップ信号ｘ3の値と所定の閾値１０８との比較を行い、この比較結果に基づいて、選択信号ＳＳを生成し、出力する。なお、選択信号ＳＳは、タップ信号ｘ3の値が閾値１０８以上のときは“０”、閾値１０８よりも小さいときは“１”であるとする。ただし、本発明は、この選択信号ＳＳの値の決定方法に限定されるものではない。
【００２９】
加算器１０４は、係数乗算部１０２からそれぞれ出力される信号を加算し、波形等化信号ｙとして出力する。
【００３０】
次に、本実施形態に係る等化器１００の動作について説明する。ここでは、閾値１０８の値として“０”を設定するものとする。つまり、タップ信号ｘ3の値の正負に応じて、比較器１０３から出力される選択信号ＳＳの値が切り替わるようにする。
【００３１】
いま、タップ信号群として、ベクトルＸ＝（ｘ1，ｘ2，ｘ3，ｘ4，ｘ5）＝（−５，−１，５，１０，１０）であるとする。このときの中央タップ信号ｘ3の値は“５”であるので、比較器１０３から選択信号ＳＳとして“０”が出力される。したがって、各係数器１０２―ｉによって、選択タップ係数ｃiとして、タップ係数ｃipが選択される。つまり、タップ係数群として、ベクトルＣｐ＝（ｃ1p，ｃ2p，ｃ3p，ｃ4p，ｃ5p）が選択される。これにより、式（１）から、波形等化信号ｙ＝Ｘ・Ｃｐ＝（−５）×ｃ1p＋（−１）×ｃ2p＋５×ｃ3p＋１０×ｃ4p＋１０×ｃ5pを得る。
【００３２】
続く１クロック後に、各タップ信号ｘiが１つずつシフトし、タップ信号群がベクトルＸ＝（−１０，−５，−１，５，１０）になったとする。このときの中央タップ信号ｘ3の値は“−１”であるので、比較器１０３から選択信号ＳＳとして“１”が出力される。したがって、各係数器１０２―ｉによって、選択タップ係数ｃiとして、タップ係数ｃinが選択される。つまり、タップ係数群として、ベクトルＣｎ＝（ｃ1n，ｃ2n，ｃ3n，ｃ4n，ｃ5n）が選択される。これにより、式（１）から、波形等化信号ｙ＝Ｘ・Ｃｎ＝（−１０）×ｃ1n＋（−５）×ｃ2n＋（−１）×ｃ3n＋５×ｃ4n＋１０×ｃ5nを得る。
【００３３】
以上、本実施形態によると、基準信号である中央タップ信号ｘ3の値の正負に応じて、等化器全体のタップ係数群としてタップ係数ベクトルＣｐ，Ｃｎのいずれかが選択される。これにより、タップ係数ベクトルＣｐ，Ｃｎの要素が混在することなく等化器全体のタップ係数を切り替えることができ、上下非対称性を持つ入力信号ｘ0に対して、本来の畳み込み演算を実行することができる。したがって、本実施形態に係る等化器１００により、入力信号の非線形性に対して正確な補償を行うことができる。
【００３４】
なお、等化器１００は、入力信号ｘ0を入力とする係数器として、係数器１０２―０なるものを備えていないが、これを備えたものでもよい。
【００３５】
また、比較器１０３は、基準信号として中央タップ信号ｘ3を入力とするものとした。しかし、タップ数が偶数、たとえば、２ｎ個の場合、タップ信号ｘnまたはｘn+1を中央タップ信号とすればよい。また、これ以外のタップ信号ｘiを基準信号として入力し、選択信号ＳＳを生成するものであってもよい。
【００３６】
また、閾値１０８の値は１つであり、また、係数格納部１０６は２種類のタップ係数群Ｃｐ，Ｃｎに属するタップ係数ｃip，ｃinを格納しているとしたが、本発明は、これらの個数に限定されるものではなく、これらより多くの個数を持つものであってもよい。
【００３７】
また、係数格納部１０６は、必ずしも係数器１０２―ｉの内部にある必要はなく、外部にあるものでもよい。
【００３８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る等化器１００Ａの構成を示す。等化器１００Ａは、第１の実施形態に係る等化器１００に、さらに、係数更新器１１０Ａを備えたものである。
【００３９】
係数更新器１１０Ａは、係数器１０２―ｉによって選択された選択タップ係数ｃiに対して新たなタップ係数ｃi´を算出し、係数器１０２―ｉにおけるタップ係数ｃip，ｃinのうちの選択されている方を、タップ係数ｃi´に更新する。なお、タップ係数ｃi´の算出については、たとえば、ＬＭＳ（Least Mean Square ）アルゴリズムに従うものとする。
【００４０】
ＬＭＳアルゴリズムによると、タップ係数ｃi´は、次の式（２）におけるタップ係数ｃi（ｎＴ＋１）として与えられる。ただし、式（２）において、Ｔは１クロック周期、ｎは整数、ｃi（ｎＴ）は時刻ｎＴにおけるタップ係数、ｅ（ｎＴ）はそのときの波形等化信号ｙの現実値と理想値との差である等化誤差、ｘ（ｎＴ）は入力信号、μはステップサイズパラメータである。なお、ステップサイズパラメータμとは、正のスカラであり、タップ係数更新の毎回の繰り返しにおける補正量の大きさを制御するものである。式（２）の演算を繰り返すことにより、等化誤差ｅ（ｎＴ）を最小化するタップ係数ｃi´を得ることができる。
【００４１】
【数２】
【００４２】
次に、係数更新器１１０Ａの構成について説明する。図３は、係数更新器１１０Ａの構成を示す。係数更新器１１０Ａは、式（２）の演算を実行する係数学習器１２０を、係数器１０２と同じ個数だけ有する。
【００４３】
係数学習器１２０は、波形等化信号ｙの理想値を判定する理想値判定回路１１１と、波形等化信号ｙの現実値と理想値との減算を行い、等化誤差ｅ（ｎＴ）を出力する減算器１１２と、入力信号ｘ0の遅延調整を行う遅延調整回路１１３と、等化誤差ｅ（ｎＴ）と遅延調整された信号ｘ（ｎＴ）とを乗じる乗算器１１４と、乗算器１１４の出力とステップサイズパラメータμとを乗じる乗算器１１５と、乗算器１１５の出力と係数器１０２―ｉによって選択された選択タップ係数ｃiとを加算して、新たなタップ係数ｃi´として出力する加算器１１６とを有する。
【００４４】
遅延調整回路１１３は、等化器１００Ａによるタップ信号ｘiの畳み込み演算が行われるタイミングに合わせて乗算器１１４における乗算が行われるように、入力信号ｘ0の遅延調整を行う。この遅延調整回路１１３は、遅延素子１０１―ｉと同様に機能するものを用いて実現することができる。
【００４５】
以上、本実施形態によると、係数学習器１２０によって、等化誤差ｅ（ｎＴ）をより小さくするように、新たなタップ係数ｃi´が算出される。そして、係数器１０２―ｉにおけるタップ係数ｃip，ｃinのうちの選択されている方が、この新たなタップ係数ｃi´に更新される。これにより、タップ係数ｃip，ｃinを、入力信号ｘ0の非線形性の補償に最適な値に更新していくことができ、波形等化の性能が向上する。
【００４６】
（第３の実施形態）
図２は、本発明の第３の実施形態に係る等化器１００Ｂの構成を示す。等化器１００Ｂは、第２の実施形態に係る係数更新器１１０Ａとは異なる構成の係数更新器１１０Ｂを備えたものである。
【００４７】
図４は、係数更新器１１０Ｂの構成を示す。係数更新器１１０Ｂは、マルチプレクサ１１７と、デマルチプレクサ１１８と、係数選択回路１１９と、１個の係数学習器１２０とを備えている。
【００４８】
マルチプレクサ１１７は、係数器１０２―１〜１０２―５によってそれぞれ選択された選択タップ係数ｃ1〜ｃ5のうちの１つを選択する。また、デマルチプレクサ１１８は、係数学習器１２０の出力先として、タップ係数ｃ1´〜ｃ5´のうちの１つを選択する。
【００４９】
係数選択回路１１９は、マルチプレクサ１１７において選択タップ係数ｃ1〜ｃ5が、また、デマルチプレクサ１１８において対応するタップ係数ｃ1´〜ｃ5´が、それぞれ順次選択されるように、マルチプレクサ１１７およびデマルチプレクサ１１８を制御する。本実施形態の場合、係数選択回路１１９は、５進カウンタで実現することができる。
【００５０】
本実施形態に係る係数学習器１２０は、第２の実施形態とは異なり、次の式（３）の演算を実行するものである。
【００５１】
【数３】
【００５２】
以上、本実施形態によると、マルチプレクサ１１７およびデマルチプレクサ１１８によって、更新すべきタップ係数が順次選択されることにより、１つの係数学習器１２０で複数の係数器１０２―ｉのタップ係数について更新の処理をすることができる。したがって、本実施形態に係る等化器１００Ｂは、第２の実施形態に係る等化器１００Ａと比べて、回路規模を縮小することができる。
【００５３】
なお、係数学習器１２０は１個であるとしたが、複数個であってもよい。複数の係数器１０２―ｉによって１個の係数学習器１２０が共有されるように構成することにより、本発明による効果と同様のものを得ることができる。
【００５４】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る等化器を備えた再生信号処理装置３００の構成を示す。
【００５５】
再生信号処理装置３００は、可変ゲインアンプ３０１と、アナログフィルタ３０２と、Ａ／Ｄ変換器３０３と、ＦＩＲフィルタ３０４と、ビタビ復号器３０５と、クロック抽出回路３０６と、係数更新器３０７とを備えている。なお、本実施形態に係る等化器は、ＦＩＲフィルタ３０４および係数更新器３０７を含む部分（波形等化処理部３１０）である。
【００５６】
再生信号処理装置３００は、記録メディアから読み出した再生信号ＤＴ１を入力とし、ビタビ復号器３０５によって復号された復号信号ＤＴ２を出力とする。再生信号ＤＴ１は、たとえばＤＶＤの場合、光ディスクから光ピックアップで読み出されたＲＦ信号である。また、ＦＩＲフィルタ３０４および係数更新器３０７として、たとえば、第２の実施形態に係る等化器１００Ａを適用することができる。
【００５７】
次に、再生信号処理装置３００の動作について説明する。
【００５８】
可変ゲインアンプ３０１は、再生信号ＤＴ１に対して、アナログフィルタ３０２のダイナミックレンジに適合するように振幅の調整を行う。次に、アナログフィルタ３０２は、Ａ／Ｄ変換器３０３の前置フィルタおよび最初の等化器として信号をフィルタリングする。続いて、Ａ／Ｄ変換器３０３は、入力した信号をデジタル値にサンプリングし、デジタル信号ｘ0を出力する。なお、本実施形態に係る再生信号処理装置３００は、再生信号ＤＴ１に上下非対称性があっても、デジタル信号ｘ0を出力する時点までは補償を行わない。
【００５９】
次に、波形等化処理部３１０は、第２の実施形態で説明したように、入力とするデジタル信号ｘ0を遅延させた複数のタップ信号のうちのいずれか１つに基づいて、複数のタップ係数群の中からいずれか１つ（選択係数群）を選択する。そして、この選択係数群を適用して、デジタル信号ｘ0に対して、波形等化処理を行い、波形等化信号ｙを出力する。最後に、ビタビ復号器３０５は、波形等化信号ｙの復号を行い、復号信号ＤＴ２を出力する。
【００６０】
図６は、図９に示したサンプルを、本実施形態に係る再生信号処理装置３００によって波形等化したときの波形等化信号ｙのレベルを示す。図６からわかるように、波形等化信号ｙは上下非対称性の補償がなされており、信号レベルは理想値の近傍に収束している。
【００６１】
以上、本実施形態によると、波形等化処理部３１０によって、再生信号ＤＴ１からＡ／Ｄ変換によって得られたデジタル信号ｘ0に対して、非線形性を補償するように波形等化処理が行われる。これにより、デジタル信号の原信号である再生信号の非線形性の補償が可能な信号再生装置を実現することができる。
【００６２】
なお、係数更新器３０７は必ずしも必要ではない。図７に示す構成のように、係数更新器３０７を省略した再生信号処理装置３００においても、本発明による効果と同様のものを得ることができる。また、ビタビ復号器３０５の代わりに、別の復号方法による復号器であってもよい。
【００６３】
また、本発明は、上記の各実施形態のみに限定されるものではなく、上記以外の実施形態が可能である。
【００６４】
【発明の効果】
以上、本発明によると、ディスク製造時のアシンメトリ現象などに起因する上下非対称などの非線形性を持つ入力信号に対して、正しい畳み込み演算を実行して、非線形性の補償を行うことが可能な等化器を実現することができる。したがって、本発明による等化器を再生信号処理装置などの既存の信号処理装置に組み込むことにより、再生信号に対する処理性能を向上させることができる。
【００６５】
また、本発明の等化器は比較的簡単な回路構成をしているため、これを組み込んだ再生信号処理装置などの省面積化が図れる。これにより、コスト削減に優位な再生信号処理装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る等化器の構成図である。
【図２】 本発明の第２および第３の実施形態に係る等化器の構成図である。
【図３】 本発明の第２の実施形態に係る係数更新器の構成図である。
【図４】 本発明の第３の実施形態に係る係数更新器の構成図である。
【図５】 本発明の第４の実施形態に係る等化器を備えた再生信号処理装置の構成図である。
【図６】 図５の再生信号処理装置による波形等化後の波形図である。
【図７】 係数更新器を省略した図５の再生信号処理装置の構成図である。
【図８】 光ディスクのアシンメトリの模式図である。
【図９】 上下非対称波形を持つデジタル信号の波形図である。
【図１０】 従来の等化器による波形等化後の波形図である。
【図１１】 従来の等化器の構成図である。
【符号の説明】
１００，１００Ａ，１００Ｂ，５００ 等化器
１０１ 信号遅延部
１０１―１〜１０１―５ 遅延素子
１０２ 係数乗算部
１０２―１〜１０２―５ 係数器
１０３ 比較器
１０４ 加算器
１０５ マルチプレクサ
１０６ 係数格納部
１０７ 乗算器
１０８ 閾値
１１０Ａ，１１０Ｂ 係数更新器
１１１ 理想値判定回路
１１２ 減算器
１１３ 遅延調整回路
１１４ 乗算器
１１５ 乗算器
１１６ 加算器
１１７ マルチプレクサ
１１８ デマルチプレクサ
１１９ 係数選択回路
１２０ 係数学習器
３００ 再生信号処理装置
３０１ 可変ゲインアンプ
３０２ アナログフィルタ
３０３ Ａ／Ｄ変換器
３０４ ＦＩＲフィルタ
３０５ ビタビ復号器
３０６ クロック抽出回路
３０７ 係数更新器
３１０ 波形等化処理部
ｘ0 入力信号、デジタル信号
ｘ1〜ｘ5 タップ信号
ｃ3p，ｃ3n タップ係数
ｃ1〜ｃ5 選択タップ係数
ｃ1´〜ｃ5´ 新たなタップ係数
ｙ 波形等化信号
ＳＳ 選択信号
ＤＴ１ 再生信号
ＤＴ２ 復号信号
【発明の属する技術分野】
本発明は、等化器および等化方法に関するものであり、特に、非線形性を有する信号に対する波形等化の技術に属する。
【０００２】
【従来の技術】
光ディスクなどの記録メディアに記録された情報を再生する再生信号処理装置において、メディアから読み出した再生信号に上下非対称性が現れることがある。たとえば、光ディスクの場合、光ディスクのピット列にレーザーが照射され、その反射光の強度が再生信号として読み出されている。このとき、光ディスクの製造時のマスタリングで用いられる光のパワーなどの諸条件の違いにより、光ディスク表面のピットの大きさや形が変動すると、反射光の強度が変化し、再生信号に上下非対称性が現れる。これを、アシンメトリという。
【０００３】
図８は、ピットが幅方向に変動したときのアシンメトリを模式的に示したものである。（１）のピットの幅は、（２）の標準ピットのものよりも短い。このため、ピット以外の部分のパターンが長くなり、再生信号の強度は標準ピットのものよりも強くなる。逆に、（３）のピットの幅は、（２）の標準ピットのものよりも長い。このため、ピット以外の部分のパターンが短くなり、再生信号の強度は標準ピットのものよりも弱くなる。
【０００４】
図９は、上下非対称性を有する再生信号をＡ／Ｄ変換した後の信号レベルのサンプルを示す。再生信号に上下非対称性がない場合、信号レベルは、図中の矢印で示した理想値の近傍に分布する。しかし、上下非対称性を有する再生信号のＡ／Ｄ変換後のレベルは、図９に示すように、ゼロレベル（“０”で示した横軸）に対して、上方向（正値）にはＡ１（またはＡ２）の振幅、下方向（負値）にはＡ１´（またはＡ２´）の振幅というように、非対称なものとなっている。
【０００５】
一方、再生信号処理装置は、一般に、ＦＩＲ（Finite Impulse Response ）フィルタで構成された等化器を用いて、デジタル信号の波形等化を行う。このとき、次の式（１）に示す「畳み込み演算」と呼ばれる線形演算を行う。ただし、同式において、ｘiはｉ番目のタップ信号、ｃiはタップ信号ｘiに対応するタップ係数、ＮはＦＩＲフィルタのタップ数、ｙは波形等化信号である。
【０００６】
【数１】
畳み込み演算による波形等化を行うことにより、デジタル信号は、正負それぞれの理想値のレベルに近づくように補正される。しかし、図９に示すような非線形性を有する信号に畳み込み演算を行うと、図１０に示すように発散してしまうことがある。
【０００８】
非線形性を有するデジタル信号の波形等化を行う等化器に関する技術として、たとえば、特開平９−１５３２５７号公報に開示されたものがある。
【０００９】
図１１は、同公報に開示された等化器５００の概要図である。等化器５００では、係数器５０２―ｉ（ｉ＝０〜ｎ）において、タップ信号５１１−ｉの値の正負に応じて、タップ係数ｃip，ｃinのいずれかが選択される。そして、選択されたタップ係数が、乗算器５０７の乗算に適用されるようになっている。これにより、入力信号の非線形性の補償を可能としている。
【００１０】
【発明が解決しようとする課題】
等化器全体のタップ信号群をベクトルＸ＝（ｘ1，ｘ2，…，ｘN）、タップ係数群をベクトルＣ＝（ｃ1，ｃ2，…，ｃN）のようにベクトル表現すると、式（１）は、“ｙ＝Ｘ・Ｃ”として表すことができる。ここで、タップ係数群として、タップ信号が正の場合にはベクトルＣｐ＝（ｃ1p，ｃ2p，…，ｃNp）を適用して“ｙ＝Ｘ・Ｃｐ”を得るようにし、一方、負の場合にはベクトルＣｎ＝（ｃ1n，ｃ2n，…，ｃNn）を適用して“ｙ＝Ｘ・Ｃｎ”を得るようにすることにより、入力信号の上下非対称性を補償することができる。
【００１１】
しかし、等化器５００では、各係数器５０２―ｉによって、それぞれ入力とするタップ信号５１１―ｉの値の正負に応じて、タップ係数が選択される。このため、等化器全体としてのタップ係数群のベクトルＣは、上記のベクトルＣｐの要素とベクトルＣｎの要素とが混在したものとなってしまう。これでは、タップ信号の値の正負に応じてタップ係数群のベクトルＣｐ，Ｃｎのいずれかを選択することができず、本来の畳み込み演算を行うことができない。したがって、等化器５００では、入力信号の非線形性を正確に補償することが困難である。
【００１２】
上記の問題に鑑み、本発明は、入力信号の非線形性に対して正確な補償を行うことが可能な等化器および等化方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明が講じた手段は、入力信号に対して波形等化を行う等化器として、直列に接続された複数の遅延素子を有し、入力信号をこれら複数の遅延素子で遅延させる信号遅延部と、これら複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、この基準信号の値と所定の閾値との比較を行い、この比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択するための選択信号を生成する選択信号生成手段と、この選択信号に基づいて上記のいずれか一つのタップ係数群を選択し、上記の複数のタップ信号のそれぞれを、この選択したタップ係数群に属するタップ係数のうち対応するタップ係数で乗じる係数乗算部と、係数乗算部によって乗算された結果の複数の信号を加算し、この加算結果を波形等化信号として出力する加算器とを備えたものとする。
【００１４】
この発明によると、複数の遅延素子から出力された複数のタップ信号のうちのいずれか一つである基準信号に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群が選択され、入力信号に対して、この選択したタップ係数群を適用して波形等化が行われる。これにより、基準信号つまりはその元である入力信号に基づいて、等化器全体のタップ係数群が適応的に切り替えられ、上下非対称性といった入力信号の非線形性が補償される。
【００１５】
好ましくは、上記の等化器における基準信号は、上記の複数の遅延素子のうち中央に位置する遅延素子から出力された信号であるとする。
【００１６】
また、好ましくは、上記の等化器は、係数乗算部によって選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する係数学習器を有し、この選択されたタップ係数群に属する各タップ係数を、係数学習器によって算出された新たなタップ係数群に属する各タップ係数に更新する係数更新器を備えているものとする。
【００１７】
この発明によると、選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように係数学習器によって新たなタップ係数群が算出され、この選択されたタップ係数群はこの新たなタップ係数群に更新される。したがって、タップ係数群に属する各タップ係数が、入力信号の非線形性の補償に最適な値に近づき、波形等化性能が向上する。
【００１８】
一方、上記の課題を解決するために本発明が講じた手段は、入力信号に対して波形等化を行う等化方法として、直列に接続された複数の遅延素子で入力信号を遅延させる信号遅延工程と、これら複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、この基準信号の値と所定の閾値との比較を行う比較工程と、比較工程による比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択する係数群選択工程と、上記の複数のタップ信号のそれぞれを、係数群選択工程によって選択されたタップ係数群に属するタップ係数のうち対応するタップ係数で乗じる係数乗算工程と、係数乗算工程で得られた複数の信号を加算し、この加算結果を波形等化信号として出力する加算工程とを備えたものとする。
【００１９】
この発明によると、複数の遅延素子から出力された複数のタップ信号のうちのいずれか一つである基準信号に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群が選択され、入力信号に対して、この選択したタップ係数群を適用して波形等化が行われる。これにより、基準信号つまりはその元である入力信号に基づいて、タップ係数群が適応的に切り替えられ、上下非対称性といった入力信号の非線形性が補償される。
【００２０】
好ましくは、上記の等化方法における基準信号は、上記の複数の遅延素子のうち中央に位置する遅延素子から出力されたタップ信号であるとする。
【００２１】
また、好ましくは、上記の等化方法は、係数群選択工程によって選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する新係数群算出工程と、係数群選択工程によって選択されたタップ係数群に属する各タップ係数を、新係数群算出工程によって算出されたタップ係数群に属する各タップ係数に更新する係数更新工程とを備えているものとする。
【００２２】
この発明によると、選択されたタップ係数群に対して、波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群が算出され、この選択されたタップ係数群はこの新たなタップ係数群に更新される。したがって、タップ係数群に属する各タップ係数が、入力信号の非線形性の補償に最適な値に近づき、波形等化性能が向上する。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る等化器１００の構成を示す。ただし、説明の便宜上、等化器１００のタップ数は５であるものとする。なお、本発明はこのタップ数に限定されるものではなく、タップ数はこれ以上、またはこれ以下であってもよい。
【００２５】
等化器１００は、複数の遅延素子１０１―ｉ（ｉ＝１〜５、以下同様とする。）を有する信号遅延部１０１と、複数の係数器１０２―ｉを有する係数乗算部１０２と、比較器１０３と、加算器１０４とを備えている。
【００２６】
信号遅延部１０１は、入力信号ｘ0を入力とし、タップ信号ｘi（ｉ＝１〜５）を出力とする。タップ信号ｘiは、遅延素子１０１―ｉにそれぞれ入力される信号が１クロックだけ遅延して出力されるものである。
【００２７】
係数器１０２は、マルチプレクサ１０５と、係数格納部１０６と、乗算器１０７とを有する。係数格納部１０６は、２種類のタップ係数群Ｃｐ，Ｃｎにそれぞれ属するタップ係数ｃip，ｃinを格納している。マルチプレクサ１０５は、与えられた選択信号ＳＳに基づいて、タップ係数ｃip，ｃinのいずれかを選択し、選択タップ係数ｃiとして出力する。そして、乗算器１０７は、遅延素子１０１からそれぞれ出力されるタップ信号ｘiに、選択タップ係数ｃiを乗じたものを出力する。なお、選択タップ係数ｃiとして、たとえば、選択信号ＳＳの値が“０”のときはタップ係数ｃipを選択し、一方、“１”のときはタップ係数ｃinを選択する。ただし、この選択方法は１例であり、本発明は、これに限定されるものではない。
【００２８】
比較器１０３は、基準信号に相当する信号遅延部１０１の中央タップ信号ｘ3の値と所定の閾値１０８との比較を行い、この比較結果に基づいて、選択信号ＳＳを生成し、出力する。なお、選択信号ＳＳは、タップ信号ｘ3の値が閾値１０８以上のときは“０”、閾値１０８よりも小さいときは“１”であるとする。ただし、本発明は、この選択信号ＳＳの値の決定方法に限定されるものではない。
【００２９】
加算器１０４は、係数乗算部１０２からそれぞれ出力される信号を加算し、波形等化信号ｙとして出力する。
【００３０】
次に、本実施形態に係る等化器１００の動作について説明する。ここでは、閾値１０８の値として“０”を設定するものとする。つまり、タップ信号ｘ3の値の正負に応じて、比較器１０３から出力される選択信号ＳＳの値が切り替わるようにする。
【００３１】
いま、タップ信号群として、ベクトルＸ＝（ｘ1，ｘ2，ｘ3，ｘ4，ｘ5）＝（−５，−１，５，１０，１０）であるとする。このときの中央タップ信号ｘ3の値は“５”であるので、比較器１０３から選択信号ＳＳとして“０”が出力される。したがって、各係数器１０２―ｉによって、選択タップ係数ｃiとして、タップ係数ｃipが選択される。つまり、タップ係数群として、ベクトルＣｐ＝（ｃ1p，ｃ2p，ｃ3p，ｃ4p，ｃ5p）が選択される。これにより、式（１）から、波形等化信号ｙ＝Ｘ・Ｃｐ＝（−５）×ｃ1p＋（−１）×ｃ2p＋５×ｃ3p＋１０×ｃ4p＋１０×ｃ5pを得る。
【００３２】
続く１クロック後に、各タップ信号ｘiが１つずつシフトし、タップ信号群がベクトルＸ＝（−１０，−５，−１，５，１０）になったとする。このときの中央タップ信号ｘ3の値は“−１”であるので、比較器１０３から選択信号ＳＳとして“１”が出力される。したがって、各係数器１０２―ｉによって、選択タップ係数ｃiとして、タップ係数ｃinが選択される。つまり、タップ係数群として、ベクトルＣｎ＝（ｃ1n，ｃ2n，ｃ3n，ｃ4n，ｃ5n）が選択される。これにより、式（１）から、波形等化信号ｙ＝Ｘ・Ｃｎ＝（−１０）×ｃ1n＋（−５）×ｃ2n＋（−１）×ｃ3n＋５×ｃ4n＋１０×ｃ5nを得る。
【００３３】
以上、本実施形態によると、基準信号である中央タップ信号ｘ3の値の正負に応じて、等化器全体のタップ係数群としてタップ係数ベクトルＣｐ，Ｃｎのいずれかが選択される。これにより、タップ係数ベクトルＣｐ，Ｃｎの要素が混在することなく等化器全体のタップ係数を切り替えることができ、上下非対称性を持つ入力信号ｘ0に対して、本来の畳み込み演算を実行することができる。したがって、本実施形態に係る等化器１００により、入力信号の非線形性に対して正確な補償を行うことができる。
【００３４】
なお、等化器１００は、入力信号ｘ0を入力とする係数器として、係数器１０２―０なるものを備えていないが、これを備えたものでもよい。
【００３５】
また、比較器１０３は、基準信号として中央タップ信号ｘ3を入力とするものとした。しかし、タップ数が偶数、たとえば、２ｎ個の場合、タップ信号ｘnまたはｘn+1を中央タップ信号とすればよい。また、これ以外のタップ信号ｘiを基準信号として入力し、選択信号ＳＳを生成するものであってもよい。
【００３６】
また、閾値１０８の値は１つであり、また、係数格納部１０６は２種類のタップ係数群Ｃｐ，Ｃｎに属するタップ係数ｃip，ｃinを格納しているとしたが、本発明は、これらの個数に限定されるものではなく、これらより多くの個数を持つものであってもよい。
【００３７】
また、係数格納部１０６は、必ずしも係数器１０２―ｉの内部にある必要はなく、外部にあるものでもよい。
【００３８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る等化器１００Ａの構成を示す。等化器１００Ａは、第１の実施形態に係る等化器１００に、さらに、係数更新器１１０Ａを備えたものである。
【００３９】
係数更新器１１０Ａは、係数器１０２―ｉによって選択された選択タップ係数ｃiに対して新たなタップ係数ｃi´を算出し、係数器１０２―ｉにおけるタップ係数ｃip，ｃinのうちの選択されている方を、タップ係数ｃi´に更新する。なお、タップ係数ｃi´の算出については、たとえば、ＬＭＳ（Least Mean Square ）アルゴリズムに従うものとする。
【００４０】
ＬＭＳアルゴリズムによると、タップ係数ｃi´は、次の式（２）におけるタップ係数ｃi（ｎＴ＋１）として与えられる。ただし、式（２）において、Ｔは１クロック周期、ｎは整数、ｃi（ｎＴ）は時刻ｎＴにおけるタップ係数、ｅ（ｎＴ）はそのときの波形等化信号ｙの現実値と理想値との差である等化誤差、ｘ（ｎＴ）は入力信号、μはステップサイズパラメータである。なお、ステップサイズパラメータμとは、正のスカラであり、タップ係数更新の毎回の繰り返しにおける補正量の大きさを制御するものである。式（２）の演算を繰り返すことにより、等化誤差ｅ（ｎＴ）を最小化するタップ係数ｃi´を得ることができる。
【００４１】
【数２】
次に、係数更新器１１０Ａの構成について説明する。図３は、係数更新器１１０Ａの構成を示す。係数更新器１１０Ａは、式（２）の演算を実行する係数学習器１２０を、係数器１０２と同じ個数だけ有する。
【００４３】
係数学習器１２０は、波形等化信号ｙの理想値を判定する理想値判定回路１１１と、波形等化信号ｙの現実値と理想値との減算を行い、等化誤差ｅ（ｎＴ）を出力する減算器１１２と、入力信号ｘ0の遅延調整を行う遅延調整回路１１３と、等化誤差ｅ（ｎＴ）と遅延調整された信号ｘ（ｎＴ）とを乗じる乗算器１１４と、乗算器１１４の出力とステップサイズパラメータμとを乗じる乗算器１１５と、乗算器１１５の出力と係数器１０２―ｉによって選択された選択タップ係数ｃiとを加算して、新たなタップ係数ｃi´として出力する加算器１１６とを有する。
【００４４】
遅延調整回路１１３は、等化器１００Ａによるタップ信号ｘiの畳み込み演算が行われるタイミングに合わせて乗算器１１４における乗算が行われるように、入力信号ｘ0の遅延調整を行う。この遅延調整回路１１３は、遅延素子１０１―ｉと同様に機能するものを用いて実現することができる。
【００４５】
以上、本実施形態によると、係数学習器１２０によって、等化誤差ｅ（ｎＴ）をより小さくするように、新たなタップ係数ｃi´が算出される。そして、係数器１０２―ｉにおけるタップ係数ｃip，ｃinのうちの選択されている方が、この新たなタップ係数ｃi´に更新される。これにより、タップ係数ｃip，ｃinを、入力信号ｘ0の非線形性の補償に最適な値に更新していくことができ、波形等化の性能が向上する。
【００４６】
（第３の実施形態）
図２は、本発明の第３の実施形態に係る等化器１００Ｂの構成を示す。等化器１００Ｂは、第２の実施形態に係る係数更新器１１０Ａとは異なる構成の係数更新器１１０Ｂを備えたものである。
【００４７】
図４は、係数更新器１１０Ｂの構成を示す。係数更新器１１０Ｂは、マルチプレクサ１１７と、デマルチプレクサ１１８と、係数選択回路１１９と、１個の係数学習器１２０とを備えている。
【００４８】
マルチプレクサ１１７は、係数器１０２―１〜１０２―５によってそれぞれ選択された選択タップ係数ｃ1〜ｃ5のうちの１つを選択する。また、デマルチプレクサ１１８は、係数学習器１２０の出力先として、タップ係数ｃ1´〜ｃ5´のうちの１つを選択する。
【００４９】
係数選択回路１１９は、マルチプレクサ１１７において選択タップ係数ｃ1〜ｃ5が、また、デマルチプレクサ１１８において対応するタップ係数ｃ1´〜ｃ5´が、それぞれ順次選択されるように、マルチプレクサ１１７およびデマルチプレクサ１１８を制御する。本実施形態の場合、係数選択回路１１９は、５進カウンタで実現することができる。
【００５０】
本実施形態に係る係数学習器１２０は、第２の実施形態とは異なり、次の式（３）の演算を実行するものである。
【００５１】
【数３】
以上、本実施形態によると、マルチプレクサ１１７およびデマルチプレクサ１１８によって、更新すべきタップ係数が順次選択されることにより、１つの係数学習器１２０で複数の係数器１０２―ｉのタップ係数について更新の処理をすることができる。したがって、本実施形態に係る等化器１００Ｂは、第２の実施形態に係る等化器１００Ａと比べて、回路規模を縮小することができる。
【００５３】
なお、係数学習器１２０は１個であるとしたが、複数個であってもよい。複数の係数器１０２―ｉによって１個の係数学習器１２０が共有されるように構成することにより、本発明による効果と同様のものを得ることができる。
【００５４】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る等化器を備えた再生信号処理装置３００の構成を示す。
【００５５】
再生信号処理装置３００は、可変ゲインアンプ３０１と、アナログフィルタ３０２と、Ａ／Ｄ変換器３０３と、ＦＩＲフィルタ３０４と、ビタビ復号器３０５と、クロック抽出回路３０６と、係数更新器３０７とを備えている。なお、本実施形態に係る等化器は、ＦＩＲフィルタ３０４および係数更新器３０７を含む部分（波形等化処理部３１０）である。
【００５６】
再生信号処理装置３００は、記録メディアから読み出した再生信号ＤＴ１を入力とし、ビタビ復号器３０５によって復号された復号信号ＤＴ２を出力とする。再生信号ＤＴ１は、たとえばＤＶＤの場合、光ディスクから光ピックアップで読み出されたＲＦ信号である。また、ＦＩＲフィルタ３０４および係数更新器３０７として、たとえば、第２の実施形態に係る等化器１００Ａを適用することができる。
【００５７】
次に、再生信号処理装置３００の動作について説明する。
【００５８】
可変ゲインアンプ３０１は、再生信号ＤＴ１に対して、アナログフィルタ３０２のダイナミックレンジに適合するように振幅の調整を行う。次に、アナログフィルタ３０２は、Ａ／Ｄ変換器３０３の前置フィルタおよび最初の等化器として信号をフィルタリングする。続いて、Ａ／Ｄ変換器３０３は、入力した信号をデジタル値にサンプリングし、デジタル信号ｘ0を出力する。なお、本実施形態に係る再生信号処理装置３００は、再生信号ＤＴ１に上下非対称性があっても、デジタル信号ｘ0を出力する時点までは補償を行わない。
【００５９】
次に、波形等化処理部３１０は、第２の実施形態で説明したように、入力とするデジタル信号ｘ0を遅延させた複数のタップ信号のうちのいずれか１つに基づいて、複数のタップ係数群の中からいずれか１つ（選択係数群）を選択する。そして、この選択係数群を適用して、デジタル信号ｘ0に対して、波形等化処理を行い、波形等化信号ｙを出力する。最後に、ビタビ復号器３０５は、波形等化信号ｙの復号を行い、復号信号ＤＴ２を出力する。
【００６０】
図６は、図９に示したサンプルを、本実施形態に係る再生信号処理装置３００によって波形等化したときの波形等化信号ｙのレベルを示す。図６からわかるように、波形等化信号ｙは上下非対称性の補償がなされており、信号レベルは理想値の近傍に収束している。
【００６１】
以上、本実施形態によると、波形等化処理部３１０によって、再生信号ＤＴ１からＡ／Ｄ変換によって得られたデジタル信号ｘ0に対して、非線形性を補償するように波形等化処理が行われる。これにより、デジタル信号の原信号である再生信号の非線形性の補償が可能な信号再生装置を実現することができる。
【００６２】
なお、係数更新器３０７は必ずしも必要ではない。図７に示す構成のように、係数更新器３０７を省略した再生信号処理装置３００においても、本発明による効果と同様のものを得ることができる。また、ビタビ復号器３０５の代わりに、別の復号方法による復号器であってもよい。
【００６３】
また、本発明は、上記の各実施形態のみに限定されるものではなく、上記以外の実施形態が可能である。
【００６４】
【発明の効果】
以上、本発明によると、ディスク製造時のアシンメトリ現象などに起因する上下非対称などの非線形性を持つ入力信号に対して、正しい畳み込み演算を実行して、非線形性の補償を行うことが可能な等化器を実現することができる。したがって、本発明による等化器を再生信号処理装置などの既存の信号処理装置に組み込むことにより、再生信号に対する処理性能を向上させることができる。
【００６５】
また、本発明の等化器は比較的簡単な回路構成をしているため、これを組み込んだ再生信号処理装置などの省面積化が図れる。これにより、コスト削減に優位な再生信号処理装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る等化器の構成図である。
【図２】 本発明の第２および第３の実施形態に係る等化器の構成図である。
【図３】 本発明の第２の実施形態に係る係数更新器の構成図である。
【図４】 本発明の第３の実施形態に係る係数更新器の構成図である。
【図５】 本発明の第４の実施形態に係る等化器を備えた再生信号処理装置の構成図である。
【図６】 図５の再生信号処理装置による波形等化後の波形図である。
【図７】 係数更新器を省略した図５の再生信号処理装置の構成図である。
【図８】 光ディスクのアシンメトリの模式図である。
【図９】 上下非対称波形を持つデジタル信号の波形図である。
【図１０】 従来の等化器による波形等化後の波形図である。
【図１１】 従来の等化器の構成図である。
【符号の説明】
１００，１００Ａ，１００Ｂ，５００ 等化器
１０１ 信号遅延部
１０１―１〜１０１―５ 遅延素子
１０２ 係数乗算部
１０２―１〜１０２―５ 係数器
１０３ 比較器
１０４ 加算器
１０５ マルチプレクサ
１０６ 係数格納部
１０７ 乗算器
１０８ 閾値
１１０Ａ，１１０Ｂ 係数更新器
１１１ 理想値判定回路
１１２ 減算器
１１３ 遅延調整回路
１１４ 乗算器
１１５ 乗算器
１１６ 加算器
１１７ マルチプレクサ
１１８ デマルチプレクサ
１１９ 係数選択回路
１２０ 係数学習器
３００ 再生信号処理装置
３０１ 可変ゲインアンプ
３０２ アナログフィルタ
３０３ Ａ／Ｄ変換器
３０４ ＦＩＲフィルタ
３０５ ビタビ復号器
３０６ クロック抽出回路
３０７ 係数更新器
３１０ 波形等化処理部
ｘ0 入力信号、デジタル信号
ｘ1〜ｘ5 タップ信号
ｃ3p，ｃ3n タップ係数
ｃ1〜ｃ5 選択タップ係数
ｃ1´〜ｃ5´ 新たなタップ係数
ｙ 波形等化信号
ＳＳ 選択信号
ＤＴ１ 再生信号
ＤＴ２ 復号信号
Claims (6)
- 入力信号に対して波形等化を行う等化器であって、
直列に接続された複数の遅延素子を有し、前記入力信号を前記複数の遅延素子で遅延させる信号遅延部と、
前記複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、当該基準信号の値と所定の閾値との比較を行い、当該比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択するための選択信号を生成する選択信号生成手段と、
前記選択信号に基づいて前記いずれか一つのタップ係数群を選択し、前記複数のタップ信号のそれぞれを、当該選択したタップ係数群に属する複数のタップ係数のうち対応するタップ係数で乗じる係数乗算部と、
前記係数乗算部によって乗算された結果の複数の信号を加算し、当該加算結果を波形等化信号として出力する加算器とを備えた
ことを特徴とする等化器。 - 請求項１記載の等化器において、
前記基準信号は、前記複数の遅延素子のうち中央に位置する遅延素子から出力されたタップ信号である
ことを特徴とする等化器。 - 請求項１記載の等化器において、
前記係数乗算部によって選択されたタップ係数群に対して、前記波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する係数学習器を有し、前記選択されたタップ係数群に属する各タップ係数を、前記係数学習器によって算出された前記新たなタップ係数群に属する各タップ係数に更新する係数更新器を備えた
ことを特徴とする等化器。 - 入力信号に対して波形等化を行う等化方法であって、
直列に接続された複数の遅延素子で前記入力信号を遅延させる信号遅延工程と、
前記複数の遅延素子から出力された複数のタップ信号のいずれか一つを基準信号とし、前記基準信号の値と所定の閾値との比較を行う比較工程と、
前記比較工程による比較結果に基づいて、複数のタップ係数群の中からいずれか一つのタップ係数群を選択する係数群選択工程と、
前記複数のタップ信号のそれぞれを、前記係数群選択工程によって選択されたタップ係数群に属する複数のタップ係数のうち対応するタップ係数で乗じる係数乗算工程と、
前記係数乗算工程で得られた複数の信号を加算し、当該加算結果を波形等化信号として出力する加算工程とを備えた
ことを特徴とする等化方法。 - 請求項４記載の等化方法において、
前記基準信号は、前記複数の遅延素子のうち中央に位置する遅延素子から出力されたタップ信号である
ことを特徴とする等化方法。 - 請求項４記載の等化方法において、
前記係数群選択工程によって選択されたタップ係数群に対して、前記波形等化信号の現実値と理想値との誤差がより小さくなるように新たなタップ係数群を算出する新係数群算出工程と、
前記係数群選択工程によって選択されたタップ係数群に属する各タップ係数を、前記新係数群算出工程によって算出されたタップ係数群に属する各タップ係数に更新する係数更新工程とを備えた
ことを特徴とする等化方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086120A JP3647817B2 (ja) | 2002-03-26 | 2002-03-26 | 等化器および等化方法 |
| US10/383,746 US7321620B2 (en) | 2002-03-26 | 2003-03-10 | Equalizer and reproduction signal processing device |
| CNB031072887A CN1260728C (zh) | 2002-03-26 | 2003-03-21 | 均衡器以及再现信号处理装置 |
| KR10-2003-0018679A KR20030077458A (ko) | 2002-03-26 | 2003-03-26 | 등화기 및 재생신호 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086120A JP3647817B2 (ja) | 2002-03-26 | 2002-03-26 | 等化器および等化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283384A JP2003283384A (ja) | 2003-10-03 |
| JP3647817B2 true JP3647817B2 (ja) | 2005-05-18 |
Family
ID=28449286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086120A Expired - Fee Related JP3647817B2 (ja) | 2002-03-26 | 2002-03-26 | 等化器および等化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7321620B2 (ja) |
| JP (1) | JP3647817B2 (ja) |
| KR (1) | KR20030077458A (ja) |
| CN (1) | CN1260728C (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675968B2 (en) * | 2003-09-29 | 2010-03-09 | Hiroshi Takatori | Adaptive FIR filter and method |
| US7848402B1 (en) * | 2005-09-29 | 2010-12-07 | Altera Corporation | Phase-adjusted pre-emphasis and equalization for data communication |
| JP4748211B2 (ja) | 2008-12-02 | 2011-08-17 | ソニー株式会社 | 通信装置、並びに適応等化装置 |
| JP2011014196A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 適応等化器、情報再生装置、及び適応等化方法 |
| JP6219193B2 (ja) * | 2014-02-21 | 2017-10-25 | パナソニック株式会社 | 等化方法及び等化器 |
| US9542972B1 (en) * | 2015-11-12 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-head coefficient based scaling |
| US9819456B1 (en) | 2016-10-17 | 2017-11-14 | Seagate Technology Llc | Preamble detection and frequency offset determination |
| US10164760B1 (en) | 2016-10-18 | 2018-12-25 | Seagate Technology Llc | Timing excursion recovery |
| US10152457B1 (en) | 2016-10-25 | 2018-12-11 | Seagate Technology Llc | Target parameter adaptation |
| US10277718B1 (en) | 2016-11-22 | 2019-04-30 | Seagate Technology Llc | Preamble defect detection and mitigation |
| US10084553B1 (en) | 2016-12-22 | 2018-09-25 | Seagate Technology Llc | Iterative recovery from baseline or timing disturbances |
| US9979573B1 (en) | 2016-12-23 | 2018-05-22 | Seagate Technology Llc | Position error signal burst demodulation |
| US9954537B1 (en) | 2016-12-23 | 2018-04-24 | Seagate Technology Llc | Wide frequency range clock generation with phase interpolation |
| US9998136B1 (en) | 2017-02-17 | 2018-06-12 | Seagate Technology Llc | Loop consistency using multiple channel estimates |
| US10382166B1 (en) * | 2017-02-22 | 2019-08-13 | Seagate Technology Llc | Constrained receiver parameter optimization |
| US9928854B1 (en) | 2017-05-03 | 2018-03-27 | Seagate Technology Llc | MISO equalization with ADC averaging |
| JP7428037B2 (ja) * | 2020-03-24 | 2024-02-06 | 富士通オプティカルコンポーネンツ株式会社 | イコライザ、及びこれを用いた通信モジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398259A (en) * | 1992-07-01 | 1995-03-14 | Nec Corporation | Decision-feedback equalizer for cancelling CW interference |
| JP3648308B2 (ja) * | 1995-11-30 | 2005-05-18 | 株式会社日立グローバルストレージテクノロジーズ | 等化器および磁気記録信号再生装置 |
| JP2000138594A (ja) | 1998-11-02 | 2000-05-16 | Hitachi Ltd | 信号処理装置および記録媒体の再生装置 |
| JP2000182330A (ja) | 1998-12-16 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 情報再生方法及び情報再生装置 |
| JP3781911B2 (ja) * | 1999-01-07 | 2006-06-07 | 株式会社日立製作所 | 情報再生方法及び装置 |
| JP2003085764A (ja) | 2000-10-31 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 波形等化器およびｐｒｍｌ検出器 |
| US6678230B2 (en) * | 2000-10-31 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium |
| JP4072751B2 (ja) | 2001-04-20 | 2008-04-09 | 日本ビクター株式会社 | 再生装置 |
| JP2003014803A (ja) | 2001-04-27 | 2003-01-15 | Matsushita Electric Works Ltd | 長期安定化試験システム |
-
2002
- 2002-03-26 JP JP2002086120A patent/JP3647817B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-10 US US10/383,746 patent/US7321620B2/en not_active Expired - Fee Related
- 2003-03-21 CN CNB031072887A patent/CN1260728C/zh not_active Expired - Fee Related
- 2003-03-26 KR KR10-2003-0018679A patent/KR20030077458A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030077458A (ko) | 2003-10-01 |
| JP2003283384A (ja) | 2003-10-03 |
| US20030185291A1 (en) | 2003-10-02 |
| CN1447331A (zh) | 2003-10-08 |
| US7321620B2 (en) | 2008-01-22 |
| CN1260728C (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647817B2 (ja) | 等化器および等化方法 | |
| JP5054791B2 (ja) | Ｐｒｍｌ検出器 | |
| US6385239B1 (en) | Adaptive equalizing circuit | |
| JP3540329B2 (ja) | ノイズ予測最尤検出の装置および方法 | |
| JP4143147B2 (ja) | 波形等化器 | |
| EP0585095A2 (en) | Signal processing system having intersymbol-interference cancelling means and method of same | |
| JP2005302130A (ja) | 適応等化装置及び方法 | |
| JPH10106158A (ja) | ディスク記憶装置及び同装置に適用する波形等化回路 | |
| US7274645B2 (en) | Reproduction signal processing apparatus and optical disc player including the same | |
| US7778134B2 (en) | Waveform equalization control device | |
| JP2011014196A (ja) | 適応等化器、情報再生装置、及び適応等化方法 | |
| JP2003085764A (ja) | 波形等化器およびｐｒｍｌ検出器 | |
| JP3648308B2 (ja) | 等化器および磁気記録信号再生装置 | |
| US20050219985A1 (en) | Reproduced signal processor and reproduced signal processing method | |
| JPH1091964A (ja) | 記録情報再生装置の適応等化器 | |
| KR20030009165A (ko) | 광 디스크 재생 장치 | |
| US20090129229A1 (en) | Method and apparatus for reproducing data | |
| JP4109219B2 (ja) | 再生信号処理装置、及びそれを備えた光ディスク再生装置 | |
| JP2008159138A (ja) | 再生装置および再生方法、信号処理装置および信号処理方法、並びにプログラム | |
| JP4189747B2 (ja) | 信号処理装置 | |
| JP4612615B2 (ja) | Ｐｒｍｌ検出器 | |
| JP2874716B2 (ja) | 信号処理装置 | |
| JPH10255214A (ja) | デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法 | |
| JPH06303099A (ja) | 波形等化回路 | |
| JPH11273256A (ja) | 自動等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |