JP5054791B2 - Ｐｒｍｌ検出器 - Google Patents

Ｐｒｍｌ検出器 Download PDF

Info

Publication number
JP5054791B2
JP5054791B2 JP2010028348A JP2010028348A JP5054791B2 JP 5054791 B2 JP5054791 B2 JP 5054791B2 JP 2010028348 A JP2010028348 A JP 2010028348A JP 2010028348 A JP2010028348 A JP 2010028348A JP 5054791 B2 JP5054791 B2 JP 5054791B2
Authority
JP
Japan
Prior art keywords
coefficient
signal
equalization
waveform
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010028348A
Other languages
English (en)
Other versions
JP2010176834A (ja
Inventor
晴旬 宮下
健 中嶋
順一 南野
敦史 中村
信一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010028348A priority Critical patent/JP5054791B2/ja
Publication of JP2010176834A publication Critical patent/JP2010176834A/ja
Application granted granted Critical
Publication of JP5054791B2 publication Critical patent/JP5054791B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10166—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom partial response PR(3,4,4,3)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B2020/1484—Codewords used in servo patterns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

本発明は、光ディスク等の記録媒体から読み出された信号の波形を等化する技術に関する。
光ディスクなどの記録媒体に記録された情報を再生する情報再生装置では、従来、信号の波形レベルが所定の値より大きければ、「１」、小さければ、「０」と判定するスライス方式が採用されてきた。しかし、この方式では、記録密度が大幅に向上した記録媒体に対して、高い信頼性でデータを再生することが困難である。そこで、近年、高い信頼性でデータを再生することが可能なＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式が注目されている。ＰＲＭＬ方式は、ＨＤＤ(ハードディスクドライブ)を始めとして、ディジタル記録のカメラ一体型ＶＴＲや、記録書き換え可能な光ディスク等の記録媒体の高密度化信号処理技術として利用される技術である。記録密度が高まるにつれて、Ｓ／Ｎ(信号対雑音)の低い再生信号や非線形再生信号から正しいデータを復元する必要性が強くなっているからである。
図１６は、ＰＲＭＬ方式を用いる情報再生装置１８１の一般的な構成を示すブロック図である。まず、光ピックアップ１８３は、光ディスク１８２に、レーザ光を照射する。情報再生装置１８１は、その反射光の強弱を検出して、光ディスク１８２に記録されている情報（データ）を読み取り、電気信号に変換し、ＦＥＰ（Ｆｒｏｎｔ Ｅｎｄ Ｐｒｏｃｅｓｓｏｒ）１８４に出力する。ＦＥＰ１８４は、読み出された電気信号を増幅し、ゲイン調整する。ＦＥＰ１８４は、さらに、不要な高域のノイズ成分の除去処理と必要な信号帯域の強調処理とを行う。ＦＥＰ１８４からの出力信号は、Ａ／Ｄ（アナログ／ディジタル）変換器１８５により、ディジタル信号に変換され、波形等化器１８６に入力される。波形等化器１８６は、ディジタル信号を、予め設定されていたＰＲ特性に波形等化する。最尤復号器１８７は、ＰＲ特性に波形等化された信号を復号し、再生データとして出力する。
情報再生装置１８１の波形等化器１８６は、所望のＰＲ特性、例えば、ＰＲ（３，４，４，３）特性となるように、波形を生成する。図１７は、波形等化器１８６の構成の例を示すブロック図である。波形等化器１８６は、トランスバーサルフィルタまたは、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタと呼ばれている。波形等化器１８６は、一般に、複数の遅延素子１９２と、所望のＰＲ特性を実現する複数の等化係数（係数Ａ〜Ｅ）と、遅延素子１９２の出力に等化係数を乗算する複数の乗算器１９３と、複数の乗算器１９３の出力を加算する加算器１９４とから構成される。
精度よく所望のＰＲ特性に等化するため、ＦＩＲフィルタの等化係数（タップ）を自動的に適応制御する技術が採用されている。この技術は、再生時の各種のストレス（ディスクのチルト、レーザ光のデフォーカス、光ヘッドのオフトラック等）に対して有効である。適応制御のアルゴリズムとして、ＬＭＳ（Ｌｅａｓｔ−ｍｅａｎ ｓｑｕａｒｅ）アルゴリズム、Ｎｏｒｍａｌｉｚｅｄ ＬＭＳアルゴリズム、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅａｓｔ Ｓｑｕａｒｅ）アルゴリズム、射影アルゴリズム、ニューラルネットワークアルゴリズム等の、多くのアルゴリズムが知られている。
ここで、ＬＭＳアルゴリズムを用いた適応波形等化器を簡単に説明する。このアルゴリズムでは、適応等化係数を算出するため、ＬＭＳで利用する仮判定値が必要となる。このＬＭＳアルゴリズムは、「所望の応答」と「伝送路の応答」との自乗誤差を最低にするフィードバック動作である。この「所望の応答」とは、ＰＲ等化目標値である。「伝送路の応答」とは、ＦＩＲフィルタから入力され、ＰＲの周波数特性に等化されたディジタル再生信号である。ＬＭＳアルゴリズムでは、ＦＩＲフィルタの係数を適応制御するブロックにおいて得られる、仮判定値と等化後のディジタル再生信号値との差を表す信号を、等化誤差信号という。
ＦＩＲフィルタの係数を適応制御するブロックは、等化誤差信号の自乗値を最低にするように、ＦＩＲフィルタの等化係数を随時更新する。これは適応等化とよばれる。ＬＭＳの等化係数の設定式を、次式に示す（例えば、Ｓ．ヘイキン著、適応フィルタ入門、現代工学社）。
ｗ(ｎ(Ｔ＋１))＝ｗ(ｎＴ)＋Ａ・ｅ(ｎＴ)・ｘ(ｎＴ) （式１）
（但し、Ｔ＝０，１，２，３，…）
ｗ（ｎＴ）は現在の係数、ｗ（ｎ（Ｔ＋１）は更新される係数、Ａはタップゲイン、ｅ（ｎＴ）は等化誤差、ｘ（ｎＴ）はＦＩＲフィルタ入力信号である。ｎは、係数の更新周期を選択するパラメータである。上述の式１により、ＦＩＲフィルタの等化係数が更新される。
ここで、光ディスク１８２（図１６）のアシンメトリを説明する。アシンメトリとは、光ディスクのピットと非ピットとの対称性がないことをいう。光ディスク１８２（図１６）では、ピットと呼ばれる微小なエンボス部の配置および長さにより、情報が記録される。ピットは、基準長をＴとしたとき、例えば、３Ｔ、５Ｔの長さを有する。またピットは、３Ｔ、５Ｔのスペースをおいて配置される。ピットの長さは、正確に３Ｔ、５Ｔであることがこのましい。しかし、ピットの長さには多少のばらつきがある。この原因は、例えば、光ディスクのマスタリングに用いられる記録光のパワーがわずかにぶれた結果、ピットの長さにばらつきがあるマスター原盤が製造されたからである。記録パワーが適正でない場合には、形成される各ピットがその長さ方向の前後に、標準値よりも同じ量だけ少しずつ長く、または、短くなる。即ち、ピットと非ピットとの対称性がなくなる。これが、アシンメトリである。以下、本明細書では、光ディスクにおけるピットと非ピットの関係は、ハードディスク等の記録部分（マーク）と未記録部分（スペース）の関係と同じであるとする。なお、再生専用の光ディスクに対して「ピット」および「非ピット」という語を用い、記録可能な光ディスクに対しては、情報を記録している個所（すなわちレーザを強く照射する個所）を「マーク」、マークとマークの間を「スペース」と呼ぶこともある。本明細書では、「ピット」、「マーク」は同義であるとする。また、「非ピット」、「スペース」さらに「非マーク」は同義とする。また、ピットと非ピットとの対称性がない（すなわちアシンメトリな）光ディスクを再生したときの信号を、アシンメトリな信号といい、アシンメトリでない光ディスクを再生したときの信号を、シンメトリな信号という。
図１８は、簡単なアシンメトリのモデルを示す図である。図１８では、３Ｔマーク、３Ｔスペース、５Ｔマーク、５Ｔスペースのピット配列が示されている。ここでは、基準長は１であり、検出窓（ウィンドウ）幅を採用している。図１８の（ｂ）は、標準的なピット配列であり、マークおよびスペースともシンメトリである。それに対して、図１８の（ａ）は、マーク幅は一様に、長さｘだけ短くなっている。また、図１８の（ｃ）は、マーク幅は一様に、長さｙだけ長くなっている。いずれの場合も、マークおよびスペースともに対称性は認められない。このアシンメトリは、使用するレーザの波長変動によっても発生するため、一般に、記録時においてピットと非ピットとの対称性を調整、維持することは困難である。
次に、光ディスクから読み出したアナログデータ信号（再生信号）を、２値化する具体的なハードウェア構成、および、手順を説明する。図１９は、ＰＲＭＬ検出器２１０の構成を示すブロック図である。ＰＲＭＬ検出器２１０は、適応等化を行って、ＦＩＲフィルタの等化係数を随時更新する。まず、ＰＲＭＬ検出器２１０のＡ／Ｄ変換器２２１は、再生信号をアナログ信号からディジタル信号に変換する。位相比較器２２２は、ある閾値を基準に、２値化データを生成する。次に、ＰＲ仮判定器２２３は、２値化データを受け取る。ＰＲ仮判定器２２３は、ＰＲ方式の目標値を仮判定し、係数適応制御器２２４に出力する。ＰＲ方式の目標値は、位相比較器２２２で得られる振幅ゼロクロス情報に基づいて、決定できる（例えば、映像情報メディア学会技術報告(ＩＴＥ Technical Report) Vol.24,No.46,PP.13〜18 MMS2000-14(Jul.2000)参照）。次に、係数適応制御器２２４は、先に説明した適応アルゴリズを用いて、ＦＩＲ等化器２２５の等化係数（タップ）を更新する。そして、ビタビ復号器２２６は、ＦＩＲ等化器２２５において所定のＰＲに等化された波形を２値化データに変換する。
なお、Ａ／Ｄ変換器２１で使用するクロックは、位相比較器２２が、Ａ／Ｄ変換器２１の出力から位相誤差を検出し、その位相誤差に基づいて、ループフィルタ、ディジタル信号をアナログ信号に変換するＤＡＣ、および、電圧制御発信器ＶＣＯ（いずれも図示せず）が所定の処理を行うことにより生成される。
図２０は、ＰＲＭＬ検出器２２０の構成を示すブロック図である。ＰＲＭＬ検出器２２０は、例えば、特開２０００−１２３４８７号公報に記載されているように、ＦＩＲ等化器の出力を用いてＰＲ（１，１）等化による判定値を出力し、その判定値を用いて、ＦＩＲ等化器においてＰＲ（ａ，ｂ，ｂ，ａ）等化の目標値を算出する。Ａ／Ｄ変換器２３１は、再生信号をアナログ信号からディジタル信号に変換する。ＦＩＲ等化器３２は、ディジタル信号に対して所定のＰＲ等化を行う。ＰＲ仮判定器２３３は、ＦＩＲ等化器３２の出力を２値化したデータを利用して、ＰＲ方式の目標値を仮判定し、係数適応制御器２３４に出力する。係数適応制御器２３４は、その仮判定値を用いて、ＦＩＲ等化器２３２のタップを更新する。ＰＲＭＬ検出器２２０は、判定閾値を少なくすることで、判定誤差が生じる確率を低く抑えることができる。
特開２０００−１２３４８７号公報
映像情報メディア学会技術報告(ＩＴＥ Technical Report) Vol.24,No.46,PP.13〜18 MMS2000-14(Jul.2000)
従来は、以下の（１）および（２）に示す問題があったため、適切に２値化した再生信号を得ることができなかった。すなわち、
（１）光ディスクのピットと非ピットとの対称性がない場合（すなわちアシンメトリの場合）には、ＰＲＭＬ方式の性能が劣化する。すなわち、従来のＰＲＭＬ方式を用いる情報再生装置１８１は、アシンメトリの再生信号によってエラーを発生させてしまう。
上述の（１）は、以下のように説明される。図２１の（Ａ）および（Ｂ）は、情報再生装置８１（図１６）における、Ａ／Ｄ変換器１８５の出力信号のヒストグラムを示す。横軸は再生信号のレベルを示し、縦軸は信号レベルの頻度を示す。この波形例は、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）規格で用いられている８−１６変調を用いている。即ち、再生波形は、マーク長、およびスペース長が、３Ｔ〜１４Ｔ（シンクコードを含む）の波形となる。
再生信号レベルの中心（例えば、Ａ／Ｄ変換器の有効ビット数が７である場合、表現可能な０〜１２８の中央値６４（４０ｈ））を基準に位相誤差が検出され、再生信号をサンプリングするクロックの周波数および、位相が制御される。このような制御では、ヒストグラムは、大きく５つの分布を持つように分かれる。これは、ＰＲＭＬ方式が、ＰＲ（ａ，ｂ，ｂ，ａ）ＭＬ方式のようなＰＲの係数を持つ場合、信号レベル数（信号の分布）が５つになるからである（ａ、ｂは、正の係数とする）。波形等化器８６は、クロックの位相を制御して、ＰＲ等化を容易にする。
図２１の（Ａ）は、アシンメトリではない再生信号のヒストグラムを示し、図２１の（Ｂ）は、アシンメトリな再生信号のヒストグラムを示す。図２１の（Ｃ）は、波形等化器８６が、アシンメトリではない再生信号（図２１の（Ａ））をＰＲ等化（ここでは、ＰＲ（３，４，４，３）等化）した場合の、出力信号のヒストグラムを示す。図２１の（Ｃ）から理解されるように、分散は最小で、かつ、各レベルは明確に分離されている。
一方、図２１の（Ｄ）は、アシンメトリな再生波形をＰＲ等化した場合の、等化器出力信号のヒストグラムを示す。図から明らかなように、アシンメトリな再生波形をＰＲ等化すると、分散が拡大してしまう。これは、ＰＲＭＬは、本来、対称な波形を処理の対象にしており、各レベルが全て等間隔になるように波形を自動等化することが原因である。すなわち、所定の不等間隔状態で分散が最小となるアシンメトリな信号が供給された場合、強引に等間隔に等化してしまい、かえって分散が大きくなるからである。
図２２は、図２１の（Ｂ）のアシンメトリな再生波形のヒストグラムに基づく、再生波形の周波数特性を示すグラフである。加えて、図２２は、所望のＰＲ特性の周波数特性をも示す。図２１の（Ｂ）の、再生信号レベルの中心から左側をマーク、右側をスペースとした。図２２のグラフにおいて、横軸を規格化周波数、縦軸をゲインとした場合、アシンメトリの影響で、マーク側の特性とスペース側の特性が異なってしまう。容易に理解されるように、再生波形を所望のＰＲ特性に等化するためには、等化器は、マーク側とスペース側で特性の違う等化を施す必要がある。ところが従来の波形等化器６は、マーク側とスペース側で同じ等化処理を行っていたため、精度よく所望のＰＲ特性に等化することができない。その結果、最尤復号器６（図１６）の出力信号における分散が大きくなり、性能の劣化につながっていた。
（２）適応等化処理を自動的に行う場合、ＬＭＳで利用する仮判定の結果（仮判定値）が誤りを生じることがある。具体的に説明すると、まず図１９、２０に示すシステムにおいて、再生信号にノイズが比較的少なく、信号品質がある程度よい場合には、満足な収束特性を得ることができた。しかし、上述した各種のストレスに起因するノイズが再生信号に混在してジッタが大きくなると、ビット誤り率ＢＥＲ(Bit Error Rate)が悪化し、仮判定を誤る確率が高くなる。仮判定を誤ると、等化誤差信号が異常になるため、ＬＭＳの動作自体も異常になる。よって、適切な適応等化係数が算出できず、正確にＰＲ等化できない。これでは、ビタビ復号後の２値化データのビット誤り率が悪化する。
本発明の目的は、アシンメトリな再生波形であっても、または、ノイズの多い環境であっても、正確な等化誤差を求め、かつ、ＦＩＲフィルタの係数を適応制御する際の仮判定値を正確に出力することである。これにより、より精度のよい所望のＰＲ特性を得ることができる。
本発明の波形等化器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器であって、 前記再生信号の伝播を遅延させる遅延素子と、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器と、前記マークおよび非マークの物理的な形状に起因する、前記再生信号のアシンメトリを検出して、アシンメトリ量を表す検出信号を出力する検出部と、前記再生信号に基づいて、前記マークおよび非マークを判別して判別信号を出力する判別部と、検出部から出力された前記検出信号に基づいて、前記マークを再生した前記再生信号に乗算される第１の係数と、前記非マークを再生した前記再生信号に乗算され、かつ前記第１の係数と異なる第２の係数とを算出し、さらに、判別部から出力された判別信号に基づいて、算出した前記第１の係数および前記第２の係数の一方を選択する選択部と、複数の乗算器の出力を加算する加算器とを備えている。これにより上記目的が達成される。
波形等化器は、ＦＩＲフィルタであり、前記選択部は、前記所定の係数を変更して、前記ピットおよび非ピットにおける前記再生信号の等化特性を切り替えてもよい。
前記所定の係数は奇数個存在し、選択部により選択される前記第１の係数および前記第２の係数は、中央の係数であってもよい。
前記波形等化器のインパルス応答は、前記所定の係数に基づいて特定され、前記第１の係数の絶対値および前記第２の係数の絶対値は、他の前記所定の係数の絶対値よりも大きくてもよい。
前記波形等化器は、（ａ、ｂ、ｂ、ａ）形のインパルス応答からなる、パーシャルレスポンス方式で等化してもよい。
本発明の波形等化器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器であって、前記再生信号の伝播を遅延させる遅延素子と、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器と、前記所定の係数を複数の乗算器の各々に適応的に更新する係数学習回路と複数の乗算器の出力を加算する加算器とを備え、係数学習回路は、等化する目標となる教師信号を生成する教師信号生成部と、（ａ、ｂ、ｂ、ａ）形のインパルス応答からなる、パーシャルレスポンス方式で等化した出力信号と、教師信号生成部により生成された前記教師信号との誤差を表す誤差信号を検出する誤差検出部と、前記再生信号に基づいて、前記マークおよび非マークを判別して判別信号を出力する判別部と、前記所定の係数を保持し、誤差検出部により検出された前記誤差信号に基づいて、前記誤差の自乗平均が最小になるよう前記所定の係数を更新して出力する複数のレジスタであって、前記マークを再生した前記再生信号に乗算される第１の係数を保持する第１のレジスタと、前記非マークを再生した前記再生信号に乗算され、かつ前記第１の係数と異なる第２の係数を保持する第２のレジスタとを含む、複数のレジスタと、判別部から出力された前記判別信号に基づいて、第１のレジスタに保持された前記第１の係数、および、第２のレジスタに保持された前記第２の係数の一方を選択して出力するレジスタ選択部とを備えている。これにより、上記目的が達成される。
前記所定の係数は奇数個存在し、レジスタ選択部により選択される前記第１の係数および前記第２の係数は、中央の係数であってもよい。
前記波形等化器のインパルス応答は、前記所定の係数に基づいて特定され、前記第１の係数の絶対値および前記第２の係数の絶対値は、他の前記所定の係数の絶対値よりも大きくてもよい。
本発明のＰＲＭＬ検出器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器と、波形等化器が等化した波形に基づいて、前記再生信号の２値化データを生成する復号器とを備えたＰＲＭＬ検出器であって、復号器は、前記２値化データが得られる前のデータである仮データ列を出力し、波形等化器は、前記再生信号の伝播を遅延させる遅延素子、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器、および、複数の乗算器の出力を加算する加算器とを有する等化器と、復号器から出力された仮データ列に基づいて、等化する目標値を決定する目標値判定器と、等化器の加算器からの出力と、目標値判定器により決定された前記目標値とに基づいて、前記所定の係数を算出し、算出した前記所定の係数を複数の乗算器の各々に適応的に更新する係数適応制御器とを備えている。これにより上記目的が達成される。
復号器は、複数のデータパスを構成するパス・メモリを有し、等化器の出力に基づいて、パス・メモリの前記複数のデータパスが収束した場合には、収束したデータパスにより得られる２値化データを出力してもよい。
パス・メモリのデータパスの途中において、前記複数のデータパスが収束した場合には、収束したことを表すマージチェック信号と、前記仮データ列とを出力してもよい。
パス・メモリのデータパスの途中において、前記複数のデータパスが収束しない場合には、収束しないことを表すマージチェック信号を出力してもよい。
係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数の更新を中止してもよい。
係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数を初期化してもよい。
前記目標値判定器は、複数のデータ列の各々と、複数の目標値の各々との対応を規定するテーブルを有しており、前記目標値判定器は、所定の状態遷移則に基づいて、前記仮データ列から順にデータ列を抽出し、抽出した前記データ列と、テーブルとに基づいて、前記目標値を決定してもよい。
前記仮データ列が前記所定の状態遷移則に反する場合、前記目標値判定器は、係数適応制御器に係数の更新を中止させてもよい。
本発明によれば、アシンメトリ量に応じて、波形等化器における等化特性を、マーク側とスペース側とで切り替えることで、検出点におけるずれと分散を抑え、ＰＲＭＬ方式の性能を向上させることができる。さらに、係数学習回路を設けることにより、アシンメトリがある場合でも、適切な等化係数を学習させ、決定できる。本発明の波形等化器を用いることにより、ＤＶＤ、ＭＯ等の光ディスク、ＨＤＤ等の磁気ディスクのＰＲＭＬ信号処理において、データ復号時のエラーを低く抑えることができる。
また本発明によれば、ＰＲ等化目標を判定するための仮判定情報を、ビタビ復号器から抽出する。これにより仮判定の誤り率が低減できる。その結果、仮判定情報からＰＲ方式の状態遷移則に基づいて目標値を判定することで、正確な等化誤差を求めることができ、良好な収束特性を得ることができる。すなわち、データ復号時のエラーを低く抑えることができる。さらに、本発明では、ビタビ復号器のパス・メモリにおいて、マージしたか否かを検出することにより、フィードバックシステムのループの性能劣化を防止し、遅延の増大を回避できる。
ＰＲＭＬ方式の信号処理を行う情報再生装置の一般的な構成を示すブロック図である。 波形等化器の具体的な構成を示すブロック図である。 インパルス応答の例を示すグラフである。 アシンメトリな信号の波形を等化した場合の再生信号のヒストグラムを示す。 適切な等化係数を決定して更新する適応波形等化器の構成を示すブロック図である。 係数学習回路の構成を示すブロック図である。 係数演算部の構成を示すブロック図である。 （Ａ）は、３種類のインパルス応答を示す波形図である。（Ｂ）は、３種類のインパルス応答のそれぞれの振幅周波数特性を示すグラフである。 （Ａ）は、（１，７）ＲＬＬ変調符号を使用した場合の、アシンメトリな再生波形をＡ／Ｄ変換器でサンプリングした時のヒストグラムを示す。（Ｂ）は、従来の波形等化器の出力信号のヒストグラムを示す。（Ｃ）は、本発明による波形等化器の出力信号のヒストグラムを示す。 実施の形態２によるＰＲＭＬ検出器の構成を示すブロック図である。 最小符号長が２Ｔの符号語とＰＲ（ａ，ｂ，ｂ，ａ）方式とを組み合わせた場合の、ビタビ復号器の状態遷移図を示す。 ビタビ復号器の具体的な構成を示すブロック図である。 パス・メモリの詳細な構成を示す回路である。 ビタビ復号器のパス・メモリにおける、仮判定出力を行う詳細な構成を示すブロック図である。 ＦＩＲ等化器の出力と、ＰＲ等化目標値の決定手順とを説明する図である。 ＰＲＭＬ方式を用いる情報再生装置の一般的な構成を示すブロック図である。 波形等化器の構成の例を示すブロック図である。 簡単なアシンメトリのモデルを示す図である。 ＰＲＭＬ検出器の構成を示すブロック図である。 ＰＲＭＬ検出器の構成を示すブロック図である。 （Ａ）は、アシンメトリではない再生信号のヒストグラムを示す。（Ｂ）は、アシンメトリな再生信号のヒストグラムを示す。（Ｃ）は、波形等化器が、アシンメトリではない再生信号をＰＲ等化した場合の、出力信号のヒストグラムを示す。（Ｄ）は、アシンメトリな再生波形をＰＲ等化した場合の、等化器出力信号のヒストグラムを示す。 図２１の（Ｂ）のアシンメトリな再生波形のヒストグラムに基づく、再生波形の周波数特性を示すグラフである。
以下、添付の図面を参照して、本発明の実施の形態１および２を説明する。実施の形態１は、光ディスクに設けられたピットと、非ピット（例えば、ピット間のスペース）との非対称性に起因する、再生信号のアシンメトリな波形に対しても、ＰＲＭＬ処理後のエラーレートを大幅に改善できる波形等化器を説明する。実施の形態２では、ＦＩＲフィルタの等化係数（タップ）を適応制御する際に必要な仮判定値を、ノイズが多い環境でも正確に求めることができ、それにより、仮判定値と、等化後のディジタル再生信号値との差を表す等化誤差信号を正確に得られるＰＲＭＬ検出器を説明する。
（実施の形態１）
図１は、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式の信号処理を行う情報再生装置１の一般的な構成を示すブロック図である。ＰＲＭＬ方式の信号処理とは、情報を再生する際に発生する再生歪を修正する波形等化技術と、等化波形自身の持つ冗長性を積極的に利用して、データ誤りを含んでいる再生信号から最も確からしいデータ系列を選択する信号処理技術とを組み合わせた技術である。ここで「最も確からしい」と判断するための確率的な推定には、ビタビ復号が用いられる。以下の説明では、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の光ディスクからの再生信号に対して、ＰＲＭＬ方式の信号処理を行う例を説明するが、ＨＤＤ（ハードディスクドライブ）等の磁気ディスクからの再生信号に対しても利用できる。
情報再生装置１は、光ピックアップ３と、フロントエンドプロセッサ（Ｆｒｏｎｔ Ｅｎｄ Ｐｒｏｃｅｓｓｏｒ；ＦＥＰ）４と、アナログ／ディジタル（Ａ／Ｄ）変換器５と、波形等化器１１と、最尤復号器６とを備えている。光ピックアップ３は、情報が記録された光ディスク２にレーザを照射し、光ディスク２から反射した光の強弱を検出して、電気的な再生信号を出力する。ＦＥＰ４は、読み出された再生信号を増幅し、そのゲインを調整する。ＦＥＰ４は、さらに、不要な高域のノイズ成分の除去処理と必要な信号帯域の強調処理とを行う。ＦＥＰ４からの出力信号は、Ａ／Ｄ変換器５により、ディジタル信号に変換され、波形等化器１１に入力される。波形等化器１１は、ディジタル信号を、予め設定されていたＰＲ特性に波形等化する。最尤復号器６は、ＰＲ特性に波形等化された信号を復号し、再生データとして出力する。なお本明細書では、最尤復号器６は、ビタビ復号器とも称される。そして、波形等化器１１がＰＲ等化を行う場合には、波形等化器１１および最尤復号器６は、あわせてＰＲＭＬ検出器とも称される。
光ディスク２には、情報がピットまたはマークとして記録されている。ピットは、いわゆるアシンメトリに形成されているとする。すなわち、ピットおよびピット間のスペースは、例えば、検出窓（ウィンドウ）幅を基準長Ｔとしたときに、正確に３Ｔ、５Ｔの長さで形成されていないとする。アシンメトリの具体例は、図１８の（ａ）または（ｃ）を参照されたい。
図２は、波形等化器１１の具体的な構成を示すブロック図である。波形等化器１１は、直列に接続された複数の遅延素子１２と、所望の特性を実現する等化係数（係数Ａ〜Ｅ）と、遅延素子１２の各出力信号に各等化係数を乗算する複数の乗算器１３と、各乗算器出力信号を加算する加算器１４とを備えている。遅延素子１２の遅延量は、Ａ／Ｄ変換器５（図１）からの入力信号Ｘに対するカットオフ周波数を決定するパラメータであり、適切に調整すればよい。遅延素子１２の数は、所望の等化を実現する等化係数（タップ）の数に応じて、挿入すればよい。図２に示す例では、５タップのフィルタとしているので、４つの遅延素子を挿入している。タップ数は、要求される性能を満たすように変更できる。
波形等化器１１は、さらに、アシンメトリ検出器１５と、極性判別器１６と、係数Ｃ選択器１７とを備えている。アシンメトリ検出器１５は、入力信号Ｘからアシンメトリ量を計算する。アシンメトリ量は、入力信号Ｘの全体の振幅Ａに対する、その信号波形の中心からのずれ量Ｂの比率（Ｂ／Ａ）である。例えば、全体の振幅Ａを１としたとき、中心からのずれ量Ｂが０．２４１であれば、アシンメトリ量は２４．１％である。極性判別器１６は、入力信号Ｘの極性を判別する。「入力信号Ｘの極性を判別する」とは、入力信号Ｘに基づいて、マーク側とスペース側を判別することである。例えば、入力信号Ｘの最上位ビット（ＭＳＢ）の「０」または「１」で、極性を判別してもよい。係数Ｃ選択器１７は、アシンメトリ検出器１５において検出されたアシンメトリ量、および、入力信号Ｘの波形と目標値の差に基づいて、マーク側用の係数Ｃとスペース側の係数Ｃ’を算出し、極性判別器１６からの信号によって、係数Ｃと係数Ｃ’を切り替えて出力する。なお、入力信号Ｘの波形と目標値との差は、後述のＬＭＳ（Ｌｅａｓｔ−ｍｅａｎ ｓｑｕａｒｅ）アルゴリズムでは、等化誤差に相当する。等化誤差に基づいて係数を生成する手順は後述する。
本発明の波形等化器１１は、中央の係数（センタータップ）の絶対値が他の係数の絶対値より大きく、かつ、センタータップを中心にほぼ左右対称の値を持つインパルス応答を持つ。図３は、インパルス応答の例を示すグラフである。係数Ａ〜Ｅを白丸印で示す。横軸方向の係数間の間隔（タップの間隔）は、遅延素子１２（図２）の遅延量に相当する。縦軸は、タップの値を示す。特にセンタータップの値は、波形等化器１１（図２）の出力信号のゲインを調整し、各タップの比は、波形等化器１１（図２）のブースト量を決定する。
波形等化器１１（図２）は、光ディスクのマーク側（例えば、図９の（Ａ）において、再生信号レベル”０”を中心とした負の側）と、スペース側（例えば、図９の（Ａ）において、再生信号レベル”０”を中心とした正の側）とで、センタータップをそれぞれ係数Ｃと、係数Ｃ’とに切り替える。より具体的には、波形等化器１１（図２）は、ゲインとブースト量を変えて、マーク側とスペース側でそれぞれにおいて等化を行う。係数Ｃの値と係数Ｃ’の値との差Ａｓは、アシンメトリ検出器１５（図２）で検出されたアシンメトリ量から算出される。いうまでもなく、波形等化器１１（図２）が、アシンメトリでない入力波形Ｘを受け取った場合には、アシンメトリ検出器１５は、アシンメトリでないと判断し、係数Ｃと係数Ｃ’は、同じ値になる。よって、その差Ａｓは０である。
図４は、アシンメトリな信号（図２１の（Ｂ））の波形を等化した場合の再生信号のヒストグラムを示す。従来の波形等化器１８６（図１６）の再生信号のヒストグラム（図２１の（Ｄ））と比較すると、分散が小さくなっていることが理解される。このように、マーク側とスペース側それぞれにおいて、センタータップの値のみ適応的に切り替え、等化特性を変化させて等化することにより、アシンメトリな再生信号であっても、検出点の分散値が小さい等化波形を出力できる。
入力信号Ｘからアシンメトリ量に応じて、波形等化器のセンタータップの変化量を決定することは、非常に重要である。本実施の形態ではさらに、ＬＭＳ（Ｌｅａｓｔ−ｍｅａｎ ｓｑｕａｒｅ）アルゴリズムを用いることにより、アシンメトリ量を自動検出し、マーク側とスペース側で適切な等化係数を決定する適応波形等化器を説明する。
図５は、適切な等化係数を決定して更新する適応波形等化器４１の構成を示すブロック図である。適応波形等化器４１は、直列に接続された複数の遅延素子４２と、所望のＰＲ特性を実現する等化係数（係数Ａ〜Ｅ）を決定する係数学習回路４５と、各遅延素子４２の出力信号に等化係数を乗算する複数の乗算器４３と、各乗算器出力信号を加算する加算器４４を備える。遅延素子４２、係数Ａ〜Ｅ、乗算器４３、および、加算器４４の機能および動作は、波形等化器１１（図２）で説明した遅延素子１２、係数Ａ〜Ｅ、乗算器１３、および、加算器１４と同じであるので、その説明は省略する。
図６は、係数学習回路４５の構成を示すブロック図である。係数学習回路４５は、誤差信号検出部５１と、ＰＲ等化教師信号生成部５２と、相関検出部５３と、ループゲイン設定部５４と、係数演算部５５と、極性判別回路５６と、リカバリー回路５７とを備えている。係数学習回路４５の各構成要素は、上述したＬＭＳの等化係数の設定式（式（１））に基づいて構成されている。すなわち、改めて示すと、
ｗ(ｎ(Ｔ＋１))＝ｗ(ｎＴ)＋Ａ・ｅ(ｎＴ)・ｘ(ｎＴ) （式１）
（但し、Ｔ＝０，１，２，３，…）
ｗ（ｎＴ）は現在の係数、ｗ（ｎ（Ｔ＋１）は更新される係数、Ａはタップゲイン、ｅ（ｎＴ）は等化誤差、ｘ（ｎＴ）はＦＩＲフィルタ入力信号である。ｎは、係数の更新周期を選択するパラメータである。
まず、誤差信号検出部５１は、ＦＩＲフィルタ４６の出力信号Ｙと、ＰＲ等化の教師信号を出力するＰＲ等化教師信号生成部５２からの信号との誤差を検出する。教師信号は、ＰＲ等化の目標となる信号である。この誤差信号が、上述の（数１）の等化誤差ｅ（ｎＴ）に相当する。相関検出部５３は、誤差信号ｅ（ｎＴ）と入力信号Ｘとの相関を検出する。相関は、２信号の積で表される。したがって、相関検出信号は、（数１）のｅ（ｎＴ）・ｘ（ｎＴ）に相当する。ループゲイン設定部５４は、ＬＭＳのフィードバック制御の応答速度を調整する。（数１）では、タップゲインＡに相当する。係数演算部５５は、現在の等化係数Ｗ（ｎＴ）に、前段のブロックで算出した更新値（Ａ・ｅ（ｎＴ）・ｘ（ｎＴ））を加算し、更新された等化係数を算出する。
図７は、係数演算部５５の構成を示すブロック図である。係数演算部５５は、加算器６１と、セレクタ６２〜６８と、係数更新用カウンター６９と、更新された係数Ａ〜Ｃ，Ｃ’、Ｄ、Ｅの値をそれぞれ保持するレジスタ群７０とを備えている。まず、係数更新用カウンター６９は、セレクタ６２、６５、６６を制御して、ループゲイン設定部５４から出力される値とレジスタ群７０に保持していた値とを加算し、各係数用レジスタ群７０を順次更新する。このカウンターのビット数は、設計仕様で予め決めることができるので、係数の更新速度の変更を制御できる。
以下、本実施の形態にかかる発明の特徴を説明する。極性判別回路５６は、ループゲイン設定部５４から出力される値が、光ディスクのマーク側の算出値であるかスペース側の算出値であるかに基づいて、極性を判別する。そしてセレクタ６３、６４、６７は、極性判別回路５６の判別結果に基づいて、マーク側とスペース側とで、更新するレジスタを切り替える。極性判別回路５６は、図６の入力信号Ｘまたは出力信号Ｙのいずれからでも、極性を判別できる。セレクタ６６より後段は、レジスタに保持されている算出値をＦＩＲフィルタ４６にタップ係数として出力する機能を有する。より具体的には、ビット幅（係数の値）を調整した値を保持する機能と、学習初期時における初期値を保持する機能である。極性判別回路５６は、入力信号Ｘに基づいてマーク側、スペース側の判別して判別信号を出力する。セレクタ６８は、判別信号がマーク側を示す場合には係数Ｃを出力し、スペース側を示す場合には係数Ｃ’を出力する。
このように構成することにより、アシンメトリな信号に対して、マーク側、スペース側それぞれにおいて、センタータップ（係数Ｃ、係数Ｃ’）を学習でき、マーク側、スペース側それぞれにおいて、適切な等化が実現できる。また、アシンメトリが、マーク側に大きくあっても、スペース側に大きくあっても、アシンメトリの極性を気にすることなく、適切な波形等化が可能である。
次に、リカバリー回路５７（図６）を説明する。本実施の形態の波形等化器１１（図１）は、センタータップの絶対値が他のタップの絶対値より大きく、センタータップを中心に左右対称に近い値を持つインパルス応答特性を有する。しかし、ディフェクト等の各種外乱により、係数の学習収束値が、期待しないインパルス応答に収束する場合がある。
図８の（Ａ）は、３種類のインパルス応答を示す波形図である。３種類のインパルス応答を、それぞれＡ−ＴＡＰ、Ｂ−ＴＡＰ、Ｃ−ＴＡＰとする。一方、図８の（Ｂ）は、３種類のインパルス応答のそれぞれの振幅周波数特性を示すグラフである。なお、図８の（Ｂ）は、７タップのＦＩＲフィルタを用いた例である。Ａ−ＴＡＰは、センタータップの絶対値が他のタップの絶対値より大きく、センタータップを中心に左右対称に近い値を持つインパルス応答である。それに対し、Ｂ−ＴＡＰ、Ｃ−ＴＡＰでは、いずれも、突出した２つのタップの絶対値が他のタップの絶対値より大きく、その２つのタップの値はほぼ同じである。図８の（Ａ）および（Ｂ）から明らかなように、インパルス応答（図８の（Ａ））は異なるものの、振幅周波数特性（図８の（Ｂ））はほぼ同じ傾向を示していることが理解される。具体的には、ＤＶＤ規格の記録変調符号である８−１６変調では、規格化周波数は、０．１６程度までが使用される。したがって、Ａ−ＴＡＰ，Ｂ−ＴＡＰ，Ｃ−ＴＡＰのいずれでも、振幅周波数特性はほぼ同じである。なお、（１，７）ＲＬＬ（Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）変調符号では、規格化周波数は、０．２５程度までが使用される。この場合も、Ａ−ＴＡＰ，Ｂ−ＴＡＰ，Ｃ−ＴＡＰのいずれでも、振幅周波数特性はほぼ同じといえる。波形等化器１１（図１）は、Ａ−ＴＡＰのような特性のインパルス応答の採用を前提に構成されているため、Ｂ−ＴＡＰ、Ｃ−ＴＡＰのような特性のインパルス応答では不都合が生じる。したがって、リカバリー回路５７（図６）は、上述したＢ−ＴＡＰ、Ｃ−ＴＡＰのタップの特徴に該当するタップ値が得られた場合には、Ｂ−ＴＡＰ、Ｃ−ＴＡＰのようなインパルス応答に陥ったと判断して、学習を初期値に戻し、再学習を開始する。
これまでの説明では、波形等化器１１（図１）は、奇数個のタップ係数を有し、中央のタップ係数のみ、マーク側とスペース側で異なるタップ値を用いて等化特性を変化させた。しかし、本発明では、このような構成には限定されない。例えば、波形等化器のタップ係数を偶数個有してもよい。また、マーク側と、スペース側で利用するタップ係数は、中央に位置する値を採用しなくてもよい。また、一つのタップ係数のみ変化させるのではなく、複数のタップ係数をマーク側とスペース側で変化させてもよい。
また、記録変調符号として、ＤＶＤの８−１６変調を使用した場合を説明したが、本発明は、他の変調符号、例えば、（１，７）ＲＬＬ（Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）変調符号を使用した場合にも適用できる。図９の（Ａ）は、（１，７）ＲＬＬ変調符号を使用した場合の、アシンメトリな再生波形をＡ／Ｄ変換器５（図１）でサンプリングした時のヒストグラムを示す。このヒストグラムも、本実施の形態と同様、再生信号レベル（０）を基準に位相誤差が検出され、再生信号をサンプリングするクロックの周波数および位相を制御した場合の再生信号を示す。位相誤差を検出する基準を変えると、図２１の（Ａ）、（Ｂ）、図９の（Ａ）に示すヒストグラムにはならない。
また、図９の（Ｂ）は、従来の波形等化器の出力信号のヒストグラムを示す。従来の波形等化器は、マーク側とスペース側で等化特性を変化しない。図９の（Ｂ）によれば、ＰＲ（１，２，２，１）特性に等化する場合、波形等化器の出力は、７つの信号分布に分かれることが予測される。しかし、再生波形にアシンメトリがあるため、うまく７つの信号レベル帯に分布していない。なお、「ＰＲ（１，２，２，１）特性に等化する」とは、ディスクから読み取った信号が（１，０，０，１）の場合に、１×１＋２×０＋２×０＋１×１＝２を出力する特性をいう。１を表すマークおよび０を表すスペースの幅を「２Ｔ以上」としたとき、入力される信号には、（１、０、１）および（０，１，０）のパターンを含まないので、７種に限定できる。これにより、波形等化器からの出力信号は、７つの信号分布に分かれることが予測される。
一方、図９の（Ｃ）は、本発明による波形等化器の出力信号のヒストグラムを示す。図９の（Ｃ）に示すように、本発明による波形等化器の出力の信号分布は、明確に７つの信号レベル帯に分かれており、分散が小さい。このように、本発明の波形等化器は、（１，７）ＲＬＬ変調符号を用いた場合にも、検出点でのずれと、分散を抑え、ＰＲＭＬ方式の性能を向上させることができる。
図９の（Ａ）に示すアシンメトリの影響だけでなく、ノイズや、各種ストレスの影響により、再生信号の各レベルの分散が大きくなる場合が発生する。分散が小さい場合には、極性判別回路５６（図６）からの制御信号により切り替えた時点のサンプル値は、図９の横軸の再生信号レベル０に近い値になる。ここで、再生信号レベルを０とすると、タップ係数は、０との乗算となり、タップ係数を切り替える前と切り替えた後では、同じ値となるので、悪影響はないと考えられる。しかし、各種の原因により、切り替えた時点のサンプル値（再生信号レベル０付近）が、比較的大きな値を持つケースがある。その場合には、タップ係数を切り替える前と切り替えた後で、乗算結果が大きく異なることもあり、波形等化に悪影響をもたらす。よって、極性判別回路５６（図６）による制御信号により切り替えた時点のサンプル値は、再生信号レベル０に近い値であることが望まれる。そこで、悪影響を回避するためには、極性判別回路５６（図６）による制御信号により切り替えた時点のサンプル値を、１／２、１／４または１／８する等、小さくすればよい。
（実施の形態２）
図１０は、実施の形態２によるＰＲＭＬ検出器１００の構成を示すブロック図である。ＰＲＭＬ検出器１００の特徴は、ビタビ復号器１１２がＰＲ仮判定結果を出力することである。図１９または図２０で説明したように、従来のＰＲ仮判定は、ビタビ復号器（最尤復号器）へ入力される前の信号に基づいて行われていた。このＰＲ仮判定に、ビタビ復号器内の、より正確な２値化データ列を使用することで、精度のよい所望のＰＲ特性を得ることができる。
ＰＲＭＬ検出器１００は、ＦＩＲ等化器１１１と、ビタビ復号器１１２と、ＰＲ等化目標値判定器１１３と、係数適応制御器１１４とを備えている。ＰＲＭＬ検出器１００は、図１を参照して説明した情報再生装置１の波形等化器１１、および、最尤復号器６に相当する機能を有する。ＦＩＲ等化器１１１、ＰＲ等化目標値判定器１１３、および、係数適応制御器１１４は、適応等化器とも称され、波形等化器１１（図１）に対応する。より具体的には、ＰＲＭＬ検出器１００のＦＩＲ等化器１１１は、ＦＩＲフィルタ４６（図６）に相当し、ＰＲ等化目標値判定器１１３は、誤差信号検出部５１（図６）に相当し、係数適応制御器１１４は、主として、相関検出部５３、ループゲイン設定部５４、係数演算部５５、および、極性判別回路５６に相当する。
ＦＩＲ等化器１１１には、ＡＤ変換後のディジタル信号が入力される。このＦＩＲ等化器１１１により、所望のＰＲ特性に等化できる。以下に、ＰＲ方式を説明する。
光ディスクの記録・再生系は、様々な低周波成分の変動を持つ。記録密度を高くすると、記録・再生系の周波数帯域の上限近くまで使うことになり、隣接するマークを読み出すとそれぞれの再生波形が干渉を起こしやすい。再生波形が干渉を起こすと、読み出し誤りを生じる。この現象を符号間干渉という。ＰＲ等化は、その符号間干渉を積極的に利用する。これにより、伝達特性に応じて、サンプリング点におけるデータに意味付けを行うことができる。これは、ディスクからの再生信号を、所望の形状（特性）にイコライズできることを意味する。
ＰＲ等化には、種々の方式が存在する。そのため、記録媒体の周波数特性に整合した方式を選択する必要がある。光ディスク、特にＤＶＤの場合、光学系の周波数特性である変調伝達関数（Modulation Transfer Function；ＭＴＦ）に整合し、記録符号の変調周波数特性を考慮したＰＲ方式を選択する必要がある。ＤＶＤは、ＥＦＭ(Eight to Fourteen Modulation)またはＥＦＭ−Ｐｌｕｓ符号のような、最小符号長が３Ｔの符号語を利用した再生信号を用いている。ＤＶＤの再生信号をＰＲ等化する場合であって、ＰＲ長が4のＰＲ（ａ，ｂ，ｂ，ａ）方式を採用する場合には、５種の信号レベル（０，ａ，ａ＋ｂ，ａ＋２ｂ，２ａ＋２ｂ）に限定できる。よって、ビタビ復号器の状態数は５状態となる。この「ａ」、「ｂ」には、整数が入る。また、光ディスクに、（１，７）ＲＬＬ(Run Length Limited)符号のような、最小符号長が２Ｔの符号語を利用した場合であって、さらにＰＲ長が４のＰＲ（ａ，ｂ，ｂ，ａ）方式を採用する場合には、信号レベルが７つ（０，ａ，２ａ，ａ＋ｂ，２ｂ，ａ＋２ｂ，２ａ＋２ｂ）の値を持ち、ビタビ復号器の状態数は、７状態となる。ＰＲ長を大きくすればとするほど、信号レベルが多くなり、ビタビ復号器の状態数も増える。すなわち、より複雑なシステムになる。
上述のように、適応アルゴリズムを用いてＰＲ等化する場合、仮判定を誤る確率が大きくなると、すべての等化目標で正確な等化誤差を算出することが難しく、満足な収束特性を得ることができない。そこで、図１０に示すように、仮判定として使用する２値化データ列をビタビ復号器１２から抽出することにより、仮判定の誤り率を小さくできる。
以下では、最小符号長が２Ｔの符号語とＰＲ（ａ，ｂ，ｂ，ａ）方式を組み合わせたシステムを例として採用し、所望の等化目標に対して、より正確な等化誤差を算出し、満足な収束特性が得られることを説明する。
図１１は、最小符号長が２Ｔの符号語とＰＲ（ａ，ｂ，ｂ，ａ）方式とを組み合わせた場合の、ビタビ復号器１１２（図１０）の状態遷移図を示す。最小符号長が２Ｔの符号語を用いる場合には、符号化系列に“０１０”と“１０１”のパターンが存在しないため、状態数は６、パス数は１０と制限される。この６状態と、１０パスから信号レベルを算出すると、信号系列入力“００００” に対する出力は“０”、入力“０００１”に対する出力は“ａ”、入力“００１１”に対する出力は“ａ＋ｂ”、入力“０１１０”に対する出力は“２ｂ”、入力“０１１１”に対する出力は“ａ＋２ｂ”、入力“１０００”に対する出力は“ａ”、入力“１００１”に対する出力は“２ａ”、入力“１１００”に対する出力は“ａ＋ｂ”、入力“１１１０”に対する出力は“ａ＋２ｂ”、入力“１１１１”に対する出力は“２ａ＋２ｂ”となる。
この結果、出力信号レベルは、“０”、“ａ”、“ａ＋ｂ”、“２ａ”、“２ｂ”、“ａ＋２ｂ”、“２ａ＋２ｂ”の７レベル存在し、各レベルが、上述したＰＲ等化目標値となる。すなわち、係数適応制御器１１４（図１０）は、入力信号が等化目標値に等化されるように、ＦＩＲ等化器１１１（図１０）のタップを更新する。等化は、ＦＩＲ等化器１１１（図１０）の出力信号とＰＲ等化目標値との差（等化誤差）を小さくすることにより行う。
次に、上述のＰＲ等化方式に対するビタビ復号器１１２（図１０）の動作を説明する。ビタビ復号器１１２（図１０）は、レベル検出方式のような、入力データに対してある閾値で“０”か“１”かの判定（いわゆる硬判定）は行わない。ビタビ復号器１１２（図１０）は、過去のディジタル化されたデータ列に基づく、最も確からしいデータ列の判定（いわゆる軟判定）を行う。
図１２は、ビタビ復号器１１２の具体的な構成を示すブロック図である。ビタビ復号器１１２は、概して、ブランチ・メトリック演算回路１５１と、パス・メトリック演算回路１５２と、パス・メモリ１５３とを備える。ブランチ・メトリック演算回路１５１は、１チャネルクロックごとにＦＩＲ等化器１１１（図１０）から入力される信号（サンプルデータ）と、係数適応制御器１１４（図１０）から入力される異なる７個の期待値［ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、ｄ５、ｄ６］との２乗誤差であるブランチ・メトリックを計算する。これら７つの期待値は、それそれ、“０”、“ａ”、“ａ＋ｂ”、“２ａ”、“２ｂ”、“ａ＋２ｂ”、“２ａ＋２ｂ”の信号レベルに相当する。具体的には、ブランチ・メトリック演算回路１５１は、以下の式２により、ブランチ・メトリックＢＭｋ（ｉ）を計算する。
ＢＭｋ（ｉ）＝（ｙｋ−ｄｉ）２ （式２）
ここで、ｙｋは、ＦＩＲ等化器１１１（図１０）から入力される信号（サンプルデータ）であり、ｄｉ（ｉ＝０，１，…，６）は７個の期待値［ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、ｄ５、ｄ６］である。
次に、パス・メトリック演算回路１５２は、ブランチ・メトリックを１チャネルクロックごとに累積加算し、パス・メトリックを算出する。具体的には、パス・メトリック演算回路１５２は、以下の式３によりパス・メトリックを計算する。
（式３）
ＰＭｋ Ｓ０＝ｍｉｎ［ＰＭｋ−１ Ｓ０＋ＢＭｋ（０），ＰＭｋ−１ Ｓ５＋ＢＭｋ（１）］
ＰＭｋ Ｓ１＝ｍｉｎ［ＰＭｋ−１ Ｓ０＋ＢＭｋ（１），ＰＭｋ−１ Ｓ５＋ＢＭｋ（２）］
ＰＭｋ Ｓ２＝ ＰＭｋ−１ Ｓ１＋ＢＭｋ（３）
ＰＭｋ Ｓ３＝ｍｉｎ［ＰＭｋ−１ Ｓ３＋ＢＭｋ（６），ＰＭｋ−１ Ｓ２＋ＢＭｋ（５）］
ＰＭｋ Ｓ４＝ｍｉｎ［ＰＭｋ−１ Ｓ３＋ＢＭｋ（５），ＰＭｋ−１ Ｓ２＋ＢＭｋ（４）］
ＰＭｋ Ｓ５＝ ＰＭｋ−１ Ｓ４＋ＢＭｋ（３）
式３において、”ｍｉｎ”は、数学記号であり、例えば、ｍｉｎ［ａ，ｂ］は、ａおよびｂのうちの小さい方（ａ＝ｂのときはいずれか一方）を表す。
そして、パス・メトリック演算回路１５２は、パス・メトリックが最小になる、すなわち最も確からしいデータ系列を選択するための信号［ｓｅｌ０、ｓｅｌ１、ｓｅｌ２、ｓｅｌ３］を、式４〜式７に基づいて計算し、パス・メモリ１５３に出力する。
（式４）
ＰＭｋ−１ Ｓ０＋ＢＭｋ（０）≧ＰＭｋ−１ Ｓ５＋ＢＭｋ（１）のとき、Ｓｅｌ０＝１
ＰＭｋ−１ Ｓ０＋ＢＭｋ（０）＜ＰＭｋ−１ Ｓ５＋ＢＭｋ（１）のとき、Ｓｅｌ０＝０
（式５）
ＰＭｋ−１ Ｓ０＋ＢＭｋ（１）≧ＰＭｋ−１ Ｓ５＋ＢＭｋ（２）のとき、Ｓｅｌ１＝１
ＰＭｋ−１ Ｓ０＋ＢＭｋ（１）＜ＰＭｋ−１ Ｓ５＋ＢＭｋ（２）のとき、Ｓｅｌ１＝０
（式６）
ＰＭｋ−１ Ｓ３＋ＢＭｋ（６）≧ＰＭｋ−１ Ｓ２＋ＢＭｋ（５）のとき、Ｓｅｌ２＝１
ＰＭｋ−１ Ｓ３＋ＢＭｋ（６）＜ＰＭｋ−１ Ｓ２＋ＢＭｋ（５）のとき、Ｓｅｌ２＝０
（式７）
ＰＭｋ−１ Ｓ３＋ＢＭｋ（５）≧ＰＭｋ−１ Ｓ２＋ＢＭｋ（４）のとき、Ｓｅｌ３＝１
ＰＭｋ−１ Ｓ３＋ＢＭｋ（５）＜ＰＭｋ−１ Ｓ２＋ＢＭｋ（４）のとき、Ｓｅｌ３＝０
パス・メモリ１５３は、所定の候補列を格納しており、パス・メトリック演算回路１５２から受け取った選択信号［ｓｅｌ０、ｓｅｌ１、ｓｅｌ２、ｓｅｌ３］に従ってデータ列を出力する。データ列を格納するパス・メモリ１５３のメモリ長は、長くすると、正しく選択される確率が高くなるが、逆に長すぎると回路規模が大きくなる。したがって、正しく選択される確率と回路規模とはトレードオフ関係にあり、性能と回路規模とを照らし合わせて決められる。さらに本実施の形態では、パス・メモリ１５３は、その途中から仮判定データ系列を出力する。出力された仮判定データ系列は、ＰＲ等化目標値の判定のための、仮判定値として使用される。
図１３は、パス・メモリ１５３（図１２）の詳細な構成を示す回路である。パス・メモリ１５３は、複数のフリップフロップＦＦとセレクタとを含む。状態レジスタであるフリップフロップＦＦは、図の縦方向に６つ並んで配置されており、その数「６」が、状態数に相当する。横方向は、パス・メモリ１５３のメモリ長に相当する。なお、図の縦方向に配置された４つのセレクタと６つのフリップフロップＦＦの組で、１つのステージが構成される。パス・メモリ１５３（図１２）は、２０〜３０のステージで構成されている。パス・メモリ１５３（図１２）は、パス・メトリック演算回路１５２（図１２）から選択信号ｓｅｌ０、ｓｅｌ１、ｓｅｌ２、ｓｅｌ３を受け取り、受け取った選択信号に基づいて、ＦＦに入力されるデータ“０”または、“１”を選択する。図では、最も左側のフリップフロップＦＦには、初期値として、上から順に［０１１１０１］が入力される。選択信号は、最も確からしいパスを選択するように制御される。その結果、パスは一本化され、あるパス・メモリ長において、各ステージのフリップフロップＦＦの出力は、同じになる。すなわち、最終ステージでは、どのフリップフロップＦＦの出力も同じ値である。最終出力は、ビタビ検出出力として、ビタビ復号器１１２から出力される。
仮判定値の系列を出力するパス・メモリ長は、使用する符号語とＰＲ方式の組み合わせによって適切に選択しなければならない。具体的には、誤り率が、ビタビ復号器におけるパス・メモリの最終ステージに比べて、大きく劣化しない長さを選択する必要がある。ただし、仮判定値の系列を出力するパス・メモリ長が長すぎると、タップ係数を更新するまでのフィードバックループの遅延が大きくなる。フィードバックループの遅延は、時として、システム全体の性能を劣化する。そのため、これらの２点に鑑みて、仮判定出力するパス・メモリ長を適切に選択する必要がある。
以下、フィードバックシステムにおいてループの性能が劣化したとき、または劣化するおそれがあるときに、そのリカバリーを容易にする方法を説明する。この方法によれば、本発明におけるビタビ復号器１１２（図１０）からの仮判定系列の誤り率が大きくなった場合でも、ＰＲＭＬ検出器１００が不安定に動作することがなくなる。
図１４は、ビタビ復号器１１２のパス・メモリ１５３（図１２）における、仮判定出力（図１３）を行う詳細な構成を示すブロック図である。すでに説明したように、ビタビ復号器１１２（図１２）では、最も確からしいパスを選択していけば、パスは一本化される。すなわち、パス・メモリ１５３（図１２）をすべて伝搬し終える前の、あるフリップフロップＦＦ（状態レジスタ）において、フリップフロップＦＦの出力は同じ値に収束する。これを「マージ（Ｍｅｒｇｅ）する」という。しかし、最も確からしいパスを選択したにも拘らず、パスが一本化されない場合、すなわち、収束しない場合がある。このときは、フリップフロップＦＦは複数の候補パスを保持したままの状態である。これを「マージしない」という。マージしない場合には、フリップフロップＦＦがその出力を伝搬し続けると、仮判定出力およびビタビ復号器１１２（図１２）の最終出力（ビタビ検出出力）が誤る可能性が高くなる。
そこで、本実施の形態では、マージしたか否かを表すマージチェック信号（Ｍｅｒｇｅ Ｃｈｅｃｋ信号）を出力する。図１４は、２つのＮＯＲ回路およびＡＮＤ回路を用いて形成した、マージチェック信号を出力する回路を示す図である。所定のステージの６つのフリップフロップＦＦの出力が、第１のＮＯＲ回路、および、ＡＮＤ回路の各々に入力され、その出力は第２のＮＯＲ回路に入力される。マージチェック信号は、第２ののＮＯＲ回路からの出力として得られる。マージチェック信号は、マージした場合はローレベルになり、マージしない場合にはハイレベルになる。
図１０に示すように、係数適応制御器１１４（図１０）は、マージチェック信号を用いて、仮判定系列をフィードバックするか否かを決定すればよい。例えば、マージチェック信号がハイレベルの場合、または、あるチャネルクロック区間のハイレベルになる回数が、所定値以上になった場合、係数適応制御器１１４（図１０）は、タップ係数の更新を中止するか、タップ係数を所定の初期値にリセット（初期化）すればよい。さらに、従来のフィードフォワードによる処理（図１９）に戻すよう切り替えてもよい。さらに、この場合、ＰＲＭＬ検出を行わないように、位相比較器２２２（図１９）から出力される２値化データを、そのまま最終の２値化データとして出力するようにしてもよい。または、フィードバック遅延がより小さくなる処理方法（図２０）に切り替えてもよい。マージチェック信号に応じて、利用する回路、および、出力を変更することにより、さらなるフェイルセーフ対策となる。
再び図１０を参照して、ビタビ復号器１１２の仮判定出力に基づいて、ＰＲ等化目標値判定器１３が、どのように所望のＰＲ目標値を判別するかを説明する。ここでは上述したＰＲ（ａ，ｂ，ｂ，ａ）方式を例に挙げ、ＰＲ等化目標値判定器１３が、最小符号長が２Ｔの符号語と、ＰＲ（ａ，ｂ，ｂ，ａ）方式とで定まる状態遷移図（図１１）に基づいてＰＲ目標値を決定するとする。
より具体的に説明すると、ＰＲ等化目標値判定器１１３は、４チャネルビットのテーブルを備えている。各チャネルビットの値は、ビタビ復号器１２からの仮判定出力値である。テーブルには、状態遷移図（図１１）に基づいて、入力値と出力値との対応関係が規定されている。すなわち、テーブルは
“００００”の場合に対するＰＲ目標値は“０”、
“０００１” の場合に対するＰＲ目標値は“ａ”、
“００１１” の場合に対するＰＲ目標値は“ａ＋ｂ”、
“０１１０” の場合に対するＰＲ目標値は“２ｂ”、
“０１１１” の場合に対するＰＲ目標値は“ａ＋２ｂ”、
“１０００” の場合に対するＰＲ目標値は“ａ”、
“１００１” の場合に対するＰＲ目標値は“２ａ”、
“１１００” の場合に対するＰＲ目標値は“ａ＋ｂ”、
“１１１０” の場合に対するＰＲ目標値は“ａ＋２ｂ”、および
“１１１１” の場合に対するＰＲ目標値は“２ａ＋２ｂ”となるように規定されている。
図１５は、ＦＩＲ等化器１１１（図１）の出力と、ＰＲ等化目標値の決定手順とを説明する図である。ＦＩＲ等化器１１１（図１）の出力は、５Ｔマーク、２Ｔスペース、３Ｔマークを読み取ったときの信号波形であり、そのチャネルクロックごとのサンプリング値をｙｋ［０］〜ｙｋ［１４］とする。一方、ＦＩＲ等化器１１１（図１）の出力に基づいて得られた、ビタビ復号器１１２（図１０）からの仮判定出力は、“００１１１１１００１１１００”とする。上述のテーブルと、この仮判定出力によれば、ＰＲ等化目標値判定器１１３（図１０）は、
（１）第１〜４ビットの“００１１”に対するＰＲ目標値は“ａ＋ｂ”、
（２）第２〜５ビットの“０１１１” に対するＰＲ目標値は“ａ＋２ｂ”、
（３）第３〜６ビットの“１１１１” に対するＰＲ目標値は“２ａ＋２ｂ”、
（４）第４〜７ビットの“１１１１” に対するＰＲ目標値は“２ａ＋２ｂ”、
（５）第５〜８ビットの“１１１０”の場合の“ａ＋２ｂ”と判定する。
ＰＲ等化目標値判定器１１３（図１０）は、ＦＩＲ等化器出力ｙｋ[２]に対する目標値として（１）のＰＲ目標値を決定する。また、ＰＲ等化目標値判定器１１３（図１０）は、ｙｋ[３] に対する目標値として（２）のＰＲ目標値を決定する。同様に、ｙｋ[４] に対する目標値として（３）のＰＲ目標値を、ｙｋ[５] に対する目標値として（４）のＰＲ目標値を、ｙｋ[６] に対する目標値として（５）のＰＲ目標値を、ｙｋ[７] に対する目標値として（５）のＰＲ目標値を決定する。
係数適応制御器１１４（図１０）は、入力信号が等化目標値に等化されるように、すなわち、等化誤差がより小さくなるように、ＦＩＲ等化器１１１（図１０）のタップを更新する。等化誤差は、ＰＲ等化目標値と、ＰＲ等化目標値に対応するＦＩＲ等化器１１１（図１０）の出力値との差により求めることができる。
なお、ＰＲ等化目標値判定器１１３（図１０）によるＰＲ等化目標値判定の際、状態遷移則（図１１）に適合しない系列が入力された場合には、明らかに仮り判定系列における誤りと判別できる。この場合には、ＰＲ等化目標値判定器１１３（図１０）は、係数適応制御器１１４（図１０）に、ＦＩＲ等化器１１１（図１０）のタップ係数の更新を中止させる。タップ係数の更新を中止することにより、誤ったタップ更新を回避できる。
以上、本発明の実施の形態１および２を説明した。実施の形態１は、記録媒体上のマークの物理的形状のアシンメトリが原因となる、データ復号時のエラーを低減する。一方、実施の形態２は、ＦＩＲ等化器の係数を適応制御する際の仮判定の精度を向上させて、データ復号時のエラーを低減する。実施の形態１および２の発明は、異なる原因によるエラーを低減することを目的とするため、それらは組み合わせることができる。具体的には、図１０のＦＩＲ等化器１１１に、図２のアシンメトリ検出器１５と、極性判別器１６と、係数Ｃ選択器１７とを組み込めばよい。これにより、実施の形態１および２の双方の効果を得ることができるとともに、データ復号時のエラーをさらに低く抑えることができる。
本発明は、波形等化器およびＰＲＭＬ検出器に利用することができる。
１ 情報再生装置、
２ 光ディスク、
３ 光ピックアップ、
４ フロントエンドプロセッサ、
５ Ａ／Ｄ変換器、
６ 最尤復号器、
１１ 波形等化器、
１５ アシンメトリ検出器、
１６ 極性判別器、
１７ 係数Ｃ選択器、
４５ 係数学習回路、
６３、６４、６７、６８ セレクタ、
７０ レジスタ群、
１１１ ＦＩＲ等化器１１１、
１１２ ビタビ復号器１１２、
１１３ ＰＲ等化目標値判定器、
１１４ 係数適応制御器、
１５１ ブランチ・メトリック演算回路、
１５２ パス・メトリック演算回路、
１５３ パス・メモリ

Claims (1)

  1. 記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器であって、
    前記再生信号の伝播を遅延させる遅延素子と、
    前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器と、
    前記再生信号に基づいて、前記マーク部を等化する第１の係数と、前記非マーク部を等化する第２の係数を算出する係数学習部と、
    前記複数の乗算器の出力を加算する加算器とを備え、
    前記係数学習部は、判別部と選択部とを有し、
    前記判別部は、前記再生信号に基づいて、前記マークおよび非マークを判別し、
    前記選択部は、前記判別部において、マークと判別されたときには前記第１の係数を選択し、非マークと判別されたときには前記第２の係数を選択し、
    前記複数の乗算器の少なくとも一つは、前記所定の係数として、前記選択された係数を乗算する、波形等化器。
JP2010028348A 2000-10-31 2010-02-12 Ｐｒｍｌ検出器 Expired - Lifetime JP5054791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010028348A JP5054791B2 (ja) 2000-10-31 2010-02-12 Ｐｒｍｌ検出器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000331973 2000-10-31
JP2000331973 2000-10-31
JP2001196034 2001-06-28
JP2001196034 2001-06-28
JP2010028348A JP5054791B2 (ja) 2000-10-31 2010-02-12 Ｐｒｍｌ検出器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006345883A Division JP4612615B2 (ja) 2000-10-31 2006-12-22 Ｐｒｍｌ検出器

Publications (2)

Publication Number Publication Date
JP2010176834A JP2010176834A (ja) 2010-08-12
JP5054791B2 true JP5054791B2 (ja) 2012-10-24

Family

ID=26603102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010028348A Expired - Lifetime JP5054791B2 (ja) 2000-10-31 2010-02-12 Ｐｒｍｌ検出器

Country Status (2)

Country Link
US (3) US6678230B2 (ja)
JP (1) JP5054791B2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560138B2 (ja) * 1999-12-06 2004-09-02 松下電器産業株式会社 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム
US6678230B2 (en) * 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
US7286311B1 (en) * 2001-05-07 2007-10-23 Marvell International Ltd. Thermal asperity compensation in perpendicular recording
TW506218B (en) * 2001-05-10 2002-10-11 Media Tek Inc Circuit and method for protecting the minimum run length in RLL code
JP2004531016A (ja) * 2001-06-19 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル情報信号を再生する装置
CN1235217C (zh) * 2001-12-26 2006-01-04 日本胜利株式会社 重放装置
JP2003257133A (ja) * 2002-02-28 2003-09-12 Canon Inc 情報再生装置
JP3529767B2 (ja) * 2002-03-08 2004-05-24 株式会社東芝 情報再生装置及び情報再生方法
JP3647817B2 (ja) * 2002-03-26 2005-05-18 松下電器産業株式会社 等化器および等化方法
KR100878524B1 (ko) * 2002-05-21 2009-01-13 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법
JP2004039130A (ja) * 2002-07-04 2004-02-05 Sony Corp 最尤復号方法及び最尤復号装置
US7567615B2 (en) * 2002-12-02 2009-07-28 Panasonic Corporation Adaptive equalization circuit and adaptive equalization method
JP3813931B2 (ja) * 2003-01-31 2006-08-23 株式会社東芝 情報再生装置及び情報再生方法
JP2004312145A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 適応等化器
US7038869B2 (en) * 2003-04-14 2006-05-02 Matsushita Electric Industrial Co., Ltd. Recording control apparatus, recording and reproduction apparatus, and recording control method
JP4095487B2 (ja) * 2003-04-21 2008-06-04 株式会社日立製作所 情報再生方法及びそれを用いた情報再生装置
JP2007502502A (ja) * 2003-05-20 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 光データキャリアのタンジェンシャルチルトを推定するシステム及び方法
EP1496512A1 (en) 2003-07-09 2005-01-12 Deutsche Thomson-Brandt Gmbh Method for adaptive bit recovery
KR20050026320A (ko) * 2003-09-09 2005-03-15 삼성전자주식회사 데이터 재생 장치 및 방법
JP3897118B2 (ja) * 2003-10-31 2007-03-22 株式会社日立製作所 情報再生方法及び情報再生装置
JP2005174419A (ja) * 2003-12-09 2005-06-30 Canon Inc 光学的情報記録再生装置及び光学的情報記録再生方法
JP4377677B2 (ja) * 2003-12-25 2009-12-02 株式会社東芝 ディスク装置及びディスク再生方法
EP1724928A4 (en) * 2004-03-03 2009-05-27 Japan Science & Tech Agency SIGNAL PROCESSING DEVICE, SIGNAL PROCESSING PROGRAM, AND RECORDING MEDIUM ON WHICH THE PROGRAM IS RECORDED
EP1575176A1 (en) * 2004-03-09 2005-09-14 Deutsche Thomson-Brandt Gmbh Arrangement for adaptive bit recovery
JP2005267802A (ja) * 2004-03-19 2005-09-29 Sony Corp ディスクドライブ装置及び記録パワー設定方法
WO2006025134A1 (ja) * 2004-08-30 2006-03-09 Matsushita Electric Industrial Co., Ltd. ジッタ測定機能付き半導体集積回路
JP4045269B2 (ja) * 2004-10-20 2008-02-13 株式会社日立製作所 記録方法及び光ディスク装置
JP4407461B2 (ja) * 2004-10-21 2010-02-03 株式会社日立製作所 光ディスク装置
TWI248274B (en) * 2004-10-27 2006-01-21 Ic Plus Corp Look-ahead equalizer and method of determining output of look-ahead equalizer
US7570690B2 (en) * 2004-11-05 2009-08-04 Interdigital Technology Corporation Adaptive equalizer with a dual-mode active taps mask generator and a pilot reference signal amplitude control unit
CN101061544A (zh) * 2004-11-18 2007-10-24 皇家飞利浦电子股份有限公司 再现信息载体的信息
TWI273801B (en) * 2004-11-29 2007-02-11 Mediatek Inc Weighted adaptive equalizer and related method thereof
US7271971B2 (en) * 2004-12-03 2007-09-18 International Business Machines Corporation Dynamically adapting a magnetic tape read channel equalizer
KR100672056B1 (ko) * 2005-02-15 2007-01-22 삼성전자주식회사 비대칭에러보정장치 및 그 방법과 이를 적용한 광디스크 재생 장치
TWI336468B (en) * 2005-03-02 2011-01-21 Ind Tech Res Inst Asymmetry compensator for partial response maximum likelihood (prml) decoder
US7457355B2 (en) * 2005-05-25 2008-11-25 International Business Machines Corporation Method for an equalizer computation in a media system using a data set separator sequence
US7734466B2 (en) * 2005-06-20 2010-06-08 Motorola, Inc. Reduced complexity recursive least square lattice structure adaptive filter by means of limited recursion of the backward and forward error prediction squares
US7161522B1 (en) * 2005-09-20 2007-01-09 Lsi Logic Corporation Severe asymmetry compensator for optical recording PRML read channel
JP4929690B2 (ja) * 2005-11-24 2012-05-09 船井電機株式会社 情報再生装置
WO2007105723A1 (ja) * 2006-03-13 2007-09-20 Matsushita Electric Industrial Co., Ltd. 記録媒体へアクセスする装置
JP2007280571A (ja) * 2006-04-12 2007-10-25 Hitachi Ltd 光ディスク装置及び再生信号処理方法
JP2007335012A (ja) * 2006-06-15 2007-12-27 Fujitsu Ltd 制御装置および記憶装置
JP4725445B2 (ja) * 2006-07-14 2011-07-13 ソニー株式会社 再生装置、トラッキング制御方法
KR20080070366A (ko) * 2007-01-26 2008-07-30 엘지전자 주식회사 데이터 인코딩/디코딩 방법 및 장치와, 데이터 기록/재생방법 및 장치
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
EP2198427A4 (en) 2007-12-21 2013-11-06 Lsi Corp SYSTEMS AND METHODS FOR ADAPTIVE EQUALIZATION IN RECORDING CHANNELS
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US8350734B1 (en) * 2008-12-10 2013-01-08 Ess Technology, Inc. Method and apparatus for digital to analog conversion of data stream with random and low-frequency periodic jitter
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US8077764B2 (en) * 2009-01-27 2011-12-13 International Business Machines Corporation 16-state adaptive noise predictive maximum-likelihood detection system
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US8611411B2 (en) 2009-03-19 2013-12-17 JVC Kenwood Corporation Equalizer and equalization method
TWI390506B (zh) * 2009-05-20 2013-03-21 Novatek Microelectronics Corp 資料復原之校正電路與方法
TWI391918B (zh) * 2009-06-15 2013-04-01 Novatek Microelectronics Corp 資料復原裝置與方法
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
JP2012079385A (ja) * 2010-10-04 2012-04-19 Sony Corp データ検出装置、再生装置、データ検出方法
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
TW201336260A (zh) * 2012-02-17 2013-09-01 Hon Hai Prec Ind Co Ltd 資料處理設備穩定性分析系統及方法
US8525707B1 (en) * 2012-05-17 2013-09-03 Lsi Corporation Systems and methods for dual binary and non-binary decoding processing
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
US9584306B2 (en) * 2015-06-18 2017-02-28 Altera Corporation Phase detection in an analog clock data recovery circuit with decision feedback equalization
US9626999B1 (en) * 2015-12-18 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for real time ITI compensation in a multi-dimensional equalizer
CN109643559B (zh) * 2016-08-30 2020-11-27 索尼半导体解决方案公司 信号质量评估设备、信号质量评估值生成方法及再现设备
CN113141216B (zh) * 2020-01-20 2022-11-15 上海诺基亚贝尔股份有限公司 信号处理方法、设备、装置和计算机可读存储介质
US11513807B1 (en) * 2021-07-28 2022-11-29 Dell Products L.P. Temperature based decision feedback equalization retraining

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134602A (ja) * 1990-09-25 1992-05-08 Nec Corp データ記憶装置
JPH04162258A (ja) * 1990-10-25 1992-06-05 Olympus Optical Co Ltd 光学的情報記録再生装置の波形等化回路
JP2668455B2 (ja) * 1990-12-20 1997-10-27 富士通株式会社 ビタビ復調制御方式
WO1994000915A1 (en) * 1992-06-22 1994-01-06 Oki Electric Industry Co., Ltd. Bit error counter and its counting method, and signal identifying device and its identifying method
JP3131055B2 (ja) * 1992-12-15 2001-01-31 富士通株式会社 データ通信用モデムのタイミング位相判定装置及び方法
JP3237974B2 (ja) * 1993-09-20 2001-12-10 株式会社東芝 ディジタル信号復号装置
JPH0879135A (ja) * 1994-09-06 1996-03-22 Matsushita Electric Ind Co Ltd デジタル信号誤り低減装置
US5430768A (en) * 1994-09-21 1995-07-04 Seagate Technology, Inc. Maximum likelihood detector for a disc drive PRML read channel
JPH08116275A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd ディジタル信号復号化処理装置
JP3915124B2 (ja) * 1995-01-31 2007-05-16 ソニー株式会社 光学的記録媒体再生装置
US5808988A (en) * 1995-02-15 1998-09-15 Hitachi, Ltd. Reproduction of optical information by one-beam optics with reduced crosstalk as recorded in multi-phases and multi-levels at staggered lattice points, and apparatus and recording medium therefor
JPH08287608A (ja) * 1995-04-18 1996-11-01 Fujitsu Ltd 情報再生装置及び最尤等化検出方法
US6324030B1 (en) * 1995-05-02 2001-11-27 International Business Machines Corporation Digital pes demodulation for a disk drive servo control system using synchronous digital sampling
JP3618421B2 (ja) * 1995-09-28 2005-02-09 パイオニア株式会社 ディジタルデータ再生装置
JPH0997476A (ja) * 1995-09-29 1997-04-08 Sony Corp 自動等化器及びディジタル信号再生装置
JP3648308B2 (ja) * 1995-11-30 2005-05-18 株式会社日立グローバルストレージテクノロジーズ 等化器および磁気記録信号再生装置
US5857002A (en) 1996-08-16 1999-01-05 International Business Machines Corporation PRML channel with EPR4 equalization and clocking
JPH10143805A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 補正回路、等化器及びこれを用いた磁気記録再生装置
KR100238255B1 (ko) * 1997-11-10 2000-01-15 윤종용 광 디스크 재생 시스템의 데이타 복원장치 및 방법
WO1999044196A1 (en) * 1998-02-27 1999-09-02 Doug Carson & Associates, Inc. Individual adjustment of pit and land transition locations in an optical disc mastering process
JPH11251927A (ja) * 1998-03-04 1999-09-17 Sony Corp 情報処理装置および方法、並びに提供媒体
US6246723B1 (en) * 1998-05-04 2001-06-12 Cirrus Logic, Inc. Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US6519715B1 (en) * 1998-05-22 2003-02-11 Hitachi, Ltd. Signal processing apparatus and a data recording and reproducing apparatus including local memory processor
KR100546253B1 (ko) * 1998-08-14 2006-06-07 엘지전자 주식회사 광정보기록방법및장치
JP2999759B1 (ja) 1998-10-13 2000-01-17 松下電器産業株式会社 デジタル再生信号処理装置
JP3638093B2 (ja) * 1998-12-04 2005-04-13 日本ビクター株式会社 光ディスクの復号装置
JP3781911B2 (ja) * 1999-01-07 2006-06-07 株式会社日立製作所 情報再生方法及び装置
JP3611472B2 (ja) 1999-02-02 2005-01-19 松下電器産業株式会社 適応等化回路
US6449110B1 (en) * 1999-02-03 2002-09-10 Cirrus Logic, Inc. Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit
JP2000231745A (ja) * 1999-02-09 2000-08-22 Sony Corp 光記録媒体、光記録媒体製造用原盤及びその製造方法
JP2000276848A (ja) * 1999-03-23 2000-10-06 Seiko Epson Corp 波形等化装置および再生装置
JP3515718B2 (ja) 1999-10-27 2004-04-05 株式会社三栄水栓製作所 混合栓取付け用偏心管
US6678230B2 (en) * 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium

Also Published As

Publication number Publication date
JP2010176834A (ja) 2010-08-12
US6937551B2 (en) 2005-08-30
US6934233B2 (en) 2005-08-23
US20040151097A1 (en) 2004-08-05
US20030169665A1 (en) 2003-09-11
US6678230B2 (en) 2004-01-13
US20020067677A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
JP5054791B2 (ja) Ｐｒｍｌ検出器
US7545862B2 (en) Adaptive equalizer, decoding device, and error detecting device
JP2002032919A (ja) 光ディスク再生装置
US20070140088A1 (en) Evaluating apparatus and evaluating method
JP2005302130A (ja) 適応等化装置及び方法
JP2000123487A (ja) デジタル再生信号処理装置
JP2003085764A (ja) 波形等化器およびｐｒｍｌ検出器
JP2011103153A (ja) 情報検出装置及び光ディスク装置
US7778134B2 (en) Waveform equalization control device
US20020013927A1 (en) Viterbi decoder and Viterbi decoding method
KR20030029654A (ko) 디지털 정보신호 재생장치
WO2005024822A1 (ja) 再生信号処理装置、及び再生信号処理方法
JP2008181617A (ja) 情報再生装置
EP1587234A1 (en) Adaptive viterbi detector
JPWO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
JP2005085384A (ja) 適応等化装置、及び適応等化方法
US20050053174A1 (en) Device and method for data reproduction
JP4501960B2 (ja) ビタビ検出器、及び、情報再生装置
JP4612615B2 (ja) Ｐｒｍｌ検出器
JP3395716B2 (ja) ディジタル信号再生装置
JP4727310B2 (ja) 波形等化装置、情報再生装置、波形等化方法、波形等化プログラムおよび記録媒体
JP4433437B2 (ja) 再生装置
JP2004342290A (ja) 光学記憶媒体からの読み出し信号を復号するための電子回路、光学記憶媒体を読み出すための電子装置、光学記憶媒体を読み出すための方法及びコンピュータプログラム製品
JP4048641B2 (ja) 再生装置および再生方法
JP3994987B2 (ja) 再生装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120727

R150 Certificate of patent or registration of utility model

Ref document number: 5054791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

EXPY Cancellation because of completion of term
S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313133

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350