JPH08116275A - ディジタル信号復号化処理装置 - Google Patents
ディジタル信号復号化処理装置Info
- Publication number
- JPH08116275A JPH08116275A JP25234794A JP25234794A JPH08116275A JP H08116275 A JPH08116275 A JP H08116275A JP 25234794 A JP25234794 A JP 25234794A JP 25234794 A JP25234794 A JP 25234794A JP H08116275 A JPH08116275 A JP H08116275A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- path
- metric
- node
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 アナログ信号をディジタル化して得られる再
生信号に対する復号化処理を実現するディジタル信号復
号化処理装置に関し、低いビットエラー率および高速な
復号化処理を単純な回路構成で実現する。 【構成】 磁気記録再生装置におけるＥPRML方式による
復号回路において、識別対称ビットに連続する数ビット
の等化値を用いて最尤パスの推定を行なうことで、最尤
推定に用いるパスの数を限定する。これによって、回路
規模を従来より小さくするとともにより高速な復号回路
をＥPRMLチャネルと同等の低いビットエラー率で実現す
ることができる。
生信号に対する復号化処理を実現するディジタル信号復
号化処理装置に関し、低いビットエラー率および高速な
復号化処理を単純な回路構成で実現する。 【構成】 磁気記録再生装置におけるＥPRML方式による
復号回路において、識別対称ビットに連続する数ビット
の等化値を用いて最尤パスの推定を行なうことで、最尤
推定に用いるパスの数を限定する。これによって、回路
規模を従来より小さくするとともにより高速な復号回路
をＥPRMLチャネルと同等の低いビットエラー率で実現す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号復号化処
理装置に係り、特に、チャネルを介して伝送されたコー
ド化２進データを表すアナログ信号をディジタル化して
得られる再生信号に対する復号化処理を実現するディジ
タル信号復号化処理装置に関する。
理装置に係り、特に、チャネルを介して伝送されたコー
ド化２進データを表すアナログ信号をディジタル化して
得られる再生信号に対する復号化処理を実現するディジ
タル信号復号化処理装置に関する。
【０００２】
【従来の技術】磁気記録の記録密度は年々高密度化の一
途をたどっているが、現在の磁気記録再生装置において
は、１ビット毎にアナログ信号処理するピーク検出チャ
ネルが広く用いられている（ピークディテクション方
式）。この方式では、記録密度および転送速度の増加に
ともなって通常のピーク検出チャネルにおける１ビット
検出ウィンドウが非常に小さくなり、検出信頼性が低下
することが知られている。そこで、検出信頼性を高める
ために、上記方式に代わって部分応答最大尤度（PRML）
チャネルを用いる方式が提案されている。その詳細は、
例えば以下に示す論文で論じられている。 (1) Forney, "Maximum-Likelihood Sequence Estimatio
n of DigitalSequences in the Presence of Intersymb
ol Interference,"IEEE Trans. on Info. Theory, vol.
IT-18, No. 3, 1972年 5月 (2) Kobayashi, "Application of Probabilistic Decod
ing to DigitalMagnetic Recording Systems," IBM J.
Res. Develop., 1971年 1月 (3) Cideciyan et al., "A PRML System for Digital M
agneticRecording," IEEE J. on Selected Areas in Co
mmunications,Vol. 10, No.1, 1992年1月 多項式(1-D)(1+D)で特徴づけられるPRMLチャネルでは、
すべての起こりうる信号系列の中から、最大尤度のビッ
ト列の検出を行う。この検出は、ビタビ・アルゴリズム
と呼ばれる方法を用いて効率的に行なわれる。これによ
り、PRML方式は、旧来のピークディテクション方式に対
して１．３〜１．５倍の面記録密度を実現することがで
きる。
途をたどっているが、現在の磁気記録再生装置において
は、１ビット毎にアナログ信号処理するピーク検出チャ
ネルが広く用いられている（ピークディテクション方
式）。この方式では、記録密度および転送速度の増加に
ともなって通常のピーク検出チャネルにおける１ビット
検出ウィンドウが非常に小さくなり、検出信頼性が低下
することが知られている。そこで、検出信頼性を高める
ために、上記方式に代わって部分応答最大尤度（PRML）
チャネルを用いる方式が提案されている。その詳細は、
例えば以下に示す論文で論じられている。 (1) Forney, "Maximum-Likelihood Sequence Estimatio
n of DigitalSequences in the Presence of Intersymb
ol Interference,"IEEE Trans. on Info. Theory, vol.
IT-18, No. 3, 1972年 5月 (2) Kobayashi, "Application of Probabilistic Decod
ing to DigitalMagnetic Recording Systems," IBM J.
Res. Develop., 1971年 1月 (3) Cideciyan et al., "A PRML System for Digital M
agneticRecording," IEEE J. on Selected Areas in Co
mmunications,Vol. 10, No.1, 1992年1月 多項式(1-D)(1+D)で特徴づけられるPRMLチャネルでは、
すべての起こりうる信号系列の中から、最大尤度のビッ
ト列の検出を行う。この検出は、ビタビ・アルゴリズム
と呼ばれる方法を用いて効率的に行なわれる。これによ
り、PRML方式は、旧来のピークディテクション方式に対
して１．３〜１．５倍の面記録密度を実現することがで
きる。
【０００３】また、さらに記録密度の向上を図るため
に、多項式(1-D)(1+D)2 で特徴づけられる拡張部分応答
最大尤度（ＥPRML）チャネルを用いることにより、復号
誤りを低減させる方式が提案されている。その詳細は、
例えば以下に示す論文で論じられている。 (4) K. Knudson, et al., "Dynamic Threshold Impleme
ntation ofthe Maximum-Likelihood Detector for the
EPR4 Channel,"Proc. of GLOBECOM '91, pp.2135-2139 (5) A. Patel, "A New Digital Signal Processing Cha
nnel forData Storage Products," IEEE Transactions
on Magnetics,Vol.27, No.6, November 1991 この他、一旦PRMLチャネルで復号を行なった後、等化誤
差（復号値と等化値との差）のパターンを用いて復号誤
りの検出および修正を行う方式が提案されている。その
詳細は、例えば以下に示す論文で論じられている。 (6) R. Wood, "Turbo-PRML: A Compromise EPRML Detec
tor",IEEE Transactions on Magnetics, Vol.29, No.6,
November 1993
に、多項式(1-D)(1+D)2 で特徴づけられる拡張部分応答
最大尤度（ＥPRML）チャネルを用いることにより、復号
誤りを低減させる方式が提案されている。その詳細は、
例えば以下に示す論文で論じられている。 (4) K. Knudson, et al., "Dynamic Threshold Impleme
ntation ofthe Maximum-Likelihood Detector for the
EPR4 Channel,"Proc. of GLOBECOM '91, pp.2135-2139 (5) A. Patel, "A New Digital Signal Processing Cha
nnel forData Storage Products," IEEE Transactions
on Magnetics,Vol.27, No.6, November 1991 この他、一旦PRMLチャネルで復号を行なった後、等化誤
差（復号値と等化値との差）のパターンを用いて復号誤
りの検出および修正を行う方式が提案されている。その
詳細は、例えば以下に示す論文で論じられている。 (6) R. Wood, "Turbo-PRML: A Compromise EPRML Detec
tor",IEEE Transactions on Magnetics, Vol.29, No.6,
November 1993
【０００４】
【発明が解決しようとする課題】磁気記録において上述
したＥPRMLチャネルを使用すれば、従来のピークディテ
クション方式あるいはPRML方式にくらべて面記録密度を
一層向上させることができる。しかしながら、ＥPRMLチ
ャネルを用いた場合には復号化処理に必要なビタビアル
ゴリズムの演算量が非常に多くなることから、復号速度
が低下するとともに回路規模が大きくなり、生産コスト
が増大してしまうという問題点があった。ここで、回路
規模の問題については、シーケンス検出アルゴリズムを
採用することでより簡略な回路でＥPRMLチャネルを実現
することができるが、このアルゴリズムは（１，７）ラ
ン・レングス・コード（ＲＬＬ）の使用を前提としてい
ることから、符号化効率がますます低下して転送速度が
遅くなってしまうという問題点があった。一方、PRMLチ
ャネルを用いて復号化処理を行った後に復号誤りを修正
するターボPRML方式では、PRMLチャネルで一旦復号が終
了するまで等化値を保持しておくために大きな遅延回路
が必要となることから、回路規模が大きくなって生産コ
ストが増大してしまうという問題点があった。
したＥPRMLチャネルを使用すれば、従来のピークディテ
クション方式あるいはPRML方式にくらべて面記録密度を
一層向上させることができる。しかしながら、ＥPRMLチ
ャネルを用いた場合には復号化処理に必要なビタビアル
ゴリズムの演算量が非常に多くなることから、復号速度
が低下するとともに回路規模が大きくなり、生産コスト
が増大してしまうという問題点があった。ここで、回路
規模の問題については、シーケンス検出アルゴリズムを
採用することでより簡略な回路でＥPRMLチャネルを実現
することができるが、このアルゴリズムは（１，７）ラ
ン・レングス・コード（ＲＬＬ）の使用を前提としてい
ることから、符号化効率がますます低下して転送速度が
遅くなってしまうという問題点があった。一方、PRMLチ
ャネルを用いて復号化処理を行った後に復号誤りを修正
するターボPRML方式では、PRMLチャネルで一旦復号が終
了するまで等化値を保持しておくために大きな遅延回路
が必要となることから、回路規模が大きくなって生産コ
ストが増大してしまうという問題点があった。
【０００５】したがって本発明の目的は、上記の問題点
を解決して、記録媒体上の書き込み遷移の密度を制御
可能で、復号化処理に関わる演算およびそのための回
路構成が単純であり、磁気記録プロセスの非線形性に
起因する波形等化の誤差に影響されにくいディジタル信
号復号化処理装置を提供することにある。
を解決して、記録媒体上の書き込み遷移の密度を制御
可能で、復号化処理に関わる演算およびそのための回
路構成が単純であり、磁気記録プロセスの非線形性に
起因する波形等化の誤差に影響されにくいディジタル信
号復号化処理装置を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のディジタル信号復号化処理装置は、チャネ
ルを介して伝送されたコード化２進データを表すアナロ
グ信号をディジタル化して得られる再生信号を所定の等
化方式で等化し、トレリス線図に基づいて最尤パスを選
択することによって復号結果を得るビタビ復号化処理を
行うディジタル信号復号化処理装置において、以下に示
す構成としたものである。
め、本発明のディジタル信号復号化処理装置は、チャネ
ルを介して伝送されたコード化２進データを表すアナロ
グ信号をディジタル化して得られる再生信号を所定の等
化方式で等化し、トレリス線図に基づいて最尤パスを選
択することによって復号結果を得るビタビ復号化処理を
行うディジタル信号復号化処理装置において、以下に示
す構成としたものである。
【０００７】現在アナログ信号から再生中の再生ビッ
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
【０００８】前記状態ノード制限回路は、当該再生ビ
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
【０００９】前記等化方式を、パーシャルレスポンス
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
【００１０】における前記再生信号を、８／９ＧＣ
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
【００１１】における前記後続ビットの数を３ビッ
ト、選択される演算対象の状態ノードの数を２ノードと
する。
ト、選択される演算対象の状態ノードの数を２ノードと
する。
【００１２】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
【００１３】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
【００１４】
【作用】上記構成に基づく作用を説明する。
【００１５】本発明のディジタル信号復号化処理装置で
は、チャネルを介して伝送されたコード化２進データを
表すアナログ信号をディジタル化して得られる再生信号
を所定の等化方式で等化し、トレリス線図に基づいて最
尤パスを選択することによって復号結果を得るビタビ復
号化処理を行うディジタル信号復号化処理装置におい
て、以下に示す構成とすることにより、記録媒体上の書
き込み遷移の密度を制御可能となるとともに、復号化処
理に関わる演算およびそのための回路構成が単純とな
り、磁気記録プロセスの非線形性に起因する波形等化の
誤差の影響が少なくなる。
は、チャネルを介して伝送されたコード化２進データを
表すアナログ信号をディジタル化して得られる再生信号
を所定の等化方式で等化し、トレリス線図に基づいて最
尤パスを選択することによって復号結果を得るビタビ復
号化処理を行うディジタル信号復号化処理装置におい
て、以下に示す構成とすることにより、記録媒体上の書
き込み遷移の密度を制御可能となるとともに、復号化処
理に関わる演算およびそのための回路構成が単純とな
り、磁気記録プロセスの非線形性に起因する波形等化の
誤差の影響が少なくなる。
【００１６】現在アナログ信号から再生中の再生ビッ
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
【００１７】前記状態ノード制限回路は、当該再生ビ
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
【００１８】前記等化方式を、パーシャルレスポンス
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
【００１９】における前記再生信号を、８／９ＧＣ
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
【００２０】における前記後続ビットの数を３ビッ
ト、選択される演算対象の状態ノードの数を２ノードと
する。
ト、選択される演算対象の状態ノードの数を２ノードと
する。
【００２１】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
【００２２】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
【００２３】
【実施例】以下、本発明のディジタル信号復号化処理装
置の一実施例を図面を用いて詳細に説明する。
置の一実施例を図面を用いて詳細に説明する。
【００２４】図１は、本発明のディジタル信号復号化処
理装置が適用される磁気記録再生回路の概略構成を示す
ブロック図である。同図中、データを記録しておく記録
媒体２００（例えば、磁気ディスクなど）から読み取り
ヘッド２０１によって読み出された信号は、プレアンプ
２０２によって増幅されたあと、フィルタ２０３によっ
て高周波ノイズを除去される。高周波ノイズが除去され
た再生信号は、ＡＤＣ（アナログ／ディジタル変換器）
２０４によってディジタル信号に変換されたあと、等化
器２０５によって復号のための等化（再生された信号の
振幅特性および位相特性を整形し、元のディジタル信号
を”１”あるいは”０”に識別しやすくする）が行なわ
れる。等化された信号は復号回路２０６によってディジ
タル信号に識別再生される。ＶＣＯ２０７は、等化器２
０５の出力を用いて、各部の動作タイミングを決めるク
ロック信号ＣＬＫ２０８を生成する。
理装置が適用される磁気記録再生回路の概略構成を示す
ブロック図である。同図中、データを記録しておく記録
媒体２００（例えば、磁気ディスクなど）から読み取り
ヘッド２０１によって読み出された信号は、プレアンプ
２０２によって増幅されたあと、フィルタ２０３によっ
て高周波ノイズを除去される。高周波ノイズが除去され
た再生信号は、ＡＤＣ（アナログ／ディジタル変換器）
２０４によってディジタル信号に変換されたあと、等化
器２０５によって復号のための等化（再生された信号の
振幅特性および位相特性を整形し、元のディジタル信号
を”１”あるいは”０”に識別しやすくする）が行なわ
れる。等化された信号は復号回路２０６によってディジ
タル信号に識別再生される。ＶＣＯ２０７は、等化器２
０５の出力を用いて、各部の動作タイミングを決めるク
ロック信号ＣＬＫ２０８を生成する。
【００２５】図２は、本発明のディジタル信号復号化処
理装置の全体構成の一例を示すブロック図であり、本装
置は以下に述べる信号処理チャネルからなる。信号処理
チャネルは回線１０を含み、この回線１０を介して、ト
ランスジューサからアナログの読出信号が供給される。
トランスジューサとは、例えばデジタル記憶装置におけ
る磁気的又は光学的な読出ヘッドのことである。この読
出信号は、記憶されている８／９データ・シーケンスに
対応する。ここで、８／９データ・シーケンスとは、書
込時に８／９ＧＣＲコードを使ってコード化された２進
データ・シーケンスのことである。読出信号はＡＧＣを
持つプレアンプ１１とロウ・バンドパス・フィルタ１２
を通る。ＡＤＣ１３は一定のクロック時にアナログ入力
信号をデジタル・サンプル値に変換する。次に、デジタ
ル・サンプル値は波形等化回路１４に渡される。波形等
化回路１４では、EPR4等化の場合、読み出し点における
孤立波形が (1,2,1)となるような目標波形に等化され
る。一方、ＥEPR4等化の場合は前記目標波形が (1,3,3,
1)となるように等化される。
理装置の全体構成の一例を示すブロック図であり、本装
置は以下に述べる信号処理チャネルからなる。信号処理
チャネルは回線１０を含み、この回線１０を介して、ト
ランスジューサからアナログの読出信号が供給される。
トランスジューサとは、例えばデジタル記憶装置におけ
る磁気的又は光学的な読出ヘッドのことである。この読
出信号は、記憶されている８／９データ・シーケンスに
対応する。ここで、８／９データ・シーケンスとは、書
込時に８／９ＧＣＲコードを使ってコード化された２進
データ・シーケンスのことである。読出信号はＡＧＣを
持つプレアンプ１１とロウ・バンドパス・フィルタ１２
を通る。ＡＤＣ１３は一定のクロック時にアナログ入力
信号をデジタル・サンプル値に変換する。次に、デジタ
ル・サンプル値は波形等化回路１４に渡される。波形等
化回路１４では、EPR4等化の場合、読み出し点における
孤立波形が (1,2,1)となるような目標波形に等化され
る。一方、ＥEPR4等化の場合は前記目標波形が (1,3,3,
1)となるように等化される。
【００２６】最尤パス予測回路１５は識別対象ビットに
連続する数ビットの等化値を用いて、該数ビットに対す
る各ノードからの最短パスを選択する。また、メトリッ
ク計算回路１６は、対象ビットに対するすべてのメトリ
ック値を計算する。すなわち、(2,1,0,-1,2,1)の６つの
値各々と等化値との距離を計算する。
連続する数ビットの等化値を用いて、該数ビットに対す
る各ノードからの最短パスを選択する。また、メトリッ
ク計算回路１６は、対象ビットに対するすべてのメトリ
ック値を計算する。すなわち、(2,1,0,-1,2,1)の６つの
値各々と等化値との距離を計算する。
【００２７】最尤パス候補選択回路１７は、最尤パス予
測回路１５およびメトリック計算回路１６の出力をもち
いて、復号対象のビットにおける生き残りノードから数
ビット先までの最短パスのメトリックを計算する。パス
決定回路２１は、最尤パス候補選択回路１７から送られ
るメトリック値を比較し、次時刻における生き残りノー
ドを決定する。
測回路１５およびメトリック計算回路１６の出力をもち
いて、復号対象のビットにおける生き残りノードから数
ビット先までの最短パスのメトリックを計算する。パス
決定回路２１は、最尤パス候補選択回路１７から送られ
るメトリック値を比較し、次時刻における生き残りノー
ドを決定する。
【００２８】パスメトリック更新回路１９は、メトリッ
ク計算回路１６で計算されて保持されている値と、最尤
パス候補選択回路１７で選択された生き残りノード番号
とを用いて、生き残りノード間のメトリック差を計算
し、最尤パス候補選択回路１７に出力する。
ク計算回路１６で計算されて保持されている値と、最尤
パス候補選択回路１７で選択された生き残りノード番号
とを用いて、生き残りノード間のメトリック差を計算
し、最尤パス候補選択回路１７に出力する。
【００２９】パスメモリ回路１８は、前記パス決定回路
２１において選択された生き残りノードから決定される
パスの値を記憶するシフトレジスタからなり、パス決定
回路２１で選択されたパスを収束させる。収束した復号
結果が最終的な復号結果として出力される。
２１において選択された生き残りノードから決定される
パスの値を記憶するシフトレジスタからなり、パス決定
回路２１で選択されたパスを収束させる。収束した復号
結果が最終的な復号結果として出力される。
【００３０】以下、本実施例について詳細に説明する前
に、磁気記録における例を用いて、簡単にＥPRMLチャネ
ルの説明を行う。
に、磁気記録における例を用いて、簡単にＥPRMLチャネ
ルの説明を行う。
【００３１】図３は、ＥPRMLチャネル方式による復号化
処理結果の一例を示す図であり、記憶データと媒体に書
き込まれるデータおよび復号時の各部のデータおよびサ
ンプル値のシーケンスを示す。同図中、記録すべき８ビ
ット（１バイト）のコードは、予め定められた８／９Ｇ
ＣＲコードの変換ルール（特許出願公告平３−６６９
９）に従って、９ビットの記録符号に変換される。図３
（ａ）は記録媒体に記録される符号シーケンスをＮＲＺ
符号（ビット情報を２つの状態に対応させて記録する符
号化方式）で表現した例を示す。実際に記録媒体に書き
込まれる波形は、図３（ｂ）に示すシーケンスのよう
に、記録符号に次の数式（１）で示す処理を行なった中
間符号である。 bi=ai+bi-1-bi-2-bi-3 (mod 2) …………………………（１） 〈 ただし、 ai：記録符号， bi：中間符号 〉 この符号が磁気記録媒体から読み出される時には、チャ
ネルの持つ微分特性から図３（ｃ）に示すような波形と
なる。図３（ｄ）に、さらに(1+D)2処理を行なった波形
を示す。図３（ｅ）は(1+D)2処理と等化処理を行なった
結果である。このように、数式（１）を用いた符号化を
行なうことにより、記録側の１ビットの孤立したデータ
に対するチャネルのインパルス応答は (1,1,-1,-1)とい
う応答となる。図３（ｆ）は等化波形を用いてビタビ復
号を行い最大尤度の復号結果を求めた結果である。この
復号結果の１および−１を１に、０および２は０に変換
することによって、元の記録符号（ＮＲＺ符号）に復号
することができる。
処理結果の一例を示す図であり、記憶データと媒体に書
き込まれるデータおよび復号時の各部のデータおよびサ
ンプル値のシーケンスを示す。同図中、記録すべき８ビ
ット（１バイト）のコードは、予め定められた８／９Ｇ
ＣＲコードの変換ルール（特許出願公告平３−６６９
９）に従って、９ビットの記録符号に変換される。図３
（ａ）は記録媒体に記録される符号シーケンスをＮＲＺ
符号（ビット情報を２つの状態に対応させて記録する符
号化方式）で表現した例を示す。実際に記録媒体に書き
込まれる波形は、図３（ｂ）に示すシーケンスのよう
に、記録符号に次の数式（１）で示す処理を行なった中
間符号である。 bi=ai+bi-1-bi-2-bi-3 (mod 2) …………………………（１） 〈 ただし、 ai：記録符号， bi：中間符号 〉 この符号が磁気記録媒体から読み出される時には、チャ
ネルの持つ微分特性から図３（ｃ）に示すような波形と
なる。図３（ｄ）に、さらに(1+D)2処理を行なった波形
を示す。図３（ｅ）は(1+D)2処理と等化処理を行なった
結果である。このように、数式（１）を用いた符号化を
行なうことにより、記録側の１ビットの孤立したデータ
に対するチャネルのインパルス応答は (1,1,-1,-1)とい
う応答となる。図３（ｆ）は等化波形を用いてビタビ復
号を行い最大尤度の復号結果を求めた結果である。この
復号結果の１および−１を１に、０および２は０に変換
することによって、元の記録符号（ＮＲＺ符号）に復号
することができる。
【００３２】ここで、ビタビ復号について基本的な考え
方をまとめておく。いま、ｇを離散化したインパルス応
答とし、(g0,g1,…,gL) で与える。Ｌはこのチャネルの
符号間干渉の長さである。すなわち、メモリ長さＬを持
つチャネルとする。ここで時刻ｋにおける送信信号をak
とすると、チャネルを通過した信号は、雑音が無い場合
には次の数式（２）で表せる。 zk＝akg0＋ak-1・g1＋……＋ak-L・gL ………………………（２） さらに、雑音が加わった受信信号ykは次の数式（３）で
表せる。 yk＝zk＋nk ……………………………………………………（３） なお、akは２値信号であり、０かあるいは１とする。こ
の場合、先のチャネル長さＬから、このチャネルでは２
のＬ乗個の異なる符号間干渉の組合せが生じる。これを
「状態」という。すなわち、時刻k-1 における状態Sk-1
は次の数式（４）で与えられる。 Sk-1＝｛ak-1,……,ak-L｝ …………………………………（４） ＥPRMLにおけるインパルス応答は (1,1,-1,-1)という応
答となるから、先のチャネルの符合間干渉の長さＬ＝３
となり、８通りの状態があり得ることになる。この状態
間の推移を時系列的に表わしたものはトレリス線図と呼
ばれる。図４は、ＥPRMLチャネル方式におけるトレリス
線図の一例を示す図である。同図中、左端の番号が各時
刻のノードに対する状態番号である。その右に、各状態
からのパスのノイズが無い理想等化値を（上側のパスの
理想等化値）／（下側のパスの理想等化値）という表示
で示している。
方をまとめておく。いま、ｇを離散化したインパルス応
答とし、(g0,g1,…,gL) で与える。Ｌはこのチャネルの
符号間干渉の長さである。すなわち、メモリ長さＬを持
つチャネルとする。ここで時刻ｋにおける送信信号をak
とすると、チャネルを通過した信号は、雑音が無い場合
には次の数式（２）で表せる。 zk＝akg0＋ak-1・g1＋……＋ak-L・gL ………………………（２） さらに、雑音が加わった受信信号ykは次の数式（３）で
表せる。 yk＝zk＋nk ……………………………………………………（３） なお、akは２値信号であり、０かあるいは１とする。こ
の場合、先のチャネル長さＬから、このチャネルでは２
のＬ乗個の異なる符号間干渉の組合せが生じる。これを
「状態」という。すなわち、時刻k-1 における状態Sk-1
は次の数式（４）で与えられる。 Sk-1＝｛ak-1,……,ak-L｝ …………………………………（４） ＥPRMLにおけるインパルス応答は (1,1,-1,-1)という応
答となるから、先のチャネルの符合間干渉の長さＬ＝３
となり、８通りの状態があり得ることになる。この状態
間の推移を時系列的に表わしたものはトレリス線図と呼
ばれる。図４は、ＥPRMLチャネル方式におけるトレリス
線図の一例を示す図である。同図中、左端の番号が各時
刻のノードに対する状態番号である。その右に、各状態
からのパスのノイズが無い理想等化値を（上側のパスの
理想等化値）／（下側のパスの理想等化値）という表示
で示している。
【００３３】さて、上述した数式（２）および（３）で
わかるように、時刻ｋにおける入力akと状態Sk-1とか
ら、時刻ｋにおける出力zkと状態Skとが決まる。すなわ
ち、最新の送信符号が１個入力されると、それに応じて
一意的に次に推移する状態が決まっていく。したがっ
て、逆に受信信号から状態の推移がわかれば、元の受信
信号を決定することができる。もし、受信信号に雑音が
なければ、-(yk-zk)2＝0になるzkが必ず存在し、この値
からただちに状態の推移を決めることができる。実際の
再生信号には雑音が含まれるが、この場合には、-(yk-z
k)2 の値はある分布をもつため、この分布から本来のzk
の値を推定する必要がある。雑音がガウス分布にしたが
う場合には、-(yk-zk)2の値を最大（すなわち、ユーク
リッド距離(yk-zk)2 の値を最小）にするzkが送信され
たものと推定すると、これが最尤復号になる。いま、時
刻ｋにおける状態ｊまでの ｛-(yk-zk)2｝の和の最大値
を状態ｊの「メトリック」と呼び、これをLk,jで表わす
ことにする。すなわち、 Lk,j＝Σ｛-(yk-zk)2｝ ………………………………………（５） 時刻k-1 における状態ｉから、時刻ｋへの可能な推移
は、上述した数式（４）においてakが２値であることか
ら２通りが存在する。すなわち、常に２種類のパスが状
態ｉから発する。逆に、時刻ｋにおける状態ｊには常に
２種類のパスが合流する。そこで、これらのパスのう
ち、次の数式（６）を満たすものを常に選択する。 Lk,j＝max｛Lk-1,j−(yk-zk)2｝ ……………………………（６） このLk,jを与えるパスを「生き残りパス」と呼ぶ。以上
述べた操作を各時刻において巡回的に行なうのがビタビ
復号である。この結果、初めは複数のパスが存在する
が、時間が経過するにつれて、ある特定のパスだけが生
き残り、状態推移が確定してゆく。
わかるように、時刻ｋにおける入力akと状態Sk-1とか
ら、時刻ｋにおける出力zkと状態Skとが決まる。すなわ
ち、最新の送信符号が１個入力されると、それに応じて
一意的に次に推移する状態が決まっていく。したがっ
て、逆に受信信号から状態の推移がわかれば、元の受信
信号を決定することができる。もし、受信信号に雑音が
なければ、-(yk-zk)2＝0になるzkが必ず存在し、この値
からただちに状態の推移を決めることができる。実際の
再生信号には雑音が含まれるが、この場合には、-(yk-z
k)2 の値はある分布をもつため、この分布から本来のzk
の値を推定する必要がある。雑音がガウス分布にしたが
う場合には、-(yk-zk)2の値を最大（すなわち、ユーク
リッド距離(yk-zk)2 の値を最小）にするzkが送信され
たものと推定すると、これが最尤復号になる。いま、時
刻ｋにおける状態ｊまでの ｛-(yk-zk)2｝の和の最大値
を状態ｊの「メトリック」と呼び、これをLk,jで表わす
ことにする。すなわち、 Lk,j＝Σ｛-(yk-zk)2｝ ………………………………………（５） 時刻k-1 における状態ｉから、時刻ｋへの可能な推移
は、上述した数式（４）においてakが２値であることか
ら２通りが存在する。すなわち、常に２種類のパスが状
態ｉから発する。逆に、時刻ｋにおける状態ｊには常に
２種類のパスが合流する。そこで、これらのパスのう
ち、次の数式（６）を満たすものを常に選択する。 Lk,j＝max｛Lk-1,j−(yk-zk)2｝ ……………………………（６） このLk,jを与えるパスを「生き残りパス」と呼ぶ。以上
述べた操作を各時刻において巡回的に行なうのがビタビ
復号である。この結果、初めは複数のパスが存在する
が、時間が経過するにつれて、ある特定のパスだけが生
き残り、状態推移が確定してゆく。
【００３４】ＥPRMLを用いたビタビ復号をそのまま実行
すると、１ビットごとに数式（６）にしたがったパス選
択を８通りの状態すべてに対して実行しなければならな
いため、演算量が非常に多くなるばかりでなく、最尤パ
スが確定するまで各状態ノードに至る状態遷移を記憶し
ておくパスメモリも８通りの状態すべてに対して必要に
なる。このため一般にはＥPRMLを実現するための回路の
規模が大きくなってしまうが、本実施例では、ＥPRMLを
実現する回路の規模を削減するために、各時刻における
生き残りパスを常に２通りに限定しながら、ＥPRMLと同
等な性能を有するパス選択を行なう。
すると、１ビットごとに数式（６）にしたがったパス選
択を８通りの状態すべてに対して実行しなければならな
いため、演算量が非常に多くなるばかりでなく、最尤パ
スが確定するまで各状態ノードに至る状態遷移を記憶し
ておくパスメモリも８通りの状態すべてに対して必要に
なる。このため一般にはＥPRMLを実現するための回路の
規模が大きくなってしまうが、本実施例では、ＥPRMLを
実現する回路の規模を削減するために、各時刻における
生き残りパスを常に２通りに限定しながら、ＥPRMLと同
等な性能を有するパス選択を行なう。
【００３５】〔生き残りパスの選択〕図５は、本発明の
ディジタル信号復号化処理装置における生き残りパスの
選択方法を説明するための図であり、同図中、時刻ｋに
おいて生き残っている状態ノードがN0とN1であるとす
る。また、この２種類のノードから遷移できるノード
が、M0，M1および M2，M3 であるとする。これら４種類
のノードから遷移する時刻k+1 およびk+2 のパスをメト
リックが最小となるように選択し（この選択方法は後で
詳述する）、各パスのメトリックの値Lk,0,Lk,1,Lk,2,L
k,3 を次の数式（７）にしたがって求める。 Lk,0＝Δ＋(yk-zk,0)2＋(yk+1-zk+1,0)2＋(yk+2-zk+2,0)2 Lk,1＝Δ＋(yk-zk,1)2＋(yk+1-zk+1,1)2＋(yk+2-zk+2,1)2 Lk,2＝ (yk-zk,2)2＋(yk+1-zk+1,2)2＋(yk+2-zk+2,2)2 Lk,3＝ (yk-zk,3)2＋(yk+1-zk+1,3)2＋(yk+2-zk+2,3)2 《 ただし、zk,i：時刻kにおけるｉ番目のパスの理想等化値 Δ：生き残りパスのメトリック差 》 …………………………（７） そして、求められたメトリックのうち、小さい方から２
つのパスを選択し、そのパスの次時刻の遷移ノードを生
き残りパスとして選択し、以下、この手順を繰り返すこ
とによって、概ね最適なパスを辿りながら復号化処理を
行なうことができる。
ディジタル信号復号化処理装置における生き残りパスの
選択方法を説明するための図であり、同図中、時刻ｋに
おいて生き残っている状態ノードがN0とN1であるとす
る。また、この２種類のノードから遷移できるノード
が、M0，M1および M2，M3 であるとする。これら４種類
のノードから遷移する時刻k+1 およびk+2 のパスをメト
リックが最小となるように選択し（この選択方法は後で
詳述する）、各パスのメトリックの値Lk,0,Lk,1,Lk,2,L
k,3 を次の数式（７）にしたがって求める。 Lk,0＝Δ＋(yk-zk,0)2＋(yk+1-zk+1,0)2＋(yk+2-zk+2,0)2 Lk,1＝Δ＋(yk-zk,1)2＋(yk+1-zk+1,1)2＋(yk+2-zk+2,1)2 Lk,2＝ (yk-zk,2)2＋(yk+1-zk+1,2)2＋(yk+2-zk+2,2)2 Lk,3＝ (yk-zk,3)2＋(yk+1-zk+1,3)2＋(yk+2-zk+2,3)2 《 ただし、zk,i：時刻kにおけるｉ番目のパスの理想等化値 Δ：生き残りパスのメトリック差 》 …………………………（７） そして、求められたメトリックのうち、小さい方から２
つのパスを選択し、そのパスの次時刻の遷移ノードを生
き残りパスとして選択し、以下、この手順を繰り返すこ
とによって、概ね最適なパスを辿りながら復号化処理を
行なうことができる。
【００３６】ところで、図５（ａ）は、ノードN0から展
開されるノードとノードN1から展開されるノードが一致
しない場合であるが、図４からわかるように、時刻ｋに
おいて生き残っているノードの番号が４だけずれている
場合は、それぞれのノードから遷移するノードが図５
（ｂ）のように一致してしまうので、生き残るノードは
一義的にM0とM1に決まる。その際のパスは、一般的なビ
タビ復号と同様の処理で決定される。すなわち、ノード
M0に遷移するパスは次の数式（８）によるメトリックの
うち小さいほうのパスを選択し、ノードM1に遷移するパ
スは次の数式（９）によるメトリックのうち小さい方の
パスを選択する。 Lk,0＝Δ＋(yk-zk,0)2 Lk,2＝ (yk-zk,2)2 …………………………………………（８） Lk,1＝Δ＋(yk-zk,1)2 Lk,3＝ (yk-zk,3)2 …………………………………………（９） 〔最尤パスの予測〕ここで、上述した数式（７）の計算
に必要な時刻k+1 およびk+2 のパスの予測方式について
述べておく。図６は、本発明のディジタル信号復号化処
理装置における最短パスの選択方法を説明するための図
である。ひとつのノードから遷移するパスを表してい
る。各パスの番号を上から順に、０，１，２，３とする
と、各パスのメトリックの値は次の数式（１０）のよう
になる。 パス０： L0＝{y1-(b-1/2)}2+{y2-(c-1)}2 パス１： L1＝{y1-(b-1/2)}2+{y2- c }2 パス２： L2＝{y1-(b+1/2)}2+{y2- c }2 パス３： L3＝{y1-(b+1/2)}2+{y2-(c+1)}2 ………………………………………（１０） そこで、波形等化値 y1、y2 の値に対してメトリックが
最小となる最短パスを以下の３通りの場合に分けて考え
る。
開されるノードとノードN1から展開されるノードが一致
しない場合であるが、図４からわかるように、時刻ｋに
おいて生き残っているノードの番号が４だけずれている
場合は、それぞれのノードから遷移するノードが図５
（ｂ）のように一致してしまうので、生き残るノードは
一義的にM0とM1に決まる。その際のパスは、一般的なビ
タビ復号と同様の処理で決定される。すなわち、ノード
M0に遷移するパスは次の数式（８）によるメトリックの
うち小さいほうのパスを選択し、ノードM1に遷移するパ
スは次の数式（９）によるメトリックのうち小さい方の
パスを選択する。 Lk,0＝Δ＋(yk-zk,0)2 Lk,2＝ (yk-zk,2)2 …………………………………………（８） Lk,1＝Δ＋(yk-zk,1)2 Lk,3＝ (yk-zk,3)2 …………………………………………（９） 〔最尤パスの予測〕ここで、上述した数式（７）の計算
に必要な時刻k+1 およびk+2 のパスの予測方式について
述べておく。図６は、本発明のディジタル信号復号化処
理装置における最短パスの選択方法を説明するための図
である。ひとつのノードから遷移するパスを表してい
る。各パスの番号を上から順に、０，１，２，３とする
と、各パスのメトリックの値は次の数式（１０）のよう
になる。 パス０： L0＝{y1-(b-1/2)}2+{y2-(c-1)}2 パス１： L1＝{y1-(b-1/2)}2+{y2- c }2 パス２： L2＝{y1-(b+1/2)}2+{y2- c }2 パス３： L3＝{y1-(b+1/2)}2+{y2-(c+1)}2 ………………………………………（１０） そこで、波形等化値 y1、y2 の値に対してメトリックが
最小となる最短パスを以下の３通りの場合に分けて考え
る。
【００３７】y2≧c+1/2 の場合 この場合、L0≧L1 かつ L2≧L3 であるから、L1とL3
との比較を行なえば最短パスが決まる。L1≦L3 となる
条件を求めると、次の数式（１１）のようになる。 L1≦L3： y1+y2-b-c-1/2≦0 ……………………………（１１） c-1/2≦y2＜c+1/2 の場合 この場合、L0≧L1 かつ L3≧L2 であるから、L1とL2
との比較を行なえば最短パスが決まる。L1≦L2 となる
条件を求めると、次の数式（１２）のようになる。 L1≦L2： y1-b≦0 ………………………………………（１２） y2＜c-1/2 の場合 この場合、L1≧L0 かつ L3≧L2 であるから、L0とL2
との比較を行なえば最短パスが決まる。L0≦L2 となる
条件を求めると、次の数式（１３）のようになる。 L0≦L2： y1+y2-b-c+1/2≦0 ……………………………（１３） 以上の結果を等化値の y1-y2 平面で図示すると、ある
ノードから遷移する最短パスは図６（ｂ）のように示さ
れる。また、ノード０から７の各ノードからの最短パス
決定に使われる定数の一例を整理して図７に示す。
との比較を行なえば最短パスが決まる。L1≦L3 となる
条件を求めると、次の数式（１１）のようになる。 L1≦L3： y1+y2-b-c-1/2≦0 ……………………………（１１） c-1/2≦y2＜c+1/2 の場合 この場合、L0≧L1 かつ L3≧L2 であるから、L1とL2
との比較を行なえば最短パスが決まる。L1≦L2 となる
条件を求めると、次の数式（１２）のようになる。 L1≦L2： y1-b≦0 ………………………………………（１２） y2＜c-1/2 の場合 この場合、L1≧L0 かつ L3≧L2 であるから、L0とL2
との比較を行なえば最短パスが決まる。L0≦L2 となる
条件を求めると、次の数式（１３）のようになる。 L0≦L2： y1+y2-b-c+1/2≦0 ……………………………（１３） 以上の結果を等化値の y1-y2 平面で図示すると、ある
ノードから遷移する最短パスは図６（ｂ）のように示さ
れる。また、ノード０から７の各ノードからの最短パス
決定に使われる定数の一例を整理して図７に示す。
【００３８】次に、図８において本発明のディジタル信
号復号化処理装置の全体構成の一例を詳細に示し、以
下、各構成部分についての詳細な説明図を用いながら説
明を行う。
号復号化処理装置の全体構成の一例を詳細に示し、以
下、各構成部分についての詳細な説明図を用いながら説
明を行う。
【００３９】〔最適パス選択回路１５〕まず、図８にお
ける最適パス予測回路１５の一構成例について、図９を
用いて詳細に説明する。同図中、最尤パス予測回路１５
は、波形等化回路１４より送られる等化値を用いて各ビ
ットに対する等化値の範囲を計算する等化値の範囲演算
回路２０と、算出された等化値の範囲を用いて数ビット
の区間における最短パスを選択する最短パス選択回路２
２と、１時刻前のビットで選択されたノードから遷移す
るノードを選択する展開ノード選択回路２４と、最短パ
ス選択された各ノードに対するパスの中から展開ノード
選択回路２４で展開されたノードに対する最短パスを選
択して出力する選択器２５Ａおよび２５Ｂと、によって
構成される。
ける最適パス予測回路１５の一構成例について、図９を
用いて詳細に説明する。同図中、最尤パス予測回路１５
は、波形等化回路１４より送られる等化値を用いて各ビ
ットに対する等化値の範囲を計算する等化値の範囲演算
回路２０と、算出された等化値の範囲を用いて数ビット
の区間における最短パスを選択する最短パス選択回路２
２と、１時刻前のビットで選択されたノードから遷移す
るノードを選択する展開ノード選択回路２４と、最短パ
ス選択された各ノードに対するパスの中から展開ノード
選択回路２４で展開されたノードに対する最短パスを選
択して出力する選択器２５Ａおよび２５Ｂと、によって
構成される。
【００４０】図９における等化値の範囲演算回路２０の
一構成例を図１０に示す。同図中、波形等化回路１４よ
り送られる波形等化値とレジスタ４４に格納されている
値（通常は１／２）が加算器３０において加算される。
加算器３０による計算結果は、レジスタ４６Ｂによりタ
イミングの調整をされた後、予め定められた値と比較器
３２において比較が行なわれる。比較器３２Ａ，３２
Ｂ，３２Ｃ，３２Ｄにおいて比較される値はそれぞれ
２、１、０、−１である。比較器３２による比較結果
は、図１１に示されるような等化値の範囲に対応する符
号の定義にしたがって符号化される。この符号化結果は
レジスタ４６Ｄおよび４６Ｅでタイミング調整され、連
続する２つの符号値が加算器３８で加算され、レジスタ
４６Ｇに格納される。以上により、レジスタ４６Ｇに格
納される符号値は図１２に示すようになる。
一構成例を図１０に示す。同図中、波形等化回路１４よ
り送られる波形等化値とレジスタ４４に格納されている
値（通常は１／２）が加算器３０において加算される。
加算器３０による計算結果は、レジスタ４６Ｂによりタ
イミングの調整をされた後、予め定められた値と比較器
３２において比較が行なわれる。比較器３２Ａ，３２
Ｂ，３２Ｃ，３２Ｄにおいて比較される値はそれぞれ
２、１、０、−１である。比較器３２による比較結果
は、図１１に示されるような等化値の範囲に対応する符
号の定義にしたがって符号化される。この符号化結果は
レジスタ４６Ｄおよび４６Ｅでタイミング調整され、連
続する２つの符号値が加算器３８で加算され、レジスタ
４６Ｇに格納される。以上により、レジスタ４６Ｇに格
納される符号値は図１２に示すようになる。
【００４１】一方、レジスタ４６Ａおよび４６Ｃでタイ
ミングを調整された連続する２ビットの等化値が加算器
３６で加算され、結果はレジスタ４６Ｈに格納される。
この加算結果は、レジスタ４６Ｉでタイミング調整さ
れ、比較器４０で一定値との比較が行なわれる。ここ
で、比較器４０で比較される一定値は、図１２の右端の
欄に示す通りである。これにより、連続する２ビットに
対する等化値の和の範囲が決定され、その結果は符号化
器４２で符号化されて、レジスタ４８Ｂに格納される。
ミングを調整された連続する２ビットの等化値が加算器
３６で加算され、結果はレジスタ４６Ｈに格納される。
この加算結果は、レジスタ４６Ｉでタイミング調整さ
れ、比較器４０で一定値との比較が行なわれる。ここ
で、比較器４０で比較される一定値は、図１２の右端の
欄に示す通りである。これにより、連続する２ビットに
対する等化値の和の範囲が決定され、その結果は符号化
器４２で符号化されて、レジスタ４８Ｂに格納される。
【００４２】図９における最短パス選択回路２２の一構
成例を図１３に示す。同図中、レジスタ４６Ｆ，レジス
タ４８Ａ，レジスタ４８Ｂは等化値の範囲計算回路２０
における計算結果を保持しているレジスタであり、それ
ぞれ等化値y3，y2およびy3＋y2の範囲を表わす符号を保
持している。論理回路５０Ａ，５０Ｂ，５０Ｃ，５０
Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，５０Ｈは、それぞれノー
ド０，ノード１，ノード２，ノード３，ノード４，ノー
ド５，ノード６，ノード７からの最短パスが持つメトリ
ックの番号を出力する。
成例を図１３に示す。同図中、レジスタ４６Ｆ，レジス
タ４８Ａ，レジスタ４８Ｂは等化値の範囲計算回路２０
における計算結果を保持しているレジスタであり、それ
ぞれ等化値y3，y2およびy3＋y2の範囲を表わす符号を保
持している。論理回路５０Ａ，５０Ｂ，５０Ｃ，５０
Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，５０Ｈは、それぞれノー
ド０，ノード１，ノード２，ノード３，ノード４，ノー
ド５，ノード６，ノード７からの最短パスが持つメトリ
ックの番号を出力する。
【００４３】展開ノード選択回路２４は、最新の生き残
りノード２つのそれぞれに対して最尤パスの選択を行な
う選択回路２６Ａおよび２６Ｂよりなる。図９における
選択回路２６Ａおよび２６Ｂの一構成例を図１４に示
す。同図中、選択回路は、最新の生き残りノードの番号
を表わす２進数の下位ビットA0およびA1を入力する論理
回路で構成されている。
りノード２つのそれぞれに対して最尤パスの選択を行な
う選択回路２６Ａおよび２６Ｂよりなる。図９における
選択回路２６Ａおよび２６Ｂの一構成例を図１４に示
す。同図中、選択回路は、最新の生き残りノードの番号
を表わす２進数の下位ビットA0およびA1を入力する論理
回路で構成されている。
【００４４】図１５は、図１４の回路でのメトリック選
択の組合せを説明するための図であり、等化値ｙ１に対
するルートノード，次に遷移するノード，Ｈ（ハイレベ
ル）となる出力番号，選択されるメトリックの値を図１
５（ａ）に、y2およびy3に対する始端ノード，Ｈとなる
出力番号を図１５（ｂ）に、それぞれ示す。
択の組合せを説明するための図であり、等化値ｙ１に対
するルートノード，次に遷移するノード，Ｈ（ハイレベ
ル）となる出力番号，選択されるメトリックの値を図１
５（ａ）に、y2およびy3に対する始端ノード，Ｈとなる
出力番号を図１５（ｂ）に、それぞれ示す。
【００４５】〔メトリック計算回路１６〕図８における
メトリック計算回路１６の一構成例を図１６に示す。Ｅ
PRMLにおいては等化誤差の無い場合のパスのメトリック
は（２，１，０，−１，−２）の５通りであり、これら
５通りのパスに対するメトリックを計算する。ただし、
計算回路を簡略化するために（y2＋１）だけ減算した値
をメトリック差として計算を行なう。したがって、メト
リック計算回路１６で演算する値は、以下に示す数式
（１４）中の５通りから−１を除いた４通りについてメ
トリックの計算を行なう。 （ｙ−２）2−（y2＋１）＝−４ｙ＋３ （ｙ−１）2−（y2＋１）＝−２ｙ （ｙ−０）2−（y2＋１）＝−１ （ｙ＋１）2−（y2＋１）＝２ｙ （ｙ＋２）2−（y2＋１）＝４ｙ＋３ ……………………………………………（１４） 図１６において７０Ａ，７０Ｂ，７０Ｃはタイミングを
調整するためのシフトレジスタ（シフタ）である。シフ
トレジスタ７０Ｃから読みだされた等化値はシフタ７２
および７４によってそれぞれ１ビットおよび２ビットだ
けシフトすることによって、２倍および４倍される。シ
フタ７２の出力はそのまま２ｙとして出力されるととも
に、符号反転器７６により符号が反転され、−２ｙとし
て出力される。また、シフタ７４の出力は反転器７８に
より符号が反転され、加算器７９で定数３が加算される
ことによって−４ｙ＋３として出力されるとともに、加
算器８０で定数３が加算され、４ｙ＋３として出力され
る。
メトリック計算回路１６の一構成例を図１６に示す。Ｅ
PRMLにおいては等化誤差の無い場合のパスのメトリック
は（２，１，０，−１，−２）の５通りであり、これら
５通りのパスに対するメトリックを計算する。ただし、
計算回路を簡略化するために（y2＋１）だけ減算した値
をメトリック差として計算を行なう。したがって、メト
リック計算回路１６で演算する値は、以下に示す数式
（１４）中の５通りから−１を除いた４通りについてメ
トリックの計算を行なう。 （ｙ−２）2−（y2＋１）＝−４ｙ＋３ （ｙ−１）2−（y2＋１）＝−２ｙ （ｙ−０）2−（y2＋１）＝−１ （ｙ＋１）2−（y2＋１）＝２ｙ （ｙ＋２）2−（y2＋１）＝４ｙ＋３ ……………………………………………（１４） 図１６において７０Ａ，７０Ｂ，７０Ｃはタイミングを
調整するためのシフトレジスタ（シフタ）である。シフ
トレジスタ７０Ｃから読みだされた等化値はシフタ７２
および７４によってそれぞれ１ビットおよび２ビットだ
けシフトすることによって、２倍および４倍される。シ
フタ７２の出力はそのまま２ｙとして出力されるととも
に、符号反転器７６により符号が反転され、−２ｙとし
て出力される。また、シフタ７４の出力は反転器７８に
より符号が反転され、加算器７９で定数３が加算される
ことによって−４ｙ＋３として出力されるとともに、加
算器８０で定数３が加算され、４ｙ＋３として出力され
る。
【００４６】以上によるメトリック計算回路１６の出力
は最尤パス候補計算回路１７に送られる。
は最尤パス候補計算回路１７に送られる。
【００４７】〔最尤パス候補計算回路１７〕図８におけ
る最尤パス候補選択回路１７の一構成例を図１７に示
す。同図中、レジスタ９０Ａ，９０Ｂ，９０Ｃはタイミ
ングを調整するためのシフトレジスタであり、１時刻づ
つずれたビットに対するメトリックの値が格納される。
選択回路９２Ａ，９２Ｂ，９２Ｃは最尤パス予測回路１
５より送られる信号に基づき、レジスタ９０Ａ，９０
Ｂ，９０Ｃおよびレジスタ９４Ａ，９４Ｂ，９４Ｃから
適切な値を選択し、加算器配列９６に送る。ここで、レ
ジスタ９４Ａ，９４Ｂ，９４Ｃには−１が格納されてい
る。これは、先に説明した数式（２）におけるメトリッ
クが０のバスに対するメトリック差である−１が選択さ
れる場合のためのレジスタである。加算器配列９６は３
入力の加算器が６個からなり、選択器９２Ａ，９２Ｂ，
９２Ｃから送られる値の加算を行なってレジスタ配列９
８に格納する。
る最尤パス候補選択回路１７の一構成例を図１７に示
す。同図中、レジスタ９０Ａ，９０Ｂ，９０Ｃはタイミ
ングを調整するためのシフトレジスタであり、１時刻づ
つずれたビットに対するメトリックの値が格納される。
選択回路９２Ａ，９２Ｂ，９２Ｃは最尤パス予測回路１
５より送られる信号に基づき、レジスタ９０Ａ，９０
Ｂ，９０Ｃおよびレジスタ９４Ａ，９４Ｂ，９４Ｃから
適切な値を選択し、加算器配列９６に送る。ここで、レ
ジスタ９４Ａ，９４Ｂ，９４Ｃには−１が格納されてい
る。これは、先に説明した数式（２）におけるメトリッ
クが０のバスに対するメトリック差である−１が選択さ
れる場合のためのレジスタである。加算器配列９６は３
入力の加算器が６個からなり、選択器９２Ａ，９２Ｂ，
９２Ｃから送られる値の加算を行なってレジスタ配列９
８に格納する。
【００４８】選択器１００は、パス決定回路１０より送
られる新たに選択されたノードの番号を表わす信号に基
づき、レジスタ配列９８に格納されている８つのパスメ
トリックから新たに展開されるノードからの４つのパス
のメトリックの選択する。加算器１０２は、これら４つ
のパス間のメトリック差を計算する。すなわち、 ａ′−ｂ′ ａ′−ｃ′＋Δ ａ′−ｄ′＋Δ ｂ′−ｃ′＋Δ ｂ′−ｄ′＋Δ ｃ′−ｄ′ ……………………………………………（１５） ここで、Δは新たに生き残ったノード間のメトリック差
であり、メトリック更新回路１９内のレジスタ１６８か
ら送られてくる。
られる新たに選択されたノードの番号を表わす信号に基
づき、レジスタ配列９８に格納されている８つのパスメ
トリックから新たに展開されるノードからの４つのパス
のメトリックの選択する。加算器１０２は、これら４つ
のパス間のメトリック差を計算する。すなわち、 ａ′−ｂ′ ａ′−ｃ′＋Δ ａ′−ｄ′＋Δ ｂ′−ｃ′＋Δ ｂ′−ｄ′＋Δ ｃ′−ｄ′ ……………………………………………（１５） ここで、Δは新たに生き残ったノード間のメトリック差
であり、メトリック更新回路１９内のレジスタ１６８か
ら送られてくる。
【００４９】〔パス決定回路１０〕図８におけるパス決
定回路１０の一構成例を図１８を用いて説明する。同図
中、レジスタ１２０は識別ビットにおける生き残りノー
ドを一時格納しておくレジスタであり、レジスタ１２０
Ａとレジスタ１２０Ｂにそれぞれノード番号が格納され
る。演算器１２２Ａ、１２２Ｂ、１２４Ａ、および１２
４Ｂは、レジスタ１２０に格納されているノードから展
開されるノード番号を計算する演算器である。演算器１
２２Ａおよび１２４Ａはそれぞれレジスタ１２０Ａおよ
び１２０Ｂに格納されているノード番号の下位２ビット
を１ビットシフトすることによって２倍のノード番号を
得る。また、演算器１２２Ｂおよび１２４Ｂはそれぞれ
レジスタ１２０Ａおよび１２０Ｂに格納されているノー
ド番号の下位２ビットを１ビットシフトし、さらに１を
加算することによって（２倍＋１）のノード番号を得
る。選択器１２６は、パス選択回路１２８からの信号に
従って、演算器１２２Ａ、１２２Ｂ、１２４Ａ、１２４
Ｂからの４つのノード番号から２つの生き残りノード番
号を選択する。選択されたノード番号は、パスメトリッ
ク更新回路１９に送られるとともに、レジスタ１２０に
送られ一時格納される。
定回路１０の一構成例を図１８を用いて説明する。同図
中、レジスタ１２０は識別ビットにおける生き残りノー
ドを一時格納しておくレジスタであり、レジスタ１２０
Ａとレジスタ１２０Ｂにそれぞれノード番号が格納され
る。演算器１２２Ａ、１２２Ｂ、１２４Ａ、および１２
４Ｂは、レジスタ１２０に格納されているノードから展
開されるノード番号を計算する演算器である。演算器１
２２Ａおよび１２４Ａはそれぞれレジスタ１２０Ａおよ
び１２０Ｂに格納されているノード番号の下位２ビット
を１ビットシフトすることによって２倍のノード番号を
得る。また、演算器１２２Ｂおよび１２４Ｂはそれぞれ
レジスタ１２０Ａおよび１２０Ｂに格納されているノー
ド番号の下位２ビットを１ビットシフトし、さらに１を
加算することによって（２倍＋１）のノード番号を得
る。選択器１２６は、パス選択回路１２８からの信号に
従って、演算器１２２Ａ、１２２Ｂ、１２４Ａ、１２４
Ｂからの４つのノード番号から２つの生き残りノード番
号を選択する。選択されたノード番号は、パスメトリッ
ク更新回路１９に送られるとともに、レジスタ１２０に
送られ一時格納される。
【００５０】図１８におけるパス選択回路の一構成例を
図１９に示す。同図中、選択器１２１から送られる数１
５にしたがって計算された６つの値またはパスメトリッ
ク更新回路から送られる６つの値の正負に従って、遷移
が可能な４つのノードから２つを選択する。図１９の回
路で選択される組合せの一例を図２０に示す。同図中、
「０」は左側の式が成立しない場合、「１」は成立する
場合を示し、それぞれの成立状態の組合せによって、選
択されるパスの組合せが決定する。
図１９に示す。同図中、選択器１２１から送られる数１
５にしたがって計算された６つの値またはパスメトリッ
ク更新回路から送られる６つの値の正負に従って、遷移
が可能な４つのノードから２つを選択する。図１９の回
路で選択される組合せの一例を図２０に示す。同図中、
「０」は左側の式が成立しない場合、「１」は成立する
場合を示し、それぞれの成立状態の組合せによって、選
択されるパスの組合せが決定する。
【００５１】〔パスメモリ回路１８〕図８におけるパス
メモリ回路１８の一構成例を図２１に示す。同図中、パ
スメモリ回路は復号値決定回路１４０、マージ回路１４
２、および反転素子１４４とからなる。図２１における
復号値決定回路の一構成例を図２２に示す。同図中、最
尤パス候補選択回路１７より入力される新しい生き残り
ノードの組合せと、レジスタ１２０に格納されている一
時刻前の生き残りノードの番号から２本のパスの復号値
（１と０の２値信号）を計算して出力する。一時刻前の
生き残りノードから分岐する２つのパスにおいて復号値
が１になるパスは、例えば図２３のようになる。この判
定をパス状態判定回路１４６で行い、その結果と２つの
生き残りノードがそれぞれ一時刻前の生き残りノードか
ら分岐したパス番号の情報とをパスメモリ入力値決定回
路１４８で総合し、上側のパスと下側のパスの復号値を
決定する。
メモリ回路１８の一構成例を図２１に示す。同図中、パ
スメモリ回路は復号値決定回路１４０、マージ回路１４
２、および反転素子１４４とからなる。図２１における
復号値決定回路の一構成例を図２２に示す。同図中、最
尤パス候補選択回路１７より入力される新しい生き残り
ノードの組合せと、レジスタ１２０に格納されている一
時刻前の生き残りノードの番号から２本のパスの復号値
（１と０の２値信号）を計算して出力する。一時刻前の
生き残りノードから分岐する２つのパスにおいて復号値
が１になるパスは、例えば図２３のようになる。この判
定をパス状態判定回路１４６で行い、その結果と２つの
生き残りノードがそれぞれ一時刻前の生き残りノードか
ら分岐したパス番号の情報とをパスメモリ入力値決定回
路１４８で総合し、上側のパスと下側のパスの復号値を
決定する。
【００５２】復号値決定回路１４０の出力は、マージ回
路１４２に送られる。マージ回路１４２は２つのシフト
レジスタの列からなり、各レジスタの前には次時刻の復
信号のうち、上側を選択するか下側を選択するかを切り
替えるセレクタが設けられている。図２４は、図２１の
回路におけるセレクタの制御信号の一例を示す図であ
り、生き残りのノードの各組合せに対する、上側パスと
下側パスにおける選択器の状態を示す。同図中、「０」
は選択器において上側の入力を出力として出す状態を、
「１」は下側の入力を出力として出す状態を表す。図２
４からわかるように、上側のパスの選択器の制御は
（２，３）という生き残りノードに関する入力を反転し
た信号とすればよく、下側のパスの選択器の制御は
（０，１）という生き残りノードに関する入力信号を用
いればよい。反転器１１４は（２，３）の生き残りノー
ドの組合せの信号を反転するものである。
路１４２に送られる。マージ回路１４２は２つのシフト
レジスタの列からなり、各レジスタの前には次時刻の復
信号のうち、上側を選択するか下側を選択するかを切り
替えるセレクタが設けられている。図２４は、図２１の
回路におけるセレクタの制御信号の一例を示す図であ
り、生き残りのノードの各組合せに対する、上側パスと
下側パスにおける選択器の状態を示す。同図中、「０」
は選択器において上側の入力を出力として出す状態を、
「１」は下側の入力を出力として出す状態を表す。図２
４からわかるように、上側のパスの選択器の制御は
（２，３）という生き残りノードに関する入力を反転し
た信号とすればよく、下側のパスの選択器の制御は
（０，１）という生き残りノードに関する入力信号を用
いればよい。反転器１１４は（２，３）の生き残りノー
ドの組合せの信号を反転するものである。
【００５３】〔パスメトリック更新回路１９〕図８にお
けるパスメトリック更新回路の一構成例を図２５に示
す。同図中、パスメトリック更新回路１９はレジスタ１
６０と、選択器１６２と、加算器配列１６４と、選択器
１６６と、レジスタ１６８とからなる。
けるパスメトリック更新回路の一構成例を図２５に示
す。同図中、パスメトリック更新回路１９はレジスタ１
６０と、選択器１６２と、加算器配列１６４と、選択器
１６６と、レジスタ１６８とからなる。
【００５４】レジスタ１６０は、各パスにおけるメトリ
ックを保持する。選択器１６２は、パス決定回路１０よ
り送られる信号によって、生き残りノードから展開され
るパスのメトリックをレジスタ１６０に保持されている
５つのメトリックから選択して出力する。加算器配列１
６４は、選択器１６２からの各パスのメトリックとレジ
スタ１６８に保持されている生き残りノード間のメトリ
ック差の値とを用いて、次時刻の新しい生き残りノード
として考えられるすべてのノード間でのメトリック差を
計算する。選択器１６６は、加算器配列１６４の６つの
出力の中から、パス決定回路１０から送られる次時刻の
生き残りノードの番号に対応するメトリック差を選択す
る。レジスタ１６８は、生き残りノード間のメトリック
差を保持する。
ックを保持する。選択器１６２は、パス決定回路１０よ
り送られる信号によって、生き残りノードから展開され
るパスのメトリックをレジスタ１６０に保持されている
５つのメトリックから選択して出力する。加算器配列１
６４は、選択器１６２からの各パスのメトリックとレジ
スタ１６８に保持されている生き残りノード間のメトリ
ック差の値とを用いて、次時刻の新しい生き残りノード
として考えられるすべてのノード間でのメトリック差を
計算する。選択器１６６は、加算器配列１６４の６つの
出力の中から、パス決定回路１０から送られる次時刻の
生き残りノードの番号に対応するメトリック差を選択す
る。レジスタ１６８は、生き残りノード間のメトリック
差を保持する。
【００５５】図２５の回路における生き残りノードの組
合せとメトリック差との対応関係の一例を図２６に示
す。
合せとメトリック差との対応関係の一例を図２６に示
す。
【００５６】以上説明した如く、本発明によればトレリ
ス線図上で限定された２つのノードのみを用いて復号を
行なうため、ビットエラー率の低い復号が行えるという
ＥPRML方式の長所を活かしながら、しかも小さな回路で
高速にディジタル信号の復号を行なうことができる。ビ
ットエラー率の低減効果の具体例を図２７に示す。同図
は記録密度を規格化線密度（孤立波形の振幅が１／２で
の広がりとビット間隔との比）で２．５とし、読み出し
点の信号（Ａ／Ｄ変換前の信号）のＳ／Ｎ比を変化させ
てビットエラー率を求めたものであり、Ａ，Ｂ，Ｃの各
々は、PRML，本実施例，ＥPRMLによる復号結果のビット
エラー率である。これを比較対照すると、本実施例は、
ＥPRMLとほぼ同じ性能で従来のPRMLに対してビットエラ
ー率を１／１０以下に低下できることがわかる。
ス線図上で限定された２つのノードのみを用いて復号を
行なうため、ビットエラー率の低い復号が行えるという
ＥPRML方式の長所を活かしながら、しかも小さな回路で
高速にディジタル信号の復号を行なうことができる。ビ
ットエラー率の低減効果の具体例を図２７に示す。同図
は記録密度を規格化線密度（孤立波形の振幅が１／２で
の広がりとビット間隔との比）で２．５とし、読み出し
点の信号（Ａ／Ｄ変換前の信号）のＳ／Ｎ比を変化させ
てビットエラー率を求めたものであり、Ａ，Ｂ，Ｃの各
々は、PRML，本実施例，ＥPRMLによる復号結果のビット
エラー率である。これを比較対照すると、本実施例は、
ＥPRMLとほぼ同じ性能で従来のPRMLに対してビットエラ
ー率を１／１０以下に低下できることがわかる。
【００５７】
【発明の効果】以上詳しく説明したように、本発明のデ
ィジタル信号復号化処理装置によれば、チャネルを介し
て伝送されたコード化２進データを表すアナログ信号を
ディジタル化して得られる再生信号を所定の等化方式で
等化し、トレリス線図に基づいて最尤パスを選択するこ
とによって復号結果を得るビタビ復号化処理を行うディ
ジタル信号復号化処理装置において、以下に示す構成と
することにより、ＧＣＲコードを用いることで記録媒体
上の書き込み遷移の密度を制御可能となるとともに、復
号化処理に関わる演算およびそのための回路構成が単純
となり、磁気記録プロセスの非線形性に起因する波形等
化の誤差の影響が少なくなる。すなわち、復号誤りが少
ないＥPRMLチャネル方式で高密度な磁気記録を実現する
ディジタル信号復号化処理装置を、比較的小規模で生産
コストの低い演算回路によって構成することができる。
ィジタル信号復号化処理装置によれば、チャネルを介し
て伝送されたコード化２進データを表すアナログ信号を
ディジタル化して得られる再生信号を所定の等化方式で
等化し、トレリス線図に基づいて最尤パスを選択するこ
とによって復号結果を得るビタビ復号化処理を行うディ
ジタル信号復号化処理装置において、以下に示す構成と
することにより、ＧＣＲコードを用いることで記録媒体
上の書き込み遷移の密度を制御可能となるとともに、復
号化処理に関わる演算およびそのための回路構成が単純
となり、磁気記録プロセスの非線形性に起因する波形等
化の誤差の影響が少なくなる。すなわち、復号誤りが少
ないＥPRMLチャネル方式で高密度な磁気記録を実現する
ディジタル信号復号化処理装置を、比較的小規模で生産
コストの低い演算回路によって構成することができる。
【００５８】現在アナログ信号から再生中の再生ビッ
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
トおよび当該再生ビットに続いて得られる複数の後続ビ
ットについての等化値に基づき、前記トレリス線図にお
ける演算対象の状態ノード数を常に一定数に制限する状
態ノード制限回路を具備する。
【００５９】前記状態ノード制限回路は、当該再生ビ
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する。
【００６０】前記等化方式を、パーシャルレスポンス
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とする。
【００６１】における前記再生信号を、８／９ＧＣ
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
Ｒ（ Group Coded Record--ing）コードで符号化された
信号を再生したものとする。
【００６２】における前記後続ビットの数を３ビッ
ト、選択される演算対象の状態ノードの数を２ノードと
する。
ト、選択される演算対象の状態ノードの数を２ノードと
する。
【００６３】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの前記後続ビットの各々に対
して、それぞれの遷移可能な状態ノードに基づく最尤パ
スからのメトリック値の算出および保持に用いるレジス
タを具備する。
【００６４】における当該再生ビットについて一定
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
数に制限された状態ノードから求められる次の再生ビッ
トで遷移可能な状態ノードの組合せの各々に対して、メ
トリック値の差の算出および保持に用いるレジスタを具
備する。
【図１】本発明のディジタル信号復号化処理装置が適用
される磁気記録再生回路の概略構成を示すブロック図で
ある。
される磁気記録再生回路の概略構成を示すブロック図で
ある。
【図２】本発明のディジタル信号復号化処理装置の全体
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
【図３】ＥPRMLチャネル方式による復号化処理結果の一
例を示す図である。
例を示す図である。
【図４】ＥPRMLチャネル方式におけるトレリス線図の一
例を示す図である。
例を示す図である。
【図５】本発明のディジタル信号復号化処理装置におけ
る生き残りパスの選択方法を説明するための図である。
る生き残りパスの選択方法を説明するための図である。
【図６】本発明のディジタル信号復号化処理装置におけ
る最短パスの選択方法を説明するための図である。
る最短パスの選択方法を説明するための図である。
【図７】図６に示した最短パスの選択方法で用いられる
定数の一例を示す図である。
定数の一例を示す図である。
【図８】本発明のディジタル信号復号化処理装置の全体
構成の一例を詳細に示す図である。
構成の一例を詳細に示す図である。
【図９】図８における最適パス予測回路の一構成例を示
す図である。
す図である。
【図１０】図９における等化値の範囲演算回路の一構成
例を示す図である。
例を示す図である。
【図１１】等化値の範囲に対応する符号の定義の一例を
示す図である。
示す図である。
【図１２】等化値の和の範囲に対応する符号の定義の一
例を示す図である。
例を示す図である。
【図１３】図９における最短パス選択回路の一構成例を
示す図である。
示す図である。
【図１４】図９における選択回路の一構成例を示す図で
ある。
ある。
【図１５】図１４の回路でのメトリック選択の組合せを
説明するための図である。
説明するための図である。
【図１６】図８におけるメトリック計算回路の一構成例
を示す図である。
を示す図である。
【図１７】図８における最尤パス候補選択回路の一構成
例を示す図である。
例を示す図である。
【図１８】図８におけるパス決定回路の一構成例を示す
図である。
図である。
【図１９】図１８におけるパス選択回路の一構成例を示
す図である。
す図である。
【図２０】図１９の回路で選択される組合せの一例を示
す図である。
す図である。
【図２１】図８におけるパスメモリ回路の一構成例を示
す図である。
す図である。
【図２２】図２１における復号値決定回路の一構成例を
示す図である。
示す図である。
【図２３】図２２の回路における復号値を選択する組合
せの一例を示す図である。
せの一例を示す図である。
【図２４】図２１の回路におけるセレクタの制御信号の
一例を示す図である。
一例を示す図である。
【図２５】図８におけるパスメトリック更新回路の一構
成例を示す図である。
成例を示す図である。
【図２６】図２５の回路における生き残りノードの組合
せとメトリック差との対応関係の一例を示す図である。
せとメトリック差との対応関係の一例を示す図である。
【図２７】本発明のディジタル信号復号化処理装置にお
けるビットエラー率の一具体例を示す図である。
けるビットエラー率の一具体例を示す図である。
１１ プレアンプ １２ フィルタ １３ ＡＤＣ １４ 波形等化回路 １５ 最尤パス予測回路 １６ メトリック計算回路 １７ 最尤パス候補選択回路 １８ パスメモリ １９ パスメトリック更新回路 ２１ パス決定回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高師 輝実 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 山川 秀之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所システム開発研究所内
Claims (7)
- 【請求項１】 チャネルを介して伝送されたコード化２
進データを表すアナログ信号をディジタル化して得られ
る再生信号を所定の等化方式で等化し、トレリス線図に
基づいて最尤パスを選択することによって復号結果を得
るビタビ復号化処理を行うディジタル信号復号化処理装
置において、 現在アナログ信号から再生中の再生ビットおよび当該再
生ビットに続いて得られる複数の後続ビットについての
等化値に基づき、前記トレリス線図における演算対象の
状態ノード数を常に一定数に制限する状態ノード制限回
路を具備する構成としたことを特徴とするディジタル信
号復号化処理装置。 - 【請求項２】 前記状態ノード制限回路は、当該再生ビ
ットにおける前記トレリス線図の状態ノードから得られ
るメトリック値および各々の当該後続ビットにおける前
記トレリス線図の状態ノードに基づく最尤パスから得ら
れるメトリック値を加算するメトリック値加算回路と、
前記メトリック値加算回路に算出された加算値に基づい
て次の再生ビットにおける演算対象の状態ノードを選択
する状態ノード選択回路とを具備する構成としたことを
特徴とする請求項１記載のディジタル信号復号化処理装
置。 - 【請求項３】 前記等化方式を、パーシャルレスポンス
方式または拡張パーシャルレスポンス・クラス４（ＥＰ
Ｒ４）方式とすることを特徴とする請求項１または２記
載のディジタル信号復号化処理装置。 - 【請求項４】 前記再生信号を、８／９ＧＣＲ（ Group
Coded Recording）コードで符号化された信号を再生し
たものとすることを特徴とする請求項１または２記載の
ディジタル信号復号化処理装置。 - 【請求項５】 前記後続ビットの数を３ビット、選択さ
れる演算対象の状態ノードの数を２ノードとすることを
特徴とする請求項３記載のディジタル信号復号化処理装
置。 - 【請求項６】 当該再生ビットについて一定数に制限さ
れた状態ノードから求められる次の再生ビットで遷移可
能な状態ノードの前記後続ビットの各々に対して、それ
ぞれの遷移可能な状態ノードに基づく最尤パスからのメ
トリック値の算出および保持に用いるレジスタを具備す
る構成としたことを特徴とする請求項１記載のディジタ
ル信号復号化処理装置。 - 【請求項７】 当該再生ビットについて一定数に制限さ
れた状態ノードから求められる次の再生ビットで遷移可
能な状態ノードの組合せの各々に対して、メトリック値
の差の算出および保持に用いるレジスタを具備する構成
としたことを特徴とする請求項１記載のディジタル信号
復号化処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25234794A JPH08116275A (ja) | 1994-10-18 | 1994-10-18 | ディジタル信号復号化処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25234794A JPH08116275A (ja) | 1994-10-18 | 1994-10-18 | ディジタル信号復号化処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116275A true JPH08116275A (ja) | 1996-05-07 |
Family
ID=17236024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25234794A Pending JPH08116275A (ja) | 1994-10-18 | 1994-10-18 | ディジタル信号復号化処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116275A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035169A (ko) * | 1998-11-02 | 2000-06-26 | 이데이 노부유끼 | 디지털 정보 재생 장치 및 재생 방법 |
| EP1056084A2 (en) * | 1999-05-27 | 2000-11-29 | Sony Corporation | Data decoding apparatus and data decoding method |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| US6421381B1 (en) | 1998-02-09 | 2002-07-16 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| KR100359538B1 (ko) * | 1999-11-09 | 2002-11-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 아날로그 신호로 기록된 데이터의 디지털 샘플의 최대유사검출의 방법 및 장치 |
| US6519715B1 (en) | 1998-05-22 | 2003-02-11 | Hitachi, Ltd. | Signal processing apparatus and a data recording and reproducing apparatus including local memory processor |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| JP2007134041A (ja) * | 2000-10-31 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Ｐｒｍｌ検出器 |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| JP2010176834A (ja) * | 2000-10-31 | 2010-08-12 | Panasonic Corp | Ｐｒｍｌ検出器 |
-
1994
- 1994-10-18 JP JP25234794A patent/JPH08116275A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421381B1 (en) | 1998-02-09 | 2002-07-16 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| US7334165B2 (en) | 1998-05-22 | 2008-02-19 | Hitachi Global Storage Technologies Japan, Ltd. | Signal processing apparatus and a data recording and reproducing apparatus including local memory processor |
| US6519715B1 (en) | 1998-05-22 | 2003-02-11 | Hitachi, Ltd. | Signal processing apparatus and a data recording and reproducing apparatus including local memory processor |
| US7028214B2 (en) | 1998-05-22 | 2006-04-11 | Hitachi, Ltd. | Signal processing apparatus and a data recording and reproducing apparatus including local memory processor |
| US8117518B2 (en) | 1998-05-22 | 2012-02-14 | Hitachi Global Storage Technologies Japan, Ltd. | Signal processing apparatus and a data recording and reproducing apparatus including local memory processor |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| KR20000035169A (ko) * | 1998-11-02 | 2000-06-26 | 이데이 노부유끼 | 디지털 정보 재생 장치 및 재생 방법 |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| EP1056084A2 (en) * | 1999-05-27 | 2000-11-29 | Sony Corporation | Data decoding apparatus and data decoding method |
| EP1056084A3 (en) * | 1999-05-27 | 2001-09-12 | Sony Corporation | Data decoding apparatus and data decoding method |
| KR100359538B1 (ko) * | 1999-11-09 | 2002-11-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 아날로그 신호로 기록된 데이터의 디지털 샘플의 최대유사검출의 방법 및 장치 |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| US7443936B1 (en) | 2000-04-28 | 2008-10-28 | National Semiconductor Corporation | Sequence detector using Viterbi algorithm with reduced complexity sequence detection via state reduction using symbol families |
| US7526053B1 (en) | 2000-04-28 | 2009-04-28 | National Semiconductor Corporation | Sequence detector using viterbi algorithm with soft output error correction |
| US7646807B1 (en) | 2000-04-28 | 2010-01-12 | National Semiconductor Corporation | Receiver system with interdependent adaptive analog and digital signal equalization |
| US8005135B1 (en) | 2000-04-28 | 2011-08-23 | National Semiconductor Corporation | Receiver system with interdependent adaptive analog and digital signal equalization |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| JP2007134041A (ja) * | 2000-10-31 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Ｐｒｍｌ検出器 |
| JP2010176834A (ja) * | 2000-10-31 | 2010-08-12 | Panasonic Corp | Ｐｒｍｌ検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619539A (en) | Data detection methods and apparatus for a direct access storage device | |
| US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
| US7046745B2 (en) | Signal processing circuit | |
| JP3886300B2 (ja) | 信号処理装置及びその信号処理方法 | |
| JP2001101799A (ja) | デジタル再生信号処理装置 | |
| US6678862B1 (en) | Detection apparatus | |
| JP2877109B2 (ja) | 情報検出装置および情報検出方法 | |
| US5917863A (en) | Viterbi decoding method and apparatus employing time-reversed positive and negative peak values | |
| JPH08116275A (ja) | ディジタル信号復号化処理装置 | |
| US6532337B1 (en) | Digital-signal playback apparatus | |
| US6393598B1 (en) | Branch metric compensation for digital sequence detection | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| JPH10172251A (ja) | 光学式情報再生方法及び再生装置 | |
| KR19990018221A (ko) | 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법 | |
| US6313764B1 (en) | Demodulating device, demodulating method and transmission medium | |
| JP3760966B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| JP3762831B2 (ja) | 情報記録再生回路及びこれを用いた情報記録再生装置 | |
| JP2855717B2 (ja) | 符号間干渉除去装置 | |
| JP3858362B2 (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
| JP2002025201A (ja) | 記録再生装置 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| KR19980070857A (ko) | 디지탈 자기기록재생장치 |