JP2001057031A - 制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ - Google Patents

制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ

Info

Publication number
JP2001057031A
JP2001057031A JP2000188556A JP2000188556A JP2001057031A JP 2001057031 A JP2001057031 A JP 2001057031A JP 2000188556 A JP2000188556 A JP 2000188556A JP 2000188556 A JP2000188556 A JP 2000188556A JP 2001057031 A JP2001057031 A JP 2001057031A
Authority
JP
Japan
Prior art keywords
rate
block
medium
control data
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000188556A
Other languages
English (en)
Inventor
Miaza Azuitsu Paavetsu
ミアザ アヅィツ パーヴェツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001057031A publication Critical patent/JP2001057031A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 本発明は、伝送システムに使用されるデータ
の符号化およびデータの符号に関する。 【解決手段】 レート（Ｍ／Ｎ）コード（但し、Ｍは１
を超える整数で、ＮはＭを超える整数）でサーボ・デー
タをブロック符号化し、そしてブロック復号するための
システムである。上記ブロック符号化は、磁気記憶媒体
上のサーボ・データ・セクタに書き込まれ、磁気記録シ
ステムで使用される。符号化されたサーボ・データは、
磁気媒体から読み出されブロック復号される。強制最尤
部分応答（ＰＲＭＬ）検出器は、Ｎ符号化記号ビット
を、磁気媒体から読み出されるチャネル・サンプルから
検出するのに使用される。１ブロックのＮチャネル・サ
ンプルは、ＶＡのトレリスを通る経路を形成し、ブロッ
ク・コードの特徴を使用してトレリス内の状態遷移に関
する決定を強制する。ＰＲＭＬ検出器は、レート（Ｍ／
Ｎ）コード記号ビットにより各状態遷移に関する決定を
強制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、伝送システムに使
用されるデータの符号化およびデータの復号に関し、特
にエンコーダ用サーボ・ブロック・コードおよびデコー
ダと一緒に使用される最尤検出器用関連トレリスに関す
る。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】多
くのディジタル伝送システムは、通常、一連の記号（各
記号は、ビットの集まりからなる）によって表されたデ
ィジタル・データの検出機能を向上させるための最尤シ
ーケンス検出を使用する。記号ビットは、１つの信号と
して、伝送（通信）チャネルを介して伝送されるが、伝
送された信号には、通常、ノイズが加わる。例えば、磁
気記録システムは、最初に、データを記号ビットに符号
化し、その記号ビットは、磁気媒体に記録される。磁気
媒体へデータを書込み、磁気媒体にデータを記憶し、磁
気媒体からデータを読み取るのは、関連周波数応答を有
する伝送チャネルであると見なす。信号は、その後、記
憶されたデータ（記憶された記号ビット）を表わすサン
プルされた信号（すなわち、一連の出力サンプル）とし
て、磁気媒体から読み出される。ディスク・ドライブ用
の磁気記録システムは、磁気媒体（ディスク）上のトラ
ックからデータを読み出し、検出する。各トラックは、
ユーザ（「読取り」）データ・セクタと、読取りセクタ
間に埋め込まれたシステム専用制御（例えば、「サー
ボ」）データ・セクタを備える。サーボ・データ・セク
タは、１）トラックを探索する（シーク・モード中）た
め、および２）磁気媒体上のトラックに、読取ヘッドを
位置決めするために、記録システムが使用する制御デー
タ形式であるサーボ・データを記憶する。従来技術の磁
気記録システムには、ディジタル信号処理を使用して、
記憶されたサーボ・データを検出するものもあれば、ア
ナログ技術を取り入れているものもある。
【０００３】図１は、磁気記録システム１００のサーボ
処理を示す。サーボ・データの一部は、サーボ・データ
・エンコーダ１０１（１／Ｎエンコーダとして示されて
いる）により受信され、その一部は、後述されるレート
（１／Ｎ）コードを使用して符号化される。サーボ・デ
ータの残りの符号化されていない部分と、符号化された
部分は、さらに、磁気書込ヘッド１０２により処理さ
れ、その後、磁気媒体１１０に記録される。磁気読取ヘ
ッド１０３は、アナログ信号として、磁気記録媒体１１
０から情報を読み出す。
【０００４】図２は、磁気記録媒体１１０のサーボ・デ
ータ・セクタ内にサーボ・データを記録するフォーマッ
トを示す。サーボ・データは、一連のビットからなるプ
リアンブル２０１を含み、そこからタイミングおよび利
得情報を回復させる。タイミングおよび利得情報によ
り、磁気読取ヘッド１０３は、磁気媒体１１０のトラッ
クから提供された入力アナログ信号に関連する利得およ
び位相同期を得ることができる。図２は、また、バース
ト・データを含むバースト復調フィールド２０４も示し
ている。バースト・データは、磁気読取ヘッド１０３に
より、磁気読取ヘッド１０３が、直接トラックの中心に
位置付けされているかどうかを検出するために使用され
る。
【０００５】プリアンブル２０１には、その後に符号化
されたサーボ・アドレス・マーク（ＳＡＭ）２０２が付
けられ、次に、サーボ・セクタ用の符号化されたグレイ
・データ２０３がその後に続く。ＳＡＭ２０２は、サー
ボ・データを含むセクタを識別するために所定のビット
・パターンを含み、磁気読取ヘッド１０３により使用さ
れるフレーミング・クロックをリセットして、磁気記録
媒体１１０からトラック／セクタを読み出すのに使用さ
れる。グレイ・データ２０３は、磁気記録媒体のトラッ
ク番号とシリンダ情報を表示し、シーク・モード中に、
隣接するトラックを読み出す際のエラーを避けるため
に、磁気読取ヘッド１０３により使用される。ＳＡＭ２
０２およびグレイ・データ２０３は、普通、磁気記録媒
体１１０に記録される前に一連の記号ビットとして符号
化されたサーボ・データの一部である。
【０００６】図１において、磁気読取ヘッド１０３は、
出力チャネル・サンプルとして、記録され、符号化され
たサーボ・データを表わすサンプルされたアナログ信号
を提供する。「出力チャネル・サンプル」という用語
は、データが（おそらく、メモリを有する）周波数応答
形式を有する伝送チャネル（例えば、磁気媒体１１０）
を通過したことを示す。この種の伝送チャネル（おそら
く、その後のイコライザの周波数応答を含む）は、部分
応答チャネルと呼ばれる。符号化されたサーボ・データ
を表わす信号には、信号がチャネルの周波数応答を通過
することによって引き起こされるノイズ・コンポーネン
トおよび信号のひずみができる。チャネルの周波数応答
の変化または、磁気読取ヘッド１０３の回路の周波数応
答の特性を部分的に修正するために、出力チャネル・サ
ンプルが、イコライザ１０４に供給される。等化された
出力チャネル・サンプルは、その後、部分応答最尤（Ｐ
ＲＭＬ）検出器１０５に供給される。
【０００７】ＰＲＭＬ検出器１０５は、例えば、出力チ
ャネル・サンプルから符号化されたＳＡＭ２０２および
符号化されたグレイ・データ２０３を表わす一連の記号
ビットを検出するために、ビタビ・アルゴリズム（Ｖ
Ａ）のようなアルゴリズムを使用する。サーボ・データ
検出器１０６（１／Ｎ検出器として示されている）は、
ＰＲＭＬ検出器１０５から検出された記号シーケンスを
受信し、その一連の記号データを復号して、サーボ・デ
ータを再構築する。バースト復調器１０７も示されてい
る。これは、イコライザ１０４により提供された等化さ
れた出力チャネル・サンプルからバースト復調データを
抽出する。
【０００８】ＳＡＭ２０２およびグレイ・データ２０３
は共に、各入力ビットをＮ出力記号ビットにマッピング
して、コーディング・レートを（１／Ｎ）にすることに
より、サーボ・データ・エンコーダ１０１により符号化
される。例えば、従来技術のバイフェーズ符号は、
「１」をシーケンス「１１００」にマッピングし、
「０」をシーケンス「００１１」にマッピングする。そ
のようなバイフェーズ符号は、（１／４）レートを有
し、そのようなバイフェーズ符号については、例えば、
米国特許第５，６６１，７６０号に説明されている。コ
ーディング・レート（１／Ｎ）が統一したものに近付く
につれ、冗長性が減り、それにより、サーボ・データを
記録する際、符号化処理で引き起こされる書式オーバヘ
ッドがより少なくなる。
【０００９】ＰＲＭＬ検出器１０５に使用されているビ
タビ・アルゴリズム（ＶＡ）は、雑音中に観測される有
限状態離散時間マルコフ・プロセスの状態シーケンスの
最大事後推定を提供する。追加ノイズにより妨害された
信号の受信された一連のチャネル出力サンプルがあると
すれば、ＶＡによりその受信された一連のチャネル出力
サンプルに「最も近い」一連の記号ビットを見付けられ
る。ＶＡにとって、最も近いということは、所定のメト
リックと相関する。周知のように、相加性白色ガウズ雑
音（ＡＷＧＮ）のある通信チャネルでは、ＶＡは、最適
の最尤シーケンス検出アルゴリズムである。ＶＡは、１
単位時間増分（すなわち、クロック・サイクル）当り受
信された出力チャネル記号それぞれにつき可能な状態
（シーケンス中の受信された記号ビットの一部）に対応
するトレリスを形成する。トレリス中の状態間遷移は、
通常、トレリス図によって表される。この中では、１つ
の状態に対して（出力チャネル・サンプルおよび検出さ
れた記号ビットに対応する）ビット数は、部分応答チャ
ネルのメモリに相当する。遷移は、所定のメトリックに
従って「重み付け」され、ユークリッドの距離は、トレ
リス構造のメトリックとして使用される。
【００１０】図３は、メモリ長が３の部分応答チャネル
（例えば、レスポンス１＋Ｄ−Ｄ2−Ｄ3のＥＰＲ４チャ
ネル）に使用される８状態トレリスを示す。３ビット状
態ｄ（ｎ−３ｊ），ｄ（ｎ−２ｊ），ｄ（ｎ−１ｊ）の
左側の列３０１は、前回のクロック・サイクル中のＰＲ
ＭＬ検出器１０５におけるチャネル・サンプルの状態記
号ビットを表わし、一方、３ビット状態ｄ（ｎ−２，
ｋ），ｄ（ｎ−１，ｋ），ｄ（ｎ，ｋ）の右側の列３０
２は、現在のクロック・サイクル中のチャネル・サンプ
ルの状態記号ビットを表わす。ｄ（ｎ−１，ｊ）と表わ
されるこの表記法において、ｊは、（ｎ−１）の時のト
レリス内の状態（すなわち、左側の列３０１の状態の１
つ）であり、“ｄ（ｎ，ｋ）”のｋは、ｎの時の状態
（例えば、左側の列３０２の状態の１つ）である。右側
の列３０２は、ｎ時の現在受信される出力チャネル・サ
ンプルに対応する状態記号ビットｄ（ｎ，ｋ）を含む。
【００１１】左側および右側の列３０１および３０２の
状態を連結するブランチと呼ばれる線はそれぞれ、トレ
リスの前回の状態（すなわち、前回のトレリス位相状
態）から、トレリスの現在の状態（すなわち、現在のト
レリス位相状態）への遷移を表わす。このブランチは、
トレリスを通る可能な経路の一部であり、１を超える経
路に含まれる。例えば、１つのブランチが、左側の列３
０１の状態＃０（「０００」）（発信状態）を、右側の
列３０２の状態＃０（「０００」）と連結する。このブ
ランチは、現在のチャネル・サンプルｄ（ｎ，０）を
「０」記号であると識別するだけでなく、ｎの時まで、
ＰＲＭＬ検出器１０５により受信された一連の記号ビッ
トを表わす経路に対しても識別する、検出器の電位差決
定を表わす。ブランチは、また、状態＃４（「１０
０」）と状態＃０（「０００」）とを結び、現在の発信
状態が「１００」であることを除き、チャネル・サンプ
ルｄ（ｎ，０）が「０」記号であるという電位差決定を
表わす。従って、前回の状態からの２つの経路ブランチ
は、現在の状態「０００」を通過することもある。
【００１２】同様に、２つのブランチは、現在のトレリ
ス位相中の他の状態のそれぞれを通過する。「０」で終
わる着局状態ｋは、状態ｋを通過する経路に対し「０」
記号であるｄ（ｎ，ｋ）を表わし、一方、「１」で終わ
る着局状態ｋは、状態ｋを通過する経路に対し「１」記
号に相当するｄ（ｎ，ｋ）を表わす。一般に、異なる可
能な経路は、Ｐ個の状態トレリスにより、Ｐ＝２Qで、
表わされる。但し、Ｑは状態の長さ（すなわち、部分応
答チャネルのメモリ長）に相当する整数である。ＥＰＲ
４チャネルは、レスポンスが１＋Ｄ−Ｄ2−Ｄ3で、３ビ
ット状態を有するので、２3＝８状態トレリスが必要で
ある。ＥＥＰＲ４チャネルは、レスポンスが１＋２Ｄ−
２Ｄ3−２Ｄ4で、４ビット状態を有するので、２4＝１
６の状態トレリスが必要である。
【００１３】ＶＡは、帰納的に３つのステップを実行
し、受信された一連の記号ビットに対応するトレリスを
通過する１つの経路を検出する。第一に、トレリスのブ
ランチ・メトリックが、現在の状態について算出され
る。第二に、各状態メトリック（ｓｍ、以下に定義され
る）の更新値が、全ての状態について算出される。そし
て、第三に、残存経路が決定される。残存経路は、ユー
クリッド距離に従って最も近い所与の状態をノイズに受
信された一連の記号ビットへ入力する一連の記号ビット
を表わす。状態遷移のブランチ・メトリックは、受信さ
れた出力チャネル・サンプル（ｙｒ［ｎ］）と、遷移に
対応する理想的チャネル出力サンプル（ｙｉ［ｎ］）と
の間のユークリッド距離として定義される。最も受信さ
れそうな全体のまたは、広域のシーケンスを算出するた
めに、ＶＡは、全ての状態の状態メトリックを帰納的に
計算し、更新して、いくつかの状態遷移における最短経
路メトリックを提供する。
【００１４】上述されたＶＡについて、所与の遷移のブ
ランチ・メトリックｂｍ（ユークリッド距離）は、受信
されたノイズの出力チャンネル・サンプルｙｒ［ｎ］お
よび理想の出力チャネル・サンプルｙｉ［ｎ］に関する
ゆう度関数の負の対数として定義される。従って、ｎ−
１の時のｊ番目の状態からｎの時のｋ番目の状態への遷
移に対するブランチ・メトリックｂｍ（ｊ，ｋ，ｎ）
は、例示としてのＶＡアルゴリズムの場合、式（１）に
より求められる。 bm(j,k,n)=-lnf(yr[n]-yi[n]) （１） 但し、ｙｉ［*］は、ｊ番目の状態からｋ番目の状態へ
の遷移に対応する理想的チャネル出力サンプルで、ｆ［
*］は、ガウス雑音シーケンスの確率分布密度関数であ
る。
【００１５】各状態について、加算−比較−選択（ＡＣ
Ｓ）操作により、２つの発信状態ｊおよびｂの前回計算
された状態メトリックに基づいた状態の最少状態メトリ
ックｓｍと、現在の状態ｋに達する３つの状態の２つの
ブランチのブランチ・メトリックとを決定する。従っ
て、ＡＣＳ操作により、ｎの時の状態ｋの状態メトリッ
クｓｍを決定し、式（２）により表わすことができる。 sm(k,n)=min((sm(j,n-1)+bm(j,k,n)), (sm(b,n-1)+bm(b,k,n))) （２） 但し、ｊとｂは、２つの可能な発信状態で、ｓｍ（ｊ，
ｎ−１）とｓｍ（ｂ，ｎ−１）は、前回（ｎ−１）の時
の発信状態の状態メトリックであり、ｂｍ（ｊ，ｋ，
ｎ）は、ｎの時のｊとｋの状態を連結するブランチのブ
ランチ・メトリックを表わし、ｂｍ（ｂ，ｋ，ｎ）は、
ｎの時のｂとｋの状態を連結するブランチのブランチ・
メトリックスを表わす。
【００１６】ＶＡにより、最短経路メトリックを提供す
るトレリスを通過する一連の記号ビットまたは経路を決
定することによって最尤シーケンスが求められる。経路
メトリックは、単に、異なる可能な経路が考えられるト
レリスの位相を通過する経路によって出会う異なるブラ
ンチの蓄積されたブランチ・メトリックである。所与の
状態の状態メトリックは、経路がある特定の時間におけ
る所与の状態を含むならば、その特定の時間における経
路メトリックである。
【００１７】一対の経路（ブランチ）についての従来技
術のＡＣＳ操作の実行（ＡＣＳユニットと呼ぶ）につい
ては、図４に示す。加算器４０４および４０５は、それ
ぞれ、ｎ−１の時の状態メトリックと、異なる経路のｎ
時のブランチ・メトリックの合計（経路合計と呼ぶ）を
提供する。コンパレータ４０１は、加算器４０４および
４０５により提供された経路合計を比較し、どの経路合
計が最短かを示す出力信号を提供する。マルチプレクサ
（ＭＵＸ）４０２は、コンパレータ４０１の出力信号に
基づき、（ｎ時の）現在のクロック・サイクルの状態メ
トリックｓｍとして最少値を示す経路合計を選択する。
【００１８】各ブランチは、記号ｄ（ｎ，ｋ）に対する
決定に対応する。その記号は、１つのブランチが「０」
で、他のブランチが「１」のいずれかである。他のブラ
ンチに対して１つのブランチを選択するという決定はま
た、理想的出力チャネル・サンプルｙｉ［ｎ］の値に対
する決定にも対応する。ｎの時に、理想的出力チャネル
・サンプルは、ｙｉ［ｊ，ｋ，ｎ］または、ｙｉ［ｂ，
ｋ，ｎ］のいずれかである。但し、ｙｉ［ｊ，ｋ，ｎ］
は、状態ｊから状態ｋに移行する理想的出力チャネル・
サンプルｙｉ［ｎ］である。ブランチ・メトリックは、
式（１）（すなわち、ｂｍ（ｊ，ｋ，ｎ）＝（ｙｒ
［ｎ］−ｙｉ［ｊ，ｋ，ｎ］）2およびｂｍ（ｂ，ｋ，
ｎ）＝（ｙｒ［ｎ］−ｙｉ［ｂ，ｋ，ｎ］）2を使用し
て算出される。但し、ｙｒ［ｎ］は、ｎの時の受信され
た出力チャネル・サンプルである。ＭＵＸ４０３は、ま
た、コンパレータ４０１の出力信号に基づき、現在の記
号ｄ（ｎ，ｋ）に対する仮決定として、（ブランチの記
号数値に対応して）（０）または、（１）のいずれかを
選択する。従って、各状態について、コンパレータ４０
１は、現在のクロック・サイクルの最少の状態メトリッ
クを選択し、また、記憶およびシフティングするための
経路メモリ内の現在のデータ・ビットｄ（ｎ，ｋ）に対
する仮決定を行う。
【００１９】検出器の操作（すなわち、トレリスの状態
間遷移）は、１回のクロック・サイクルについて、図３
および図４で説明する。いくつかのクロック・サイクル
について、トレリスは、図３に示された基本のトレリス
を繰り返すことにより、拡張される。トレリス位相にお
ける各状態は、対応するＡＣＳユニットを有する。各ク
ロック・サイクルごとに、トレリス位相における対応す
る状態の組み合わされたＡＣＳユニットが、Ｐ＝２Qビ
ット（すなわち、ｄ（ｎ，ｋ），（ｋ＝，．．．，Ｐ−
１）分、経路メモリへシフトさせる。ある決定遅延の後
に、ＰＲＭＬ検出器１０５は、このメモリを通る可能な
経路の内どれが、最短経路メトリックを有するのかと、
それ故に、受信された記号ビットの最もありそうなシー
ケンスに対応するのかに関する最終決定を行う。
【００２０】
【課題を解決するための手段】本発明は、媒体に記憶さ
れた制御データを符号化し、記録し、検出し、復号する
システムの回路および方法に関する。制御データは、１
ブロックのＭデータ・ビットの制御データと、１ブロッ
クのＮ記号ビットとの間でマッピングするレート（Ｍ／
Ｎ）コードに基づき、符号化され、復号される。１ブロ
ックのＮ記号ビットは、１ブロックの制御データを表わ
す１つの記号を形成する。但し、Ｍは１を超える整数
で、ＮはＭを超える整数である。制御データは、記録さ
れた後に、媒体から情報を読み出すのに使用される。本
発明の実施形態によれば、符号化するとは、１ブロック
Ｍビットの一連の制御データを１ブロックのＮ記号ビッ
トへマッピングし、Ｎ記号ビットを媒体に記憶すること
を含む。
【００２１】例示としての実施形態によれば、一連のＮ
記号ビット・ブロックが、媒体から読み出され、情報を
表わす一連のチャネル・サンプルから生成される。この
もう１つの実施形態については、一連のチャネル・サン
プルの連続する部分が、トレリスの順次状態間遷移とし
て受信される。その中で、一連のチャネル・サンプル
は、一連のＮ記号ビット・ブロックに対応している。一
組のトレリス位相と一組の強制位相は、逐次状態に同期
化され、その一組のトレリス位相は、１ブロックのＮチ
ャネル・サンプルに対応する。一組のトレリス位相の状
態を通る経路は、最尤検出アルゴリズムに従って決定さ
れる。状態の経路は、受信されたＮ記号ビット・ブロッ
クに対応し、その中で、各トレリス位相ごとに、対応す
る強制位相が必要に応じて、トレリス内の状態間遷移に
対する最尤検出アルゴリズムに、レート（Ｍ／Ｎ）コー
ドの拘束条件に基づく強制決定を提供する。
【００２２】他の例示としての実施形態によれば、一連
の記号ビットが、媒体から読み出された一連のチャネル
・サンプルから生成され、一連の制御データを表わすそ
の記号ビットはその後媒体から情報を読み出すのに使用
される。Ｎ記号ビットのブロックは、Ｎ記号ビットの各
ブロックが、１ブロックのＭビット制御データに供給さ
れるレート（Ｍ／Ｎ）コードに基づき形成されて、受信
される。１ブロックのＮ記号ビットは各々、レート（Ｍ
／Ｎ）コードに基づいて、１ブロックのＭビットにマッ
ピングされ、一連の制御データを生成する。本発明の他
の態様、特徴および利点は、以下の詳細な説明、添付の
請求項および添付の図面からさらに十分明らかとなろ
う。
【００２３】
【発明の実施の形態】本発明の例示としての実施形態に
おいて、サーボ・データは、レート（Ｍ／Ｎ）コードを
使用して符号化れたブロックである。但し、Ｍは、１を
超える整数であり、ＮはＭを超える整数である。その説
明された実施形態において、サーボ・データは符号化さ
れたブロック又は、復号されたブロックである（すなわ
ち、コードは、ＭビットとＮ記号ビットの集まりとの間
のマッピングである）。本文中に説明された好適実施形
態において、２つのコード、すなわちレート（２／６）
コードおよびレート（２／８）コードは、符号化プロセ
スと復号プロセスについて説明される。本発明によって
符号化することが、レート（Ｍ／Ｎ）コードで符号化す
るブロックの特徴により、検出器により高いコーディン
グ利得を提供する。本発明のいくつかの例示としての実
施形態において、ビタビ・アルゴリズムを使用した検出
器のような強制最尤部分応答（ＰＲＭＬ）検出器は、ブ
ロック・コードの特徴を用いて、検出され、符号化され
たサーボ・データ値の決定を強制実行する。強制ＰＲＭ
Ｌ検出器は、伝送チャネルから受信された出力チャネル
・サンプルに対応する状態間の各状態遷移に対する決定
を強制実行し、その出力チャネル・サンプルは、本発明
のレート（Ｍ／Ｎ）コードに従い符号化されたサーボ・
データを表わす。
【００２４】本発明の例示としての実施形態について
は、サーボ・データ・セクタのサーボ・データを符号化
し、復号するために磁気記録システムで使用されている
として、本文中に説明される。当業者にとって明らかな
ように、本文中に説明された技術は、任意の記録システ
ムのようなＰＲＭＬ検出器が使用される他の種類のデー
タ伝送システムでの符号化および復号にも拡張される。
加えて、本発明は、一般に異なるレートのコードを使用
する符号化および復号プロセスにまで拡張され、そのた
め、本発明は、本文中に説明された２つのコードに限定
されるわけではない。
【００２５】図５は、本発明による例示としてのサーボ
・データ記録システム５００である。サーボ・データ記
録システム５００は、サーボ・データ・ブロック・エン
コータ５０１、任意のイコライザ５０３、強制ＰＲＭＬ
検出器５０４、強制論理５０６およびサーボ・データ・
ブロック・デコーダ５０５を含む。符号化されたサーボ
・データは、一般に、符号化されたユーザ・データと、
システムのタイミングおよび利得情報と、システム５０
０に使用される他の周辺情報を備えた伝送チャネル５０
２を介して転送される。
【００２６】伝送チャネル５０２は、磁気媒体または、
光ディスクのような情報が記録される媒体を含む。サー
ボ・データ記録システム５００は、システム５００が使
用する制御データを受信し、それによりシステム５００
は媒体から情報を読み出すことができる。制御データ
は、また、伝送チャネル５０２の媒体に記憶される。本
文中に説明された例示としての実施形態において、制御
データは、トラック／セクタを探索して位置付けし、サ
ーボを媒体のトラック／セクタ上に位置決めするため磁
気読取ヘッドのサーボにより使用されるサーボ・データ
である。当業者にとって明らかなように、本発明は、磁
気記録システムのサーボ・データにのみ限定されるので
なく、他のシステムの制御データにも使用される。その
ようなシステムは、光ディスクのレーザを使用した読取
操作のアナログ機能を制御するのに制御データを使用す
る光学システムである。
【００２７】サーボ・データ記録システム５００は、符
号化されるサーボ・データを含み、磁気媒体に直接記録
されるサーボ・データを含むことがある一連のサーボ・
データ語を受信する。サーボ・データ・ブロック・エン
コーダ５０１（（Ｍ／Ｎ）ブロック・エンコーダとして
示されている）は、符号化される一連のデータ語を受信
し、各データ語（ａ）は長さがＭである。一連のデータ
語は符号化されるサーボ・データ（例えば、サーボ・ア
ドレス・マーク（ＳＡＭ）およびグレイ・データ）を表
わす。サーボ・データ・ブロック・エンコーダ５０１
は、レート（Ｍ／Ｎ）ブロック・コードを各データ語ａ
に供給して、長さＮの対応するコード語ｚを形成する。
このブロック符号化プロセスにより、ブロックの境界に
より画定された記号ビットのブロックを形成する。その
後、一連の符号語ｚは、磁気記録チャネルまたは任意の
記録チャネルのような伝送チャネル５０２を介して信号
として伝送される。伝送チャネル５０２およびイコライ
ザ５０３は、メモリを備えたパーシャル（周波数）レス
ポンスを有し、例えば、磁気記録媒体のＥＰＲ４また
は、ＥＥＰＲ４チャネルである。記録媒体の特徴に加え
て、伝送チャネル５０２は、また、一連の符号語ｚを表
わすアナログ信号に適用されるプレコーディング、書込
および読取ヘッド転送機能、信号等化およびフィルタリ
ングのプロセスを組み合わせた周波数特性を示す。
【００２８】伝送チャネル５０２を通過した後、一連の
伝送された符号語ｚを表わす信号は、その後、伝送チャ
ネル５０２から読み出され、一連の出力チャネル・サン
プルとして提供される。一連の出力チャネル・サンプル
は、任意のイコライザ５０３により等化され、サンプル
ｙｒを提供する。任意のイコライザ５０３は記録チャネ
ルの特性または、信号が通過するシステム５００の実行
に専用の他のデバイスの周波数特性の変化を修正する。
【００２９】一連の等化された出力チャネル・サンプル
ｙｒは、一連の出力チャネル・サンプルｙｒから各符号
語ｚを検出する強制部分応答最尤（ＰＲＭＬ）検出器５
０４に供給される。強制ＰＲＭＬ検出器５０４はビタビ
・アルゴリズム（ＶＡ）を使用する。強制論理５０６
は、また、一連の出力チャネル・サンプルｙｒを受信
し、符号化されたサーボ・データの開始を検出し、ＶＡ
をブロック符号化プロセスに同期させ、強制信号ＦＳを
生成する。強制信号ＦＳは、レート（Ｍ／Ｎ）コードの
拘束条件に基づき生成され、ＶＡのトレリス位相は、ブ
ロック符号化プロセスに同期される。強制ＰＲＭＬ検出
器５０４は、強制信号ＦＳを使用して、例えば、強制Ｐ
ＲＭＬ検出器５０４により使用されるＶＡのトレリスを
枝刈りすることにより、現在の検出された出力チャネル
・サンプルに対応する符号語ｚの記号ビットに対する決
定を強制実行する。ＶＡのトレリスを枝刈りする方法に
ついては、後述する。
【００３０】＜レート（Ｍ／Ｎ）コード＞図５のサーボ
・データ・ブロック・エンコーダ５０１のようなエンコ
ーダは、入力されたデータ語ａを出力された符号語ｚに
マッピングする。Ｍビットの入力されたデータ語ａをエ
レメントａ（１），ａ（２），・・・，ａ（Ｍ）と定義
することにより、一組の論理式が導き出せる。これによ
り入力されたデータ語ａをエレメントｚ（１），ｚ
（２），・・・，ｚ（Ｎ）と定義されたＮ記号ビットの
出力された符号語ｚにマップされる。例えば、レート
（２／６）コードは、ａ＝「００」からｚ＝「０００１
１１」へマップされ、ａ＝「１１」は、ｚ＝「１１１０
００」へ、ａ＝「０１」は、ｚ＝「１１００１１」へ、
ａ＝「１０」はｚ＝「００１１００」へマップされる。
このマッピングは、論理式に従って操作されるレジスタ
および組合せ論理回路で、実行される。表１は、レート
（２／６）コードと、レート（２／８）コードの場合
の、例示としてのマッピングの論理式を示す。但し、
「！」は、論理補数操作を表わす。
【００３１】
【表１】
【００３２】図６ａに示される符号化回路は、レート
（２／６）コードの場合の表１に示された符号化論理式
を実行するために使用される。データ語ａのエレメント
ａ（１）とａ（２）は、２ビット・レジスタ６０１によ
り連続的に受信される。エレメントａ（１）とａ（２）
は、データ語クロックに従って、２ビット・レジスタ６
０１から平行に提供される。ａ（１）およびａ（２）の
補数は、それぞれ、インバータ６０４および６０３から
提供される。エレメントａ（１），！ａ（１），ａ
（２）および！ａ（２）は、６ビット・レジスタ６０２
の対応する段階へ平行して提供される。６ビット・レジ
スタ６０２の内容は、エレメントｚ（１），ｚ（２），
ｚ（３），ｚ（４），ｚ（５），ｚ（６）に対応する。
エレメントｚ（１），ｚ（２），ｚ（３），ｚ（４），
ｚ（５），ｚ（６）は、符号語クロックに従って、６ビ
ット・レジスタ６０２から、連続的に提供され、出力さ
れた符号語ｚを提供する。
【００３３】図５のサーボ・データ・ブロック・デコー
ダ５０５のようなデコーダは、符号語ｚのエレメントを
エレメントｘ（１）からｘ（Ｍ）までを有する復号され
たデータ語ｘのエレメントにマップする。ｘのエレメン
トは、好適にはａのエレメントに対応するのが望ましい
が、例えば、伝送チャネルの雑音により引き起こされる
エラーも含む。エンコーダと同様の方法で、一組の論理
式を使用して、デコーダによりこのマッピングを表わす
ことができる。例示としてのレート（２／６）コードの
場合、符号語ｚのエレメントｚ（１）からｚ（６）まで
は、上記の表１に示すように復号されたデータ語ｘのエ
レメントｘ（１）およびｘ（２）へ、論理的にマップす
る。図６ｂに示される復号回路は、レート（２／６）コ
ードの場合、表１に示される復号論理式を実行するのに
使用される。復号回路は、６ビット・レジスタ６０５お
よび２ビット・レジスタ６０６を含む。入力された符号
語ｚは６ビット・レジスタ６０５に、符号語クロックに
従って、連続的に受信され、選択されたエレメントは２
ビット・レジスタ６０６の対応する段階へ、平行してロ
ードされる。２ビット・レジスタ６０６の内容は、デー
タ語クロックに従って、エレメントｘ（１）およびｘ
（２）（エレメントａ（１）およびａ（２）に対応す
る）として連続的に提供される。復号されたデータ語エ
レメントｘ（１）およびｘ（２）は、符号語ｚのエレメ
ントどうしで複写されるため、一部の実施形態では、追
加の回路（図示せず）が、エレメントｘ（１）およびｘ
（２）として、ビット誤りを有するｚのエレメントを選
択するのを防ぐために「ボーティング」方法を実行す
る。
【００３４】レート（２／８）コードに従って符号化お
よび復号する論理式がまた、表１に示されている。レー
ト（２／８）コードは、入力されたデータ語ａ「０
０」、「１１」、「０１」および「１０」を、それぞ
れ、出力符号語ｚ「００１１００１１」、「１１００１
１００」、「００１１１１００」および「１１００００
１１」にマップする。レート（２／８）コード・マッピ
ングは、図６ａおよび６ｂに示されるものと類似した符
号化回路および復号回路で実行される。
【００３５】エンコーダに関しては、データ語ａを符号
語ｚへマッピングするのは、独自なことではないし、当
業者にとって明らかなように、異なった性能（例えば、
コーディング利得により測定される）を持つ種々のマッ
ピングを達成するように変更することもできる。例え
ば、レート（２／６）コードは、ａ＝「００」をｚ＝
「０００１１１」の代わりに、ｚ＝「１１００１１」と
マップすることができる。同様に、デコーダについて
も、符号語ｚから復号されたデータ語ｘへマッピングす
ることは、独自なことではない。例示としてのレート
（２／６）コードに従ったデコーダに関して、エレメン
トｘ（１）は、また、ｘ（１）＝！ｚ（５）または、ｘ
（１）＝！ｚ（６）とも得られる。同様に、エレメント
ｘ（２）も、また、ｘ（２）＝ｚ（２）または、ｘ
（２）＝！ｚ（４）と得られる。レート（２／６）コー
ドに関して、レート（２／８）コード・エンコーダおよ
びデコーダの論理式は、新規なことではない。
【００３６】＜ＰＲＭＬ検出および強制トレリス決定＞
本発明の例示としての実施形態において、レート（２／
６）コードまたは、レート（２／８）コードに従って、
サーボ・データ・ブロック・エンコーダ５０１が符号化
し、サーボ・データ・ブロック・デコーダ５０５が復号
する。一般に、レート（Ｍ／Ｎ）コードは、可能なビッ
ト／記号パターンが全て発生するわけでも、定義されて
いるわけでもないために拘束された符号であり、専用の
ビット／記号パターンがブロックの境界を横切って発生
する。図５で、符号化されたサーボ・データ（ＳＡＭお
よびグレイ・データ）は、強制部分応答最尤（ＰＲＭ
Ｌ）検出器５０５を使用して検出される。これは、ビタ
ビ・アルゴリズム（ＶＡ）を使用したプログラムのステ
ップを実行する。強制ＰＲＭＬ検出器５０５は、通常プ
ロセッサ、メモリおよび複数の「加算−比較−選択」回
路を使用して実行される。強制ＰＲＭＬ検出器５０５の
プロセッサは、レート（Ｍ／Ｎ）ブロック・コード・プ
ロセスにより課された拘束条件の知識を使用して、偽検
出の確率を減らす。偽検出の確率とは、現在の出力チャ
ネル・サンプルｙｒ［ｎ］により表わされる実際値に対
応していない、ＶＡの現在のトレリス位相の状態の実際
の、または、最後の決定のことである。
【００３７】拘束されたコードについて、強制ＰＲＭＬ
検出器５０４に使用されるトレリスは、ＶＡを強制的に
トレリス内の特定のブランチだけを選択させることによ
り、枝刈りされる。強制プロセスは、ブロック・コード
により課された拘束条件を使用して、有効な状態遷移に
のみ対応するブランチを選択する。一般に、ブロック・
サイズＢの符号については、符号により拘束される一組
の有効な遷移は、強制位相Ｂに対応する、クロック・サ
イクルＢでは、トレリスで異なり、その後、その一組が
全てのＢクロック・サイクルを繰り返す。
【００３８】図７は、表１のレート（２／６）コードの
場合のＶＡの１６状態トレリスを示す。強制ＰＲＭＬ検
出器５０４（図５）に提供された出力チャネル・サンプ
ルが、ＥＥＰＲ４チャネル応答を有する磁気媒体から読
み出される際に１６状態トレリスが使用される。図７で
は、検出器への最初の入力は４つのチャネル・サンプル
ｙｒ［ｎ−４］からｙｒ［ｎ−１］までの値と関連した
決定ｄ（ｎ−４），ｄ（ｎ−３），ｄ（ｎ−２），ｄ
（ｎ−１）である。ｎ−１の時（すなわち、前回のクロ
ック・サイクル）に、トレリスの列７０３の対応する状
態は、ｄ（ｎ−４）＝０，ｄ（ｎ−３）＝０，ｄ（ｎ−
２）＝０，ｄ（ｎ−１）＝０に対応する状態＃０（「０
０００」）から、ｄ（ｎ−４）＝１，ｄ（ｎ−３）＝
１，ｄ（ｎ−２）＝１，ｄ（ｎ−１）＝１に対応する状
態＃１５（「１１１１」）までの１６の可能な状態の内
の１つである。トレリス位相がブロック符号化に同期さ
れていれば（これについては、後述する）、その後、ｙ
ｒ［ｎ−４］からｙｒ［ｎ−１］は、前回のブロックの
記号ビットの最後の４つの記号ビットに対応する。
【００３９】ｎの時に、新規の出力チャネル・サンプル
ｙｒ［ｎ］が追加され、トレリスの列７０６の次の状態
は、（ｄ（ｎ−３）＝０，ｄ（ｎ−２）＝０，ｄ（ｎ−
１）＝０，ｄ（ｎ）＝０に対応する状態＃０（「０００
０」）から、ｄ（ｎ−３）＝１，ｄ（ｎ−２）＝１，ｄ
（ｎ−１）＝１，ｄ（ｎ）＝１に対応する状態＃１５
（「１１１１」である）１６の可能な状態の内の１つで
ある。新規の出力チャネル・サンプルｙｒ［ｎ］は、復
号される現在のブロックの第一記号ビットに対応する。
列７０６の次の状態は、現在のトレリスの第一位相に対
応する。
【００４０】レート（２／６）コードは、「００」から
「０００１１１」へ、「１１」から「１１１０００」
へ、「０１」から「１１００１１」へ、そして「１０」
から「００１１００」へマップする。マッピングによ
り、特定の記号ビットの集まりのみが表れるように、一
連の記号ビットを拘束する。レート（２／６）コードの
拘束条件は、例えば、次のブロックの第一記号に隣接し
たブロックの最後の４つの記号ビットが「００１１」、
「１０００」、「０１１１」および「１１００」とだけ
になるということである。よって、列７０３（すなわち
「００００」）の状態＃０から、図７の現在のトレリス
の列７０６の任意の状態への遷移は、前回のブロックの
最後の４つの記号ビットが「００００」とならないため
に、「違法」な遷移である。従って、列７０３の状態
「００００」から出るこれらのブランチは、削除され
る。レート（Ｍ／Ｎ）コードの拘束条件に基づき全ての
有効な遷移を識別するために、このプロセスが、繰り返
される。その拘束条件は、トレリスの６つの強制位相の
各々について１６状態トレリスに対し有効な遷移を強制
する（ＦＰ＝１〜６）。図８は、例示としてのレート
（２／６）コード（１６状態トレリス）の拘束条件を満
たす有効な遷移を示す。例えば、前回のトレリスの列８
０３だけが、状態＃３（「００１１」）、状態＃７
（「０１１１」）、状態＃８（「１０００」）、状態＃
１２（「１１００」）を含む。図８の有効な遷移（ブラ
ンチ）を破線で示す。
【００４１】図９は、図８に示された有効な遷移に基づ
き、図７に示されたトレリスの枝刈りを示す。次の４つ
のステップにより、次のように、図９の枝刈りされたト
レリスを生成する。第一に、図７のトレリス位相におけ
る全ての可能な遷移を考慮する。第二に、符号により必
要とされる図８の対応するトレリス位相の有効な遷移を
破線で示す。第三に、次の位相の状態に到達していて、
その位相もまた、図８の破線で示された遷移に到達して
いる、図７に示す各々の最初の遷移（直線で示したブラ
ンチ）を識別する。第四に、第三ステップで直線で示さ
れた遷移に対応するブランチを削除し、符号で所望され
た破線で示した遷移を選択する。
【００４２】図９では、いくつかの状態は、いくつかの
強制位相中の状態からブランチが派生しないものもあ
り、強制位相ＦＰ＝２およびＦＰ＝４の間に枝刈りは発
生しない。しかし、図９のトレリスによりまだ、「違
法」な経路がトレリスを通って伝播させることができ
る。（すなわち、直線だけからなるトレリスを通る１つ
の経路が後に続くことがある）。違法な状態を防止する
ために、図９のトレリスはさらに枝刈りされる。図１０
は、図９のそのような枝刈りの結果を示し、図１０はま
た、１２クロック・サイクル中に枝刈りされた（有効
な）状態遷移（２ブロックの記号ビット）を示す。図１
０のトレリスは、違法な経路が阻止されているのを示
す。すなわち、直線だけからなるトレリスを通る経路を
辿ることが、最終的に、強制位相の内の１つにおいて削
除される（ブランチは、最終状態から派生しない）終了
状態に辿り着く。
【００４３】図１０では、図９のトレリスの追加の枝刈
りが、ＦＰ＝５の間に発生する。そこでは、状態＃４か
ら状態＃１１から派生するブランチが削除される。図８
および図９のトレリスは、符号により特定されるが、図
１０のトレリスは必ずしも唯一のものではない。（符号
の拘束条件の枝刈りに加えて）種々の枝刈りを含む代替
実施形態では、同等に、違法な経路を終了させる。しか
し、これらの代替実施形態の間で、検出器の性能や、特
定の実行例の固定少数点数演算における所与の制限およ
び、例えば、強制ＰＲＭＬ検出器５０４（図５）の経路
メモリの有限の決定遅延に基づき、トレリスが選ばれる
こともある。
【００４４】他のブランチでなく１つのブランチを選択
するという好みは、例えば、図５の強制ＰＲＭＬ検出器
５０４に供給される強制信号ＦＳにより強制的に実行さ
れる。強制信号は、トレリス位相の各状態ごとに１つの
コンポーネントＦＳiを有し、トレリス位相の各状態
は、ＡＣＳ回路により実行された、対応する「加算−比
較−選択」（ＡＣＳ）操作を有する。例えば、１６状態
トレリスは、１６のＡＣＳ回路を必要とする。各コンポ
ーネントＦＳiは、図５の強制論理５０６のような周辺
の強制位相ディジタル制御回路により生成される。ｉ番
目の状態の強制信号コンポーネントＦＳiは、状態ｉに
対応するＡＣＳ回路に供給される。強制信号コンポーネ
ントＦＳiは、ＡＣＳ操作の「選択」の間に１つの状態
に２つの入ブランチの内の１つを選択する。図５の強制
ＰＲＭＬ検出器５０４に取り入れられているような、本
発明によるＡＣＳ回路の例示としての実施形態を、図１
１に示す。
【００４５】図１１は、加算器１１０１および１１０２
が各々、それぞれの経路（経路合計）のｎ−１時の状態
メトリックスおよびブランチ・メトリックの合計を出す
ところを示す。コンパレータ１１０３は、加算器１１０
１および１１０２により提供された経路合計を比較し、
どの経路合計が最短かを示す出力信号を提供する。ＭＵ
Ｘ１１０４および１１０５の各々の「選択」操作は、コ
ンパレータ１１０３の出力信号に基づくだけでなく、枝
刈りされたトレリスの対応する強制位相の強制信号コン
ポーネントＦＳiに基づいて決定される。強制信号コン
ポーネントＦＳiが、強制が保証されていないことを示
す場合、ＭＵＸ１１０４は、最小値を有する経路合計
を、現在のクロック・サイクルの状態メトリックｓｍと
して選択する。強制信号コンポーネントＦＳiが、強制
が保証されていることを示す場合、ＭＵＸ１１０４は、
枝刈りされたトレリスの有効な遷移ブランチに対応する
経路合計を現在のクロック・サイクルの状態メトリック
ｓｍとして選択する。
【００４６】前述のように、各ブランチは、記号ビット
に対する１つの決定ｄ（ｎ，ｋ）に対応し、また、理想
の出力チャネル・サンプルｙｉ［ｎ］にも対応する。ｎ
時の理想の出力チャネル・サンプルは、ｙｉ（ｊ，ｋ，
ｎ）かまたは、ｙｉ（ｂ，ｋ，ｎ）である。ブランチ・
メトリックは、次の式（１）により求められる。 bm(j,k,n)=(yr[n]-yi[j,k,n])2、 および bm(b,k,n)=(yr[n]-yi[b,k,n])2 但し、ｙｒ［ｎ］は、ｎ時の受信された出力チャネル・
サンプルを表す。ＭＵＸ１１０５はまた、コンパレータ
１１０３の出力信号および強制信号コンポーネントＦＳ
iに基づき、現在の記号ｄ（ｎ，ｋ）に対する仮決定と
して、「０」または「１」のいずれかを選択する。ＭＵ
Ｘ１１０５は、特定の経路（状態遷移）が常に「０」ま
たは「１」のいずれかの決定に対応しているため、「選
択」信号の所望の記号を選択する。従って、各状態遷移
ごとに、現在のクロック・サイクルの最少の状態メトリ
ックが選択され、現在のデータ・ビットｄ（ｎ，ｋ）の
仮決定が、記憶およびシフトのための経路メモリに提供
される。
【００４７】図１０の枝刈りされたトレリスにおいて実
施された強制位相（ＦＰ）の各々の強制信号の動作につ
いては、以下に説明する。 ＦＰ＝１〜６の場合、 ＦＰ＝１の場合、 状態＃８から来る強制状態＃０ 状態＃８から来る強制状態＃１ 状態＃３から来る強制状態＃６ 状態＃３から来る強制状態＃７ 状態＃１２から来る強制状態＃８ 状態＃１２から来る強制状態＃９ 状態＃７から来る強制状態＃１４ 状態＃７から来る強制状態＃１５ ＦＰ＝２の場合、 強制無し ＦＰ＝３の場合、 状態＃０から来る強制状態＃０ 状態＃０から来る強制状態＃１ 状態＃３から来る強制状態＃６ 状態＃３から来る強制状態＃７ 状態＃１２から来る強制状態＃８ 状態＃１２から来る強制状態＃９ 状態＃１５から来る強制状態＃１４ 状態＃１５から来る強制状態＃１５ ＦＰ＝４の場合、 強制無し ＦＰ＝５の場合、 状態＃０から来る強制状態＃０ 状態＃０から来る強制状態＃１ 状態＃１から来る強制状態＃２ 状態＃１から来る強制状態＃３ 状態＃２から来る強制状態＃４ 状態＃２から来る強制状態＃５ 状態＃３から来る強制状態＃６ 状態＃３から来る強制状態＃７ 状態＃１２から来る強制状態＃８ 状態＃１２から来る強制状態＃９ 状態＃１３から来る強制状態＃１０ 状態＃１３から来る強制状態＃１１ 状態＃１４から来る強制状態＃１２ 状態＃１４から来る強制状態＃１３ 状態＃１５から来る強制状態＃１４ 状態＃１５から来る強制状態＃１５ ＦＰ＝６の場合、 状態＃９から来る強制状態＃３ 状態＃３から来る強制状態＃７ 状態＃１２から来る強制状態＃８ 状態＃６から来る強制状態＃１２
【００４８】強制ＰＲＭＬ検出器５０４は、好適には、
ＶＡのトレリスの状態をブロック符号化プロセスに同期
させるのが好ましい。その結果、１）符号化されたサー
ボ・データのブロック境界線と、２）強制位相シーケン
スとの間の関係は、シーケンス検出が開始される前に決
定される。強制ＰＲＭＬ検出器５０４は、一旦同期が取
られると、強制的に実行される。同期は、サーボ・デー
タのプリアンブルの後に挿入された少数のパッド・ビッ
トを使用し、プリアンブルの終了を検出することができ
る。プリアンブルは必ずしもレート（Ｍ／Ｎ）コードで
符号化されるわけではないが、パッド・ビットは、レー
ト（Ｍ／Ｎ）コード記号により追加されて表される。プ
リアンブルの終了は受信されたチャネル出力サンプルの
コピーをフィルタし、フィルタされたチャネル出力サン
プルを閾値検出器にかけることによって検出される。レ
ート（２／６）コードおよびレート（２／８）コードの
パッド・ビットは、好適には、プリアンブルとＳＡＭの
間に挿入されるのが好ましい。
【００４９】図１２から図１７までは、表１のレート
（２／６）コード（８状態トレリス）およびレート（２
／８）コード（８状態および１６状態トレリス）の場合
の枝刈りされたトレリス遷移を表す。図１２は、レート
（２／６）コード（８状態トレリス）により課された有
効な遷移を示し、図１３は、図１２の有効な遷移を考慮
に入れた強制または枝刈りされたトレリスを示す。図１
４は、レート（２／８）コード（８状態トレリス）によ
り課された有効な遷移を示し、図１５は、図１４の有効
な遷移を考慮に入れた強制または枝刈りされたトレリス
を示す。図１６は、レート（２／８）コード（１６状態
トレリス）により課された有効な遷移を示し、図１７
は、図１６の有効な遷移を考慮に入れた強制または枝刈
りされたトレリスを示す。レート（２／６）コード（８
状態トレリス）、レート（２／８）コード（８状態トレ
リス）およびレート（２／８）コード（１６状態トレリ
ス）の場合ごとに、最後の枝刈りされたトレリスは、レ
ート（２／６）コードの１６状態プルーン・トレリス構
造に関して上述の通り生成される。最後の枝刈りされた
トレリスは、直線の経路が通る多数の状態を消去する適
切な強制位相を選択することによって違法な経路を削除
する。
【００５０】＜コーディング利得＞異なるレート・コー
ドの相対的な性能は、ビット誤り検出信頼性比率の測定
値を使用して比較される。そのような測定値は、１）特
定のレート・コード（ｄｍｕ）を使用したシステムで得
られた最短距離と、２）符号（ｄｍｃ）を使用しないシ
ステムで得られた最短距離との比率である。従来技術で
コーディング利得として周知の量は、２０ ｌｏｇ（ｄ
ｍｃ／ｄｍｕ）ｄＢと定義される。最短距離は、誤って
識別される２つの誤り事象間の最少ユークリッド距離
（すなわち、最も相互に混乱しそうな２つの誤り事象間
の距離）である。サーボ・データを符号化するのに使用
される特定のレート・コードに対するコーディング利得
は、チャネルの部分応答により異なる。表２は、レート
（２／６）コードおよびレート（２／８）コードの例示
としてのコーディング利得と、従来技術のバイフェーズ
符号についての要約である。表２は、また、本発明によ
るレート（３／８）コードの例示としてのコーディング
利得についても要約する。レート（３／８）コードは、
レート（２／８）コードに基づいて形成される。
【００５１】
【表２】 表２の算出されたコーディング利得は、ＥＰＲ４磁気記
録チャネル（すなわち、ＶＡの８状態トレリス）と、Ｅ
ＥＰＲ４磁気記録チャネル（すなわち、ＶＡの１６状態
トレリス）の両方の場合の値である。
【００５２】本発明の例示としての実施形態は、符号化
および復号の方法について説明してきたが、本発明はそ
れだけに限定されるわけではない。当業者にとって明ら
かなように、種々の方法が回路素子の機能として実施さ
れうるし、また、ソフトウェア・プログラムの処理ステ
ップとして、ディジタル・ドメインでも実行されうる。
そのようなソフトウェアは、例えば、ディジタル信号プ
ロセッサ、マイクロコントローラまたは、汎用コンピュ
ータに取り入れることができる。
【００５３】本発明は、それらの方法を実施するための
方法および装置の形式で、実施される。本発明はまた、
フロッピー（登録商標）・ディスク、ＣＤ−ＲＯＭ、ハ
ード・ドライブまたは他の任意のマシン読取可能な記憶
媒体のような有形の媒体で実施されるプログラム・コー
ドの形式で実施される。その場合、プログラム・コード
が、コンピュータのようなマシンにロードされ、実行さ
れる時、そのマシンは本発明を実施する装置となる。本
発明はまた、例えば、記憶媒体に記憶されたり、マシン
へロードおよび／または実行されたりあるいは、電線や
ケーブル、光ファイバまたは、光磁気光線のような伝送
媒体を介して伝送されたりして、プログラム・コードの
形式で実施される。その場合で、プログラム・コード
は、コンピュータのようなマシンへロードされ、実行さ
れる時、そのマシンは、本発明を実施するための装置と
なる。汎用プロセッサで実施される時、プログラム・コ
ード・セグメントは、プロセッサと組み合わせて、特定
の論理回路に類似して作動する唯一無二のデバイスを提
供する。
【００５４】当業者であれば、本発明の性質を説明する
ために、今まで説明し、図示してきた詳細な点、材料お
よび部品の配置を、特許請求の範囲の欄に記載した原理
および範囲から逸脱することなしに種々に変更できるこ
とを理解されたい。
【図面の簡単な説明】
【図１】従来技術の磁気記録システムのサーボ処理を示
す図である。
【図２】図１のシステムの磁気記録媒体のサーボ・デー
タ・セクタに記録されたサーボ・データのフォーマット
を示す図である。
【図３】メモリ長が３の部分応答チャネルのＰＲＭＬ検
出器が使用するビタビ・アルゴリズムの８状態トレリス
を示す図である。
【図４】トレリス内の一対の経路に関する図３のビタビ
・アルゴリズムの加算−比較−選択操作の従来技術の実
行例を示す図である。
【図５】本発明による例示としてのサーボ・データ記録
システムを示す図である。
【図６ａ】レート（２／６）コードを使用した図５のサ
ーボ・データ・ブロック・エンコーダの符号化回路の例
示としての実行例を示す図である。
【図６ｂ】レート（２／６）コードを使用した図５のサ
ーボ・データ・ブロック・デコーダの復号回路の実行例
を示す図である。
【図７】メモリ長が４の部分応答チャネルを通過する本
発明の例示としてのレート（２／６）コードに対してビ
タビ・アルゴリズムを使用した１６状態トレリスを示す
図である。
【図８】例示としてのレート（２／６）コードの拘束条
件を満たす図７のトレリスの残りの有効な状態間遷移を
示す図である。
【図９】図７のトレリスが図８の有効な状態遷移に基づ
いて枝刈りされた場合、結果として生ずるトレリスを示
す図である。
【図１０】図９のトレリスが違法経路を排除するために
枝刈りされた場合、１２クロック・サイクルで結果とし
て生ずるトレリスを示す図である。
【図１１】本発明による枝刈りされたトレリスを実行す
る図５の強制ＰＲＭＬ検出器のＡＣＳ回路の例示として
の実施形態を示す図である。
【図１２】メモリ長が３のチャネルに対し、例示として
のレート（２／６）コードの拘束条件を満たす８状態ト
レリスにおける有効な状態間遷移を示す図である。
【図１３】図１２に示す有効な遷移を説明する枝刈りさ
れたトレリスを示す図である。
【図１４】メモリ長が３のチャネルに対し、例示として
のレート（２／８）コードの拘束条件を満たす８状態ト
レリスにおける有効な状態間遷移を示す図である。
【図１５】図１４に示す有効な遷移を説明する枝刈りさ
れたトレリスを示す図である。
【図１６】メモリ長が４のチャネルに対し、例示として
のレート（２／８）コードの拘束条件を満たす１６状態
トレリスにおける有効な状態間遷移を示す図である。
【図１７】図１６に示す有効な遷移を説明する枝刈りさ
れたトレリスを示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 7/14 Ｈ０３Ｍ 7/14 Ｂ 13/41 13/41

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 媒体に記憶するために一連の制御データ
    を符号化する方法であって、前記制御データが前記媒体
    からその後情報を読み出すために使用される方法におい
    て、 （ａ）前記一連の制御データの１ブロックのＭデータ・
    ビットを１ブロックのＮ記号ビットへレート（Ｍ／Ｎ）
    コード（但し、Ｍは１を超える整数で、ＮはＭを超える
    整数）でマッピングするステップと、 （ｂ）前記制御データを表わす前記Ｎ記号ビットを前記
    媒体に記憶するステップとを含む方法。
  2. 【請求項２】 請求項１に記載の方法において、ステッ
    プ（ａ）では、レート（Ｍ／Ｎ）コードが、レート２／
    ６、レート２／８または、レート３／８のいずれかのコ
    ードである方法。
  3. 【請求項３】 一連のチャネル・サンプルから一連のＮ
    記号ビット・ブロックを生成する方法であって、前記一
    連のチャネル・サンプルが、一連の制御データを表わ
    し、媒体から読み出される方法において、 （ａ）トレリスの順次状態間遷移として前記一連のチャ
    ネル・サンプルの連続部分を受信するステップであっ
    て、 前記一連のチャネル・サンプルが、Ｎ記号ビットの各ブ
    ロックがレート（Ｍ／Ｎ）コードに従って１ブロックの
    Ｍデータ・ビットの制御データ（但し、Ｍは１を超える
    整数で、ＮはＭを超える整数）から形成される前記一連
    のＮ記号ビット・ブロックに対応するステップと、 （ｂ）一組のトレリス位相および一組の強制位相を前記
    順次状態に同期させるステップであって、前記一組のト
    レリス位相が１ブロックのＮチャネル・サンプルに対応
    するステップと、 （ｃ）最尤検出アルゴリズムに従って一組のトレリス位
    相の状態を通る経路を決定するステップであって、前記
    状態経路が受信されるＮ記号ビット・ブロックに対応す
    るステップであって、 各トレリス位相ごとに、対応する強制位相が、必要に応
    じて、前記トレリス中の状態間遷移の最尤検出アルゴリ
    ズムに対し、レート（Ｍ／Ｎ）コードの拘束条件に基づ
    いて強制決定を提供するステップとを含む方法。
  4. 【請求項４】 請求項３に記載の方法において、ステッ
    プ（ａ）では、レート（Ｍ／Ｎ）コードが、レート２／
    ６、レート２／８または、レート３／８のいずれかのコ
    ードである方法。
  5. 【請求項５】 請求項３に記載の方法において、さら
    に、ｅ）一連の制御データを生成するために、Ｎ記号ビ
    ットの各ブロックを１ブロックのＭデータ・ビットにマ
    ッピングするステップであって、前記制御データが前記
    媒体からその後追加情報を読み出すために使用されるス
    テップを含む方法。
  6. 【請求項６】 媒体から読み出される情報から生成され
    る一連の記号ビットを復号する方法であって、前記制御
    データがその後前記媒体から情報を読み出すために使用
    される方法において、 （ａ）前記媒体から検出された一連のＮ記号ビット・ブ
    ロックを受信するステップであって、Ｎ記号ビットの各
    ブロックがレート（Ｍ／Ｎ）コードを１ブロックのＭデ
    ータ・ビットの制御データ（但し、Ｍは１を超える整数
    で、ＮはＭを超える整数）に供給することにより形成さ
    れるステップと、 （ｂ）Ｎ記号ビットの各ブロックを１ブロックのＭデー
    タ・ビットへマッピングして、前記一連の制御データを
    生成するステップとを含む方法。
  7. 【請求項７】 請求項６に記載の方法において、ステッ
    プ（ａ）では、レート（Ｍ／Ｎ）コードが、レート２／
    ６、レート２／８または、レート３／８のいずれかのコ
    ードである方法。
  8. 【請求項８】 媒体に記憶するために一連の制御データ
    を処理するエンコーダを備える集積回路であって、前記
    制御データがその後前記媒体から情報を読み出すために
    使用される集積回路において、 １ブロックＭビットの前記一連の制御データを記憶する
    ためのレジスタと、 Ｍデータ・ビットの制御データを表わす前記Ｎ記号ビッ
    トが前記媒体に記憶される、前記１ブロックＭビットの
    前記一連の制御データを１ブロックのＮ記号ビットにレ
    ート（Ｍ／Ｎ）コード（但し、Ｍは１を超える整数で、
    ＮはＭを超える整数）でマッピングするための論理回路
    とを備える集積回路。
  9. 【請求項９】 請求項８に記載の発明において、レート
    （Ｍ／Ｎ）コードが、レート２／６、レート２／８また
    は、レート３／８のいずれかのコードである発明。
  10. 【請求項１０】 請求項５に記載の発明において、前記
    エンコーダが、磁気記録システムに含まれ、前記制御デ
    ータが、前記媒体から情報を読み出すために前記磁気記
    録システムの読取ヘッドにより使用されるサーボ・デー
    タであり、前記エンコーダが前記媒体に前記サーボ・デ
    ータを記憶するために符号化する発明。
  11. 【請求項１１】 一連のチャネル・サンプルから一連の
    Ｎ記号ビット・ブロックを生成するための検出器回路を
    有する集積回路であって、前記一連のチャネル・サンプ
    ルが一連の制御データを表わし、媒体から読み出される
    集積回路において、前記検出器回路が、 トレリスの逐次状態間遷移として、一連のＮ記号ビット
    ・ブロックに対応する一連のチャネル・サンプルの連続
    部分を受信することにより、最尤検出アルゴリズムのト
    レリスを実施するためのプロセッサであって、Ｎ記号ビ
    ットの各ブロックがレート（Ｍ／Ｎ）コード（但し、Ｍ
    は１を超える整数で、ＮはＭを超える整数）に従って１
    ブロックのＭデータ・ビットの制御データから形成され
    るプロセッサであって、該プロセッサが、 （１）１ブロックのＮチャネル・サンプルに対応する一
    組のトレリス位相を順次状態に同期させ、 （２）最尤検出アルゴリズムに従って受信Ｎ記号ビット
    ・ブロックに対応する、一組のトレリス位相の状態を通
    る状態の経路を決定するプロセッサと、 前記一組のトレリス位相および前記順次状態に同期され
    る一組の強制位相を生成するための強制論理回路であっ
    て、 各トレリス位相ごとに、強制論理回路の対応する強制位
    相が、必要に応じて、トレリス内の状態間遷移に対し前
    記プロセッサに最尤検出アルゴリズムへの、レート（Ｍ
    ／Ｎ）コードの拘束条件に基づく強制決定を提供する強
    制論理回路とを備える集積回路。
  12. 【請求項１２】 請求項１１に記載の発明において、さ
    らに、一連の制御データを生成するために、Ｎ記号ビッ
    トの各ブロックを１ブロックのＭデータ・ビットにマッ
    プする論理回路を備え、前記制御データが前記媒体から
    その後追加情報を読み出すために使用される発明。
  13. 【請求項１３】 請求項１１に記載の発明において、レ
    ート（Ｍ／Ｎ）コードがレート２／６、レート２／８ま
    たは、レート３／８のいずれかのコードである発明。
  14. 【請求項１４】 請求項１１に記載の発明において、前
    記検出器回路が磁気記録システムに含まれ、前記制御デ
    ータが、前記媒体から情報を読み出すために前記磁気記
    録システムの読取ヘッドにより使用されるサーボ・デー
    タであり、前記エンコーダが前記媒体にサーボ・データ
    を記憶するために符号化する発明。
  15. 【請求項１５】 請求項１１に記載の発明において、前
    記検出器回路が、磁気媒体の記録チャネルの部分応答を
    説く最尤アルゴリズムを使用し、前記磁気媒体が前記一
    連のチャネル・サンプルが受信される媒体である発明。
  16. 【請求項１６】 媒体から読み出される情報から生成さ
    れる一連のシンボル・ビットを復号するためのデコーダ
    を有する集積回路であって、前記制御データが、その後
    前記媒体から情報を読み出すために使用される集積回路
    において、 前記媒体から検出される一連のＮ記号ビット・ブロック
    を記憶するためのレジスタと、 前記一連の制御データを生成するために、Ｎ記号ビット
    の各ブロックを１ブロックのＭデータ・ビットにマッピ
    ングする論理回路であって、Ｎ記号ビットの各ブロック
    が１ブロックのＭデータ・ビットの制御データにレート
    （Ｍ／Ｎ）コード（但し、Ｍは１を超える整数で、Ｎは
    Ｍを超える整数）を供給することにより形成される論理
    回路とを備える集積回路。
  17. 【請求項１７】 請求項１６に記載の発明において、レ
    ート（Ｍ／Ｎ）コードが、レート２／６、レート２／８
    または、レート３／８のいずれかのコードである発明。
  18. 【請求項１８】 請求項１６に記載の発明において、前
    記デコーダが磁気記録システムに含まれ、前記制御デー
    タが、前記媒体から情報を読み出すために、前記磁気記
    録システムの読取ヘッドにより使用されるサーボ・デー
    タであり、前記エンコーダが前記媒体にサーボ・データ
    を記憶するために符号化する発明。
  19. 【請求項１９】 複数の命令をその上に記憶しているコ
    ンピュータ読取可能媒体であって、前記複数の命令が、
    プロセッサで実行される場合、媒体上に記憶させるため
    に一連の制御データを符号化する方法を前記プロセッサ
    に実施させる命令を含み、前記制御データが後で媒体か
    ら情報を読み出すために使用され、前記方法が、 （ａ）レート（Ｍ／Ｎ）コード（但し、Ｍは１を超える
    整数で、ＮはＭを超える整数）で、１ブロックのＭデー
    タ・ビットの前記一連の制御データを１ブロックのＮ記
    号ビットにマッピングするステップと、 （ｂ）前記媒体上に前記Ｎ記号ビットを記憶するステッ
    プとを含むコンピュータ読取可能媒体。
  20. 【請求項２０】 複数の命令をその上に記憶しているコ
    ンピュータ読取可能媒体であって、前記複数の命令が、
    プロセッサで実行される場合、情報を表わし、媒体から
    読み出される一連のチャネル・サンプルから一連のＮ記
    号ビット・ブロックを生成する方法を前記プロセッサに
    実施させる命令を含み、前記方法が、 （ａ）トレリスの順次状態間遷移として前記一連のチャ
    ネル・サンプルの連続部分を受信するステップであっ
    て、 前記一連のチャネル・サンプルが前記一連のＮ記号ビッ
    ト・ブロックに対応し、Ｎ記号ビットの各ブロックがレ
    ート（Ｍ／Ｎ）コード（但し、Ｍは１を超える整数で、
    ＮはＭを超える整数）に従って１ブロックのＭデータ・
    ビットの制御データから形成されるステップと、 （ｂ）一組のトレリス位相および一組の強制位相を順次
    状態に同期させるステップであって、前記一組のトレリ
    ス位相が１ブロックのＮチャネル・サンプルに対応する
    ステップと、 （ｃ）一組のトレリス位相の状態を通る経路を最尤検出
    アルゴリズムに従って決定するステップであって、状態
    の経路が受信Ｎ記号ビット・ブロックに対応し、 各ト
    レリス位相ごとに、対応する強制位相が、必要に応じ
    て、トレリス内の状態間遷移に対し前記最尤検出アルゴ
    リズムへの、レート（Ｍ／Ｎ）コードの拘束条件に基づ
    く強制決定を提供するステップとを含むコンピュータ読
    取可能媒体。
  21. 【請求項２１】 請求項２０に記載のコンピュータ読取
    可能媒体において、さらに、ｅ）一連の制御データを生
    成するために、Ｎ記号ビットの各ブロックを１ブロック
    のＭデータ・ビットにマッピングするステップであっ
    て、前記制御データが前記媒体からその後追加情報を読
    み出すために使用されるステップを含むコンピュータ読
    取可能媒体。
  22. 【請求項２２】 複数の命令をその上に記憶しているコ
    ンピュータ読取可能媒体であって、前記複数の命令が、
    プロセッサで実行される場合、媒体から読み出される情
    報から生成される一連の記号ビットを復号する方法を前
    記プロセッサに実施させる命令を含み、前記制御データ
    が前記媒体からその後情報を読み出すために使用され、
    前記方法が、 （ａ）前記媒体から検出される一連のＮ記号ビット・ブ
    ロックを受信するステップであって、Ｎ記号ビットの各
    ブロックがレート（Ｍ／Ｎ）コード（但し、Ｍは１を超
    える整数で、ＮはＭを超える整数）を１ブロックのＭデ
    ータ・ビットの制御データに供給することにより形成さ
    れるステップと、 （ｂ）前記一連の制御データを生成するために、Ｎ記号
    ビットの各ビットを１ブロックのＭデータ・ビットにマ
    ッピングするステップとを含むコンピュータ読取可能媒
    体。
  23. 【請求項２３】 媒体に記憶するために一連の制御デー
    タを処理するためのエンコーダであって、前記制御デー
    タが前記媒体からその後情報を読み出すために使用され
    るエンコーダにおいて、 １ブロックのＭデータ・ビットの一連の制御データを記
    憶する記憶手段と、 １ブロックのＮ記号ビットに、レート（Ｍ／Ｎ）コード
    （但し、Ｍは１を超える整数で、ＮはＭを超える整数）
    で、前記１ブロックのＭデータ・ビットの一連の制御デ
    ータをマッピングするためのマッピング手段であって、
    前記制御データを表わすＮ記号ビットが前記媒体に記憶
    されるマッピング手段とを備えるエンコーダ。
  24. 【請求項２４】 一連のチャネル・サンプルから一連の
    Ｎ記号ビット・ブロックを生成するための検出器回路で
    あって、前記一連のチャネル・サンプルが一連の制御デ
    ータを表わし、媒体から読み出される検出器回路におい
    て、該検出器回路が、 トレリスの逐次状態間遷移として、一連のＮ記号ビット
    ・ブロックに対応する一連のチャネル・サンプルの連続
    部分を受信することにより、最尤検出アルゴリズムのト
    レリスを実施するためのプロセッサであって、Ｎ記号ビ
    ットの各ブロックがレート（Ｍ／Ｎ）コード（但し、Ｍ
    は１を超える整数で、ＮはＭを超える整数）に従って１
    ブロックのＭデータ・ビットの制御データから形成され
    るプロセッサであって、該プロセッサが、 （１）１ブロックのＮチャネル・サンプルに対応する一
    組のトレリス位相を順次状態に同期させ、 （２）最尤検出アルゴリズムに従って受信Ｎ記号ビット
    ・ブロックに対応する、一組のトレリス位相の状態を通
    る状態の経路を決定するプロセッサと、 前記一組のトレリス位相および前記順次状態に同期され
    る一組の強制位相を生成するための強制論理回路であっ
    て、 各トレリス位相ごとに、強制論理回路の対応する強制位
    相が、必要に応じて、トレリス内の状態間遷移に対し前
    記プロセッサに最尤検出アルゴリズムへの、レート（Ｍ
    ／Ｎ）コードの拘束条件に基づく強制決定を提供する強
    制論理回路とを備える検出器回路。
  25. 【請求項２５】 請求項２４に記載の発明において、さ
    らに、一連の制御データを生成するために、Ｎ記号ビッ
    トの各ブロックを１ブロックのＭデータ・ビットにマッ
    ピングするためのマッピング手段を備え、前記制御デー
    タが前記媒体からその後追加情報を読み出すために使用
    される発明。
  26. 【請求項２６】 媒体から読み出される情報から生成さ
    れる一連の記号ビットを復号するためのデコーダ回路で
    あって、前記制御データが前記媒体からその後情報を読
    み出すために使用され、 前記媒体から検出される一連のＮ記号ビット・ブロック
    を記憶するための記憶手段と、 前記一連の制御データを生成するためにＮ記号ビットの
    各ブロックを１ブロックのＭデータ・ビットにマッピン
    グするためのマッピング手段とを備え、 Ｎ記号ビットの各ブロックが、レート（Ｍ／Ｎ）コード
    を１ブロックのＭデータ・ビットの制御データ（但し、
    Ｍは１を超える整数で、ＮはＭを超える整数）に供給す
    ることによって形成されるデコーダ回路。
JP2000188556A 1999-06-23 2000-06-23 制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ Pending JP2001057031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/338104 1999-06-23
US09/338,104 US6480984B1 (en) 1999-06-23 1999-06-23 Rate (M/N) code encoder, detector, and decoder for control data

Publications (1)

Publication Number Publication Date
JP2001057031A true JP2001057031A (ja) 2001-02-27

Family

ID=23323429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000188556A Pending JP2001057031A (ja) 1999-06-23 2000-06-23 制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ

Country Status (3)

Country Link
US (1) US6480984B1 (ja)
JP (1) JP2001057031A (ja)
TW (1) TW477122B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506809A (ja) * 1999-08-02 2003-02-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 検出装置
US7234096B2 (en) * 2001-04-18 2007-06-19 Sharp Kabushiki Kaisha Decoding method and recording-medium reproducing apparatus
US7830630B2 (en) * 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
US6813108B2 (en) * 2001-10-24 2004-11-02 Agere Systems Inc. Servo data detection in presence of radial incoherence using multiple data detectors
US6947243B2 (en) * 2002-05-24 2005-09-20 Hitachi Global Storage Technologies Netherlands B.V. Method and system for time-shift based rotational vibration sensing in disk drives
GB0227841D0 (en) * 2002-11-29 2003-01-08 Univ Manchester Communication method
GB2400001A (en) * 2003-03-27 2004-09-29 Tandberg Television Asa Constraining a Viterbi decoding trellis using known synchronisation bits
GB2400002A (en) * 2003-03-27 2004-09-29 Tandberg Television Asa Decoding a concatenated convolutional and block encoded signal by marking known correct bits
WO2005098821A2 (en) * 2004-04-05 2005-10-20 Koninklijke Philips Electronics N.V. Multi-channel encoder
US8405924B2 (en) * 2004-04-30 2013-03-26 Agere Systems Llc Method and apparatus for improved address mark detection
US7583458B2 (en) * 2004-07-28 2009-09-01 Agere Systems Inc. Channel optimization metrics
US7715137B2 (en) * 2006-10-19 2010-05-11 Hitachi Global Storage Technologies Netherlands B.V. Servo patterns for patterned media
US8254049B2 (en) * 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
US9111573B1 (en) * 2014-04-01 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Detection of end of preamble in read channel without interpolation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836956A (en) 1972-12-12 1974-09-17 Robertshaw Controls Co Method and apparatus for decoding biphase signals
JP2693256B2 (ja) * 1990-05-25 1997-12-24 富士通株式会社 記録装置用ビタビ等化器及び記録装置
US5243605A (en) * 1991-07-11 1993-09-07 Storage Technology Corporation Modified viterbi detector with run-length code constraint
US5257272A (en) * 1992-04-15 1993-10-26 International Business Machines Corporation Time-varying modulo N trellis codes for input restricted partial response channels
US5424881A (en) * 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5384671A (en) * 1993-12-23 1995-01-24 Quantum Corporation PRML sampled data channel synchronous servo detector
US5619539A (en) 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US5576906A (en) * 1994-10-11 1996-11-19 Quantum Corporation Synchronous detection of concurrent servo bursts for fine head position in disk drive
US5661760A (en) * 1995-10-23 1997-08-26 Quantum Corporation Wide biphase digital servo information detection, and estimation for disk drive using servo Viterbi detector
US5737142A (en) * 1995-03-31 1998-04-07 Cirrus Logic, Inc. Servo track address channel code for PR4 magnetic recording
US5949358A (en) * 1995-06-07 1999-09-07 Seagate Technology, Inc. Rate n(n+1) code for embedded servo address encoding
US6049438A (en) * 1997-03-07 2000-04-11 International Business Machines Corporation Method and apparatus for encoding digital servo information in a servo burst
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
DE19882604T1 (de) * 1997-08-11 2000-08-10 Seagate Technology Statischer Viterbi-Detektor für Kanäle, die einen Code mit zeitveränderlichen Constraints verwenden
US6115198A (en) * 1997-10-29 2000-09-05 Cirrus Logic, Inc. PR4 sampled amplitude read channel for detecting user data and embedded servo data
US6201652B1 (en) * 1998-05-29 2001-03-13 Stmicroelectronics, Inc. Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection

Also Published As

Publication number Publication date
TW477122B (en) 2002-02-21
US6480984B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
US6606728B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
KR101034771B1 (ko) 데이터 검출 방법
US7502427B2 (en) Asynchronous servo RRO detection employing interpolation
KR100515718B1 (ko) 정보 기록 재생 장치 및 방법, 및 신호 복호회로
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US5938790A (en) Sequence error event detection and correction using fixed block digital sum codes
JP2755375B2 (ja) 動的プログラミングを使用するパーシャル・レスポンス波形検出方法
JPH0918356A (ja) Ｐｒ４等化サンプリングデータ検出チャネルにおけるｅｐｒ４検出器およびｅｐｒ４検出方法ならびにデジタル情報記憶および検索チャネル
JP2001057031A (ja) 制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ
JP4008677B2 (ja) 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法
JP3950579B2 (ja) 符号化方法およびこれを用いた記録再生装置
JP2001512945A (ja) 時変拘束を有するコードを利用するチャネル用静的ビタビ検出器
US6400288B1 (en) Method and apparatus for generating code words with shifted tribit error protection
US6347390B1 (en) Data encoding method and device, data decoding method and device, and data supply medium
WO1999022373A1 (fr) Dispositif de reproduction de signal numerique
JP4058153B2 (ja) 符号化方法およびそれを用いた記録再生装置
JP3567733B2 (ja) 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置
JPH08116275A (ja) ディジタル信号復号化処理装置
US6278748B1 (en) Rate 5/6 maximum transition run code for read channels
JP3645478B2 (ja) 制御データ列符号化方法およびその装置
JP2000134114A (ja) 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置
JP4238425B2 (ja) ディスクドライブ装置およびサーボ情報検出方法
KR100238322B1 (ko) 비터비 검출방법 및 장치
KR19980070857A (ko) 디지탈 자기기록재생장치
JPH11110921A (ja) 符号化装置および復号化装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040803