JP2003506809A - 検出装置 - Google Patents

検出装置

Info

Publication number
JP2003506809A
JP2003506809A JP2001513827A JP2001513827A JP2003506809A JP 2003506809 A JP2003506809 A JP 2003506809A JP 2001513827 A JP2001513827 A JP 2001513827A JP 2001513827 A JP2001513827 A JP 2001513827A JP 2003506809 A JP2003506809 A JP 2003506809A
Authority
JP
Japan
Prior art keywords
sampling instant
state
bit
sampling
detection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001513827A
Other languages
English (en)
Inventor
ヨハネス ダブリュ エム バーグマンズ
ウィレム エム ジェー エム コエネ
ロブ オッテ
シモン ディー ブラムウェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003506809A publication Critical patent/JP2003506809A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/015—Simulation or testing of codes, e.g. bit error rate [BER] measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】信頼性の高いビット検出が可能であり、かつ高い動作速度を有する検出装置を提供すること。 【解決手段】入力情報信号からビットシーケンス(xk)を導くためのPRML(partialresponse maximum likelihood)ビット検出装置が開示されている。この装置は、入力情報信号を受信するための入力信号を有する。装置は、さらに、サンプリング瞬間において情報信号のサンプル(zk)を得るためにこのサンプリング瞬間における入力情報信号をサンプリングするためのサンプリング手段を有する。装置は、さらに、(a)（サンプリング瞬間における一状態がn個の連続するビットのシーケンスを識別する）サンプリング瞬間tiにおいて、サンプリング瞬間における複数の状態sj(Sa,Sb,Sc)の1つまたは複数の状態に対し、最適な経路計量値PM(sj,ti)を計算(50)し、かつその1つまたは複数の状態それぞれについて直前のサンプリング瞬間ti-1における最良の前の状態を決定するための計算手段(50,70)を有する。装置は、さらに、(b)サンプリング瞬間ti-Nにおける最適な状態を確立するために以前のサンプリング瞬間に対して以前に確立された最良の前の状態を経由してそのサンプリング瞬間ti-Nの方に時間的に戻り、サンプリング瞬間tiにおける最小の最適経路計量値を有する状態から最良の経路を確立する(70)ための計算手段を有する。装置は、さらに、(c)サンプリング瞬間ti-Nにおいて確立された最適な状態に対応するビットシーケンスのnビットのうちの少なくとも1ビット(Xk-MB-1)を出力するための計算手段を有する。(a)〜(c)のステップが、連続するサンプリング瞬間ti+1の間、反復される。装置は、n個の連続するビットの相互に補数の関係にあるシーケンスが同じ状態に割り当てられることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、入力情報信号からビットシーケンスを導くための部分応答最尤(PRM
L:partial response maximum likelihood)ビット検出装置であって、 - 前記入力情報信号を受信する入力手段と、 - サンプリング瞬間tiにおける前記入力情報信号のサンプル値(zk)を取得するた
めに、ビット周波数と関係を有する所定のサンプリング周波数において、当該サ
ンプリング瞬間tiにおける前記入力情報信号をサンプリングするサンプリング手
段と、 (a)（当該サンプリング瞬間における状態が、n個の連続するビットのシーケンス
を識別する）サンプリング瞬間tiにおいて、当該サンプリング瞬間における複数
の状態sj(Sa,Sb,Sc)の1つまたは複数の状態に対し、最適な経路計量値PM(sj,ti)
を計算し、かつ当該1つまたは複数の状態それぞれについて前記直前のサンプリ
ング瞬間ti-1における最良の前の状態を決定し、 (b)当該サンプリング瞬間ti-Nにおける最適な状態を確立するために以前のサン
プリング瞬間に対して以前に確立された最良の前の状態を経由して前記サンプリ
ング瞬間ti-Nの方に時間的に戻り、当該サンプリング瞬間tiにおける前記最小の
最適経路計量値を有する前記状態から前記最良の経路を確立し、 (c)当該サンプリング瞬間ti-Nにおける当該確立された最適な状態に対応する前
記ビットシーケンスの当該nビットのうちの少なくとも1ビットを出力し、 (d)次のサンプリング状態ti+1について当該ステップ(a)〜(c)を繰り返す - 計算手段とを有する、 ビット検出装置に関する。
【０００２】
【従来の技術】
冒頭の段落によるビット検出装置は、磁気記録システム、光磁気記録システム
、光記録システムで幅広く使用されている。これらのシステムは、通常では、d
制約を使用する変調符号を採用する。d制約は、RLLチャネルビットストリーム内
の1と0のランが、少なくともd+1個のシンボル間隔長であることを規定する。例
えば、コンパクトディスク(CD)とデジタルバーサタイルディスク(DVD)システム
では、値d=2が使用されるのに対して、光磁気記録と新しいリライタブルDVRフォ
ーマットでは、d=1が使用される。d制約は、その利点のうち特に重要なこととし
て、符号間干渉(ISI)を制限し、それによって等価(equalization)とビット検出
を容易にする。その結果として、CD用の初期の受信方式では、一般に、雑音抑圧
と等価用に固定された前置フィルターを使用でき、ビット検出用にメモリレスの
スライサを使用できた[参考文献1]。より最近の光記録システム、例えば、CD-R
、CD-RW、D-VCD、DVDや、特に、DVRおよびDVDに続くその他のフォーマットでは
、機械／光許容度(mechano/optical tolerances)がCDよりも小さく、この結果、
パラメータ変動、雑音、隣接トラックからのクロストーク、ISIに対する要求度
が高くなる傾向にある。技術開発の方向がこのようなものであることから、最適
に近い条件でこれらのアーチファクトのミックスを扱うことができる受信方式へ
の関心が高まりつつある[参考文献2],[参考文献3],[参考文献4],[参考文献5],[
参考文献6]。一般に、この種の受信方式は、d制約に適合させた、有限状態マシ
ン(FSM)またはトレリスに基づくビタビ(Vitrebi)検出器を中心として構築される
。有限状態マシン(FSM)の状態は、d制約と互換性のある、チャネルビットの所定
長さnの許容されるシーケンスと一対一に対応する。このような検出器の達成可
能な動作速度は、加算-比較-選択(ACS)ループによって制限され、CD-ROMやDVD-R
OMなどのパソコン関連の記録システムで急速に高速化しているビットレートや、
DVRなどの新しいビデオ記録フォーマットのビットレートの同様の高速化に対応
できないことがある。
【０００３】
【課題を解決するための手段】
本発明の目的は、信頼性の高いビット検出が可能であり、かつ高い動作速度を
有する、冒頭の段落による検出装置を提供することである。本発明によると、前
記検出装置は、n個の連続するビットの相互に補数の関係にある(mutually compl
ementary)シーケンスが前記同じ状態に割り当てられることを特徴とする。検出
器の実質的な単純化を通じて、高い動作速度が得られる。この単純化は、当面の
重要な課題が、記録された遷移の位置を正確に特定することであるという認識に
基づいている。遷移間の信号の極性は、比較により、文字どおりに「一目で」識
別でき、信頼性の高い極性検出はほぼゼロコストで可能である。
【０００４】 本発明による検出装置は、ランレングス制限符号(runlength limited code)に
従って入力情報信号からビットシーケンス を導くのに非常に適している。この場合、請求項2に請求されているように、nは
、符号の許容最小ランレングスに等しいことが好ましい。このことを利用するこ
とにより、検出器の基礎をなす状態図を壊して単一の非遷移状態のみを含むよう
にでき、請求項3に記載されているように、検出プロセスを差異計量の観点で再
構築することできる。すべての経路がこの状態を共有する。この結果として重要
なループに含まれるのは、1つの加算と2値選択であり、ループ内のデジタルワー
ド長を非常に小さくできる（例: 3または4ビット）。この特徴によって、非常に
速い動作速度が可能になる。
【０００５】 経路計量は、最小ランレングスよりも1だけ長い（つまりd+2だけ長い）時間長
さの部分応答に基づいて計算できる。この場合、状態遷移に関与するビットのシ
ーケンスの前の1つ以上のビットを、補助的な方法、例えば、請求項4に記載され
るローカルシーケンスフィードバックによって、または請求項5に記載されるし
きい値検出によって、または請求項6に記載されるランレングス・プッシュバッ
ク検出(runlength pushback detection)によって、決定する必要がある。
【０００６】 本発明のこれらおよび別の観点は、図面を参照しながら以下に詳しく説明され
る。
【０００７】
【発明を実施するための形態】 図1は、再生システム2を線図的に示す。このシステムにおいて、記録担体1（
本例では、光ディスク）は、読取ユニット3によって読み取られる。光ディスク1
に書き込まれているデータは、コンパクトディスク規格で使用されている8-14 E
FM符号化方式など、d制約とk制約によって特徴付けられる、ランレングス制限チ
ャネル符号(runlength limited channel code)に従って符号化されているものと
する。しかしながら、本発明は、DVD（デジタルビデオディスク）規格で採用さ
れている8-16 EFM+符号化方式にも適用可能である。EFM符号は、最小ランレング
スd+1（逆の値を有するビットシーケンスによって分けられている、同じ値を有
する連続するビットの間の距離）が3であり、最大ランレングスが11である。EFM
+符号も、最小ランレングスd+1が3であり、最大ランレングスが11である。別の
実施例では、ディスクはDVR-ROMディスクであり、このディスクは、EFMCC符号化
方式に従って符号化され、最小ランレングスd+1がこの場合も3であり、最大ラン
レングスが11である。EFMCC符号方式は、PH-NL000074に記載されている。ディス
クは、上述の種類以外に、最小ランレングスd+1が2であり最大ランレングスが8
である符号化方式17PPを有するDVR-RWディスクでもよい。この場合も、別の実施
例では、ディスクは、磁気タイプまたは光磁気タイプである。本例で説明される
検出器においては、最小ランレングス制約のみが重要である。本発明は、d=2で
ある現実的な場合について説明されているが、本発明は、d制約の別の値の場合
にも同等に適用可能である。
【０００８】 読取ユニット3の出力は、例えば、望ましくない符号間干渉を除去するりタイ
ミング回復(timing recovery)を最適化するために、イコライザ4によってフィル
タ処理される。イコライザ4は、サンプリングされた入力信号zkを生成するため
のサンプリング手段も有する。イコライザ4の出力信号は、検出されたチャネル
シンボルのシーケンスを得るために、検出器5によって使用される。検出器5の動
作については、後に詳細に説明する。検出されたチャネルシンボルは、チャネル
シンボルを（ユーザデータとパリティシンボルを有する）中間シンボルに変換す
るチャネル復号器7によって受信される。中間シンボルは、ビット誤り率を実質
的に低減させる誤り訂正器8によって変換される。誤り訂正器8の出力は、再生シ
ステム2の出力を構成する。
【０００９】 記録担体は、ディスクの形状である必要はなく、カードの形式でもよい。
【００１０】 検出器入力zkは、前置フィルタまたはイコライザ28に応答波形を適用すること
によって得られる。この前置フィルタまたはイコライザ28の出力は、タイミング
回復方式の制御下において、記録されたデータakに同期させてサンプリングされ
る。システム全体が安定していて、雑音nkが付加的である場合、
【式１】 である。ここでh(.)は、記録されたデータシンボルaK-M,.....,aK-1,aKの決定論
的な(deterministic)（かつ場合によっては非線形の）関数である。Mは、システ
ム全体のメモリ長を示し、nkは、zkの雑音成分を示す。Mは、10〜100の間のオー
ダーとすることが出来る。しかしながら、値zkを高い信頼性で推定するためには
、Mの値は、一般に3〜5のオーダーで十分である。
【００１１】 以下の例では、従来の検出器について説明する。ここでは、メモリ長はM = 3
に限定されている。Mのより大きい値については、後に考察する。M = 3の場合、
zkは、現在のディジットakと、瞬間kにおけるシステムの状態をakとともに定義
する合計3個の過去のディジットak-3,ak-2,ak-1とに依存する。d=2制約は、ビッ
ト組み合わせ+-+と、-+-を排除するので、6つの状態のみが許容される。考慮さ
れるチャネルビットのシーケンスの長さnは、3に等しい。この制約は、さらに、
状態のさまざまな連続を排除する。このことは、図2の状態図に反映されている
。
【００１２】 図2に示されている図には、6つの状態s1,...,s6があり、このうちの4つは過渡
的である(s2,s3,s5,s6)。
【００１３】 図における枝は、4個のビットak-3,...,akの許容される連続それぞれと、対応
する検出器の雑音なし入力h(ak-3,...,ak)と、枝計量G(zk - h(ak-3,...,ak))を
一意に特徴付ける。ここで、G(x)は、事前に定義されている偶関数（一般にはG(
x)=x2またはG(x)=|x|)である。各状態は、その状態に達する「最短の」経路にお
ける蓄積された枝計量を追跡する経路計量を有する。この場合、最短の経路とは
、最小の経路計量値を有する経路として定義される。この計量は、時間の非減少
関数であり、この問題を克服するためには計量の再正規化方式が必要である。検
出器の達成可能な速度は、状態s1とs4の各シンボル間隔について実行されなけれ
ばならないACS演算によって制限される。加算演算と比較演算は、長いデジタル
ワード長を使用するが、このことはスループットを制限する。計量の再正規化は
、追加のオーバーヘッドを発生させ、さらにスループットを制限する。この検出
プロセスは、 [参考文献7]の第7章など、ビタビ検出に関する標準的な文献に、
詳細に説明されている。
【００１４】 上述の制約を軽減する本発明の検出器について、図3を参照して説明する。本
発明による検出器の基礎をなす基本的な認識は、遷移間の信号の極性は、ビタビ
検出器の能力なしに高い信頼性で検出できることである。これに対して、遷移の
位置を高い信頼性で検出するためには、ビタビ検出器の能力が必要である。この
認識を説明するため、状態図において、進行中とすることが出来るランの関与長
さを区別する必要がある（1、2、3およびそれ以上）。
【００１５】 n個の連続するビットの相互に補数の関係にあるシーケンスを有する図2の状態
図の状態が、同じ状態に割り当てられているという点で、図3の状態図は、図2の
状態図と比較して単純化されている。これにより、図3は3つの状態図（n=3の場
合）を有することになる。
【００１６】 図3には、進行中のランの長さの限界を定める状態sa、sb、scが示されている
（それぞれ、≧3、≧1および≧2）。極性を除いて、各状態は、3ビットのグルー
プak-3,ak-2,ak-1をそれぞれ一意に表す。具体的には、saは、三つ組+++または-
--、つまり図2における状態s1またはs4に相当し、sbは、++-(s2)または--+(s5)
に相当し、scは、+--(s3)または-++(s6)に相当する。このうち、1つの状態、つ
まり非遷移状態saのみについて経路計量を追跡すれば十分である。
【００１７】 状態saに対応する経路計量をλで表し、状態siとsjの間の枝の枝計量をβijに
よって表す。経路計量の更新は、等式
【式２】 によって決まる。
【００１８】 第1項は、継続する進行中のランに対応する。第2項は、瞬間kにおいて開始さ
れる新しいランに対応する。図4には、状態saに至る2本の異なる経路aaとabcaが
示されている。経路aaは、前のビットポジションk-1における状態saから開始し
、1つの枝計量 を有する。経路abcaは、前のビットポジションk-3における状態saから開始し、3
つのセグメントab、bc、caを有し、3つの枝計量 、 および を有する。
【００１９】 枝計量を計算するためには、各枝についてチャネルの公称出力hを知る必要が
ある。この出力は、下層のディジットak-3,...,akの極性に依存し、この理由か
ら、この文字列の現在の極性の各状態を、例えば、ディジットak-3について予備
決定 、 および の形式で、追跡する必要がある。これは、ローカルシーケンスフィードバックの
形式であり、[参考文献7、7.7節]に詳細に説明されている。この予備決定の更新
は、状態図に従って、つまり次のように行われる。
【式３】 そして 、そして枝aaが残る場合、 そして枝caが残る場合、 (3)
【００２０】 最も可能性の高い経路の回復は、トレースバック手順により達成される。この
目標のため、時間の経過にともない状態sa、sb、scの連続を追跡する必要がある
。トレースバックは、非遷移状態（本例では状態sa）とこれに対応する極性 から開始される。トレースバック中、極性は、状態saがscから来るときは常に逆
にされ、そうでないときは変更されない。
【００２１】 経路計量λは、上限なしに大きくなる傾向にある、時間の非増加関数である。
計量の再正規化機構の代わりに、差異計量を使用してもよい。差異計量を使用す
る場合、計量の表現に必要なデジタルワード長は本質的に限定される。特に便利
な差異計量は、 によって定義される。 この計量を用いると、(2)式は、
【式４】 または、これと等価な、 Δk = min(0, Sk)と書き直すことができる（ここで
【式５】 ）。
【００２２】 ゼロでないΔkの値は、通常、遷移に関係する。典型的には、不確定である遷
移に対しては1が、時には、1ビットの不明確を持つ明確な遷移に対して2が、そ
してまれな状況においては3つの負の値が、後に続く、連続するいくつかのビッ
ト間隔に対しては、一般に、Δkは、ゼロである。明らかに、Δkは、正ではない
。これにより、デジタル実施において1ビットが節約される。計量の更新は、同
じ瞬間における枝計量の差に依存し、これも、ワード長を節約する。この結果、
以後に説明されるように、Δk は3ないし4ビットで表せば十分となる。
【００２３】 新しい差異計量を決定するためは、先ず、Skを計算する必要がある。前のシン
ボル間隔において決定されていなければならないSkの唯一の成分は、-Δk-1であ
る。これ以外のすべての成分は、古い成分(-Δk-2)か、またはパイプライン技法 によりあらかじめ決定しておくことができる。このため、Skの計算における最小
の演算は、1回の加算である。Skが決定されると、Skはそのまま維持されてゼロ
と比較される。
【００２４】 この目的のためには、Skの符号ビットを調べれば十分であり、他の方法におい
て必要な複数ビットの明示的な比較は不必要である。このため、検出器の重要な
ループは、単純な加算と、2値選択で構成される。これは、ビタビ検出器にとっ
ては非常に単純であり、かつ非常に速い動作速度を可能にする。
【００２５】 各状態について、検出器の状態図に対応するメモリ長より長いメモリ長Mは、
その各状態に対応する生き残った経路の「ローカルな」決定 を追跡することによって対応できる。この追加情報によって、システムの全メモ
リ長にわたって枝計量を計算できる。ローカルな決定 は、決定 と同じ方法で、状態図に従って更新される。ディジット に対応するデータパワーは、検出器によって利用されず、メモリ長Mのシステム
に対する完全ビタビ検出器（当然構造がはるかに複雑になる）のパフォーマンス
に達するためには、受信されたデータの情報全体のごく一部とすべきである。
【００２６】 現実的な観点の光記録システムの場合、この条件は、通常満たされる。非線形
ISIは、検索テーブルを介して枝計量を計算することによって処理できる。シー
ケンスフィードバックあり／なしいずれの場合にも、VD内で取り出すことのでき
る誤り信号に基づいて、検索テーブルに適切に入力、更新することは簡単である
。ローカルシーケンスフィードバックと、適合的な非線形性の処理については、
例えば、[参考文献7、7章]に詳しく説明されている。予備決定に基づいてアイ・
パターン(eye-pattern)におけるレベルから直接的に基準振幅値を導く方法は、P
HN17088（ヨーロッパ特許出願99969527.3）に説明されている。
【００２７】 本発明による検出器は、汎用マイクロプロセッサにおけるプログラムの形式で
実施できる。このようなプログラムが、図5に示されている。
【００２８】 このプログラムで使用される変数がプログラム部分P0で初期化された後、プロ
グラム部分P1〜P13からなるループが開始される。入力信号の極性の初期値も決
定される。ループP1〜P13は、プログラム部分P1で得られる入力信号の各サンプ
ルzkに対して繰り返される。プログラムステップP2では、追跡された最後のM+1
個の状態siを有する、S[i] = S[i-1](i = M〜1)である配列S[]が、更新される。
S[0]に対する新しい値は、プログラムステップP11で計算される。
【００２９】 プログラム部分P3において、 の遅延値は、次のように計算される。 および
【００３０】 プログラム部分P4において、 の遅延値が、次のように計算される。 および
【００３１】 プログラム部分P5において、 の遅延値が次のように計算される。
【００３２】 プログラム部分P6において、差異計量の遅延値が次のように計算される。 Δk-2=Δk-1 および Δk-1=Δk
【００３３】 プログラム部分P7において、中間変数 、 および の遅延値が、次のように計算される。 および 、 および 、 および
【００３４】 、 、 および の新しい値が、P8〜P11でそれぞれ計算される。Δkの新しい値は、P12で計算さ
れる。P13では、最も可能性の高い経路に対応する出力値 を決定するために、バックトラックが実行される。この値は、P14において、検
出器の出力に送られる。以下に、プログラム部分P8〜P13を詳しく説明する。
【００３５】 の計算を有するプログラム部分P8について、図6を参照して詳しく説明する。図6
に示されているように、プログラム部分P8は、プログラムステップP8.1〜P8.7を
有する。 P8.1において、 であるか否かが判断される。 P8.2において、 であるか否かが判断される。 P8.3において、サンプルzkの値と、ビットシーケンス1,1,1,1,1に対して予測さ
れる振幅 とに基づいて、距離計量(measure) が計算される。この場合、距離計量(measure)は、L1計量、つまり に基づく。 P8.4において、 が、 によって計算される。 P8.5において、 であるか否かが確認される。 P8.6において、 が、 によって計算される。 P8.7において、 が、 によって計算される。
【００３６】 の計算を有するプログラム部分P9を、図7を参照して、詳しく説明する。図7に示
されているように、プログラム部分P9は、プログラムステップP9.1〜P9.9を有す
る。 P9.1において、 であるか否かが判断される。 P9.2において、 であるか否かが判断される。 P9.3において、サンプルzkの値と、ビットシーケンス に対して予測される振幅 とに基づいて、距離計量(measure) つまり、 が計算される。 P9.4において、 が、 によって計算される。 P9.5において、 であるか否かが確認される。 P9.6において、 が、 によって計算される。 P9.7において、 が、 によって計算される。 プログラムステップ9.8は、 を更新する。 プログラムステップ9.9は、 を更新する。
【００３７】 の計算を有するプログラム部分P10を、図8を参照して、詳しく説明する。図8に
示されているように、プログラム部分P10は、プログラムステップP10.1〜P10.5
を有する。 P10.1において、 であるか否かが判断される。 P10.2において、 が、 によって計算される。 P10.3において、 が、 によって計算される。 プログラムステップ10.4は、 を更新する。 プログラムステップ10.5は、 を更新する。
【００３８】 の計算を有するプログラム部分P11を、図9を参照して、詳しく説明する。図9に
示されているように、プログラム部分P11は、プログラムステップP11.1〜P11.3
を有する。 P11.1において、 であるか否かが判断される。 P11.2において、 が、 によって計算される。 P11.3において、 が、 によって計算される。
【００３９】 プログラム部分P12は、図10に詳しく示されている。図10で、このプログラム
部分はプログラムステップP12.1〜P12.10を有することが示されている。 P12.1において、式5で指定される合計Skが計算される。 P12.2において、この合計がSk > 0であるか否かが判断される。 Sk > 0である場合、プログラムステップP12.3からP12.6までが実行される。 P12.3において、割当Δk = 0が実行される。 P12.4において、割当 が実行される。 P12.5において、割当 が実行される。 P12.6において、割当S[0] = 1が実行される（前の状態はSa）。 P12.2の結果がSk > 0でない場合、プログラムステップP12.7〜P12.10が実行され
る。 P12.7において、割当Δk = Skが実行される。 P12.8において、割当 が実行される。 P12.9において、割当 が実行される。 P12.10において、割当S[0] = 3が実行される（前の状態はSc）。
【００４０】 バックトラック手順を実行し、かつプログラムステップP13.1〜P13.17を有す
るプログラム部分P13は、図11に詳しく示されている。 プログラムステップP13.1において、ローカル変数が初期化される。Ps = 1 P13.2において、トレースされた最後のMBビットのシーケンスを表す配列 の最初の入力が、 によって更新される。MBは、所定の数値である。 P13.3において、ループカウンタiが初期化される。i = 0 P13.4において、i ＜ MB - 2 であるか否かが判断される。これが満たされてい
場合には、プログラム部分P13は終了する。しかし、P13.4の不等式が真である場
合には、プログラムはP13.5に続く。 P13.5において、Ps = 1 であるか否かが判断される。 P13.6において、割当Ps = S[i]が実行される。 P13.7において、Ps = 1か否かが判断される。 P13.8において、割当 が実行される。 P13.9において、Ps = 3か否かが判断される。 P13.10において、割当 が実行される。 P13.11において、Ps = 3であるか否かが判断される。 P13.12において、割当Ps = 1が実行される。 P13.13において、割当 が実行される。 P13.14において、Ps = 3であるか否かが判断される。 P13.15において、割当Ps = 2が実行される。 P13.16において、割当 が実行される。 P13.17において、ループカウンタが1だけ増加される。
【００４１】 本発明は、専用ハードウェアの形態で実施することも出来る。一実施例が、図
12に示されている。図12に示されている検出器は、第1枝計量計算器51.1、第2枝
計量計算器51.2、第3枝計量計算器51.3、第4枝計量計算器51.4を有し、これらの
各計算器は、受信されたサンプルzkと、最後に検出された5ビットに対応する状
態とから枝計量 、 、 、および を計算する。検出器50は、遅延値 と を生成するための第1遅延素子52.1と第2遅延素子52.2を有する。検出器50は、遅
延値 を提供するための第3遅延素子53.1および第4遅延素子53.2と、遅延値 を提供するための第5遅延素子54を有する。検出器は、さらに、差異 を計算するために、第2遅延素子52.2の出力と、第4遅延素子53.2の出力とに結合
された第1減算器55を有する。検出器は、差異 を計算するための第2減算器56を有する。検出器は、さらに、差異 を計算するための第3減算器57を有する。減算器55、56、57の出力は、加算器59
の各入力に結合される。加算器59は、さらに、遅延差異計量Δk-2と遅延差異計
量Δk-1を受信するための入力を有する。加算器59の出力は、合計Skである。符
号検出器60は、合計Skの極性を表す信号Signを送り出す。マルチプレクサ61は、
信号Signが負の極性を示す場合は合計Skを、それ以外の場合は値0を、出力信号
Δkとして選択する。従って、符号検出器60とマルチプレクサ61は、最小限の検
出器を形成する。出力信号Δkは、遅延値Δk-2とΔk-1を生成するために、第6遅
延素子58.1と第7遅延素子58.2に送られる。符号検出器60の出力60.1は、さらに
、ローカルシーケンスフィードバックユニット62と、バックトラックユニット70
とに結合される。これらの装置については以下に詳しく説明する。
【００４２】 ローカルシーケンスフィードバックユニット62は、図13に詳しく示されている
。この装置62は、一連の中間変数 、 、および を格納するための第1レジスタ・セット62.1を有する。第1レジスタ・セット62.1
は、第2レジスタ・セット62.2に結合され、第2レジスタ・セット62.2は、これら
中間変数の遅延値 、 および を格納する。 に対するレジスタの出力は、 に対するレジスタと に対するレジスタの入力に結合されている。 に対するレジスタの出力は、 に対するレジスタと に対するレジスタの入力に結合されている。 に対するレジスタと に対するレジスタの入力は、それぞれ第1マルチプレクサ62.3と第2マルチプレク
サ62.4に結合されている。マルチプレクサ62.3と62.4は、制御信号としての信号
Signを受信する選択入力62.31と62.41を有する。マルチプレクサ62.3は、 に対するレジスタの出力に結合された第1入力と、インバータ62.5を介して に対するレジスタの出力に結合された第2入力とを有する。マルチプレクサ62.4
は、 に対するレジスタの出力に結合された第1入力と、 に対するレジスタの出力に直接結合された第2入力とを有する。信号Signが正の
極性を示す場合、マルチプレクサ62.3と62.4は、それぞれの第1入力における信
号を出力信号として選択する。信号Signが負の極性を示す場合、マルチプレクサ
62.3と62.4は、それぞれの第2入力における信号を出力信号として選択する。ロ
ーカルシーケンスフィードバックユニットは、変数 、 、 および の値を枝計量計算器51.1、51.2、51.3、51.4に送るための出力と、変数 の値をバックトラックユニット70に送るための出力とを有する。
【００４３】 図14は、トラックバックユニット70を詳しく示す。トラックバックユニット70
は、遅延素子のチェーン71.1,...,71.n-1を有する。第1遅延素子71.1は、選択信
号として信号Signを受信するマルチプレクサ70.4に結合される。マルチプレクサ
70.4は、信号Signが正の極性を示す場合、レジスタ70.2に格納されている第1値
を出力信号として選択する。この第1値は、図3に示されている図の状態Saを表す
。マルチプレクサ70.4は、信号Signが負の極性を示す場合、レジスタ70.3に格納
されている第2値を出力信号として選択する。この第2値は、図3に示されている
図の状態Scを表す。トラックバックユニット70は、さらに、組み合わせユニット
のチェーン72.1,...,72.nを有する。第1組み合わせユニット72.1は、状態Saを表
す値を格納するレジスタ70.1に結合された第1入力と、マルチプレクサ70.4の出
力に結合された第2入力とを有する。72.1に続く組み合わせユニット72.iは、そ
れぞれの前の組み合わせユニット72.i-1の出力に結合された第1入力と、遅延ユ
ニット71.i-1に結合された第2入力とを有する。組み合わせユニット72.1,...,72
.nの出力は、次の表によって定義される。
【表１】
【００４４】 バックトラックユニット70は、トグル素子の第1チェーン73.1,73.2,...,73.n
を有する。第1トグル素子73.1は、ローカルシーケンスフィードバックユニット7
0からの信号 を受信する第1入力を有する。73.1に続くトグル素子73.iは、それぞれの前のト
グル素子73.i-1の2値出力信号を受信する2値入力を有する。トグル素子73.iは、
さらに、組み合わせ要素72.iに結合された3値制御入力を有する。トグル素子73.
iの機能は、次の表に記載されている。
【表２】
【００４５】 図15は、第1枝計量計算器51.1をより詳細に示す。計算器51.1は、ビットシー
ケンス11111に対する入力チャネルの予測される応答 が格納される第1レジスタ51.10を有する。同様に、レジスタ51.11、51.12、51.1
3は、予測される応答 、 および を格納する。計算器51.1は、選択信号 および への応答において、これらのレジスタ51.10、51.11、51.12、51.13の1つを次の
表に従って選択するマルチプレクサ51.14を有する。
【表３】
【００４６】 マルチプレクサ51.14の出力は、差異絶対値計算器51.15（L1ノルム場合）の第
1入力に結合され、この計算器は、第2入力において信号zkを受信する。差異絶対
値計算器51.15は、L1計量 を計算する。
【００４７】 図16は、L1計量 を計算するための差異絶対値計算器51.2を示す。この計算器は、値 、 、 および を有するレジスタ52.10、52.11、52.12、52.13を有する。51.14と同様に、マル
チプレクサ52.24は、選択信号 および への応答において、レジスタの1つを次の表に従って選択する。
【表４】 図17は、L1計量 を計算するための計算器51.3を詳細に示す。この計算器は、値 と をそれぞれ格納するためのレジスタ51.31と51.32を有する。マルチプレクサ51.3
3は、選択信号 への応答において、これらのレジスタの1つを次の表に従って選択する。
【表５】
【００４８】 図18は、L1計量 を計算するための計算器51.4を詳細に示す。この計算器は、値 と をそれぞれ格納するためのレジスタ51.41と51.42を有する。マルチプレクサ51.4
3は、選択信号 への応答において、これらのレジスタの1つを次の表に従って選択する。
【表６】
【００４９】 本発明による検出器のパフォーマンスを、本発明によらない他の検出器と比較
するため、全体離散時間システム応答(overall discrete-time system)0.29,0.5
,0.59,0.5,0.29を使用して線形システムをシミュレートした。これは、[参考文
献8]に示されているメモリ長を有するシステムの最悪の場合の応答であり、受信
器の非最適性の影響を強調する傾向にある。
【００５０】 雑音nkは、ガウス雑音および白色雑音である。チャネルの信号対雑音比は、SN
Rで示され、かつ一致されたフィルタ境界(matched-filter bound)、SNR = Eb/N0 で定義される（ここで、Ebはシステム応答のエネルギ、N0は雑音分散）。
【００５１】 図19は、完全な（6個の状態を使用する）ビタビ検出器のビット誤り率（曲線1
）と、本発明による検出器のいくつかの実施例のビット誤り率を比較する。曲線
2、3、4、5は、それぞれ、枝計量関数G(x) = x2の遷移検出器の本発明の第1実施
例、枝計量関数G(x)=|x|の本発明の第2実施例、枝計量関数G(x)=|x|および3ビッ
ト差異計量の本発明の第3実施例、枝計量関数G(x)=|x|および2ビット差異計量の
本発明の第4実施例を示す。さらに、曲線6は、しきい値0のスライサの形式での
ビットごと検出器(bit-by-bit detector)の特性を示す。
【００５２】 6状態式のビタビ検出器は、枝計量の計算（ガウス雑音に最適であるG(x) = x2 ）用にL2ノルムを使用する。これと同じノルムを使用する場合、遷移検出器は、
10-5オーダーのビット誤り率を達成するために、約0.4dB高いSNRを必要とする。
この損失は、システム応答の最後のタップによる信号エネルギを利用できないこ
とに帰すことができる 。 L2ノルムの代わりにL1ノルム(G(x)=|x|)が使用される場合、約0.2dBのさらなる
損失が生じる。このノルムの置き換えは、デジタル受信器実施におけるハードウ
ェアを単純化する。L1ノルムの場合、差異計量Δkを3ビットに量子化する（また
は8レベル、つまり均一間隔の負の7レベルとゼロ）と、量子化されない差異計量
の場合と実質的に同じパフォーマンスが得られるのに対し、2ビットの量子化で
は、約0.8dBの損失が生じる。後者の場合でも、遷移検出器のパフォーマンスは
、ビットごと検出器よりも約4dB上回る。
【００５３】 完全を期すために記しておくが、L2ノルムの場合、遷移検出器のパフォーマン
スは、Δkの量子化に対してより敏感になる。その場合、量子化に起因するパフ
ォーマンスの損失を0.1dB以内に制限するためには、合計で4〜5ビットが必要に
なる。
【００５４】 次に、本発明による検出器を、実験的なDVD-ROMレコーダから得られる応答波
形に適用した。システムに応力をかける(stress)ため、線密度を、標準のDVD-RO
Mシステムの値より9.2%高くした。応答信号をデジタル化し、デジタルPLLによっ
て制御されるインターポレータ(interpolator)を介して、記録されたデータに再
同期した。図20では、この再同期された信号で動作するさまざまな検出器のビッ
ト誤り率が、ディスクに対するレンズの接線傾斜(tangential tilt)の関数とし
て比較されている。
【００５５】 図20において、曲線1〜4は、ビットごと検出器、ランレングス・プッシュバッ
ク検出器[9]、本発明による検出器(M=4、G(x)=|x|)、M=4である6状態式のビタビ
検出器の、各ビット誤り率をそれぞれ示す。
【００５６】 ビットごと検出器の場合、ビット誤り率は合計で0.55度の傾斜ウィンドウ(til
t window)にわたって10-4以下を維持する。[9]と[5]に記載されるランレングス
・プッシュバック検出器(RPD)では、このウィンドウが0.8度広がる。M=4、G(x)=
|x|である遷移検出器では、さらに1.1度向上し、M=4である6状態式のビタビ検出
器と実質的に同等である。Mを4以上に大きくすることによる傾斜ウィンドウに対
する影響は、無視できる。
【００５７】参考文献 1. E.F.Stikvoort and J.A.C. van Rens,"コンパクトディスク・プレイヤー用
の全デジタルビット検出器(An All-Digital Bit Detector for Compact Disc Pl
ayers)",IEEE J.Selected Areas Commun.,Vol.SAC-10,No.1,pp.191-200,Jan.199
2. 2. T.Iwanaga,H.Honma,M.Nakano,R.Katayama,Y.Yamanaka,M.Okada,and S.Shim
onou,"PRML検出を使用する大容量マルチメディアビデオファイル(Large Capacit
y Multimedia Video File Using PRML Detection)",1997 Optical Data Storage
Topical Meeting,pp.PD1-PD2,Tuscon,Arizona,USA,April 1997 3. M.Kagawa,J.Nakano,T.Abiko,S.Igarahi,"光記録メディアにおけるPRML(Par
tial-Response Maximum-Likelihood)検出用の非同期補正の研究(A Study of Asy
mmetry Compensation for Partial-Response Maximum-Likelihood Detection in
Optical Recording Media)",Jpn.J.Appl.Phys.,Part 1, Vol.37,No.4B,pp.2214
-2216,April 1998. 4. H.Hayashi,H.Kobayashi,M.Umezawa,S.Hosaka,and H.Hirano,"ビダビ復号回
路を使用するDVDプレイヤー(DVD Players Using a Viterbi Decoding Circuit)"
,IEEE Trans.Consum.Electon.,Vol.44,No2,pp.268-272,May 1998 5. W.M.J.Coene,G.van den Enden,and H.Spruit,"位相変化記録におけるPRML(
Partial-Response Maximum-Likelihood)およびFRML(Full-Response Maximum-Lik
elihood)ビット検出(Partial-Response and Full-Response Maximum-Likelihood
Bit Detection in Phase Change Recording)",Proc.ISOM 1998,October 20-22,
Tsukuba,Japan. 6. Chang Hun Lee and Yong Soo Cho,"DVDRシステム用のPRML検出器(A PRML D
etector for a DVDR System)",IEEE Trans.Cons.Electr.,Vol.45,No.2,pp.278-2
85,May 1999 7. J.W.M.Bergmans,"デジタル・ベースバンド伝送および記録(Degital Baseba
nd Transmission and Recording)".Boston:Kluwer Academic Publishers,1996. 8. F.R.Magee,Jr.,and J.G.Proakis,"有限期間長インパルス応答を有するチャ
ネル上での最ゆうシーケンス見積りの場合の誤り確率の上限の見積り(An Estima
te of the upper Bound on Error Probability for Maximum-Likelihood Sequen
ce Estimation on Channels Having a Finite-Duration Impulse Response)",IE
EE Trans.Inform.Theory,Vol.IT-19,pp.699-702,Sept.1973 9. T.Nakagawa,H.Ino,and Y.Shimpuku,"RLL符号用の単純な検出方法（ラン検
出器）(A Simple Detection Method for RLL Codes(Run Detector))",IEEE Tran
s.Magn.,Vol.33,No.5,pp.3262-3264,Sept.1997
【図面の簡単な説明】
【図１】記録担体を再生するための再生システムを線図的に示す。
【図２】状態が長さd+1(d=2)のシーケンスを表す、従来の検出器の状態図を示す
。
【図３】本発明の検出器の状態図を示す。
【図４】本発明を説明するためのさらなる図を示す。
【図５】汎用プロセッサにおいて実施可能なプログラムの形式における、本発明
による検出器の表現を示す。
【図６】図5のプログラムの第1部分をより詳細に示す。
【図７】図5のプログラムの第2部分をより詳細に示す。
【図８】図5のプログラムの第3部分をより詳細に示す。
【図９】図5のプログラムの第4部分をより詳細に示す。
【図１０】図5のプログラムの第5部分をより詳細に示す。
【図１１】図5のプログラムの第6部分をより詳細に示す。
【図１２】専用ハードウェアの形式における、本発明による検出器の表現を示す
。
【図１３】図12の検出器の第1部分をより詳細に示す。
【図１４】図12の検出器の第2部分をより詳細に示す。
【図１５】第3部分、第4部分、第5部分、第6部分をより詳細に示す。
【図１６】第3部分、第4部分、第5部分、第6部分をより詳細に示す。
【図１７】第3部分、第4部分、第5部分、第6部分をより詳細に示す。
【図１８】第3部分、第4部分、第5部分、第6部分をより詳細に示す。
【図１９】本発明によるいくつかの検出器と、本発明によらない検出器のビット
誤り率(BER)を、信号対雑音比(SNR)の関数として示す。
【図２０】本発明による検出器と、本発明によらないいくつかの検出器のビット
誤り率(BER)を、接線傾斜の関数として示す。
【符号の説明】
zk 検出器入力 ak 記録されたデータ M システム全体のメモリ長 nk 雑音成分 s1、s2、s3、s4、s5、s6、sa、sb、sc 状態 Sk 合計 1 記録担体 2 再生システム 3 読取ユニット 4 イコライザ 5 検出器 7 チャネル復号器 8 誤り訂正器 P0〜P13 プログラム部分 50 検出器 51.1〜51.4 枝計量計算器 52.1、52.2、53.1、53.2、54、58.1、58.2 遅延素子 55、56、57 減算器 59 加算器 60 符号検出器 60.1、60.2、61.1 出力 61 マルチプレクサ 62 ローカルシーケンスフィードバックユニット 62.1、62.2 レジスタ・セット 62.3、62.4 マルチプレクサ 62.5 インバータ 62.31、62.41 選択入力 70 バックトラックユニット 71.1,...,71.n-1 遅延素子のチェーン 70.1、70.2、70.3 レジスタ 70.4 マルチプレクサ 72.1,...,72.n 組み合わせユニットのチェーン 73.1,73.2,...,73.n トグル素子の第1チェーン 51.10、51.11、51.12、51.13、52.20、52.21、52.22、52.23、51.31、51.32、51
.41、51.42 レジスタ 51.14、52.24、51.33、51.43 マルチプレクサ 51.15、52.25、51.34、51.44 差異絶対値計算器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 13/41 Ｈ０３Ｍ 13/41 (72)発明者 コエネ ウィレム エム ジェー エム オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ (72)発明者 オッテ ロブ オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ (72)発明者 ブラムウェル シモン ディー オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ Ｆターム(参考） 5D044 BC02 CC04 DE68 GL02 GL32 5J065 AA01 AB01 AC03 AD10 AE06 AF02 AG05 AH02 AH09 AH23 【要約の続き】 最良の前の状態を経由してそのサンプリング瞬間ti-Nの 方に時間的に戻り、サンプリング瞬間tiにおける最小の 最適経路計量値を有する状態から最良の経路を確立する (70)ための計算手段を有する。装置は、さらに、(c)サ ンプリング瞬間ti-Nにおいて確立された最適な状態に対 応するビットシーケンスのnビットのうちの少なくとも1 ビット(Xk-MB-1)を出力するための計算手段を有する。 (a)〜(c)のステップが、連続するサンプリング瞬間ti+1 の間、反復される。装置は、n個の連続するビットの相 互に補数の関係にあるシーケンスが同じ状態に割り当て られることを特徴とする。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 入力情報信号からビットシーケンスを導くための部分応答最尤(PRML:partial
    response maximum likelihood)ビット検出装置であって、 - 前記入力情報信号を受信する入力手段と、 - サンプリング瞬間tiにおける前記入力情報信号のサンプル値を取得するために
    、ビット周波数と関係を有する所定のサンプリング周波数において、当該サンプ
    リング瞬間tiにおける前記入力情報信号をサンプリングするサンプリング手段と
    、 (a)（当該サンプリング瞬間における状態が、n個の連続するビットのシーケンス
    を識別する）サンプリング瞬間tiにおいて、当該サンプリング瞬間における複数
    の状態の1つまたは複数の状態に対し、最適な経路計量値を計算し、かつ当該1つ
    または複数の状態それぞれについて前記直前のサンプリング瞬間ti-1における最
    良の前の状態を決定し、 (b)当該サンプリング瞬間ti-Nにおける最適な状態を確立するために以前のサン
    プリング瞬間に対して以前に確立された最良の前の状態を経由して前記サンプリ
    ング瞬間ti-Nの方に時間的に戻り、当該サンプリング瞬間tiにおける前記最小の
    最適経路計量値を有する前記状態から前記最良の経路を確立し、 (c)当該サンプリング瞬間ti-Nにおける当該確立された最適な状態に対応する前
    記ビットシーケンスの当該nビットのうちの少なくとも1ビットを出力し、 (d)次のサンプリング状態ti+1について当該ステップ(a)〜(c)を繰り返す - 計算手段とを有する、 ビット検出装置において、 n個の連続するビットの相互に補数の関係にあるシーケンスが、前記同じ状態
    に割り当てられることを特徴とするビット検出装置。
  2. 【請求項２】 ランレングス制限符号に従って入力情報信号からビットシーケンスを導くよう
    に構成されていて、nが、当該符号の許容最小ランレングスに等しいことを特徴
    とする、請求項1に記載の検出装置。
  3. 【請求項３】 前記経路計量が差異計量であることを特徴とする、請求項2に記載の検出装置
    。
  4. 【請求項４】 前記経路計量の前記計算が、Mタップ部分応答(M > n+1)に基づき、かつ前記計
    算がローカルシーケンスフィードバックを含むことを特徴とする、請求項2に記
    載の検出装置。
  5. 【請求項５】 前記経路計量の前記計算が、Mタップ部分応答(M > n+1)に基づき、かつ前記計
    算がしきい値検出を含むことを特徴とする、請求項2に記載の検出装置。
  6. 【請求項６】 前記経路計量の前記計算が、Mタップ部分応答(M > n+1)に基づき、かつ前記計
    算がランレングス・プッシュバック検出を含むことを特徴とする、請求項2に記
    載の検出装置。
  7. 【請求項７】 許容最小ランレングスが2シンボルであるランレングス制限信号を検出するよ
    うに構成されていることを特徴とする、請求項1に記載の検出装置。
  8. 【請求項８】 許容最小ランレングスが3シンボルであるランレングス制限信号を検出するよ
    うに構成されていることを特徴とする、請求項1に記載の検出装置。
JP2001513827A 1999-08-02 2000-07-20 検出装置 Withdrawn JP2003506809A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99306124.1 1999-08-02
EP99306124 1999-08-02
PCT/EP2000/006975 WO2001010044A1 (en) 1999-08-02 2000-07-20 Detection apparatus

Publications (1)

Publication Number Publication Date
JP2003506809A true JP2003506809A (ja) 2003-02-18

Family

ID=8241557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001513827A Withdrawn JP2003506809A (ja) 1999-08-02 2000-07-20 検出装置

Country Status (6)

Country Link
US (1) US6678862B1 (ja)
EP (1) EP1119917A1 (ja)
JP (1) JP2003506809A (ja)
KR (1) KR100675391B1 (ja)
CN (1) CN1327636A (ja)
WO (1) WO2001010044A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531016A (ja) * 2001-06-19 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル情報信号を再生する装置
US7201771B2 (en) 2001-12-27 2007-04-10 Arbor Surgical Technologies, Inc. Bioprosthetic heart valve
US7959674B2 (en) * 2002-07-16 2011-06-14 Medtronic, Inc. Suture locking assembly and method of use
US8551162B2 (en) * 2002-12-20 2013-10-08 Medtronic, Inc. Biologically implantable prosthesis
US7717952B2 (en) * 2003-04-24 2010-05-18 Cook Incorporated Artificial prostheses with preferred geometries
US8021421B2 (en) * 2003-08-22 2011-09-20 Medtronic, Inc. Prosthesis heart valve fixturing device
US7556647B2 (en) * 2003-10-08 2009-07-07 Arbor Surgical Technologies, Inc. Attachment device and methods of using the same
TWI285475B (en) * 2004-07-20 2007-08-11 Lite On It Corp Method for simplifying a Viterbi decoder
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
US7513909B2 (en) * 2005-04-08 2009-04-07 Arbor Surgical Technologies, Inc. Two-piece prosthetic valves with snap-in connection and methods for use
US20080259758A1 (en) * 2005-10-19 2008-10-23 Koninklijke Philips Electronics, N.V. Partial Response Maximum Likelihood Decoding
US7967857B2 (en) 2006-01-27 2011-06-28 Medtronic, Inc. Gasket with spring collar for prosthetic heart valves and methods for making and using them
EP1998719A1 (en) * 2006-03-10 2008-12-10 Arbor Surgical Technologies, Inc. Valve introducers and methods for making and using them
WO2007130881A2 (en) * 2006-04-29 2007-11-15 Arbor Surgical Technologies, Inc. Multiple component prosthetic heart valve assemblies and apparatus and methods for delivering them
US8010883B1 (en) * 2006-05-01 2011-08-30 Marvell International Ltd. Read channel detector for noise cancellation
US9705531B2 (en) * 2015-02-18 2017-07-11 eTopus Technology Inc. Multi mode viterbi decoder
CN109412607B (zh) * 2017-08-16 2022-08-26 深圳市海思半导体有限公司 译码方法及装置
CN112039634B (zh) * 2020-08-27 2023-08-29 上海金卓科技有限公司 一种极化码的译码方法、装置、计算机设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734680A (en) * 1995-08-09 1998-03-31 Hewlett-Packard Co. Analog implementation of a partial response maximum likelihood (PRML) read channel
US5991914A (en) * 1996-02-15 1999-11-23 Nec Corporation Clock recovery using maximum likelihood sequence estimation
JP2853650B2 (ja) * 1996-04-19 1999-02-03 日本電気株式会社 信号処理装置
US6480984B1 (en) * 1999-06-23 2002-11-12 Agere Systems Inc. Rate (M/N) code encoder, detector, and decoder for control data

Also Published As

Publication number Publication date
EP1119917A1 (en) 2001-08-01
WO2001010044A1 (en) 2001-02-08
US6678862B1 (en) 2004-01-13
CN1327636A (zh) 2001-12-19
KR20010075493A (ko) 2001-08-09
KR100675391B1 (ko) 2007-01-29

Similar Documents

Publication Publication Date Title
JP2003506809A (ja) 検出装置
US6744580B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US6460150B1 (en) Noise-predictive post-processing for PRML data channel
US5774286A (en) Magnetic disk drive in which read data is demodulated using maximum likelihood detection method
US6791776B2 (en) Apparatus for information recording and reproducing
US7196999B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US6347390B1 (en) Data encoding method and device, data decoding method and device, and data supply medium
KR19980031982A (ko) 데이타 저장기기의 prml 코드 생성방법
US7221638B2 (en) Electronic circuit for decoding a read signal from an optical storage medium
KR100450782B1 (ko) 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법
AU684890B2 (en) Modulation method, recording method, reproducing method, recording and reproducing apparatus, recording and reproducing method and reproducing apparatus
JP2002298518A (ja) フルレスポンスチャネルシステムに用いられるデータエラー訂正方法
EP0853805B1 (en) Transmission, recording and reproduction of a digital information signal
US6785212B1 (en) Optical disk reproducing apparatus having a viterbi detector
US6975252B2 (en) Disk apparatus and disk reproducing method
US5861825A (en) Method and device for code modulation, method and device for code demodulation, and method and device for decoding
JPH09330564A (ja) ディジタル情報再生装置
EP0720302B1 (en) Code modulation method, code demodulation method, and code detection method
JPH11203795A (ja) 光ディスクの復号装置
JP3674142B2 (ja) ディジタル情報再生装置および最尤復号装置
KR100664006B1 (ko) 디지털 신호 처리 장치 및 방법
JP3301691B2 (ja) デジタル情報再生装置
JP2888187B2 (ja) 情報検出装置
KR100238322B1 (ko) 비터비 검출방법 및 장치
EP1107460A1 (en) Method and apparatus for recovering data stored on a storage medium by using a viterbi detector

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002