JP2007134041A - Prml検出器 - Google Patents

Prml検出器 Download PDF

Info

Publication number
JP2007134041A
JP2007134041A JP2006345883A JP2006345883A JP2007134041A JP 2007134041 A JP2007134041 A JP 2007134041A JP 2006345883 A JP2006345883 A JP 2006345883A JP 2006345883 A JP2006345883 A JP 2006345883A JP 2007134041 A JP2007134041 A JP 2007134041A
Authority
JP
Japan
Prior art keywords
coefficient
signal
target value
output
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006345883A
Other languages
English (en)
Other versions
JP2007134041A5 (ja
JP4612615B2 (ja
Inventor
Seijun Miyashita
晴旬 宮下
Takeshi Nakajima
健 中嶋
Junichi Minamino
順一 南野
Atsushi Nakamura
敦史 中村
Shinichi Konishi
信一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006345883A priority Critical patent/JP4612615B2/ja
Publication of JP2007134041A publication Critical patent/JP2007134041A/ja
Publication of JP2007134041A5 publication Critical patent/JP2007134041A5/ja
Application granted granted Critical
Publication of JP4612615B2 publication Critical patent/JP4612615B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】アシンメトリな再生波形であっても、または、ノイズの多い環境であっても、正確な等化誤差を求め、かつ、FIRフィルタの係数を適応制御する際の仮判定値を正確に出力する。
【解決手段】記録媒体からの再生信号の波形を等化する波形等化器と、波形等化器が等化した波形に基づいて、前記再生信号の2値化データを生成する復号器とを備えたPRML検出器であって、復号器から出力された仮データ列に基づいて、等化する目標値を決定する目標値判定器と、等化器の加算器からの出力と、目標値判定器により決定された前記目標値とに基づいて、前記波形等化器の所定の係数を設定する。
【選択図】図2

Description

本発明は、光ディスク等の記録媒体から読み出された信号の波形を等化する技術に関する。
光ディスクなどの記録媒体に記録された情報を再生する情報再生装置では、従来、信号の波形レベルが所定の値より大きければ、「1」、小さければ、「0」と判定するスライス方式が採用されてきた。しかし、この方式では、記録密度が大幅に向上した記録媒体に対して、高い信頼性でデータを再生することが困難である。そこで、近年、高い信頼性でデータを再生することが可能なPRML(Partial Response Maximum Likelihood)方式が注目されている。PRML方式は、HDD(ハードディスクドライブ)を始めとして、ディジタル記録のカメラ一体型VTRや、記録書き換え可能な光ディスク等の記録媒体の高密度化信号処理技術として利用される技術である。記録密度が高まるにつれて、S/N(信号対雑音)の低い再生信号や非線形再生信号から正しいデータを復元する必要性が強くなっているからである。
図16は、PRML方式を用いる情報再生装置181の一般的な構成を示すブロック図である。まず、光ピックアップ183は、光ディスク182に、レーザ光を照射する。情報再生装置181は、その反射光の強弱を検出して、光ディスク182に記録されている情報(データ)を読み取り、電気信号に変換し、FEP(Front End Processor)184に出力する。FEP184は、読み出された電気信号を増幅し、ゲイン調整する。FEP184は、さらに、不要な高域のノイズ成分の除去処理と必要な信号帯域の強調処理とを行う。FEP184からの出力信号は、A/D(アナログ/ディジタル)変換器185により、ディジタル信号に変換され、波形等化器186に入力される。波形等化器186は、ディジタル信号を、予め設定されていたPR特性に波形等化する。最尤復号器187は、PR特性に波形等化された信号を復号し、再生データとして出力する。
情報再生装置181の波形等化器186は、所望のPR特性、例えば、PR(3,4,4,3)特性となるように、波形を生成する。図17は、波形等化器186の構成の例を示すブロック図である。波形等化器186は、トランスバーサルフィルタまたは、FIR(Finite Impulse Response)フィルタと呼ばれている。波形等化器186は、一般に、複数の遅延素子192と、所望のPR特性を実現する複数の等化係数(係数A〜E)と、遅延素子192の出力に等化係数を乗算する複数の乗算器193と、複数の乗算器193の出力を加算する加算器194とから構成される。
精度よく所望のPR特性に等化するため、FIRフィルタの等化係数(タップ)を自動的に適応制御する技術が採用されている。この技術は、再生時の各種のストレス(ディスクのチルト、レーザ光のデフォーカス、光ヘッドのオフトラック等)に対して有効である。適応制御のアルゴリズムとして、LMS(Least−mean square)アルゴリズム、Normalized LMSアルゴリズム、RLS(Recursive Least Square)アルゴリズム、射影アルゴリズム、ニューラルネットワークアルゴリズム等の、多くのアルゴリズムが知られている。
ここで、LMSアルゴリズムを用いた適応波形等化器を簡単に説明する。このアルゴリズムでは、適応等化係数を算出するため、LMSで利用する仮判定値が必要となる。このLMSアルゴリズムは、「所望の応答」と「伝送路の応答」との自乗誤差を最低にするフィードバック動作である。この「所望の応答」とは、PR等化目標値である。「伝送路の応答」とは、FIRフィルタから入力され、PRの周波数特性に等化されたディジタル再生信号である。LMSアルゴリズムでは、FIRフィルタの係数を適応制御するブロックにおいて得られる、仮判定値と等化後のディジタル再生信号値との差を表す信号を、等化誤差信号という。
FIRフィルタの係数を適応制御するブロックは、等化誤差信号の自乗値を最低にするように、FIRフィルタの等化係数を随時更新する。これは適応等化とよばれる。LMSの等化係数の設定式を、次式に示す(例えば、S.ヘイキン著、適応フィルタ入門、現代工学社)。
w(n(T+1))=w(nT)+A・e(nT)・x(nT) (式1)
(但し、T=0,1,2,3,…)
w(nT)は現在の係数、w(n(T+1)は更新される係数、Aはタップゲイン、e(nT)は等化誤差、x(nT)はFIRフィルタ入力信号である。nは、係数の更新周期を選択するパラメータである。上述の式1により、FIRフィルタの等化係数が更新される。
ここで、光ディスク182(図16)のアシンメトリを説明する。アシンメトリとは、光ディスクのピットと非ピットとの対称性がないことをいう。光ディスク182(図16)では、ピットと呼ばれる微小なエンボス部の配置および長さにより、情報が記録される。ピットは、基準長をTとしたとき、例えば、3T、5Tの長さを有する。またピットは、3T、5Tのスペースをおいて配置される。ピットの長さは、正確に3T、5Tであることがこのましい。しかし、ピットの長さには多少のばらつきがある。この原因は、例えば、光ディスクのマスタリングに用いられる記録光のパワーがわずかにぶれた結果、ピットの長さにばらつきがあるマスター原盤が製造されたからである。記録パワーが適正でない場合には、形成される各ピットがその長さ方向の前後に、標準値よりも同じ量だけ少しずつ長く、または、短くなる。即ち、ピットと非ピットとの対称性がなくなる。これが、アシンメトリである。以下、本明細書では、光ディスクにおけるピットと非ピットの関係は、ハードディスク等の記録部分(マーク)と未記録部分(スペース)の関係と同じであるとする。なお、再生専用の光ディスクに対して「ピット」および「非ピット」という語を用い、記録可能な光ディスクに対しては、情報を記録している個所(すなわちレーザを強く照射する個所)を「マーク」、マークとマークの間を「スペース」と呼ぶこともある。本明細書では、「ピット」、「マーク」は同義であるとする。また、「非ピット」、「スペース」さらに「非マーク」は同義とする。また、ピットと非ピットとの対称性がない(すなわちアシンメトリな)光ディスクを再生したときの信号を、アシンメトリな信号といい、アシンメトリでない光ディスクを再生したときの信号を、シンメトリな信号という。
図18は、簡単なアシンメトリのモデルを示す図である。図18では、3Tマーク、3Tスペース、5Tマーク、5Tスペースのピット配列が示されている。ここでは、基準長は1であり、検出窓(ウィンドウ)幅を採用している。図18の(b)は、標準的なピット配列であり、マークおよびスペースともシンメトリである。それに対して、図18の(a)は、マーク幅は一様に、長さxだけ短くなっている。また、図18の(c)は、マーク幅は一様に、長さyだけ長くなっている。いずれの場合も、マークおよびスペースともに対称性は認められない。このアシンメトリは、使用するレーザの波長変動によっても発生するため、一般に、記録時においてピットと非ピットとの対称性を調整、維持することは困難である。
次に、光ディスクから読み出したアナログデータ信号(再生信号)を、2値化する具体的なハードウェア構成、および、手順を説明する。図19は、PRML検出器210の構成を示すブロック図である。PRML検出器210は、適応等化を行って、FIRフィルタの等化係数を随時更新する。まず、PRML検出器210のA/D変換器221は、再生信号をアナログ信号からディジタル信号に変換する。位相比較器222は、ある閾値を基準に、2値化データを生成する。次に、PR仮判定器223は、2値化データを受け取る。PR仮判定器223は、PR方式の目標値を仮判定し、係数適応制御器224に出力する。PR方式の目標値は、位相比較器222で得られる振幅ゼロクロス情報に基づいて、決定できる(例えば、映像情報メディア学会技術報告(ITE Technical Report) Vol.24,No.46,PP.13〜18 MMS2000-14(Jul.2000)参照)。次に、係数適応制御器224は、先に説明した適応アルゴリズを用いて、FIR等化器225の等化係数(タップ)を更新する。そして、ビタビ復号器226は、FIR等化器225において所定のPRに等化された波形を2値化データに変換する。
なお、A/D変換器21で使用するクロックは、位相比較器22が、A/D変換器21の出力から位相誤差を検出し、その位相誤差に基づいて、ループフィルタ、ディジタル信号をアナログ信号に変換するDAC、および、電圧制御発信器VCO(いずれも図示せず)が所定の処理を行うことにより生成される。
図20は、PRML検出器220の構成を示すブロック図である。PRML検出器220は、例えば、特開2000−123487号公報に記載されているように、FIR等化器の出力を用いてPR(1,1)等化による判定値を出力し、その判定値を用いて、FIR等化器においてPR(a,b,b,a)等化の目標値を算出する。A/D変換器231は、再生信号をアナログ信号からディジタル信号に変換する。FIR等化器32は、ディジタル信号に対して所定のPR等化を行う。PR仮判定器233は、FIR等化器32の出力を2値化したデータを利用して、PR方式の目標値を仮判定し、係数適応制御器234に出力する。係数適応制御器234は、その仮判定値を用いて、FIR等化器232のタップを更新する。PRML検出器220は、判定閾値を少なくすることで、判定誤差が生じる確率を低く抑えることができる。
従来は、以下の(1)および(2)に示す問題があったため、適切に2値化した再生信号を得ることができなかった。すなわち、
(1)光ディスクのピットと非ピットとの対称性がない場合(すなわちアシンメトリの場合)には、PRML方式の性能が劣化する。すなわち、従来のPRML方式を用いる情報再生装置181は、アシンメトリの再生信号によってエラーを発生させてしまう。
上述の(1)は、以下のように説明される。図21の(A)および(B)は、情報再生装置81(図16)における、A/D変換器185の出力信号のヒストグラムを示す。横軸は再生信号のレベルを示し、縦軸は信号レベルの頻度を示す。この波形例は、DVD(Digital Versatile Disc)規格で用いられている8−16変調を用いている。即ち、再生波形は、マーク長、およびスペース長が、3T〜14T(シンクコードを含む)の波形となる。
再生信号レベルの中心(例えば、A/D変換器の有効ビット数が7である場合、表現可能な0〜128の中央値64(40h))を基準に位相誤差が検出され、再生信号をサンプリングするクロックの周波数および、位相が制御される。このような制御では、ヒストグラムは、大きく5つの分布を持つように分かれる。これは、PRML方式が、PR(a,b,b,a)ML方式のようなPRの係数を持つ場合、信号レベル数(信号の分布)が5つになるからである(a、bは、正の係数とする)。波形等化器86は、クロックの位相を制御して、PR等化を容易にする。
図21の(A)は、アシンメトリではない再生信号のヒストグラムを示し、図21の(B)は、アシンメトリな再生信号のヒストグラムを示す。図21の(C)は、波形等化器86が、アシンメトリではない再生信号(図21の(A))をPR等化(ここでは、PR(3,4,4,3)等化)した場合の、出力信号のヒストグラムを示す。図21の(C)から理解されるように、分散は最小で、かつ、各レベルは明確に分離されている。
一方、図21の(D)は、アシンメトリな再生波形をPR等化した場合の、等化器出力信号のヒストグラムを示す。図から明らかなように、アシンメトリな再生波形をPR等化すると、分散が拡大してしまう。これは、PRMLは、本来、対称な波形を処理の対象にしており、各レベルが全て等間隔になるように波形を自動等化することが原因である。すなわち、所定の不等間隔状態で分散が最小となるアシンメトリな信号が供給された場合、強引に等間隔に等化してしまい、かえって分散が大きくなるからである。
図22は、図21の(B)のアシンメトリな再生波形のヒストグラムに基づく、再生波形の周波数特性を示すグラフである。加えて、図22は、所望のPR特性の周波数特性をも示す。図21の(B)の、再生信号レベルの中心から左側をマーク、右側をスペースとした。図22のグラフにおいて、横軸を規格化周波数、縦軸をゲインとした場合、アシンメトリの影響で、マーク側の特性とスペース側の特性が異なってしまう。容易に理解されるように、再生波形を所望のPR特性に等化するためには、等化器は、マーク側とスペース側で特性の違う等化を施す必要がある。ところが従来の波形等化器6は、マーク側とスペース側で同じ等化処理を行っていたため、精度よく所望のPR特性に等化することができない。その結果、最尤復号器6(図16)の出力信号における分散が大きくなり、性能の劣化につながっていた。
(2)適応等化処理を自動的に行う場合、LMSで利用する仮判定の結果(仮判定値)が誤りを生じることがある。具体的に説明すると、まず図19、20に示すシステムにおいて、再生信号にノイズが比較的少なく、信号品質がある程度よい場合には、満足な収束特性を得ることができた。しかし、上述した各種のストレスに起因するノイズが再生信号に混在してジッタが大きくなると、ビット誤り率BER(Bit Error Rate)が悪化し、仮判定を誤る確率が高くなる。仮判定を誤ると、等化誤差信号が異常になるため、LMSの動作自体も異常になる。よって、適切な適応等化係数が算出できず、正確にPR等化できない。これでは、ビタビ復号後の2値化データのビット誤り率が悪化する。
本発明の目的は、アシンメトリな再生波形であっても、または、ノイズの多い環境であっても、正確な等化誤差を求め、かつ、FIRフィルタの係数を適応制御する際の仮判定値を正確に出力することである。これにより、より精度のよい所望のPR特性を得ることができる。
本発明の波形等化器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器であって、 前記再生信号の伝播を遅延させる遅延素子と、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器と、前記マークおよび非マークの物理的な形状に起因する、前記再生信号のアシンメトリを検出して、アシンメトリ量を表す検出信号を出力する検出部と、前記再生信号に基づいて、前記マークおよび非マークを判別して判別信号を出力する判別部と、検出部から出力された前記検出信号に基づいて、前記マークを再生した前記再生信号に乗算される第1の係数と、前記非マークを再生した前記再生信号に乗算され、かつ前記第1の係数と異なる第2の係数とを算出し、さらに、判別部から出力された判別信号に基づいて、算出した前記第1の係数および前記第2の係数の一方を選択する選択部と、複数の乗算器の出力を加算する加算器とを備えている。これにより上記目的が達成される。
波形等化器は、FIRフィルタであり、前記選択部は、前記所定の係数を変更して、前記ピットおよび非ピットにおける前記再生信号の等化特性を切り替えてもよい。
前記所定の係数は奇数個存在し、選択部により選択される前記第1の係数および前記第2の係数は、中央の係数であってもよい。
前記波形等化器のインパルス応答は、前記所定の係数に基づいて特定され、前記第1の係数の絶対値および前記第2の係数の絶対値は、他の前記所定の係数の絶対値よりも大きくてもよい。
前記波形等化器は、(a、b、b、a)形のインパルス応答からなる、パーシャルレスポンス方式で等化してもよい。
本発明の波形等化器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器であって、前記再生信号の伝播を遅延させる遅延素子と、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器と、前記所定の係数を複数の乗算器の各々に適応的に更新する係数学習回路と複数の乗算器の出力を加算する加算器とを備え、係数学習回路は、等化する目標となる教師信号を生成する教師信号生成部と、(a、b、b、a)形のインパルス応答からなる、パーシャルレスポンス方式で等化した出力信号と、教師信号生成部により生成された前記教師信号との誤差を表す誤差信号を検出する誤差検出部と、前記再生信号に基づいて、前記マークおよび非マークを判別して判別信号を出力する判別部と、前記所定の係数を保持し、誤差検出部により検出された前記誤差信号に基づいて、前記誤差の自乗平均が最小になるよう前記所定の係数を更新して出力する複数のレジスタであって、前記マークを再生した前記再生信号に乗算される第1の係数を保持する第1のレジスタと、前記非マークを再生した前記再生信号に乗算され、かつ前記第1の係数と異なる第2の係数を保持する第2のレジスタとを含む、複数のレジスタと、判別部から出力された前記判別信号に基づいて、第1のレジスタに保持された前記第1の係数、および、第2のレジスタに保持された前記第2の係数の一方を選択して出力するレジスタ選択部とを備えている。これにより、上記目的が達成される。
前記所定の係数は奇数個存在し、レジスタ選択部により選択される前記第1の係数および前記第2の係数は、中央の係数であってもよい。
前記波形等化器のインパルス応答は、前記所定の係数に基づいて特定され、前記第1の係数の絶対値および前記第2の係数の絶対値は、他の前記所定の係数の絶対値よりも大きくてもよい。
本発明のPRML検出器は、記録媒体に記録されたマークおよび非マークを再生した再生信号の波形を等化する波形等化器と、波形等化器が等化した波形に基づいて、前記再生信号の2値化データを生成する復号器とを備えたPRML検出器であって、復号器は、前記2値化データが得られる前のデータである仮データ列を出力し、波形等化器は、前記再生信号の伝播を遅延させる遅延素子、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器、および、複数の乗算器の出力を加算する加算器とを有する等化器と、復号器から出力された仮データ列に基づいて、等化する目標値を決定する目標値判定器と、等化器の加算器からの出力と、目標値判定器により決定された前記目標値とに基づいて、前記所定の係数を算出し、算出した前記所定の係数を複数の乗算器の各々に適応的に更新する係数適応制御器とを備えている。これにより上記目的が達成される。
復号器は、複数のデータパスを構成するパス・メモリを有し、等化器の出力に基づいて、パス・メモリの前記複数のデータパスが収束した場合には、収束したデータパスにより得られる2値化データを出力してもよい。
パス・メモリのデータパスの途中において、前記複数のデータパスが収束した場合には、収束したことを表すマージチェック信号と、前記仮データ列とを出力してもよい。
パス・メモリのデータパスの途中において、前記複数のデータパスが収束しない場合には、収束しないことを表すマージチェック信号を出力してもよい。
係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数の更新を中止してもよい。
係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数を初期化してもよい。
前記目標値判定器は、複数のデータ列の各々と、複数の目標値の各々との対応を規定するテーブルを有しており、前記目標値判定器は、所定の状態遷移則に基づいて、前記仮データ列から順にデータ列を抽出し、抽出した前記データ列と、テーブルとに基づいて、前記目標値を決定してもよい。
前記仮データ列が前記所定の状態遷移則に反する場合、前記目標値判定器は、係数適応制御器に係数の更新を中止させてもよい。
本発明によれば、アシンメトリ量に応じて、波形等化器における等化特性を、マーク側とスペース側とで切り替えることで、検出点におけるずれと分散を抑え、PRML方式の性能を向上させることができる。さらに、係数学習回路を設けることにより、アシンメトリがある場合でも、適切な等化係数を学習させ、決定できる。本発明の波形等化器を用いることにより、DVD、MO等の光ディスク、HDD等の磁気ディスクのPRML信号処理において、データ復号時のエラーを低く抑えることができる。
また本発明によれば、PR等化目標を判定するための仮判定情報を、ビタビ復号器から抽出する。これにより仮判定の誤り率が低減できる。その結果、仮判定情報からPR方式の状態遷移則に基づいて目標値を判定することで、正確な等化誤差を求めることができ、良好な収束特性を得ることができる。すなわち、データ復号時のエラーを低く抑えることができる。さらに、本発明では、ビタビ復号器のパス・メモリにおいて、マージしたか否かを検出することにより、フィードバックシステムのループの性能劣化を防止し、遅延の増大を回避できる。
以下、添付の図面を参照して、本発明の実施の形態1および2を説明する。実施の形態1は、光ディスクに設けられたピットと、非ピット(例えば、ピット間のスペース)との非対称性に起因する、再生信号のアシンメトリな波形に対しても、PRML処理後のエラーレートを大幅に改善できる波形等化器を説明する。実施の形態2では、FIRフィルタの等化係数(タップ)を適応制御する際に必要な仮判定値を、ノイズが多い環境でも正確に求めることができ、それにより、仮判定値と、等化後のディジタル再生信号値との差を表す等化誤差信号を正確に得られるPRML検出器を説明する。
(実施の形態1)
図1は、PRML(Partial Response Maximum Likelihood)方式の信号処理を行う情報再生装置1の一般的な構成を示すブロック図である。PRML方式の信号処理とは、情報を再生する際に発生する再生歪を修正する波形等化技術と、等化波形自身の持つ冗長性を積極的に利用して、データ誤りを含んでいる再生信号から最も確からしいデータ系列を選択する信号処理技術とを組み合わせた技術である。ここで「最も確からしい」と判断するための確率的な推定には、ビタビ復号が用いられる。以下の説明では、DVD(Digital Versatile Disc)等の光ディスクからの再生信号に対して、PRML方式の信号処理を行う例を説明するが、HDD(ハードディスクドライブ)等の磁気ディスクからの再生信号に対しても利用できる。
情報再生装置1は、光ピックアップ3と、フロントエンドプロセッサ(Front End Processor;FEP)4と、アナログ/ディジタル(A/D)変換器5と、波形等化器11と、最尤復号器6とを備えている。光ピックアップ3は、情報が記録された光ディスク2にレーザを照射し、光ディスク2から反射した光の強弱を検出して、電気的な再生信号を出力する。FEP4は、読み出された再生信号を増幅し、そのゲインを調整する。FEP4は、さらに、不要な高域のノイズ成分の除去処理と必要な信号帯域の強調処理とを行う。FEP4からの出力信号は、A/D変換器5により、ディジタル信号に変換され、波形等化器11に入力される。波形等化器11は、ディジタル信号を、予め設定されていたPR特性に波形等化する。最尤復号器6は、PR特性に波形等化された信号を復号し、再生データとして出力する。なお本明細書では、最尤復号器6は、ビタビ復号器とも称される。そして、波形等化器11がPR等化を行う場合には、波形等化器11および最尤復号器6は、あわせてPRML検出器とも称される。
光ディスク2には、情報がピットまたはマークとして記録されている。ピットは、いわゆるアシンメトリに形成されているとする。すなわち、ピットおよびピット間のスペースは、例えば、検出窓(ウィンドウ)幅を基準長Tとしたときに、正確に3T、5Tの長さで形成されていないとする。アシンメトリの具体例は、図18の(a)または(c)を参照されたい。
図2は、波形等化器11の具体的な構成を示すブロック図である。波形等化器11は、直列に接続された複数の遅延素子12と、所望の特性を実現する等化係数(係数A〜E)と、遅延素子12の各出力信号に各等化係数を乗算する複数の乗算器13と、各乗算器出力信号を加算する加算器14とを備えている。遅延素子12の遅延量は、A/D変換器5(図1)からの入力信号Xに対するカットオフ周波数を決定するパラメータであり、適切に調整すればよい。遅延素子12の数は、所望の等化を実現する等化係数(タップ)の数に応じて、挿入すればよい。図2に示す例では、5タップのフィルタとしているので、4つの遅延素子を挿入している。タップ数は、要求される性能を満たすように変更できる。
波形等化器11は、さらに、アシンメトリ検出器15と、極性判別器16と、係数C選択器17とを備えている。アシンメトリ検出器15は、入力信号Xからアシンメトリ量を計算する。アシンメトリ量は、入力信号Xの全体の振幅Aに対する、その信号波形の中心からのずれ量Bの比率(B/A)である。例えば、全体の振幅Aを1としたとき、中心からのずれ量Bが0.241であれば、アシンメトリ量は24.1%である。極性判別器16は、入力信号Xの極性を判別する。「入力信号Xの極性を判別する」とは、入力信号Xに基づいて、マーク側とスペース側を判別することである。例えば、入力信号Xの最上位ビット(MSB)の「0」または「1」で、極性を判別してもよい。係数C選択器17は、アシンメトリ検出器15において検出されたアシンメトリ量、および、入力信号Xの波形と目標値の差に基づいて、マーク側用の係数Cとスペース側の係数C’を算出し、極性判別器16からの信号によって、係数Cと係数C’を切り替えて出力する。なお、入力信号Xの波形と目標値との差は、後述のLMS(Least−mean square)アルゴリズムでは、等化誤差に相当する。等化誤差に基づいて係数を生成する手順は後述する。
本発明の波形等化器11は、中央の係数(センタータップ)の絶対値が他の係数の絶対値より大きく、かつ、センタータップを中心にほぼ左右対称の値を持つインパルス応答を持つ。図3は、インパルス応答の例を示すグラフである。係数A〜Eを白丸印で示す。横軸方向の係数間の間隔(タップの間隔)は、遅延素子12(図2)の遅延量に相当する。縦軸は、タップの値を示す。特にセンタータップの値は、波形等化器11(図2)の出力信号のゲインを調整し、各タップの比は、波形等化器11(図2)のブースト量を決定する。
波形等化器11(図2)は、光ディスクのマーク側(例えば、図9の(A)において、再生信号レベル”0”を中心とした負の側)と、スペース側(例えば、図9の(A)において、再生信号レベル”0”を中心とした正の側)とで、センタータップをそれぞれ係数Cと、係数C’とに切り替える。より具体的には、波形等化器11(図2)は、ゲインとブースト量を変えて、マーク側とスペース側でそれぞれにおいて等化を行う。係数Cの値と係数C’の値との差Asは、アシンメトリ検出器15(図2)で検出されたアシンメトリ量から算出される。いうまでもなく、波形等化器11(図2)が、アシンメトリでない入力波形Xを受け取った場合には、アシンメトリ検出器15は、アシンメトリでないと判断し、係数Cと係数C’は、同じ値になる。よって、その差Asは0である。
図4は、アシンメトリな信号(図21の(B))の波形を等化した場合の再生信号のヒストグラムを示す。従来の波形等化器186(図16)の再生信号のヒストグラム(図21の(D))と比較すると、分散が小さくなっていることが理解される。このように、マーク側とスペース側それぞれにおいて、センタータップの値のみ適応的に切り替え、等化特性を変化させて等化することにより、アシンメトリな再生信号であっても、検出点の分散値が小さい等化波形を出力できる。
入力信号Xからアシンメトリ量に応じて、波形等化器のセンタータップの変化量を決定することは、非常に重要である。本実施の形態ではさらに、LMS(Least−mean square)アルゴリズムを用いることにより、アシンメトリ量を自動検出し、マーク側とスペース側で適切な等化係数を決定する適応波形等化器を説明する。
図5は、適切な等化係数を決定して更新する適応波形等化器41の構成を示すブロック図である。適応波形等化器41は、直列に接続された複数の遅延素子42と、所望のPR特性を実現する等化係数(係数A〜E)を決定する係数学習回路45と、各遅延素子42の出力信号に等化係数を乗算する複数の乗算器43と、各乗算器出力信号を加算する加算器44を備える。遅延素子42、係数A〜E、乗算器43、および、加算器44の機能および動作は、波形等化器11(図2)で説明した遅延素子12、係数A〜E、乗算器13、および、加算器14と同じであるので、その説明は省略する。
図6は、係数学習回路45の構成を示すブロック図である。係数学習回路45は、誤差信号検出部51と、PR等化教師信号生成部52と、相関検出部53と、ループゲイン設定部54と、係数演算部55と、極性判別回路56と、リカバリー回路57とを備えている。係数学習回路45の各構成要素は、上述したLMSの等化係数の設定式(式(1))に基づいて構成されている。すなわち、改めて示すと、
w(n(T+1))=w(nT)+A・e(nT)・x(nT) (式1)
(但し、T=0,1,2,3,…)
w(nT)は現在の係数、w(n(T+1)は更新される係数、Aはタップゲイン、e(nT)は等化誤差、x(nT)はFIRフィルタ入力信号である。nは、係数の更新周期を選択するパラメータである。
まず、誤差信号検出部51は、FIRフィルタ46の出力信号Yと、PR等化の教師信号を出力するPR等化教師信号生成部52からの信号との誤差を検出する。教師信号は、PR等化の目標となる信号である。この誤差信号が、上述の(数1)の等化誤差e(nT)に相当する。相関検出部53は、誤差信号e(nT)と入力信号Xとの相関を検出する。相関は、2信号の積で表される。したがって、相関検出信号は、(数1)のe(nT)・x(nT)に相当する。ループゲイン設定部54は、LMSのフィードバック制御の応答速度を調整する。(数1)では、タップゲインAに相当する。係数演算部55は、現在の等化係数W(nT)に、前段のブロックで算出した更新値(A・e(nT)・x(nT))を加算し、更新された等化係数を算出する。
図7は、係数演算部55の構成を示すブロック図である。係数演算部55は、加算器61と、セレクタ62〜68と、係数更新用カウンター69と、更新された係数A〜C,C’、D、Eの値をそれぞれ保持するレジスタ群70とを備えている。まず、係数更新用カウンター69は、セレクタ62、65、66を制御して、ループゲイン設定部54から出力される値とレジスタ群70に保持していた値とを加算し、各係数用レジスタ群70を順次更新する。このカウンターのビット数は、設計仕様で予め決めることができるので、係数の更新速度の変更を制御できる。
以下、本実施の形態にかかる発明の特徴を説明する。極性判別回路56は、ループゲイン設定部54から出力される値が、光ディスクのマーク側の算出値であるかスペース側の算出値であるかに基づいて、極性を判別する。そしてセレクタ63、64、67は、極性判別回路56の判別結果に基づいて、マーク側とスペース側とで、更新するレジスタを切り替える。極性判別回路56は、図6の入力信号Xまたは出力信号Yのいずれからでも、極性を判別できる。セレクタ66より後段は、レジスタに保持されている算出値をFIRフィルタ46にタップ係数として出力する機能を有する。より具体的には、ビット幅(係数の値)を調整した値を保持する機能と、学習初期時における初期値を保持する機能である。極性判別回路56は、入力信号Xに基づいてマーク側、スペース側の判別して判別信号を出力する。セレクタ68は、判別信号がマーク側を示す場合には係数Cを出力し、スペース側を示す場合には係数C’を出力する。
このように構成することにより、アシンメトリな信号に対して、マーク側、スペース側それぞれにおいて、センタータップ(係数C、係数C’)を学習でき、マーク側、スペース側それぞれにおいて、適切な等化が実現できる。また、アシンメトリが、マーク側に大きくあっても、スペース側に大きくあっても、アシンメトリの極性を気にすることなく、適切な波形等化が可能である。
次に、リカバリー回路57(図6)を説明する。本実施の形態の波形等化器11(図1)は、センタータップの絶対値が他のタップの絶対値より大きく、センタータップを中心に左右対称に近い値を持つインパルス応答特性を有する。しかし、ディフェクト等の各種外乱により、係数の学習収束値が、期待しないインパルス応答に収束する場合がある。
図8の(A)は、3種類のインパルス応答を示す波形図である。3種類のインパルス応答を、それぞれA−TAP、B−TAP、C−TAPとする。一方、図8の(B)は、3種類のインパルス応答のそれぞれの振幅周波数特性を示すグラフである。なお、図8の(B)は、7タップのFIRフィルタを用いた例である。A−TAPは、センタータップの絶対値が他のタップの絶対値より大きく、センタータップを中心に左右対称に近い値を持つインパルス応答である。それに対し、B−TAP、C−TAPでは、いずれも、突出した2つのタップの絶対値が他のタップの絶対値より大きく、その2つのタップの値はほぼ同じである。図8の(A)および(B)から明らかなように、インパルス応答(図8の(A))は異なるものの、振幅周波数特性(図8の(B))はほぼ同じ傾向を示していることが理解される。具体的には、DVD規格の記録変調符号である8−16変調では、規格化周波数は、0.16程度までが使用される。したがって、A−TAP,B−TAP,C−TAPのいずれでも、振幅周波数特性はほぼ同じである。なお、(1,7)RLL(Run Length Limited)変調符号では、規格化周波数は、0.25程度までが使用される。この場合も、A−TAP,B−TAP,C−TAPのいずれでも、振幅周波数特性はほぼ同じといえる。波形等化器11(図1)は、A−TAPのような特性のインパルス応答の採用を前提に構成されているため、B−TAP、C−TAPのような特性のインパルス応答では不都合が生じる。したがって、リカバリー回路57(図6)は、上述したB−TAP、C−TAPのタップの特徴に該当するタップ値が得られた場合には、B−TAP、C−TAPのようなインパルス応答に陥ったと判断して、学習を初期値に戻し、再学習を開始する。
これまでの説明では、波形等化器11(図1)は、奇数個のタップ係数を有し、中央のタップ係数のみ、マーク側とスペース側で異なるタップ値を用いて等化特性を変化させた。しかし、本発明では、このような構成には限定されない。例えば、波形等化器のタップ係数を偶数個有してもよい。また、マーク側と、スペース側で利用するタップ係数は、中央に位置する値を採用しなくてもよい。また、一つのタップ係数のみ変化させるのではなく、複数のタップ係数をマーク側とスペース側で変化させてもよい。
また、記録変調符号として、DVDの8−16変調を使用した場合を説明したが、本発明は、他の変調符号、例えば、(1,7)RLL(Run Length Limited)変調符号を使用した場合にも適用できる。図9の(A)は、(1,7)RLL変調符号を使用した場合の、アシンメトリな再生波形をA/D変換器5(図1)でサンプリングした時のヒストグラムを示す。このヒストグラムも、本実施の形態と同様、再生信号レベル(0)を基準に位相誤差が検出され、再生信号をサンプリングするクロックの周波数および位相を制御した場合の再生信号を示す。位相誤差を検出する基準を変えると、図21の(A)、(B)、図9の(A)に示すヒストグラムにはならない。
また、図9の(B)は、従来の波形等化器の出力信号のヒストグラムを示す。従来の波形等化器は、マーク側とスペース側で等化特性を変化しない。図9の(B)によれば、PR(1,2,2,1)特性に等化する場合、波形等化器の出力は、7つの信号分布に分かれることが予測される。しかし、再生波形にアシンメトリがあるため、うまく7つの信号レベル帯に分布していない。なお、「PR(1,2,2,1)特性に等化する」とは、ディスクから読み取った信号が(1,0,0,1)の場合に、1×1+2×0+2×0+1×1=2を出力する特性をいう。1を表すマークおよび0を表すスペースの幅を「2T以上」としたとき、入力される信号には、(1、0、1)および(0,1,0)のパターンを含まないので、7種に限定できる。これにより、波形等化器からの出力信号は、7つの信号分布に分かれることが予測される。
一方、図9の(C)は、本発明による波形等化器の出力信号のヒストグラムを示す。図9の(C)に示すように、本発明による波形等化器の出力の信号分布は、明確に7つの信号レベル帯に分かれており、分散が小さい。このように、本発明の波形等化器は、(1,7)RLL変調符号を用いた場合にも、検出点でのずれと、分散を抑え、PRML方式の性能を向上させることができる。
図9の(A)に示すアシンメトリの影響だけでなく、ノイズや、各種ストレスの影響により、再生信号の各レベルの分散が大きくなる場合が発生する。分散が小さい場合には、極性判別回路56(図6)からの制御信号により切り替えた時点のサンプル値は、図9の横軸の再生信号レベル0に近い値になる。ここで、再生信号レベルを0とすると、タップ係数は、0との乗算となり、タップ係数を切り替える前と切り替えた後では、同じ値となるので、悪影響はないと考えられる。しかし、各種の原因により、切り替えた時点のサンプル値(再生信号レベル0付近)が、比較的大きな値を持つケースがある。その場合には、タップ係数を切り替える前と切り替えた後で、乗算結果が大きく異なることもあり、波形等化に悪影響をもたらす。よって、極性判別回路56(図6)による制御信号により切り替えた時点のサンプル値は、再生信号レベル0に近い値であることが望まれる。そこで、悪影響を回避するためには、極性判別回路56(図6)による制御信号により切り替えた時点のサンプル値を、1/2、1/4または1/8する等、小さくすればよい。
(実施の形態2)
図10は、実施の形態2によるPRML検出器100の構成を示すブロック図である。PRML検出器100の特徴は、ビタビ復号器112がPR仮判定結果を出力することである。図19または図20で説明したように、従来のPR仮判定は、ビタビ復号器(最尤復号器)へ入力される前の信号に基づいて行われていた。このPR仮判定に、ビタビ復号器内の、より正確な2値化データ列を使用することで、精度のよい所望のPR特性を得ることができる。
PRML検出器100は、FIR等化器111と、ビタビ復号器112と、PR等化目標値判定器113と、係数適応制御器114とを備えている。PRML検出器100は、図1を参照して説明した情報再生装置1の波形等化器11、および、最尤復号器6に相当する機能を有する。FIR等化器111、PR等化目標値判定器113、および、係数適応制御器114は、適応等化器とも称され、波形等化器11(図1)に対応する。より具体的には、PRML検出器100のFIR等化器111は、FIRフィルタ46(図6)に相当し、PR等化目標値判定器113は、誤差信号検出部51(図6)に相当し、係数適応制御器114は、主として、相関検出部53、ループゲイン設定部54、係数演算部55、および、極性判別回路56に相当する。
FIR等化器111には、AD変換後のディジタル信号が入力される。このFIR等化器111により、所望のPR特性に等化できる。以下に、PR方式を説明する。
光ディスクの記録・再生系は、様々な低周波成分の変動を持つ。記録密度を高くすると、記録・再生系の周波数帯域の上限近くまで使うことになり、隣接するマークを読み出すとそれぞれの再生波形が干渉を起こしやすい。再生波形が干渉を起こすと、読み出し誤りを生じる。この現象を符号間干渉という。PR等化は、その符号間干渉を積極的に利用する。これにより、伝達特性に応じて、サンプリング点におけるデータに意味付けを行うことができる。これは、ディスクからの再生信号を、所望の形状(特性)にイコライズできることを意味する。
PR等化には、種々の方式が存在する。そのため、記録媒体の周波数特性に整合した方式を選択する必要がある。光ディスク、特にDVDの場合、光学系の周波数特性である変調伝達関数(Modulation Transfer Function;MTF)に整合し、記録符号の変調周波数特性を考慮したPR方式を選択する必要がある。DVDは、EFM(Eight to Fourteen Modulation)またはEFM−Plus符号のような、最小符号長が3Tの符号語を利用した再生信号を用いている。DVDの再生信号をPR等化する場合であって、PR長が4のPR(a,b,b,a)方式を採用する場合には、5種の信号レベル(0,a,a+b,a+2b,2a+2b)に限定できる。よって、ビタビ復号器の状態数は5状態となる。この「a」、「b」には、整数が入る。また、光ディスクに、(1,7)RLL(Run Length Limited)符号のような、最小符号長が2Tの符号語を利用した場合であって、さらにPR長が4のPR(a,b,b,a)方式を採用する場合には、信号レベルが7つ(0,a,2a,a+b,2b,a+2b,2a+2b)の値を持ち、ビタビ復号器の状態数は、7状態となる。PR長を大きくすればとするほど、信号レベルが多くなり、ビタビ復号器の状態数も増える。すなわち、より複雑なシステムになる。
上述のように、適応アルゴリズムを用いてPR等化する場合、仮判定を誤る確率が大きくなると、すべての等化目標で正確な等化誤差を算出することが難しく、満足な収束特性を得ることができない。そこで、図10に示すように、仮判定として使用する2値化データ列をビタビ復号器12から抽出することにより、仮判定の誤り率を小さくできる。
以下では、最小符号長が2Tの符号語とPR(a,b,b,a)方式を組み合わせたシステムを例として採用し、所望の等化目標に対して、より正確な等化誤差を算出し、満足な収束特性が得られることを説明する。
図11は、最小符号長が2Tの符号語とPR(a,b,b,a)方式とを組み合わせた場合の、ビタビ復号器112(図10)の状態遷移図を示す。最小符号長が2Tの符号語を用いる場合には、符号化系列に“010”と“101”のパターンが存在しないため、状態数は6、パス数は10と制限される。この6状態と、10パスから信号レベルを算出すると、信号系列入力“0000” に対する出力は“0”、入力“0001”に対する出力は“a”、入力“0011”に対する出力は“a+b”、入力“0110”に対する出力は“2b”、入力“0111”に対する出力は“a+2b”、入力“1000”に対する出力は“a”、入力“1001”に対する出力は“2a”、入力“1100”に対する出力は“a+b”、入力“1110”に対する出力は“a+2b”、入力“1111”に対する出力は“2a+2b”となる。
この結果、出力信号レベルは、“0”、“a”、“a+b”、“2a”、“2b”、“a+2b”、“2a+2b”の7レベル存在し、各レベルが、上述したPR等化目標値となる。すなわち、係数適応制御器114(図10)は、入力信号が等化目標値に等化されるように、FIR等化器111(図10)のタップを更新する。等化は、FIR等化器111(図10)の出力信号とPR等化目標値との差(等化誤差)を小さくすることにより行う。
次に、上述のPR等化方式に対するビタビ復号器112(図10)の動作を説明する。ビタビ復号器112(図10)は、レベル検出方式のような、入力データに対してある閾値で“0”か“1”かの判定(いわゆる硬判定)は行わない。ビタビ復号器112(図10)は、過去のディジタル化されたデータ列に基づく、最も確からしいデータ列の判定(いわゆる軟判定)を行う。
図12は、ビタビ復号器112の具体的な構成を示すブロック図である。ビタビ復号器112は、概して、ブランチ・メトリック演算回路151と、パス・メトリック演算回路152と、パス・メモリ153とを備える。ブランチ・メトリック演算回路151は、1チャネルクロックごとにFIR等化器111(図10)から入力される信号(サンプルデータ)と、係数適応制御器114(図10)から入力される異なる7個の期待値[d0、d1、d2、d3、d4、d5、d6]との2乗誤差であるブランチ・メトリックを計算する。これら7つの期待値は、それそれ、“0”、“a”、“a+b”、“2a”、“2b”、“a+2b”、“2a+2b”の信号レベルに相当する。具体的には、ブランチ・メトリック演算回路151は、以下の式2により、ブランチ・メトリックBM(i)を計算する。
BM(i)=(y−di) (式2)
ここで、yは、FIR等化器111(図10)から入力される信号(サンプルデータ)であり、di(i=0,1,…,6)は7個の期待値[d0、d1、d2、d3、d4、d5、d6]である。
次に、パス・メトリック演算回路152は、ブランチ・メトリックを1チャネルクロックごとに累積加算し、パス・メトリックを算出する。具体的には、パス・メトリック演算回路152は、以下の式3によりパス・メトリックを計算する。
(式3)
PM S0=min[PMk−1 S0+BM(0),PMk−1 S5+BM(1)]
PM S1=min[PMk−1 S0+BM(1),PMk−1 S5+BM(2)]
PM S2= PMk−1 S1+BM(3)
PM S3=min[PMk−1 S3+BM(6),PMk−1 S2+BM(5)]
PM S4=min[PMk−1 S3+BM(5),PMk−1 S2+BM(4)]
PM S5= PMk−1 S4+BM(3)
式3において、”min”は、数学記号であり、例えば、min[a,b]は、aおよびbのうちの小さい方(a=bのときはいずれか一方)を表す。
そして、パス・メトリック演算回路152は、パス・メトリックが最小になる、すなわち最も確からしいデータ系列を選択するための信号[sel0、sel1、sel2、sel3]を、式4〜式7に基づいて計算し、パス・メモリ153に出力する。
(式4)
PMk−1 S0+BM(0)≧PMk−1 S5+BM(1)のとき、Sel0=1
PMk−1 S0+BM(0)<PMk−1 S5+BM(1)のとき、Sel0=0
(式5)
PMk−1 S0+BM(1)≧PMk−1 S5+BM(2)のとき、Sel1=1
PMk−1 S0+BM(1)<PMk−1 S5+BM(2)のとき、Sel1=0
(式6)
PMk−1 S3+BM(6)≧PMk−1 S2+BM(5)のとき、Sel2=1
PMk−1 S3+BM(6)<PMk−1 S2+BM(5)のとき、Sel2=0
(式7)
PMk−1 S3+BM(5)≧PMk−1 S2+BM(4)のとき、Sel3=1
PMk−1 S3+BM(5)<PMk−1 S2+BM(4)のとき、Sel3=0
パス・メモリ153は、所定の候補列を格納しており、パス・メトリック演算回路152から受け取った選択信号[sel0、sel1、sel2、sel3]に従ってデータ列を出力する。データ列を格納するパス・メモリ153のメモリ長は、長くすると、正しく選択される確率が高くなるが、逆に長すぎると回路規模が大きくなる。したがって、正しく選択される確率と回路規模とはトレードオフ関係にあり、性能と回路規模とを照らし合わせて決められる。さらに本実施の形態では、パス・メモリ153は、その途中から仮判定データ系列を出力する。出力された仮判定データ系列は、PR等化目標値の判定のための、仮判定値として使用される。
図13は、パス・メモリ153(図12)の詳細な構成を示す回路である。パス・メモリ153は、複数のフリップフロップFFとセレクタとを含む。状態レジスタであるフリップフロップFFは、図の縦方向に6つ並んで配置されており、その数「6」が、状態数に相当する。横方向は、パス・メモリ153のメモリ長に相当する。なお、図の縦方向に配置された4つのセレクタと6つのフリップフロップFFの組で、1つのステージが構成される。パス・メモリ153(図12)は、20〜30のステージで構成されている。パス・メモリ153(図12)は、パス・メトリック演算回路152(図12)から選択信号sel0、sel1、sel2、sel3を受け取り、受け取った選択信号に基づいて、FFに入力されるデータ“0”または、“1”を選択する。図では、最も左側のフリップフロップFFには、初期値として、上から順に[011101]が入力される。選択信号は、最も確からしいパスを選択するように制御される。その結果、パスは一本化され、あるパス・メモリ長において、各ステージのフリップフロップFFの出力は、同じになる。すなわち、最終ステージでは、どのフリップフロップFFの出力も同じ値である。最終出力は、ビタビ検出出力として、ビタビ復号器112から出力される。
仮判定値の系列を出力するパス・メモリ長は、使用する符号語とPR方式の組み合わせによって適切に選択しなければならない。具体的には、誤り率が、ビタビ復号器におけるパス・メモリの最終ステージに比べて、大きく劣化しない長さを選択する必要がある。ただし、仮判定値の系列を出力するパス・メモリ長が長すぎると、タップ係数を更新するまでのフィードバックループの遅延が大きくなる。フィードバックループの遅延は、時として、システム全体の性能を劣化する。そのため、これらの2点に鑑みて、仮判定出力するパス・メモリ長を適切に選択する必要がある。
以下、フィードバックシステムにおいてループの性能が劣化したとき、または劣化するおそれがあるときに、そのリカバリーを容易にする方法を説明する。この方法によれば、本発明におけるビタビ復号器112(図10)からの仮判定系列の誤り率が大きくなった場合でも、PRML検出器100が不安定に動作することがなくなる。
図14は、ビタビ復号器112のパス・メモリ153(図12)における、仮判定出力(図13)を行う詳細な構成を示すブロック図である。すでに説明したように、ビタビ復号器112(図12)では、最も確からしいパスを選択していけば、パスは一本化される。すなわち、パス・メモリ153(図12)をすべて伝搬し終える前の、あるフリップフロップFF(状態レジスタ)において、フリップフロップFFの出力は同じ値に収束する。これを「マージ(Merge)する」という。しかし、最も確からしいパスを選択したにも拘らず、パスが一本化されない場合、すなわち、収束しない場合がある。このときは、フリップフロップFFは複数の候補パスを保持したままの状態である。これを「マージしない」という。マージしない場合には、フリップフロップFFがその出力を伝搬し続けると、仮判定出力およびビタビ復号器112(図12)の最終出力(ビタビ検出出力)が誤る可能性が高くなる。
そこで、本実施の形態では、マージしたか否かを表すマージチェック信号(Merge Check信号)を出力する。図14は、2つのNOR回路およびAND回路を用いて形成した、マージチェック信号を出力する回路を示す図である。所定のステージの6つのフリップフロップFFの出力が、第1のNOR回路、および、AND回路の各々に入力され、その出力は第2のNOR回路に入力される。マージチェック信号は、第2ののNOR回路からの出力として得られる。マージチェック信号は、マージした場合はローレベルになり、マージしない場合にはハイレベルになる。
図10に示すように、係数適応制御器114(図10)は、マージチェック信号を用いて、仮判定系列をフィードバックするか否かを決定すればよい。例えば、マージチェック信号がハイレベルの場合、または、あるチャネルクロック区間のハイレベルになる回数が、所定値以上になった場合、係数適応制御器114(図10)は、タップ係数の更新を中止するか、タップ係数を所定の初期値にリセット(初期化)すればよい。さらに、従来のフィードフォワードによる処理(図19)に戻すよう切り替えてもよい。さらに、この場合、PRML検出を行わないように、位相比較器222(図19)から出力される2値化データを、そのまま最終の2値化データとして出力するようにしてもよい。または、フィードバック遅延がより小さくなる処理方法(図20)に切り替えてもよい。マージチェック信号に応じて、利用する回路、および、出力を変更することにより、さらなるフェイルセーフ対策となる。
再び図10を参照して、ビタビ復号器112の仮判定出力に基づいて、PR等化目標値判定器13が、どのように所望のPR目標値を判別するかを説明する。ここでは上述したPR(a,b,b,a)方式を例に挙げ、PR等化目標値判定器13が、最小符号長が2Tの符号語と、PR(a,b,b,a)方式とで定まる状態遷移図(図11)に基づいてPR目標値を決定するとする。
より具体的に説明すると、PR等化目標値判定器113は、4チャネルビットのテーブルを備えている。各チャネルビットの値は、ビタビ復号器12からの仮判定出力値である。テーブルには、状態遷移図(図11)に基づいて、入力値と出力値との対応関係が規定されている。すなわち、テーブルは
“0000”の場合に対するPR目標値は“0”、
“0001” の場合に対するPR目標値は“a”、
“0011” の場合に対するPR目標値は“a+b”、
“0110” の場合に対するPR目標値は“2b”、
“0111” の場合に対するPR目標値は“a+2b”、
“1000” の場合に対するPR目標値は“a”、
“1001” の場合に対するPR目標値は“2a”、
“1100” の場合に対するPR目標値は“a+b”、
“1110” の場合に対するPR目標値は“a+2b”、および
“1111” の場合に対するPR目標値は“2a+2b”となるように規定されている。
図15は、FIR等化器111(図1)の出力と、PR等化目標値の決定手順とを説明する図である。FIR等化器111(図1)の出力は、5Tマーク、2Tスペース、3Tマークを読み取ったときの信号波形であり、そのチャネルクロックごとのサンプリング値をyk[0]〜yk[14]とする。一方、FIR等化器111(図1)の出力に基づいて得られた、ビタビ復号器112(図10)からの仮判定出力は、“00111110011100”とする。上述のテーブルと、この仮判定出力によれば、PR等化目標値判定器113(図10)は、
(1)第1〜4ビットの“0011”に対するPR目標値は“a+b”、
(2)第2〜5ビットの“0111” に対するPR目標値は“a+2b”、
(3)第3〜6ビットの“1111” に対するPR目標値は“2a+2b”、
(4)第4〜7ビットの“1111” に対するPR目標値は“2a+2b”、
(5)第5〜8ビットの“1110”の場合の“a+2b”と判定する。
PR等化目標値判定器113(図10)は、FIR等化器出力yk[2]に対する目標値として(1)のPR目標値を決定する。また、PR等化目標値判定器113(図10)は、yk[3] に対する目標値として(2)のPR目標値を決定する。同様に、yk[4] に対する目標値として(3)のPR目標値を、yk[5] に対する目標値として(4)のPR目標値を、yk[6] に対する目標値として(5)のPR目標値を、yk[7] に対する目標値として(5)のPR目標値を決定する。
係数適応制御器114(図10)は、入力信号が等化目標値に等化されるように、すなわち、等化誤差がより小さくなるように、FIR等化器111(図10)のタップを更新する。等化誤差は、PR等化目標値と、PR等化目標値に対応するFIR等化器111(図10)の出力値との差により求めることができる。
なお、PR等化目標値判定器113(図10)によるPR等化目標値判定の際、状態遷移則(図11)に適合しない系列が入力された場合には、明らかに仮り判定系列における誤りと判別できる。この場合には、PR等化目標値判定器113(図10)は、係数適応制御器114(図10)に、FIR等化器111(図10)のタップ係数の更新を中止させる。タップ係数の更新を中止することにより、誤ったタップ更新を回避できる。
以上、本発明の実施の形態1および2を説明した。実施の形態1は、記録媒体上のマークの物理的形状のアシンメトリが原因となる、データ復号時のエラーを低減する。一方、実施の形態2は、FIR等化器の係数を適応制御する際の仮判定の精度を向上させて、データ復号時のエラーを低減する。実施の形態1および2の発明は、異なる原因によるエラーを低減することを目的とするため、それらは組み合わせることができる。具体的には、図10のFIR等化器111に、図2のアシンメトリ検出器15と、極性判別器16と、係数C選択器17とを組み込めばよい。これにより、実施の形態1および2の双方の効果を得ることができるとともに、データ復号時のエラーをさらに低く抑えることができる。
本発明は、波形等化器およびPRML検出器に利用することができる。
PRML方式の信号処理を行う情報再生装置の一般的な構成を示すブロック図である。 波形等化器の具体的な構成を示すブロック図である。 インパルス応答の例を示すグラフである。 アシンメトリな信号の波形を等化した場合の再生信号のヒストグラムを示す。 適切な等化係数を決定して更新する適応波形等化器の構成を示すブロック図である。 係数学習回路の構成を示すブロック図である。 係数演算部の構成を示すブロック図である。 (A)は、3種類のインパルス応答を示す波形図である。(B)は、3種類のインパルス応答のそれぞれの振幅周波数特性を示すグラフである。 (A)は、(1,7)RLL変調符号を使用した場合の、アシンメトリな再生波形をA/D変換器でサンプリングした時のヒストグラムを示す。(B)は、従来の波形等化器の出力信号のヒストグラムを示す。(C)は、本発明による波形等化器の出力信号のヒストグラムを示す。 実施の形態2によるPRML検出器の構成を示すブロック図である。 最小符号長が2Tの符号語とPR(a,b,b,a)方式とを組み合わせた場合の、ビタビ復号器の状態遷移図を示す。 ビタビ復号器の具体的な構成を示すブロック図である。 パス・メモリの詳細な構成を示す回路である。 ビタビ復号器のパス・メモリにおける、仮判定出力を行う詳細な構成を示すブロック図である。 FIR等化器の出力と、PR等化目標値の決定手順とを説明する図である。 PRML方式を用いる情報再生装置の一般的な構成を示すブロック図である。 波形等化器の構成の例を示すブロック図である。 簡単なアシンメトリのモデルを示す図である。 PRML検出器の構成を示すブロック図である。 PRML検出器の構成を示すブロック図である。 (A)は、アシンメトリではない再生信号のヒストグラムを示す。(B)は、アシンメトリな再生信号のヒストグラムを示す。(C)は、波形等化器が、アシンメトリではない再生信号をPR等化した場合の、出力信号のヒストグラムを示す。(D)は、アシンメトリな再生波形をPR等化した場合の、等化器出力信号のヒストグラムを示す。 図21の(B)のアシンメトリな再生波形のヒストグラムに基づく、再生波形の周波数特性を示すグラフである。
符号の説明
1 情報再生装置、
2 光ディスク、
3 光ピックアップ、
4 フロントエンドプロセッサ、
5 A/D変換器、
6 最尤復号器、
11 波形等化器、
15 アシンメトリ検出器、
16 極性判別器、
17 係数C選択器、
45 係数学習回路、
63、64、67、68 セレクタ、
70 レジスタ群、
111 FIR等化器111、
112 ビタビ復号器112、
113 PR等化目標値判定器、
114 係数適応制御器、
151 ブランチ・メトリック演算回路、
152 パス・メトリック演算回路、
153 パス・メモリ

Claims (8)

  1. 記録媒体からの再生信号の波形を等化する波形等化器と、波形等化器が等化した波形に基づいて、前記再生信号の2値化データを生成する復号器とを備えたPRML検出器であって、
    復号器は、前記2値化データが得られる前又は得られた後のデータである仮データ列を出力し、
    波形等化器は、
    前記再生信号の伝播を遅延させる遅延素子、前記再生信号および遅延素子により遅延された前記再生信号の各々に、所定の係数を乗算する複数の乗算器、および、複数の乗算器の出力を加算する加算器とを有する等化器と、
    復号器から出力された前記仮データ列に基づいて、等化する目標値を決定する目標値判定器と、
    等化器の加算器からの出力と、目標値判定器により決定された前記目標値とに基づいて、前記所定の係数を算出し、算出した前記所定の係数を複数の乗算器の各々に適応的に更新する係数適応制御器と
    を備えたPRML検出器。
  2. 復号器は、複数のデータパスを構成するパス・メモリを有し、等化器の出力に基づいて、パス・メモリの前記複数のデータパスが収束した場合には、収束したデータパスにより得られる2値化データを出力する、請求項1に記載のPRML検出器。
  3. パス・メモリのデータパスの途中において、前記複数のデータパスが収束した場合には、収束したことを表すマージチェック信号と、前記仮データ列とを出力する、請求項2に記載のPRML検出器。
  4. パス・メモリのデータパスの途中において、前記複数のデータパスが収束しない場合には、収束しないことを表すマージチェック信号を出力する、請求項2に記載のPRML検出器。
  5. 係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数の更新を中止する、請求項4に記載のPRML検出器。
  6. 係数適応制御器は、パス・メモリから出力されるマージチェック信号に基づいて、算出した前記所定の係数を初期化する、請求項4に記載のPRML検出器。
  7. 前記目標値判定器は、複数のデータ列の各々と、複数の目標値の各々との対応を規定するテーブルを有しており、
    前記目標値判定器は、所定の状態遷移則に基づいて、前記仮データ列から順にデータ列を抽出し、抽出した前記データ列と、テーブルとに基づいて、前記目標値を決定する、請求項1に記載のPRML検出器。
  8. 前記仮データ列が前記所定の状態遷移則に反する場合、前記目標値判定器は、係数適応制御器に係数の更新を中止させる、請求項1に記載のPRML検出器。
JP2006345883A 2000-10-31 2006-12-22 Prml検出器 Expired - Fee Related JP4612615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345883A JP4612615B2 (ja) 2000-10-31 2006-12-22 Prml検出器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000331973 2000-10-31
JP2001196034 2001-06-28
JP2006345883A JP4612615B2 (ja) 2000-10-31 2006-12-22 Prml検出器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001333945A Division JP2003085764A (ja) 2000-10-31 2001-10-31 波形等化器およびprml検出器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010028348A Division JP5054791B2 (ja) 2000-10-31 2010-02-12 Prml検出器

Publications (3)

Publication Number Publication Date
JP2007134041A true JP2007134041A (ja) 2007-05-31
JP2007134041A5 JP2007134041A5 (ja) 2008-04-03
JP4612615B2 JP4612615B2 (ja) 2011-01-12

Family

ID=38155546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345883A Expired - Fee Related JP4612615B2 (ja) 2000-10-31 2006-12-22 Prml検出器

Country Status (1)

Country Link
JP (1) JP4612615B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994000915A1 (en) * 1992-06-22 1994-01-06 Oki Electric Industry Co., Ltd. Bit error counter and its counting method, and signal identifying device and its identifying method
JPH08116275A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd ディジタル信号復号化処理装置
JPH0997476A (ja) * 1995-09-29 1997-04-08 Sony Corp 自動等化器及びディジタル信号再生装置
JP2000123487A (ja) * 1998-10-13 2000-04-28 Matsushita Electric Ind Co Ltd デジタル再生信号処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994000915A1 (en) * 1992-06-22 1994-01-06 Oki Electric Industry Co., Ltd. Bit error counter and its counting method, and signal identifying device and its identifying method
JPH08116275A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd ディジタル信号復号化処理装置
JPH0997476A (ja) * 1995-09-29 1997-04-08 Sony Corp 自動等化器及びディジタル信号再生装置
JP2000123487A (ja) * 1998-10-13 2000-04-28 Matsushita Electric Ind Co Ltd デジタル再生信号処理装置

Also Published As

Publication number Publication date
JP4612615B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP5054791B2 (ja) Prml検出器
JP2999759B1 (ja) デジタル再生信号処理装置
US7545862B2 (en) Adaptive equalizer, decoding device, and error detecting device
JP2002032919A (ja) 光ディスク再生装置
US20070140088A1 (en) Evaluating apparatus and evaluating method
JP2005302130A (ja) 適応等化装置及び方法
JP2003085764A (ja) 波形等化器およびprml検出器
JP2011103153A (ja) 情報検出装置及び光ディスク装置
US7778134B2 (en) Waveform equalization control device
EP1735937A1 (en) Adaptive viterbi detector
JP2008181617A (ja) 情報再生装置
KR20030029654A (ko) 디지털 정보신호 재생장치
WO2005024822A1 (ja) 再生信号処理装置、及び再生信号処理方法
JP2005085384A (ja) 適応等化装置、及び適応等化方法
JPWO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
US20050053174A1 (en) Device and method for data reproduction
JP4612615B2 (ja) Prml検出器
US20050008102A1 (en) Method for adaptive bit recovery
JP2008287763A (ja) ビタビ検出器、及び、情報再生装置
JP3395716B2 (ja) ディジタル信号再生装置
JP2001250334A (ja) 情報再生装置及び再生方法
JP2005025924A (ja) 再生信号処理装置、及びそれを備えた光ディスク再生装置
JP4727310B2 (ja) 波形等化装置、情報再生装置、波形等化方法、波形等化プログラムおよび記録媒体
JP2004342290A (ja) 光学記憶媒体からの読み出し信号を復号するための電子回路、光学記憶媒体を読み出すための電子装置、光学記憶媒体を読み出すための方法及びコンピュータプログラム製品
JP4433437B2 (ja) 再生装置

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20080214

Free format text: JAPANESE INTERMEDIATE CODE: A523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091005

A131 Notification of reasons for refusal

Effective date: 20091215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100212

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100921

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20131022

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees