JP2000276850A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JP2000276850A
JP2000276850A JP11083321A JP8332199A JP2000276850A JP 2000276850 A JP2000276850 A JP 2000276850A JP 11083321 A JP11083321 A JP 11083321A JP 8332199 A JP8332199 A JP 8332199A JP 2000276850 A JP2000276850 A JP 2000276850A
Authority
JP
Japan
Prior art keywords
signal
tap
phase
circuit
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11083321A
Other languages
English (en)
Other versions
JP3767238B2 (ja
Inventor
Haruo Ota
晴夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08332199A priority Critical patent/JP3767238B2/ja
Priority to DE60038838T priority patent/DE60038838D1/de
Priority to EP00105385A priority patent/EP1039463B1/en
Priority to US09/533,777 priority patent/US6614841B1/en
Priority to CNB001047930A priority patent/CN1182528C/zh
Publication of JP2000276850A publication Critical patent/JP2000276850A/ja
Application granted granted Critical
Publication of JP3767238B2 publication Critical patent/JP3767238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 再生ないし受信した信号からのデータ検出に
際し、適応等化後の信号から位相誤差を検出してＰＬＬ
によりクロック信号を発生すると、ＰＬＬと適応等化の
動作が互いに競合し十分な等化ができなくなってしま
う。 【解決手段】 再生信号１は、ＡＤ変換器１７を経て適
応イコライザ１６で適応的に等化される。また、ＡＤ変
換器１７、適応イコライザ１６、位相誤差検出回路９、
位相シフト回路４２、ＤＡ変換器１１、ループフィルタ
１２および可変周波数発振回路１４でＰＬＬ回路を構成
し、クロック信号１５は、再生されたデータに位相同期
したクロックとなる。タップ重心検出回路４０は、適応
イコライザ１６のタップの重心の変化を検出し、その結
果に応じて位相シフト回路４２において位相誤差を微少
量だけ適宜シフトさせ、競合による等化特性劣化を防
ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、受信された信号も
しくは記録媒体から再生された信号を等化するととも
に、データに同期したクロック信号を発生する信号処理
装置に関する。
【０００２】
【従来の技術】近年、ディジタルデータを記録再生する
ハードディスク装置や磁気テープ装置等では、再生され
た信号をパーシャルレスポンス等化し、その後ビタビ復
号器などにより最尤復号することでデータを検出する、
いわゆるＰＲＭＬ（Partial Response Maximum Likelih
ood）方式が用いられる。このＰＲＭＬ方式でデータを
検出するためには、再生された信号を正確にパーシャル
レスポンス等化する波形等化機能、再生されたデータに
正確に同期して信号を標本化するためのクロック信号の
発生機能を備える必要がある。以下に、磁気記録媒体に
記録されたディジタル情報をこのようなＰＲＭＬ方式で
再生する再生装置の信号処理部を従来例として、図面を
参照して説明する。
【０００３】図７は、従来のハードディスク装置の再生
信号処理部のブロック図である。図７において、磁気記
録媒体から再生された再生信号１は、アナログイコライ
ザ２においてパーシャルレスポンス等化される。等化さ
れた信号は、ＡＤ変換器（ＡＤＣ）３において再生デー
タに同期したクロック信号１５のタイミングで標本化お
よびディジタル化され、標本化信号４となる。
【０００４】標本化信号４は適応イコライザ５に入力さ
れる。適応イコライザ５は、記録媒体や再生ヘッドなど
の経時変化などによる特性変化に伴う等化のずれが最小
になるよう、信号の状態に応じて適応的に標本化信号４
を補正し、等化信号６を出力する。等化信号６は、ビタ
ビ復号器７に入力される。ビタビ復号器７は、パーシャ
ルレスポンスによる信号相関からビタビアルゴリズムに
より最尤復号を行い、記録媒体に記録されていたディジ
タル情報を検出して再生データ８として出力する。
【０００５】一方、標本化信号４は位相誤差検出回路９
にも入力される。位相誤差検出回路９では、標本化信号
４の標本点での位相誤差を検出し、位相誤差信号１０を
出力する。位相誤差信号１０は、ＤＡ変換器（ＤＡＣ）
１１においてアナログ信号に変換され、ループフィルタ
１２において平滑されて発振周波数制御信号１３が得ら
れる。発振周波数制御信号１３は、可変周波数発振回路
（ＶＣＯ）１４に入力される。可変周波数発振回路１４
は発振周波数制御信号１３の電圧に応じた周波数で発振
してクロック信号１５を出力し、ＡＤ変換器３の標本化
のためのクロックとして帰還される。ここで、ＡＤ変換
器３、位相誤差検出回路９、ＤＡ変換器１１、ループフ
ィルタ１２、可変周波数発振回路１４からなる帰還路は
ＰＬＬ（Phase Locked Loop）回路を構成しており、ク
ロック信号１５は再生されたデータに位相同期したクロ
ックとなる。
【０００６】以上の構成および動作により、図７に示し
たハードディスク装置の再生信号処理部は、再生された
信号を正確にパーシャルレスポンス等化する波形等化機
能、および再生されたデータに正確に同期して信号を標
本化するためのクロック信号の発生機能を備え、ＰＲＭ
Ｌ方式によるデータ再生が行える。
【０００７】なお、このようなＰＲＭＬ方式による再生
信号の処理の例は、例えば、J.D.Coker他著、"Implemen
tation of PRML in a rigid disk drive"、IEEE Transa
ctions on Magnetics、Vol.27、No.6（1991年11月）に
記載されている。
【０００８】ところで、図７に示した従来の再生信号処
理部では、位相誤差検出回路９により検出される位相誤
差は標本化信号４の標本点での位相誤差であったが、適
応イコライザ５の出力である等化信号６から位相誤差を
検出した方が望ましい。これによりビタビ復号器７に入
力される適応等化後の信号の位相誤差が最小になるよう
クロック信号１５を発生でき、より正確に再生データに
対する位相同期が行え、ＰＲＭＬ方式によるデータ再生
がより低い誤り率で実現できる。また、図７ではパーシ
ャルレスポンス等化の主要部分をアナログイコライザ２
で行う構成であったが、等化の高精度化やＬＳＩ化の観
点からはディジタル処理で等化した方が望ましい。これ
らの観点より、再生信号処理部を図８に示す構成で実現
することが考えられる。
【０００９】図８は、従来のハードディスク装置の再生
信号処理部の他の構成例である。なお、先の図７と同機
能のブロックおよび信号には、同一符号を付した。
【００１０】図８においては、磁気記録媒体から再生さ
れた再生信号１は、ＡＤ変換器１７において再生データ
に同期したクロック信号１５のタイミングで標本化およ
びディジタル化され、標本化信号３３となる。標本化信
号３３は適応イコライザ１６に入力される。
【００１１】適応イコライザ１６は、記録から適応イコ
ライザ１６の出力に至るまでの系のインパルス応答が所
定のパーシャルレスポンス特性となるよう標本化信号３
３を等化する。さらに適応イコライザ１６は、記録媒体
や再生ヘッドなどの経時変化などによる特性変化に伴う
等化のずれが最小になるよう信号の状態に応じて適応的
に標本化信号３３を等化し、等化信号６を出力する。す
なわち、適応イコライザ１６は、先の図７におけるアナ
ログイコライザ２の機能と適応イコライザ５の機能とを
兼ね備えたものである。
【００１２】ここで、適応イコライザ１６の構成例を図
９に示す。図９の例では、適応イコライザを５タップの
トランスバーサル型フィルタで構成している。標本化信
号３３は、それぞれ１データ期間だけ遅延する遅延回路
１８、１９、２０、２１により順次遅延される。係数回
路２２は、標本化信号３３に係数Ｃ(-2)を乗じる。また
係数回路２３は、遅延回路１８の出力に係数Ｃ(-1)を乗
じる。同様に、係数回路２４は遅延回路１９の出力に係
数Ｃ(0)を、係数回路２５は遅延回路２０の出力に係数
Ｃ(1)を、係数回路２６は遅延回路２１の出力に係数Ｃ
(2)をそれぞれ乗じて出力する。加算回路２７は、係数
回路２２〜２６の出力の総和を求め、等化信号６として
出力する。
【００１３】等化信号６は適応制御回路２８にも入力さ
れる。適応制御回路２８は、係数回路２２に対して係数
Ｃ(-2)を表すタップ係数信号２９ａを出力する。同様に
適応制御回路２８は、係数回路２３に対して係数Ｃ(-1)
を表すタップ係数信号２９ｂを、係数回路２４に対して
係数Ｃ(0)を表すタップ係数信号２９ｃを、係数回路２
５に対して係数Ｃ(1)を表すタップ係数信号２９ｄを、
係数回路２６に対して係数Ｃ(2)を表すタップ係数信号
２９ｅをそれぞれ出力する。この際、適応制御回路２８
は、等化信号６の本来あるべき信号振幅からのずれの自
乗平均誤差が最小になるようそれぞれの係数を適応的に
制御する。このような適応制御の方法は、ＬＭＳ（Leas
t Mean Square）アルゴリズムとして広く知られている
ので詳細な説明は省略する。
【００１４】さて、図８に戻り、適応イコライザ１６の
出力である等化信号６は、ビタビ復号器７に入力され
る。ビタビ復号器７は、ビタビアルゴリズムにより最尤
復号を行い、記録媒体に記録されていたディジタル情報
を検出して再生データ８として出力する。
【００１５】一方、等化信号６は位相誤差検出回路９に
も入力される。位相誤差検出回路９では、等化信号６の
標本点での位相誤差を検出し、位相誤差信号１０を出力
する。位相誤差信号１０は、ＤＡ変換器１１においてア
ナログ信号に変換され、ループフィルタ１２において平
滑されて発振周波数制御信号１３が得られる。発振周波
数制御信号１３は、可変周波数発振回路（ＶＣＯ）１４
に入力される。可変周波数発振回路１４は発振周波数制
御信号１３の電圧に応じた周波数で発振してクロック信
号１５を出力し、ＡＤ変換器１７の標本化のためのクロ
ックとして帰還される。ここで、ＡＤ変換器１７、適応
イコライザ１６、位相誤差検出回路９、ＤＡ変換器１
１、ループフィルタ１２、可変周波数発振回路１４から
なる帰還路はＰＬＬ回路を構成しており、クロック信号
１５は再生されたデータに位相同期したクロックとな
る。
【００１６】以上に述べた図８の構成では、図７の例と
比べて、等化信号６から位相誤差を検出することでビタ
ビ復号器７に入力される適応等化後の信号の位相誤差が
最小になるようクロック信号１５を発生でき、より正確
に位相同期が行える。また、等化をディジタル処理によ
る適応イコライザ１６のみで行う構成にしたことで、等
化の高精度化やＬＳＩ化が容易となる。
【００１７】
【発明が解決しようとする課題】しかしながら、図８に
示した構成では以下に説明する重大な課題がある。
【００１８】図８の構成では、クロック信号１５を発生
するためのＰＬＬ回路は、上記したように、ＡＤ変換器
１７、適応イコライザ１６、位相誤差検出回路９、ＤＡ
変換器１１、ループフィルタ１２、可変周波数発振回路
１４からなる帰還路により構成されている。帰還路内に
位置する適応イコライザ１６は、各タップの係数を変化
させることで信号位相を変化させる。このため、クロッ
ク信号１５の位相を変化させることで等化信号６の標本
点での位相誤差を無くそうとするＰＬＬの動作と、等化
信号６の本来あるべき信号振幅からのずれの自乗平均誤
差が最小になるよう各タップの係数を変化させる適応イ
コライザ１６の動作とが互いに競合し、結果的に等化信
号６を劣化させてしまうことがある。
【００１９】このような現象の具体的な例を、図１０を
用いて説明する。
【００２０】図１０では、等化信号６の標本点の位相を
横軸とし、これに対する位相誤差検出回路９で検出され
る位相誤差信号１０が示す位相誤差の値を直線３１とし
て示している。ここで、Ｐ１は位相誤差信号１０が示す
位相誤差が零となる等化信号６の位相である。すなわ
ち、ＡＤ変換器１７、適応イコライザ１６、位相誤差検
出回路９、ＤＡ変換器１１、ループフィルタ１２、可変
周波数発振回路１４からなる帰還路により構成されるＰ
ＬＬでは、等化信号６の位相がＰ１になるようフィード
バックがかかりクロック信号１５の位相を制御する。
【００２１】また、図１０には、等化信号６の標本点の
位相に対して、等化信号６の本来あるべき信号振幅から
のずれの自乗平均誤差の変化の様子を曲線３２として示
しており、自乗平均誤差が最小となる等化信号６の位相
をＰ２として示した。この自乗平均誤差は、適応イコラ
イザ１６の各タップを制御するための評価関数であり、
適応イコライザ１６の各タップはこの自乗平均誤差が最
小となるよう制御される。
【００２２】ここで、理想的条件下では、位相誤差が零
となるＰ１と等化信号６の自乗平均誤差が最小になるＰ
２とは一致する。しかし実際には、等化信号６に歪みや
雑音が含まれ、また位相誤差検出回路９の位相誤差検出
特性も必ずしも理想的なものではないため、一般には図
１０に示したようにＰ１とＰ２の間にわずかのずれが生
じる。
【００２３】この状態において、今、等化信号６の標本
点の位相がＰ１にあるものとする。このとき、適応イコ
ライザ１６では、等化信号６の自乗平均誤差が小さくな
るように、等化信号６の標本点の位相がＰ２に近づく方
向に各タップ係数が制御される。すなわち、図９に示し
た適応イコライザ１６の構成において、係数回路２３の
係数であるＣ(-1)、係数回路２２の係数であるＣ(-2)の
重み（ここでは絶対値の大きさ）が大きくなり、係数回
路２５の係数であるＣ(1)、係数回路２６の係数である
Ｃ(2)の重みが小さくなる方向に変化する。その結果、
等化信号６の標本点の位相は図１０のＰ１からＰ２の方
向に向けて僅かながら変化する。
【００２４】すると、直線３１で示した位相誤差検出回
路９で検出される位相誤差信号１０の値が零からずれる
ため、ＡＤ変換器１７、適応イコライザ１６、位相誤差
検出回路９、ＤＡ変換器１１、ループフィルタ１２、可
変周波数発振回路１４からなる帰還路により構成される
ＰＬＬの作用により、等化信号６の標本点の位相が再び
Ｐ１になるよう、クロック信号１５の発振位相が制御さ
れる。
【００２５】すると今度は、適応イコライザ１６では等
化信号６の標本点の位相がＰ２に近づく方向に再び各タ
ップ係数が制御され、タップ係数の値はＣ(-1)、Ｃ(-2)
の重みがさらに大きくなり、Ｃ(1)、Ｃ(2)の重みがさら
に小さくなる方向に変化する。その結果、等化信号６の
標本点の位相は図１０のＰ１からＰ２の方向に向けて再
び僅かに変化する。
【００２６】以下、ＰＬＬによるクロック信号１５の発
振位相の制御と適応イコライザ１６のタップ係数の制御
が同様な動作を繰り返すことにより、適応イコライザ１
６のタップ係数の重みの中心は、係数回路２４の係数で
あるＣ(0)から係数回路２３の係数であるＣ(-1)、係数
回路２２の係数であるＣ(-2)の方向へと、どんどん移動
していく。その結果、適応イコライザ１６が係数回路２
２〜２６の５タップでは十分な等化をすることができな
くなってしまう。
【００２７】以上のように、図８の構成では、クロック
信号１５を発生するためのＰＬＬと、適応イコライザ１
６の動作が互いに競合し、その結果、適応イコライザ１
６のタップ係数の重みの中心がどんどん移動していって
しまい、やがて十分な等化を施すことができなくなって
しまうという重大な課題がある。
【００２８】そこで、本発明の目的は、適応等化後の信
号から位相誤差を検出してクロック信号を発生すること
で正確な位相同期を実現するとともに、位相同期処理と
適応等化処理の競合により等化特性が劣化してしまうこ
とのない信号処理装置を提供することである。
【００２９】また本発明の他の目的は、標本化前にアナ
ログ処理による等化は必要とせず、等化をディジタル処
理のみで行うことを可能にし、等化の高精度化やＬＳＩ
化が容易な信号処理装置を提供することである。
【００３０】
【課題を解決するための手段】この目的のために本発明
の信号処理装置は、入力信号をクロック信号で標本化す
る標本化手段と、前記標本化手段により標本化された信
号を適応的に等化する複数のタップ係数を備えた適応ト
ランスバーサル型フィルタ手段と、前記適応トランスバ
ーサル型フィルタ手段の出力信号から位相誤差を検出す
る位相誤差検出手段と、前記適応トランスバーサル型フ
ィルタ手段の複数のタップ係数からタップ重心を検出す
るタップ重心検出手段と、前記位相誤差検出手段の出力
に前記タップ重心検出手段の出力に応じて値を加算する
位相シフト手段と、前記位相シフト手段の出力を平滑す
るループフィルタ手段と、前記ループフィルタ手段の出
力により発振周波数を可変して前記クロック信号を発生
する発振手段とを備えたものである。これにより、正確
な位相同期を実現するとともに、位相同期処理と適応等
化処理の競合により等化特性が劣化してしまうこともな
い。また、等化の高精度化やＬＳＩ化が容易である。
【００３１】また、本発明の他の構成による信号処理装
置は、入力信号を等化する可変トランスバーサル型フィ
ルタ手段と、前記可変トランスバーサル型フィルタ手段
の出力信号をクロック信号で標本化する標本化手段と、
前記標本化手段の出力信号に応じて前記可変トランスバ
ーサル型フィルタ手段の複数のタップ係数を制御する適
応制御手段と、前記標本化手段の出力信号から位相誤差
を検出する位相誤差検出手段と、前記可変トランスバー
サル型フィルタ手段の複数のタップ係数からタップ重心
を検出するタップ重心検出手段と、前記位相誤差検出手
段の出力に前記タップ重心検出手段の出力に応じて値を
加算する位相シフト手段と、前記位相シフト手段の出力
を平滑するループフィルタ手段と、前記ループフィルタ
手段の出力により発振周波数を可変して前記クロック信
号を発生する発振手段とを備えたものである。この構成
では、正確な位相同期を実現するとともに位相同期処理
と適応等化処理の競合により等化特性が劣化してしまう
ことがないという効果に加え、ＰＬＬループ内の遅延時
間が短くできるため位相同期過程の応答をより早くする
ことができる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
【００３３】（実施の形態１）本発明の実施の形態１に
よる信号処理装置のブロック図を図１に示す。なお、先
に図８に示した従来例と同一構成で同一機能のブロック
および同一機能の信号には同じ符号を付した。
【００３４】図１の実施の形態１は、標本化手段として
のＡＤ変換器（ＡＤＣ）１７、適応トランスバーサル型
フィルタ手段としての適応イコライザ１６、位相誤差検
出手段としての位相誤差検出回路９、タップ重心検出手
段としてのタップ重心検出回路４０、位相シフト手段と
しての位相シフト回路４２、ループフィルタ手段として
のループフィルタ１２、発振手段としての可変周波数発
振回路（ＶＣＯ）１４を含む構成である。
【００３５】この本実施の形態と図８に示した従来例と
異なる点は、タップ重心検出回路４０および位相シフト
回路４２が新たに加わっている点である。
【００３６】図１において、磁気記録媒体から再生され
た再生信号１は、ＡＤ変換器１７において再生データに
同期したクロック信号１５のタイミングで標本化および
ディジタル化され、標本化信号３３となる。標本化信号
３３は適応イコライザ１６に入力される。適応イコライ
ザ１６は、記録から適応イコライザ１６の出力に至るま
での系のインパルス応答が所定のパーシャルレスポンス
特性となるよう等化する。さらに適応イコライザ１６
は、記録媒体や再生ヘッドなどの経時変化などによる特
性変化に伴う等化のずれが最小になるよう信号の状態に
応じて適応的に標本化信号３３を等化し、等化信号６を
出力する。なお、適応イコライザ１６の構成は図９に示
したものと同一である。等化信号６は、ビタビ復号器７
に入力される。ビタビ復号器７は、ビタビアルゴリズム
により最尤復号を行い、記録媒体に記録されていたディ
ジタル情報を検出して再生データ８として出力する。
【００３７】ここでタップ重心検出回路４０について説
明する。
【００３８】タップ重心検出回路４０には、図９に詳細
な構成を示した適応イコライザ１６の５つのタップ係数
信号のうち、中心のタップ係数であるＣ(0)を表すタッ
プ係数信号２９ｃを除いた４つのタップ係数信号が入力
される。すなわち、タップ係数Ｃ(-2)を表すタップ係数
信号２９ａ、Ｃ(-1)を表すタップ係数信号２９ｂ、Ｃ
(1)を表すタップ係数信号２９ｄ、Ｃ(2)を表すタップ係
数信号２９ｅが入力される。このタップ重心検出回路４
０の構成を図２に示す。
【００３９】図２において、タップ係数信号２９ａ、２
９ｂ、２９ｄおよび２９ｅは、それぞれ絶対値回路４６
ａ、４６ｂ、４６ｄおよび４６ｅに入力されて絶対値が
求められる。さらに、絶対値回路４６ａの出力は係数回
路４７ａにおいて（−２）倍されて加算回路４８に入力
される。また、絶対値回路４６ｂの出力は係数回路４７
ｂにおいて（−１）倍され、絶対値回路４６ｅの出力は
係数回路４７ｅにおいて２倍され、それぞれ加算回路４
８に入力される。また、絶対値回路４６ｄの出力も加算
回路４８に入力される。加算回路４８では４つの入力信
号を加算し、その結果を信号４９として出力する。その
結果、信号４９は、２|Ｃ(2)|＋|Ｃ(1)|−|Ｃ(-1)|−２
|Ｃ(-2)|を表す信号となる。
【００４０】このため信号４９は、タップ係数Ｃ(1)や
Ｃ(2)の絶対値がＣ(-1)やＣ(-2)の絶対値よりも大きく
なると正の値となり、そのバランスの崩れ方に比例して
大きな値となる。逆に、タップ係数Ｃ(-1)やＣ(-2)の絶
対値がＣ(1)やＣ(2)の絶対値よりも大きくなると信号４
９は負の値となり、そのバランスの崩れ方に比例してそ
の絶対値が大きくなる。すなわち、信号４９は適応イコ
ライザ１６の５つのタップ係数の重心が、中心となるタ
ップ係数Ｃ(0)の位置からずれている程度を表すもので
ある。
【００４１】信号４９は判別回路５０に入力される。判
別回路５０では、予め定めた正の所定の値をＲとしたと
き、信号４９の値が−Ｒよりも小さいときには符号「−
１」をタップ重心信号４１として出力し、信号４９の値
がＲよりも大きいときには符号「＋１」をタップ重心信
号４１として出力し、信号４９の値が−ＲからＲまでの
範囲内にある場合には符号「０」をタップ重心信号４１
として出力する。すなわちタップ重心信号４１は、適応
イコライザ１６の５つのタップ係数の重心が中心となる
タップ係数Ｃ(0)の位置からＣ(-2)、Ｃ(-1)の方向に所
定量以上ずれている場合には符号「−１」、タップ係数
の重心が中心となるタップ係数Ｃ(0)の位置からＣ(2)、
Ｃ(1)の方向に所定量以上ずれている場合には符号「＋
１」、タップ係数の重心のタップ係数Ｃ(0)の位置から
のずれが所定量以内の場合には「０」となる。
【００４２】さて再び図１において、等化信号６は位相
誤差検出回路９にも入力される。位相誤差検出回路９で
は、等化信号６の標本点での位相誤差を検出し、位相誤
差信号１０を出力する。位相誤差信号１０は、位相シフ
ト回路４２に入力される。また位相シフト回路４２に
は、タップ重心信号４１も入力されている。
【００４３】この位相シフト回路４２の構成を図３に示
す。図３に示すように、位相シフト回路４２は、選択回
路５１と加算回路５２とから構成されている。選択回路
５１はタップ重心信号４１により制御され、タップ重心
信号４１が符号「−１」の場合には＋Δ（Δは正の微少
な値）を選択し、タップ重心信号４１が符号「０」の場
合には０を選択し、タップ重心信号４１が符号「＋１」
の場合には−Δを選択して出力する。加算回路５２は、
位相誤差信号１０と選択回路５１の出力とを加算し、そ
の結果をシフト位相誤差信号４３として出力する。
【００４４】図１に戻り、シフト位相誤差信号４３はＤ
Ａ変換器１１においてアナログ信号に変換され、ループ
フィルタ１２において平滑されて発振周波数制御信号１
３が得られる。発振周波数制御信号１３は、可変周波数
発振回路１４に入力される。可変周波数発振回路１４は
発振周波数制御信号１３の電圧に応じた周波数で発振し
てクロック信号１５を出力し、ＡＤ変換器１７の標本化
のためのクロックとして帰還される。ここで、ＡＤ変換
器１７、適応イコライザ１６、位相誤差検出回路９、位
相シフト回路４２、ＤＡ変換器１１、ループフィルタ１
２、可変周波数発振回路１４からなる帰還路はＰＬＬ回
路を構成しており、クロック信号１５は再生されたデー
タに位相同期したクロックとなる。
【００４５】さてここで、図８に示した従来例では、ク
ロック信号１５を発生するためのＰＬＬと、適応イコラ
イザ１６の動作が互いに競合し、その結果、適応イコラ
イザ１６のタップ係数の重みの中心が大きく移動してし
まい、十分な等化を施すことができなくなってしまうと
いう重大な課題があった。本実施の形態では、タップ重
心検出回路４０および位相シフト回路４２の動作により
そのような現象が生じない。以下に具体的に説明する。
【００４６】図４(ａ)および(ｂ)は、等化信号６の標本
点の位相を横軸とし、これに対するシフト位相誤差信号
４３が示す位相誤差の値を直線５５ａ、５５ｂ、５５ｃ
として示している。ここで、直線５５ａはタップ重心信
号４１が符号「−１」の場合であり、等化信号６の標本
点の位相がＰ１−Δのときにシフト位相誤差信号４３が
零となる。また、直線５５ｂはタップ重心信号４１が符
号「０」の場合であり、等化信号６の標本点の位相がＰ
１のときにシフト位相誤差信号４３が零となる。さら
に、直線５５ｃはタップ重心信号４１が符号「＋１」の
場合であり、等化信号６の標本点の位相がＰ１＋Δのと
きにシフト位相誤差信号４３が零となる。
【００４７】したがって、ＡＤ変換器１７、適応イコラ
イザ１６、位相誤差検出回路９、位相シフト回路４２、
ＤＡ変換器１１、ループフィルタ１２、可変周波数発振
回路１４からなる帰還路により構成されるＰＬＬで位相
ロックする点は、タップ重心信号４１が符号「−１」の
場合には等化信号６の位相がＰ１−Δになる点であり、
タップ重心信号４１が符号「０」の場合には等化信号６
の位相がＰ１になる点であり、タップ重心信号４１が符
号「＋１」の場合には等化信号６の位相がＰ１＋Δにな
る点である。
【００４８】また、図４には、等化信号６の標本点の位
相に対して、等化信号６の本来あるべき信号振幅からの
ずれの自乗平均誤差の変化の様子を曲線３２として示し
ており、自乗平均誤差が最小となる等化信号６の位相を
Ｐ２として示した。この自乗平均誤差は、適応イコライ
ザ１６の各タップを制御するための評価関数であり、適
応イコライザ１６の各タップはこの自乗平均誤差が最小
となるよう制御される。ここで、理想的条件下ではＰ１
とＰ２とは一致する。しかし前述したように、実際には
Ｐ１とＰ２の間に僅かのずれが生じる。なお、図４(ａ)
はＰ２＜Ｐ１の例であり、図４(ｂ)はＰ２＞Ｐ１の例で
ある。
【００４９】今、図４(ａ)に示すようにＰ２＜Ｐ１であ
るものとし、適応イコライザ１６のタップ係数の重心は
タップ係数Ｃ(0)の位置からのずれが所定量以内にあり
タップ重心信号４１は符号「０」となっているものとす
る。このとき、シフト位相誤差信号４３は直線５５ｂで
示すようになり、ＰＬＬの作用により等化信号６の標本
点の位相はＰ１にあるものとする。
【００５０】ここで、適応イコライザ１６では、等化信
号６の自乗平均誤差が小さくなるように、等化信号６の
標本点の位相がＰ２に近づく方向に各タップ係数が制御
される。すなわち、図９に示した適応イコライザ１６の
構成において、係数回路２３の係数であるＣ(-1)、係数
回路２２の係数であるＣ(-2)の重み（絶対値の大きさ）
が大きくなり、係数回路２５の係数であるＣ(1)、係数
回路２６の係数であるＣ(2)の重みが小さくなる方向に
変化する。その結果、等化信号６の標本点の位相は図４
(ａ)のＰ１からＰ２の方向に向けて僅かながら変化す
る。
【００５１】すると、直線５５ｂで示したシフト位相誤
差信号４３の値が零からずれるため、ＰＬＬの作用によ
り等化信号６の標本点の位相が再びＰ１になるよう、ク
ロック信号１５の発振位相が制御される。
【００５２】すると、適応イコライザ１６では等化信号
６の標本点の位相がＰ２に近づく方向に再び各タップ係
数が制御され、タップ係数の値はＣ(-1)、Ｃ(-2)の重み
がさらに大きくなり、Ｃ(1)、Ｃ(2)の重みがさらに小さ
くなる方向に変化する。その結果、等化信号６の標本点
の位相は図１０のＰ１からＰ２の方向に向けて再び僅か
に変化する。
【００５３】以下、ＰＬＬによるクロック信号１５の発
振位相の制御と適応イコライザ１６のタップ係数の制御
が同様な動作を繰り返すことにより、適応イコライザ１
６のタップ係数の重みの中心は、係数回路２４の係数で
あるＣ(0)から係数回路２３の係数であるＣ(-1)、係数
回路２２の係数であるＣ(-2)の方向へと移動していく。
【００５４】ここで、適応イコライザ１６のタップ係数
の重みの中心が移動していくと、やがてタップ重心検出
回路４０において、これが検出され、タップ重心信号４
１は符号「０」から符号「−１」に変化する。その結
果、前述した位相シフト回路４２の動作により、シフト
位相誤差信号４３の特性は図４(ａ)の直線５５ｂから直
線５５ａに切り替わる。これにより、これまで等化信号
６の標本点の位相をＰ１になるよう制御していたＰＬＬ
は、今度は等化信号６の標本点の位相がＰ１−Δになる
ようクロック信号１５の位相を制御する。
【００５５】ＰＬＬの作用により等化信号６の標本点の
位相がＰ１−Δになると、適応イコライザ１６では等化
信号６の標本点の位相がＰ１−ΔからＰ２に近づく方向
に各タップ係数が制御される。このとき、タップ係数の
値は、これまでとは逆にＣ(-1)、Ｃ(-2)の重みが小さく
なり、Ｃ(1)、Ｃ(2)の重みが大きくなる方向に変化す
る。その結果、タップ係数の重みの中心のずれが再び所
定の範囲以内に戻り、タップ重心検出回路４０において
これが検出されタップ重心信号４１は符号「−１」から
再び符号「０」に変化する。
【００５６】すると、等化信号６の標本点の位相はＰＬ
Ｌの作用により再びＰ１になり、適応イコライザ１６の
タップ係数の重みの中心は、再びＣ(-1)、Ｃ(-2)の方向
へと移動していく。その結果、タップ重心信号４１は再
び符号「０」から符号「−１」に変化する。
【００５７】すると、また再び等化信号６の標本点の位
相はＰＬＬの作用によりＰ１−Δとなり、今度は適応イ
コライザ１６では等化信号６の標本点の位相がＰ１−Δ
からＰ２に近づく方向に近づくよう、タップ係数の値は
Ｃ(-1)、Ｃ(-2)の重みが小さくなり、Ｃ(1)、Ｃ(2)の重
みが大きくなる方向に変化する。
【００５８】以下、同様の動作の繰り返しとなる。すな
わち、適応イコライザ１６のタップ係数の重みの中心
は、タップ重心信号４１が符号「０」と符号「−１」に
なる前後を行き来し、それ以上にタップ係数の重みの中
心がずれることはない。したがって、図８に示した従来
例のように、適応イコライザ１６のタップ係数の重みの
中心が大きく移動してしまうことはなく、十分な等化を
施すことができる。
【００５９】一方、図４(ｂ)のようにＰ２＞Ｐ１の場合
には、上記の説明から類推できるように、適応イコライ
ザ１６のタップ係数の重みの中心は、タップ重心信号４
１が符号「０」と符号「＋１」になる前後を行き来し、
それ以上にタップ係数の重みの中心がずれることはな
い。したがって、この場合においても、図８に示した従
来例のように適応イコライザ１６のタップ係数の重みの
中心が大きく移動してしまうことはなく、十分な等化を
施すことができる。
【００６０】なお、クロック信号１５がロックする位相
は、等化信号６の標本点においてＰ１とＰ１−Δ、ある
いはＰ１とＰ１＋Δの間で振動する。しかし、Δの大き
さはごく微少であるため、ビタビ復号器７におけるデー
タ検出に悪影響を及ぼすことはない。
【００６１】以上のように本実施の形態では、適応イコ
ライザ１６のタップ係数の重みの中心は必ず所定の範囲
内に収まり、その範囲を越えてタップ係数の重みの中心
がずれて十分な等化を施すことができなくなることはな
い。また、適応等化後の信号から位相誤差を検出してク
ロック信号を発生するため、図７に示した従来例に比べ
て正確な位相同期が実現できる。さらに、標本化前にア
ナログ処理による等化は必要とせず、等化をディジタル
処理のみで行う構成のため、等化の高精度化やＬＳＩ化
が容易である。
【００６２】なお、本実施の形態では適応イコライザを
５タップの構成としたが、本発明はこれに限られるもの
ではなく、より多くのタップ数、あるいはより少ないタ
ップ数のトランスバーサル型フィルタで構成しても良
い。また、本実施の形態では磁気記録媒体から再生され
た信号を扱うものとして説明したが、他の記録媒体から
の再生信号、あるいは伝送路から受信した信号にも適用
できる。さらに、本実施の形態では信号をパーシャルレ
スポンス等化するものとして説明したが、本発明はこれ
に限られるものではなく、任意の等化特性に適用でき
る。
【００６３】（実施の形態２）次に、本発明の信号処理
装置の実施の形態２について説明する。図５は、本発明
の実施の形態２による信号処理装置のブロック図であ
る。なお、先に図１に示した実施の形態１と同一構成で
同一機能のブロックおよび同一機能の信号には、同じ符
号を付した。この実施の形態２が、先の実施の形態１と
異なる点は、適応フィルタのトランスバーサルフィルタ
部をＡＤ変換前にアナログ処理の形態で施すようにした
点である。なお、トランスバーサルフィルタ部の各タッ
プの適応制御は、ＡＤ変換後の信号に基づいて行う。以
下に、構成および動作について説明する。
【００６４】図５に示す本実施の形態は、可変トランス
バーサル型フィルタ手段としての可変フィルタ６０、標
本化手段としてのＡＤ変換器１７、適応制御手段として
の適応制御回路６３、位相誤差検出手段としての位相誤
差検出回路９、タップ重心検出手段としてのタップ重心
検出回路４０、位相シフト手段としての位相シフト回路
４２、ループフィルタ手段としてのループフィルタ１
２、発振手段としての可変周波数発振回路（ＶＣＯ）１
４を含む構成である。
【００６５】図５において、磁気記録媒体から再生され
た再生信号１は可変フィルタ６０に入力され、記録から
可変フィルタ６０の出力であるアナログ等化信号６４に
至るまでの系のインパルス応答が所定のパーシャルレス
ポンス特性となるよう等化する。この可変フィルタ６０
の構成を図６に示す。
【００６６】図６の例では、可変フィルタ６０を５タッ
プのアナログ処理トランスバーサル型フィルタで構成し
ている。再生信号１は、それぞれ１データ期間だけ遅延
する遅延回路６８、６９、７０、７１により順次遅延さ
れる。係数回路７２は、再生信号１に係数Ｃ(-2)を乗じ
る。また係数回路７３は、遅延回路６８の出力に係数Ｃ
(-1)を乗じる。同様に、係数回路７４は遅延回路６９の
出力に係数Ｃ(0)を、係数回路７５は遅延回路７０の出
力に係数Ｃ(1)を、係数回路７６は遅延回路７１の出力
に係数Ｃ(2)をそれぞれ乗じて出力する。加算回路７７
は、係数回路７２〜７６の出力の総和を求め、アナログ
等化信号６４として出力する。なお、係数回路７２の係
数値Ｃ(-2)は、タップ係数信号６１ａによって与えられ
る。同様に、係数回路７３に対して係数Ｃ(-1)をタップ
係数信号６１ｂによって、係数回路７４に対して係数Ｃ
(0)をタップ係数信号６１ｃによって、係数回路７５に
対して係数Ｃ(1)をタップ係数信号６１ｄによって、そ
して係数回路７６に対して係数Ｃ(2)をタップ係数信号
６１ｅによって与える。
【００６７】さて図５に戻り、アナログ等化信号６４は
可変フィルタ６０からＡＤ変換器１７に入力される。Ａ
Ｄ変換器１７では、再生データに同期したクロック信号
１５のタイミングで標本化およびディジタル化し、等化
信号６を出力する。等化信号６は、ビタビ復号器７に入
力される。ビタビ復号器７は、ビタビアルゴリズムによ
り最尤復号を行い、記録媒体に記録されていたディジタ
ル情報を検出して再生データ８として出力する。
【００６８】また、等化信号６は適応制御回路６３に入
力される。適応制御回路６３では、等化信号６の本来あ
るべき信号振幅からのずれの自乗平均誤差が最小になる
よう可変フィルタ６０の各タップ係数を適応的に制御す
る。このため、タップ係数信号２９ａ、２９ｂ、２９
ｃ、２９ｄ、２９ｅをディジタル信号の形態で出力す
る。タップ係数信号２９ａ、２９ｂ、２９ｃ、２９ｄお
よび２９ｅは、５チャネルのＤＡ変換器６２に入力され
てアナログ信号に変換され、それぞれタップ係数信号６
１ａ、６１ｂ、６１ｃ、６１ｄおよび６１ｅとして前述
の可変フィルタ６０に帰還される。これにより、可変フ
ィルタ６０は、記録媒体や再生ヘッドなどの経時変化な
どによる特性変化に伴う等化のずれが最小になるよう信
号の状態に応じて適応的に再生信号１を等化し、アナロ
グ等化信号６４を出力する。また、タップ係数信号２９
ａ、２９ｂ、２９ｃ、２９ｄ、２９ｅのうち中心のタッ
プ係数であるＣ(0)を表す２９ｃを除いた４つのタップ
係数信号は、タップ重心検出回路４０にも入力される。
なお、適応制御回路６３での適応制御の方法は、ＬＭＳ
（Least Mean Square）アルゴリズムとして広く知られ
ているので詳細な説明は省略する。
【００６９】さて、等化信号６は、位相誤差検出回路９
にも入力される。位相誤差検出回路９では、等化信号６
の標本点での位相誤差を検出し、位相誤差信号１０を出
力する。位相誤差信号１０は、位相シフト回路４２に入
力される。また位相シフト回路４２には、タップ重心信
号４１も入力されている。位相シフト回路４２から出力
されるシフト位相誤差信号４３は、ＤＡ変換器１１にお
いてアナログ信号に変換され、ループフィルタ１２にお
いて平滑されて発振周波数制御信号１３が得られる。発
振周波数制御信号１３は、可変周波数発振回路１４に入
力される。可変周波数発振回路１４は発振周波数制御信
号１３の電圧に応じた周波数で発振してクロック信号１
５を出力し、ＡＤ変換器１７の標本化のためのクロック
として帰還される。ここで、ＡＤ変換器１７、位相誤差
検出回路９、位相シフト回路４２、ＤＡ変換器１１、ル
ープフィルタ１２、可変周波数発振回路１４からなる帰
還路はＰＬＬ回路を構成しており、クロック信号１５は
再生されたデータに位相同期したクロックとなる。
【００７０】本実施の形態において、タップ重心検出回
路４０、位相誤差検出回路９、位相シフト回路４２など
の構成および動作は、先に説明した図１の実施の形態１
と全く同じであるので詳細な説明を省略するが、可変フ
ィルタ６０のタップ係数の重みの中心は必ず所定の範囲
内に収まり、その範囲を越えてタップ係数の重みの中心
がずれて十分な等化を施すことができなくなることはな
い。また、可変フィルタ６０による適応等化後の信号か
ら位相誤差を検出してクロック信号を発生するため、図
７に示した従来例に比べて正確な位相同期が実現でき
る。さらに、ＡＤ変換器１７、位相誤差検出回路９、位
相シフト回路４２、ＤＡ変換器１１、ループフィルタ１
２、可変周波数発振回路１４で構成されるＰＬＬ回路の
帰還ループ内にフィルタを含まない構成のため、ループ
内の遅延時間が短くでき、このためＰＬＬの位相同期過
程の応答をより早くすることができるという特徴があ
る。
【００７１】なお、本実施の形態では適応フィルタを５
タップの構成としたが、本発明はこれに限られるもので
はなく、より多くのタップ数、あるいはより少ないタッ
プ数のトランスバーサル型フィルタで構成しても良い。
また、本実施の形態では磁気記録媒体から再生された信
号を扱うものとして説明したが、他の記録媒体からの再
生信号、あるいは伝送路から受信した信号にも適用でき
る。さらに、本実施の形態では信号をパーシャルレスポ
ンス等化するものとして説明したが、本発明はこれに限
られるものではなく、任意の等化特性に適用できる。
【００７２】
【発明の効果】以上のように本発明によれば、適応等化
後の信号から位相誤差を検出してクロック信号を発生す
ることで正確な位相同期を実現するとともに、位相同期
処理と適応等化処理の競合により等化特性が劣化してし
まうことがない。また、適応等化をディジタル処理で行
う構成にした場合には、等化の高精度化やＬＳＩ化が容
易である。さらに、適応フィルタのトランスバーサルフ
ィルタ部を標本化前に行う構成にした場合には、ＰＬＬ
のループ内の遅延時間が短くでき、このため位相同期過
程の応答をより早くすることができるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１による信号処理装置の構
成を示すブロック図
【図２】同信号処理装置におけるタップ重心検出回路の
構成を示すブロック図
【図３】同信号処理装置における位相シフト回路の構成
を示すブロック図
【図４】同信号処理装置の動作を説明する特性図
【図５】本発明の実施の形態２による信号処理装置の構
成を示すブロック図
【図６】同信号処理装置における可変フィルタの構成を
示すブロック図
【図７】第１の従来例としての信号処理装置の構成を示
すブロック図
【図８】第２の従来例としての信号処理装置の構成を示
すブロック図
【図９】本発明の実施の形態１および第２の従来例にお
ける適応イコライザの構成を示すブロック図
【図１０】第２の従来例の課題を説明する特性図
【符号の説明】
９ 位相誤差検出回路 １２ ループフィルタ １４ 可変周波数発振回路 １６ 適応イコライザ １７ ＡＤ変換器 ４０ タップ重心検出回路 ４２ 位相シフト回路 ６０ 可変フィルタ ６３ 適応制御回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 入力信号をクロック信号で標本化する標
    本化手段と、 前記標本化手段により標本化された信号を適応的に等化
    する複数のタップ係数を備えた適応トランスバーサル型
    フィルタ手段と、 前記適応トランスバーサル型フィルタ手段の出力信号か
    ら位相誤差を検出する位相誤差検出手段と、 前記適応トランスバーサル型フィルタ手段の複数のタッ
    プ係数からタップ重心を検出するタップ重心検出手段
    と、 前記位相誤差検出手段の出力に前記タップ重心検出手段
    の出力に応じて値を加算する位相シフト手段と、 前記位相シフト手段の出力を平滑するループフィルタ手
    段と、 前記ループフィルタ手段の出力により発振周波数を可変
    して前記クロック信号を発生する発振手段とを備えた信
    号処理装置。
  2. 【請求項２】 タップ重心検出手段は、適応トランスバ
    ーサル型フィルタ手段の各タップ係数値の絶対値にタッ
    プごとの所定の重みを乗じて合成する演算手段を備えた
    ことを特徴とする請求項１記載の信号処理装置。
  3. 【請求項３】 入力信号を等化する可変トランスバーサ
    ル型フィルタ手段と、 前記可変トランスバーサル型フィルタ手段の出力信号を
    クロック信号で標本化する標本化手段と、 前記標本化手段の出力信号に応じて前記可変トランスバ
    ーサル型フィルタ手段の複数のタップ係数を制御する適
    応制御手段と、 前記標本化手段の出力信号から位相誤差を検出する位相
    誤差検出手段と、 前記可変トランスバーサル型フィルタ手段の複数のタッ
    プ係数からタップ重心を検出するタップ重心検出手段
    と、 前記位相誤差検出手段の出力に前記タップ重心検出手段
    の出力に応じて値を加算する位相シフト手段と、 前記位相シフト手段の出力を平滑するループフィルタ手
    段と、 前記ループフィルタ手段の出力により発振周波数を可変
    して前記クロック信号を発生する発振手段とを備えた信
    号処理装置。
  4. 【請求項４】 タップ重心検出手段は、可変トランスバ
    ーサル型フィルタ手段の各タップ係数値の絶対値にタッ
    プごとの所定の重みを乗じて合成する演算手段を備えた
    ことを特徴とする請求項３記載の信号処理装置。
JP08332199A 1999-03-26 1999-03-26 信号処理装置 Expired - Fee Related JP3767238B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08332199A JP3767238B2 (ja) 1999-03-26 1999-03-26 信号処理装置
DE60038838T DE60038838D1 (de) 1999-03-26 2000-03-21 Signalverarbeitungsgerät
EP00105385A EP1039463B1 (en) 1999-03-26 2000-03-21 Signal processing apparatus
US09/533,777 US6614841B1 (en) 1999-03-26 2000-03-24 Signal processing apparatus
CNB001047930A CN1182528C (zh) 1999-03-26 2000-03-27 信号处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08332199A JP3767238B2 (ja) 1999-03-26 1999-03-26 信号処理装置

Publications (2)

Publication Number Publication Date
JP2000276850A true JP2000276850A (ja) 2000-10-06
JP3767238B2 JP3767238B2 (ja) 2006-04-19

Family

ID=13799171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08332199A Expired - Fee Related JP3767238B2 (ja) 1999-03-26 1999-03-26 信号処理装置

Country Status (5)

Country Link
US (1) US6614841B1 (ja)
EP (1) EP1039463B1 (ja)
JP (1) JP3767238B2 (ja)
CN (1) CN1182528C (ja)
DE (1) DE60038838D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136624A (ja) * 2003-10-29 2005-05-26 Sony Corp 位相推移装置、ｆｉｒフィルタ、及びタップ係数演算方法
JP2007528091A (ja) * 2004-03-09 2007-10-04 トムソン ライセンシング 適応ビットリカバリのための装置
US7545862B2 (en) 2004-02-16 2009-06-09 Sony Corporation Adaptive equalizer, decoding device, and error detecting device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331560B1 (ko) * 1999-11-10 2002-04-06 윤종용 비터비 검출기를 구비하는 광 디스크 재생 장치
DE10039666B4 (de) * 2000-08-14 2011-08-11 Rohde & Schwarz GmbH & Co. KG, 81671 Verfahren und Vorrichtung zur Abschätzung der Frequenz und/oder der Phase eines digitalen Signals
CN1151622C (zh) * 2000-12-18 2004-05-26 信息产业部电信传输研究所 基于多径信道能量窗重心跟踪环路的导频信道跟踪方法
JP4098477B2 (ja) * 2001-01-25 2008-06-11 パイオニア株式会社 情報再生装置及びトランスバーサルフィルタ
JP2002230902A (ja) 2001-01-29 2002-08-16 Sony Corp 適応型等化回路及びそれを用いた再生装置
JP3647761B2 (ja) * 2001-03-07 2005-05-18 富士通株式会社 データ再生方法及びデータ再生装置並びに光磁気ディスク装置
US7215623B2 (en) * 2003-02-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Reproduction signal processing apparatus
JP4593959B2 (ja) * 2004-04-09 2010-12-08 ソニー株式会社 適応等化装置及び方法
US7298570B1 (en) 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7271971B2 (en) * 2004-12-03 2007-09-18 International Business Machines Corporation Dynamically adapting a magnetic tape read channel equalizer
JP4855465B2 (ja) * 2005-05-24 2012-01-18 フィニサー コーポレイション クロック修正のためのパターン依存位相検出器
US7457355B2 (en) * 2005-05-25 2008-11-25 International Business Machines Corporation Method for an equalizer computation in a media system using a data set separator sequence
US7656945B1 (en) * 2005-10-04 2010-02-02 Pmc-Sierra, Inc. Stabilized digital timing recovery using low-complexity equalizer
CN101385082B (zh) * 2006-02-15 2011-04-13 松下电器产业株式会社 轨道存储器以及盘装置
US8031573B1 (en) * 2009-05-01 2011-10-04 Marvell International Ltd. Supplementary timing recovery
CN101841327A (zh) * 2010-03-05 2010-09-22 中兴通讯股份有限公司 一种信号处理系统和方法
CN105281792B (zh) * 2014-07-25 2019-03-12 武汉中兴软件有限责任公司 自适应均衡器系数中心的调整方法及装置
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
CN115296964B (zh) * 2022-06-30 2023-12-29 西安空间无线电技术研究所 一种基于残余相位误差补偿的频域均衡系统和方法
CN117743231B (zh) * 2024-02-18 2024-05-03 成都电科星拓科技有限公司 时钟数据恢复电路初始采样位置调整方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815103A (en) * 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
US5263026A (en) * 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3404228B2 (ja) * 1996-09-10 2003-05-06 富士通株式会社 クロック位相検出回路
EP0831483B1 (en) * 1996-09-24 2002-08-28 Hewlett-Packard Company, A Delaware Corporation Data processing apparatus and methods
KR100244767B1 (ko) * 1997-06-25 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136624A (ja) * 2003-10-29 2005-05-26 Sony Corp 位相推移装置、ｆｉｒフィルタ、及びタップ係数演算方法
US7545862B2 (en) 2004-02-16 2009-06-09 Sony Corporation Adaptive equalizer, decoding device, and error detecting device
JP2007528091A (ja) * 2004-03-09 2007-10-04 トムソン ライセンシング 適応ビットリカバリのための装置
US8077817B2 (en) 2004-03-09 2011-12-13 Thomson Licensing Arrangement for adaptive bit recovery

Also Published As

Publication number Publication date
EP1039463A2 (en) 2000-09-27
CN1269639A (zh) 2000-10-11
EP1039463A3 (en) 2004-01-02
DE60038838D1 (de) 2008-06-26
EP1039463B1 (en) 2008-05-14
CN1182528C (zh) 2004-12-29
US6614841B1 (en) 2003-09-02
JP3767238B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
JP3767238B2 (ja) 信号処理装置
US5805619A (en) Method and apparatus for sampled-data partial-response signal timing error detector having zero self-noise
KR100490498B1 (ko) 디지털 기록 데이터 재생 장치
JP2999759B1 (ja) デジタル再生信号処理装置
JP4821264B2 (ja) 同期装置、同期方法及び同期プログラム並びにデータ再生装置
US5729517A (en) Data detecting circuit
US6980385B2 (en) Apparatus for information recording and reproducing
JP2011014196A (ja) 適応等化器、情報再生装置、及び適応等化方法
JP4480584B2 (ja) 適応等化回路及び適応等化方法
WO2005024822A1 (ja) 再生信号処理装置、及び再生信号処理方法
JP4324198B2 (ja) 再生信号処理装置
JPWO2005045829A1 (ja) フィルタ係数調整回路
KR100688510B1 (ko) 계수 갱신 회로, 이를 포함하는 적응 등화기, 및 적응등화기의 계수 갱신 방법
JP2003030848A (ja) 光ディスク再生装置
JP3790731B2 (ja) 複数のインタポレータを使用し相対的に低いサンプリングレートでのデータリカバリ
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
US7215623B2 (en) Reproduction signal processing apparatus
JPH09330564A (ja) ディジタル情報再生装置
JP3395716B2 (ja) ディジタル信号再生装置
JPH0863888A (ja) 信号処理装置
JPH10255214A (ja) デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法
JP3140298B2 (ja) チャージポンプ型ｄ／ａコンバータ
JPH0884047A (ja) ディジタル信号復号装置およびディジタル信号復号方法
JP2002025201A (ja) 記録再生装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees