JP4821264B2 - 同期装置、同期方法及び同期プログラム並びにデータ再生装置 - Google Patents
同期装置、同期方法及び同期プログラム並びにデータ再生装置 Download PDFInfo
- Publication number
- JP4821264B2 JP4821264B2 JP2005310077A JP2005310077A JP4821264B2 JP 4821264 B2 JP4821264 B2 JP 4821264B2 JP 2005310077 A JP2005310077 A JP 2005310077A JP 2005310077 A JP2005310077 A JP 2005310077A JP 4821264 B2 JP4821264 B2 JP 4821264B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- error
- sampling
- frequency error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(1−1)光ディスク装置の全体構成
図1において、光ディスク装置1は制御部2によって統括制御されており、全体としてBlu−ray Disc(登録商標)方式の光ディスク100に対して記録データに基づいたデータ列を記録し、また当該光ディスク100から当該データ列を読み出して再生データを生成するようになされている。
ところで位相同期部8は、基本的には図2に示すような回路構成を有しており、全体としてディジタルのPLLを用いたITR回路を構成している。この位相同期部8は、入力信号SIに対してタイミング調整等の処理を行うことにより、後段の復調回路12(図1)において本来のサンプリングタイミングにおける再生データを生成させ得るようになされている。
ところで位相同期部8は、実際には、図2との対応部分に同一符号を付して示す図3のような回路構成を有している。
インターポレータ22は、図4に示すような回路構成を有しており、全体としてn(nは整数)段のFIR(Finite Impulse Response)フィルタによって構成されている。
次に、LPF回路25(図3)の構成について説明する。LPF回路25は、まず位相誤差検出器24から供給された位相誤差Δτkを乗算器25A及び25Bへ送出する。
ところで位相同期部8は、全体として位相を同期させるためのPLL回路であるため、引き込み可能な周波数誤差の範囲、すなわちキャプチャレンジをできるだけ拡大することが望ましい。
図7に示すように、周波数誤差検出回路33は、インターポレータ22から出力された補間信号pk(説明の都合上、以下これをクロック(k+3)における補間信号p(k+3)とする)を遅延部50のシフトレジスタ50A、ゼロクロス検出回路51及びパターンセレクタ53へ供給する。
ところで位相同期部8は、タイミングマネージャ43の制御に基づいてスイッチ31、36、39及び42をそれぞれオン状態又はオフ状態に切り替えることにより、周波数誤差の補正を行うようになされている(詳しくは後述する)。
位相同期部8は、周波数誤差検出回路33から供給される周波数誤差Δf(k)を乗算器35へ供給する。乗算器35は、係数γ1が入力されており、当該周波数誤差Δf(k)に当該係数γ1を乗じることにより周波数補正値DFを生成し、これをスイッチ36へ供給する。
一方、位相同期部8は、周波数誤差検出回路33から供給される平均周波数誤差Δfa(k)を乗算器38へ供給する。乗算器38は、係数γ0が入力されており、当該平均化周波数誤差Δf(k)に当該係数γ0を乗じることにより平均周波数補正値DFAを生成し、これをスイッチ39へ供給する。
サンプリング位相μkを生成し、これをインターポレータ22へ供給する。これに応じてインターポレータ22は、当該サンプリング位相μkを基にサンプリングクロックの周波数を補正することにより、1回の処理により当該サンプリングクロックと目標位相との周波数誤差をほぼ0に収束させる。
ところで位相同期部8は、周波数誤差を収束ループにより徐々に補正し、また当該周波数誤差を周波数初期値ループにより1回の処理でほぼ0に補正することに加え、位相誤差を1回の処理でほぼ0に補正し得るようにもなされている。
ところで位相同期部8は、タイミングマネージャ43によってスイッチ31、36、39及び42を統括的に制御することにより、図2に示した位相収束ループ、上述した周波数収束ループ、周波数初期値ループ又は位相初期値ループのいずれかに切り替えるようになされている。
以上の構成において、光ディスク装置1の位相同期部8は、ディジタルPLL回路としての基本回路構成(図2)に加えて設けられた周波数誤差検出回路33(図3)により、補間信号pkにおける周波数誤差Δf(k)を算出する。
なお上述した実施の形態においては、ディジタルPLL回路を形成する位相同期部8に本発明を適用するようにした場合について述べたが、本発明はこれに限らず、アナログ/ディジタル混在のPLL回路に対して本発明を適用するようにしても良い。
Claims (9)
- 入力データをサンプリングする際のサンプリングクロックをPLL(Phase
Locked Loop)回路によって制御することにより、当該入力データにおける本来サンプリングすべき目標位相に対して当該サンプリングクロックの位相を同期させる同期装置であって、
上記入力データを上記サンプリングクロックのタイミングでサンプリングしたサンプリングデータと上記サンプリングクロックとから位相誤差を検出する位相誤差検出手段と、
上記位相誤差の検出結果における微分係数を基に周波数誤差を検出する周波数誤差検出手段と、
上記周波数誤差の統計値を算出する周波数誤差統計値算出手段と、
上記サンプリングデータの位相と上記目標位相との誤差である第2位相誤差を検出する第2位相誤差検出手段と、
上記第2位相誤差を基に、上記PLL回路におけるループフィルタにより上記サンプリングデータと上記目標位相とのタイミング差を算出するタイミング差算出手段と、
上記周波数誤差の統計値に所定の係数を乗じることにより算出した周波数補正値を上記ループフィルタにおける積分項の初期値として上記サンプリングクロックの周波数を補正する周波数補正手段と、
上記ループフィルタに対する上記第2位相誤差及び上記周波数補正値の供給を制御する供給制御手段と
を有し、
上記供給制御手段は、
所定期間に渡り上記第2位相誤差の供給を遮断すると共に上記周波数補正値を上記ループフィルタへ供給させることなく算出させた後、当該ループフィルタに対し当該周波数補正値を一時的に供給させることにより上記周波数誤差をほぼ0に合わせて周波数リスタートを行い、その後当該周波数補正値の供給を遮断すると共に上記第2位相誤差の供給を開始するよう制御する
同期装置。 - 上記位相誤差検出手段は、
上記サンプリングデータを所定レベルと比較することにより符号を仮判定した結果を用い、当該仮判定した結果を時系列に沿って配列した仮判定パターンが所定のデータパターンと一致した部分に対応する上記サンプリングデータを用いて上記位相誤差を検出する
請求項1に記載の同期装置。 - 上記位相誤差検出手段は、
上記仮判定した結果が上記データパターンと一致しないときには、その直前の上記位相誤差を新たな位相誤差とする
請求項2に記載の同期装置。 - 上記周波数誤差検出手段は、
複数の上記周波数誤差に基づく統計的処理により、上記位相誤差の検出結果における逆相への飛び越しタイミングを検出し、当該飛び越しタイミングに対応した上記周波数誤差を除外する
請求項1に記載の同期装置。 - 上記周波数誤差検出手段は、
上記周波数誤差の絶対値が所定の閾値を超えた時点を上記飛び越しタイミングとして検出し、当該周波数誤差を所定の固定値に置き換える
請求項4に記載の同期装置。 - 上記周波数誤差検出手段は、
上記位相誤差の検出結果とその直前のタイミングにおける上記位相誤差の検出結果との差分を算出することにより上記周波数誤差を検出する
請求項1に記載の同期装置。 - 入力データをサンプリングする際のサンプリングクロックをPLL回路によって制御することにより、当該入力データにおける本来サンプリングすべき目標位相に対して当該サンプリングクロックの位相を同期させる同期方法であって、
上記入力データを上記サンプリングクロックのタイミングでサンプリングしたサンプリングデータと上記サンプリングクロックとから位相誤差を検出する位相誤差検出ステップと、
上記位相誤差の検出結果における微分係数を基に周波数誤差を検出する周波数誤差検出ステップと、
所定期間に渡る上記周波数誤差の統計値を算出する周波数誤差統計値算出ステップと、
上記所定期間の経過後、上記周波数誤差の統計値に所定の係数を乗じることにより算出した周波数補正値を上記PLL回路のループフィルタにおける積分項の初期値とすることにより当該周波数誤差をほぼ0に合わせて上記サンプリングクロックの周波数リスタートを行う周波数補正ステップと、
上記ループフィルタに対する上記周波数補正値の供給を遮断した後、上記サンプリングデータの位相と上記目標位相との誤差である第2位相誤差を基に、当該ループフィルタにより上記サンプリングデータと上記目標位相とのタイミング差を算出するタイミング差算出ステップと
を有する同期方法。 - 入力データをサンプリングする際のサンプリングクロックをPLL回路によって制御することにより、当該入力データにおける本来サンプリングすべき目標位相に対して当該サンプリングクロックの位相を同期させる同期装置に対して、
上記入力データを上記サンプリングクロックのタイミングでサンプリングしたサンプリングデータと上記サンプリングクロックとから位相誤差を検出する位相誤差検出ステップと、
上記位相誤差の検出結果における微分係数を基に周波数誤差を検出する周波数誤差検出ステップと、
所定期間に渡る上記周波数誤差の統計値を算出する周波数誤差統計値算出ステップと、
上記所定期間の経過後、上記周波数誤差の統計値に所定の係数を乗じることにより算出した周波数補正値を上記PLL回路のループフィルタにおける積分項の初期値とすることにより当該周波数誤差をほぼ0に合わせて上記サンプリングクロックの周波数リスタートを行う周波数補正ステップと、
上記ループフィルタに対する上記周波数補正値の供給を遮断した後、上記サンプリングデータの位相と上記目標位相との誤差である第2位相誤差を基に、当該ループフィルタにより上記サンプリングデータと上記目標位相とのタイミング差を算出するタイミング差算出ステップと
を実行させるための同期プログラム。 - 記録媒体から読み出した読出データをサンプリングする際のサンプリングクロックをPLL回路によって制御することにより、当該読出データにおける本来サンプリングすべき目標位相に対して当該サンプリングクロックの位相を同期させてデータを再生するデータ再生装置であって、
上記記録媒体にアクセスすることにより上記読出データを生成する読出データ生成手段と、
上記読出データを上記サンプリングクロックのタイミングでサンプリングしたサンプリングデータと上記サンプリングクロックとから位相誤差を検出する位相誤差検出手段と、
上記位相誤差の検出結果における微分係数を基に周波数誤差を検出する周波数誤差検出手段と、
上記周波数誤差の統計値を算出する周波数誤差統計値算出手段と、
上記サンプリングデータの位相と上記目標位相との誤差である第2位相誤差を検出する第2位相誤差検出手段と、
上記第2位相誤差を基に、上記PLL回路におけるループフィルタにより上記サンプリングデータと上記目標位相とのタイミング差を算出するタイミング差算出手段と、
上記周波数誤差の統計値に所定の係数を乗じることにより算出した周波数補正値を上記ループフィルタにおける積分項の初期値として上記サンプリングクロックの周波数を補正する周波数補正手段と、
上記ループフィルタに対する上記第2位相誤差及び上記周波数補正値の供給を制御する供給制御手段と、
上記サンプリングデータに所定の信号処理を施すことにより上記データを再生する再生処理手段と
を有し、
上記供給制御手段は、
所定期間に渡り上記第2位相誤差の供給を遮断すると共に上記周波数補正値を上記ループフィルタへ供給させることなく算出させた後、当該ループフィルタに対し当該周波数補正値を一時的に供給させることにより上記周波数誤差をほぼ0に合わせて周波数リスタートを行い、その後当該周波数補正値の供給を遮断すると共に上記第2位相誤差の供給を開始するよう制御する
データ再生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005310077A JP4821264B2 (ja) | 2005-10-25 | 2005-10-25 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
US11/581,238 US8027423B2 (en) | 2005-10-25 | 2006-10-16 | Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005310077A JP4821264B2 (ja) | 2005-10-25 | 2005-10-25 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007122774A JP2007122774A (ja) | 2007-05-17 |
JP4821264B2 true JP4821264B2 (ja) | 2011-11-24 |
Family
ID=37985398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005310077A Expired - Fee Related JP4821264B2 (ja) | 2005-10-25 | 2005-10-25 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8027423B2 (ja) |
JP (1) | JP4821264B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
US8149902B1 (en) * | 2007-09-13 | 2012-04-03 | Maxim Integrated Products, Inc. | Methods to relax the second order intercept point of transceivers |
JP5045448B2 (ja) | 2008-01-16 | 2012-10-10 | ソニー株式会社 | 信号処理回路、信号処理方法、再生装置 |
JP5188920B2 (ja) * | 2008-10-02 | 2013-04-24 | 株式会社日立製作所 | 光ディスク装置 |
JP5223627B2 (ja) * | 2008-11-27 | 2013-06-26 | 富士通株式会社 | データ復元回路、データ復元方法、及びデータ受信装置 |
EP2432128A1 (en) * | 2010-09-17 | 2012-03-21 | Nokia Siemens Networks Oy | Method and system for clock recovery with adaptive loop gain control |
JP5510297B2 (ja) * | 2010-12-06 | 2014-06-04 | 富士通株式会社 | 受信回路 |
US8576105B1 (en) * | 2011-03-23 | 2013-11-05 | Marvell International Ltd. | Method and apparatus for timing recovery |
JP5821587B2 (ja) * | 2011-03-30 | 2015-11-24 | 富士通株式会社 | 無線装置、無線制御装置、および同期確立方法 |
US8761326B2 (en) * | 2011-08-29 | 2014-06-24 | Mediatek Inc. | Compensating devices and methods for detecting and compensating for sampling clock offset |
US20150263848A1 (en) * | 2014-03-13 | 2015-09-17 | Lsi Corporation | Cdr relock with corrective integral register seeding |
EP3298683A1 (en) | 2015-05-21 | 2018-03-28 | Telefonaktiebolaget LM Ericsson (publ) | Switched mode power supply compensation loop |
CN107302461B (zh) * | 2017-07-26 | 2020-03-20 | 成都科来软件有限公司 | 一种网络中物理环路故障诊断方法 |
WO2019057537A2 (en) * | 2017-09-20 | 2019-03-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | ADAPTIVE TIME SYNCHRONIZATION FOR RECEIVING BURST AND CONTINUOUS SIGNALS |
US10651861B2 (en) * | 2018-10-15 | 2020-05-12 | Analog Devices, Inc. | Filterless digital phase-locked loop |
CN112118063B (zh) * | 2019-06-21 | 2022-05-24 | 华为技术有限公司 | 一种时钟同步装置、光发射器、光接收器及方法 |
US10887077B1 (en) * | 2019-07-15 | 2021-01-05 | Mellanox Technologies, Ltd. | Method and apparatus for a one bit per symbol timing recovery phase detector |
CN112073034B (zh) * | 2020-08-18 | 2022-06-07 | 北京理工大学 | 基于自适应调节环路增益的定时同步系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07212421A (ja) * | 1994-01-19 | 1995-08-11 | Toshiba Corp | Afc回路 |
JPH09214893A (ja) * | 1996-01-30 | 1997-08-15 | Sanyo Electric Co Ltd | ディジタルpll回路 |
JPH1027435A (ja) * | 1996-07-15 | 1998-01-27 | Sony Corp | 再生装置および方法 |
JPH10107623A (ja) * | 1996-10-01 | 1998-04-24 | Sony Corp | 変換装置および方法、並びに、pll演算装置および方法 |
JP3308846B2 (ja) * | 1997-03-14 | 2002-07-29 | 株式会社東芝 | 位相同期回路及び記録再生装置 |
JP3337997B2 (ja) * | 1999-03-29 | 2002-10-28 | 松下電器産業株式会社 | 周波数検出型位相同期回路 |
JP3683120B2 (ja) * | 1999-04-16 | 2005-08-17 | 松下電器産業株式会社 | クロック再生装置 |
JP2002208855A (ja) * | 2001-01-12 | 2002-07-26 | Matsushita Electric Ind Co Ltd | クロック抽出回路 |
JP2003037498A (ja) * | 2001-07-23 | 2003-02-07 | Sony Corp | クロック再生装置 |
JP2003078409A (ja) * | 2001-08-30 | 2003-03-14 | Sony Corp | 位相検出方法、位相検出回路および位相同期装置 |
JP4109003B2 (ja) * | 2002-01-21 | 2008-06-25 | 富士通株式会社 | 情報記録再生装置、信号復号回路及び方法 |
JP4206886B2 (ja) | 2003-09-29 | 2009-01-14 | ソニー株式会社 | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
-
2005
- 2005-10-25 JP JP2005310077A patent/JP4821264B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-16 US US11/581,238 patent/US8027423B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007122774A (ja) | 2007-05-17 |
US8027423B2 (en) | 2011-09-27 |
US20070092040A1 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4821264B2 (ja) | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 | |
JP4157145B2 (ja) | 情報再生装置 | |
JP5173021B2 (ja) | データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法 | |
JP3767238B2 (ja) | 信号処理装置 | |
JP2004080210A (ja) | デジタルフィルタ | |
US20110002375A1 (en) | Information reproducing apparatus using adaptive equalizer and adaptive equalization method | |
US7193942B2 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
KR100393198B1 (ko) | E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 | |
TWI261229B (en) | Adaptive equalizer and adaptive equalizing method | |
US20070147490A1 (en) | Filter coefficient adjusting circuit | |
US7978792B2 (en) | Reproducing apparatus and method, signal processing apparatus and method, and program | |
JP3650984B2 (ja) | 情報検出装置および方法 | |
JP2004079015A (ja) | データ再生装置 | |
JPH06343039A (ja) | 位相検出回路およびデジタルpll回路 | |
KR100662601B1 (ko) | 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터재생 장치 | |
JP2006134501A (ja) | 位相同期装置及びデータ再生装置 | |
JP3772602B2 (ja) | ディジタル信号再生装置 | |
JP2002184125A (ja) | ディジタル信号再生装置 | |
JP3994987B2 (ja) | 再生装置 | |
JP2003317405A (ja) | 信号処理装置および方法、記録媒体、並びにプログラム | |
JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
JP3781163B2 (ja) | 再生装置 | |
JP5099035B2 (ja) | デジタルフィルタ | |
JP2005222649A (ja) | Pll回路及びpll回路を有する光ディスク再生装置 | |
JPH09219067A (ja) | デジタル情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |