JP5173021B2

JP5173021B2 - データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法

Info

Publication number: JP5173021B2
Application number: JP2011510468A
Authority: JP
Inventors: ナヤク，ラトネイカー，アラヴィンド
Original assignee: Agere Systems LLC
Current assignee: Agere Systems LLC
Priority date: 2008-05-19
Filing date: 2008-05-19
Publication date: 2013-03-27
Anticipated expiration: 2028-05-19
Also published as: JP2011523277A; EP2191569A1; WO2009142620A1; CN101743690A; EP2191569B1; US20100164764A1; KR20110021701A; CN101743690B; TW200949703A; TWI501157B; US8018360B2; KR101460835B1; EP2191569A4

Description

本発明は情報を転送するためのシステム及び方法に関し、より具体的にはデータ検出処理における遅延の影響を低減するためのシステム及び方法に関する。

ハードディスクドライブ等の種々の製品は通常、あるフォーマットで媒体から情報を取得してそれをデジタルデータフォーマットで受信者に提供する能力を与える読取りチャネルデバイスを利用する。そのような読取りチャネルデバイスは、受信情報を処理するのにデータ依存性が使用できるように実装されたデータ検出器回路とともにアナログ−デジタルコンバータを含む。例えば、データ検出器から供給された情報はアナログ−デジタルコンバータのサンプリング点を特定するのに使用される。図１を参照すると、以前に検出された情報を利用して後の受信情報に関連するサンプリング処理を制御する例示の読取りチャネルデバイス１００が図示される。読取りチャネルデバイス１００は、連続時間フィルタ１０５を用いて処理されるアナログ入力１０３を受信する。フィルタ出力１０７は、アナログ入力１０３をデジタル入力１１５に変換するアナログ−デジタルコンバータ１１０に供給され、デジタル有限インパルス応答フィルタ１２０を用いてフィルタリングされる。フィルタ出力１２２は、フィルタデジタル出力１２２を処理してデータ出力１２７を表す決定を供給するデータ検出器１２５に供給される。エラーレートが充分に低い場合、データ出力１２７は、データ入力１０３が引き出された記憶媒体に元々供給されているデータを反映する。

さらに、フィルタデジタル出力１２２は、デジタルフィルタ出力１２２を遅延させてデータ検出器を通過することによって発生する遅延を反映するよう動作する遅延要素１６０に供給される。遅延要素１６０の出力は実質的にアナログ−デジタルコンバータ１１０のフィルタリング済み出力である。データ検出器１２５からの出力１２７は等価ターゲットフィルタ１３０に供給される。等価ターゲットフィルタ１３０の出力は実質的に、チャネル欠陥がなかったとしたらアナログ−デジタルコンバータ１１０のフィルタ出力がそうなったであろうもの、である。受信したいもの（即ち、等価ターゲットフィルタ１３０の出力）と、受信したもの（即ち、遅延ブロック１６０の出力）との差は総和回路１３５を用いて送出される。総和回路１３５の出力はエラー信号１３７である。さらに、スロープ検出回路１４０が出力１２７を受信してスロープ信号１４２を特定する。タイミングエラー検出回路１４５はスロープ信号１４２とエラー信号１３７を合成して、タイミングエラー信号１４７で反映される位相エラー調整値を計算する。タイミングエラー信号１４７はループフィルタ１５０によってフィルタリングされ、フィルタリングされた値が位相ミキサ回路１５５に供給される。位相ミキサ回路１５５はループフィルタ１５０の出力を受信し、アナログ−デジタルコンバータ１１０のサンプリング位相を制御する信号を供給する。

データ検出器１２５からアナログ−デジタルコンバータ１１０への情報のフィードバックはより正確なデータ検出処理を与えるものの、フィードバックループによって所定レベルの遅延が発生してしまう。記憶アプリケーションの密度が増し続けている中で、フィードバックループに起因して発生した遅延が非常に大きくなり、読取りチャネルデバイスのエラーレート性能を低下させてしまう可能性がある。さらに、フィードバックループ遅延は高いデータ密度及び／又は低い信号対ノイズ比の記憶アプリケーションの開発に対するゲーティングファクタとなり得る。

従って、少なくとも上記の理由により、当技術分野ではデータ検出処理を実行するための高度なシステム及び方法へのニーズがある。

本発明の種々の実施例はデータ取得システムを提供する。そのデータ取得システムは、アナログ−デジタルコンバータ、データ検出器、エラー判定回路、第１のフィードバックループ及び第２のフィードバックループを含む。アナログ−デジタルコンバータは、アナログ信号を受信し、第１のサンプリングインスタントにおいてアナログ信号に対応する第１のデジタル信号を供給するよう動作する。データ検出器は第１のデジタル信号におけるデータ検出処理を実行し、修正されたデータ信号（修正データ信号）を供給するよう動作し、エラー判定回路は修正データ信号を第１のデジタル信号の導関数と比較して第１のエラー表示を特定するよう動作する。第１のフィードバックループは、第１のエラー表示を受信し、アナログ−デジタルコンバータに第２のサンプリングインスタントにおいてアナログ信号に対応する第２のデジタル信号を供給させる。第２のサンプリングインスタントは第１のエラー表示を反映するよう調整される。第２のフィードバックループは、第１のエラー表示を受信し、第１のデジタル信号の導関数を調整し、調整された第１のデジタル信号の導関数に少なくともある程度基づいてエラー判定回路に第２のエラー表示を特定させる。

上記の実施例のある例示では、第２のフィードバックループは、一時的期間中に第１のエラー表示を補償するように第１のデジタル信号の導関数を生成するための第１のデジタル信号を補間する補間器を含む。ある場合では、第２のフィードバックループはさらに総和要素及び遅延要素を含む。総和要素及び遅延要素の双方は第１のエラー表示を受信し、総和要素は第１のエラー表示の遅延バージョンから第１のエラー表示を減算するよう動作する。この場合、総和要素の出力は、補間器によって補間される時間量を統制するのに使用される。遅延要素によって付加された遅延は第１のエラー表示が第１のフィードバックループに反映されるのに必要な期間に対応する。この期間は一時的期間であればよい。遅延を用いることによって、第１のデジタル信号の導関数は一時的期間後の第２のデジタル信号に対応する。従って、一時的な訂正信号は、第１のエラー表示が利用可能となってから第２のデジタル信号が利用可能となるまでの期間について使用される。

上記の実施例の種々の例示では、エラー判定回路は、修正データ信号を等価する等価ターゲットフィルタを含む。この場合、エラー判定回路は第１のデジタル信号の導関数と、等価された修正データ信号との差を供給する総和要素を含む。第１のエラー表示は差に対応する。上記実施例の他の場合では、エラー判定回路は修正データ信号を等価する等価ターゲットフィルタを含む。エラー判定回路は総和要素及びスロープ検出回路をさらに含む。総和要素は第１のデジタル信号の導関数と、等価された修正データ信号との差を供給し、スロープ検出回路は、修正データ信号に少なくともある程度基づいてスロープ信号を特定する。上記実施例のさらに他の例では、第１のエラー表示は位相エラー表示及び周波数エラー表示を含む。この例では、位相エラー表示と周波数エラー表示の総和が第１のフィードバックループにおける第１のエラー表示として使用され、位相エラー表示が第２のフィードバックループにおける第１のエラー表示として使用される。

本発明の他の実施例はエラー訂正されたデータ取得システムにおける遅延を低減するための方法を提供する。その方法は、デジタルサンプルを生成するために或るサンプリングインスタントにおいてアナログ−デジタル変換を実行するステップ、及び検出出力を生成するためにデジタルサンプルに対してデータ検出を実行するステップを含む。検出された出力は、位相エラーを特定するためにデジタルサンプルに比較される。一時的期間中に、デジタルサンプルは、位相エラーを反映して調整デジタルサンプルを生成するために調整される。一時的期間後に、位相エラーを反映するためにサンプリングインスタントが調整される。

この概要は本発明の幾つかの実施例の概略を与えるに過ぎない。本発明の多数の他の課題、構成、有利な効果及び他の実施例が以降の詳細な説明、特許請求の範囲及び添付図面から、より完全に明らかとなる。

本発明の種々の実施例の更なる理解が、明細書の以降の部分に記載される図面への参照によって実現される。図面では、同様の参照符号は幾つかの図面を通じて類似の部材に言及するのに使用される。ある例示では、複数の類似の部材の１つを示すために小文字からなる下付き文字が参照符号に関連付けられる。存在する下付き文字に対して定義なしに参照符号への言及がなされる場合、そのような複数の類似の部材の全てに言及がなされるものとする。

図１は従来技術の読取りチャネルデバイスを示す図である。図２は本発明の種々の実施例によるエラーフィードバック遅延低減を含むデータ取得デバイスを示す図である。図３は本発明の実施例による遅延低減エラー訂正のための方法を図示するフローチャートである。図４は本発明の種々の実施例によるエラーフィードバック遅延低減を含む他のデータ取得デバイスを示す図である。図５は本発明の種々の実施例による遅延低減データ取得システムを含む記憶システムを示す図である。図６は本発明の１以上の実施例による遅延低減データ取得システムを含む通信システムを示す図である。

本発明の種々の実施例はデータ取得システムにおけるエラー訂正フィードバック情報のアプリケーションでの遅延低減に備える。遅延低減は、エラー訂正フィードバックループの一時的組込みを可能としつつも外部エラー訂正フィードバックループと必ずしも干渉しない一時的フィードバックループの使用によって達成される。上記実施例ある例示では、データ取得システムは記憶媒体又はデータ転送チャネルから受信された情報を再構築するよう設計された読取りチャネルデバイスである。当業者であれば、ここに与えられる開示に基づいて、本発明の実施例による一時的フィードバックループを含むエラー訂正システムの組込みによって有利な効果がもたらされる種々のデータ取得及び他のシステムを認識するはずである。

本発明のある実施例では、入着アナログ信号に埋め込まれたデータを検出するためにタイミングループが使用される。タイミングループはアナログ−デジタルコンバータ、データ検出器及び外部エラーフィードバックループを含む。さらに、タイミングループは、それがなかったとしたら外部エラーフィードバック経路を通過した後に入手可能となったであろう時よりも前にエラー訂正情報を用いることを可能とする一時的フィードバックループを含む。一時的フィードバックループは、エラー訂正情報が完全に処理されると外部エラーフィードバックループから利用可能となる信号を予測することを可能とする信号補間器を含む。外部エラーフィードバックループでエラー訂正が完全に処理及び考慮されると、一時的フィードバックループはエラーに基づいて以前のあらゆる訂正を無効にする。本発明のそのような実施例によって、将来の演算におけるエラー訂正情報を取り込む際の遅延が低減される。そのようなエラー訂正遅延の低減によってループ安定性の上昇及び対応するビットエラーレートの低減が可能となる。さらに、エラー訂正情報が外部フィードバックループを介して処理されることを可能とすることによって、アナログ入力信号を受信するアナログ−デジタルコンバータによるサンプリングは、外部フィードバックループによって発生する遅延を要することなく後の時間で調整されることができる。

図２を参照すると、本発明の種々の実施例によるエラーフィードバック遅延低減を含むデータ取得デバイス２００が示される。データ取得デバイス２００は入力２０３を受信する。入力２０３は、アナログ領域からデジタル領域に変換される情報を搬送する任意のアナログデータ信号であればよい。本発明のある実施では、入力２０３は磁気記憶媒体から引き出され、その磁気記憶媒体に以前に書き込まれたデータのアナログ表示である。或いは、入力２０３は、例えば、無線データ送信チャネルのようなチャネルから引き出され、そのチャネルを介して以前に送信されたデータのアナログ表示である。当業者であれば、ここに与えられる開示に基づいて、本発明の実施例によるデータ取得デバイスを用いて処理され得る種々の入力信号を認識するはずである。入力２０３は、フィルタ出力２０７をアナログ−デジタルコンバータ２１０に供給する連続時間フィルタ２０５に供給される。連続時間フィルタ２０５は当技術で周知の任意の連続時間フィルタであってもよいし、アナログ−デジタルコンバータ２１０によってサンプリングするために入力２０３を準備することができる他の何らかのフィルタで置き換えられてもよい。当業者であれば、ここに与えられる開示に基づいて、アナログ−デジタルコンバータ２１０によってサンプリングするための入力２０３を準備するために使用され得る種々のフィルタを認識するはずである。アナログ−デジタルコンバータ２１０はアナログ電気信号をそのデジタル表示に変換することができる任意の回路であればよい。従って、例えば、アナログ−デジタルコンバータ２１０は、限定するわけではないが、当技術で周知のように静的範囲のフラッシュ・アナログ−デジタルコンバータ又は動的範囲のアナログ−デジタルコンバータであればよい。当業者であれば、ここに与えられる開示に基づいて、本発明の異なる実施例との関連で使用され得る種々のアナログ−デジタルコンバータを認識するはずである。

アナログ−デジタルコンバータ２１０はフィルタ出力２０７をデジタル入力２１５に変換する。デジタル入力２１５は当技術で周知のようにデジタル有限インパルス応答（ＤＦＩＲ）フィルタ２２０によってフィルタリングされる。デジタル有限インパルス応答フィルタ２２０はフィルタデジタル出力２２２をデータ検出器２２５に供給する。データ検出器２２５は、潜在的に崩壊したデータストリームを受信してデータストリームにおける１以上のエラーを訂正する能力がある当技術で周知の任意の検出器であればよい。従って、データ検出器２２５は、限定するわけではないが、ソフト及びハード出力双方を供給することができるビタビデータ検出器、ソフト及びハード出力双方を供給することができる最大帰納的データ検出器とすることができる。当業者であれば、ここに与えられる開示に基づいて、本発明の実施例との関連で使用され得る種々のデータ検出器を認識するはずである。データ検出器２２５はフィルタデジタル出力２２２におけるエラーを、入力２０３が引き出される元のデータに対して比較されるときに、検出及び訂正するよう動作する。データ検出器２２５は、入力２０３が引き出される元のデータを表す出力２２７を最終的に供給する。他の態様では、データ検出器２２５がフィルタデジタル入力２２５における何らかのエラーを解消した場合、データ出力２２７はアナログ−デジタルコンバータ２１０から受信されていたべきものを表す。これは、アナログ−デジタルコンバータ２１０から実際に受信されたものを表すフィルタデジタル出力２２２と対照的である。

出力２２７はデータ取得デバイス２００で実行される種々のサンプリング処理及び検出処理のタイミングを調整するのに使用される。具体的には、出力２２７は、再構成された出力２３２を総和回路２３５に供給する等価ターゲットフィルタ２３０に供給される。再構成された出力２３２はシンボル間干渉の除去後の出力２２７である。他の態様では、出力２３２は、データ検出器２２５によって解消されない何らかの信号崩壊を除いて、実質的にデータ検出器２２５から期待されていたもの（即ち、再構成されたデータサンプル）である。信号崩壊は電子ノイズ、入力２０３が引き出される欠陥媒体等によるものである。等価ターゲットフィルタ２３０は当技術で周知の任意の等価フィルタであればよく、当業者であれば、ここに与えられる開示に基づいて、本発明の実施例との関連で使用され得る種々の等価フィルタを認識するはずである。さらに、出力２２７は、当技術で周知のように所与の出力２２７に関連付けられるスロープ信号２４２を特定するスロープ検出回路２４０に供給される。スロープ信号２４２は、所与の出力２２７が引き出された正弦波のどこに所与の出力２２７があるかを示す。スロープ信号２４２は正弦信号のゼロクロスのところで最大となり、正弦信号の最大及び最小のところで最小となる。スロープ信号２４２はどれだけの信頼性がエラー信号２３７に与えられ得るかを示すのに使用される。フィルタデジタル出力２２２はまた、以下の式で示される（データ検出器２２５による遅延）＋（等価ターゲットフィルタ２３０による遅延）−（信号補間器２５０による遅延を反映する遅延）を適用させる遅延要素２４５に供給される。
遅延_２４５＝遅延_２２５＋遅延_２３０−遅延_２５０
この態様では、フィルタデジタル出力２２２の補間されたバージョン（即ち、補間された出力２５２）は、等価ターゲットフィルタ２３０を通過した後に対応の出力２２７と時間において配列される。

遅延要素２４５の出力はアナログ−デジタルコンバータ２１０から受信されたものを表し、信号補間器２５０によって供給された補間出力２５２は、出力２２７に基づいて位相シフトされた、アナログ−デジタルコンバータ２１０から受信されたものを表す。信号補間器２５０からの出力は総和要素２３５に供給され、それと等価ターゲットフィルタ２５０の出力との差が生成される。エラー信号２３７及びスロープ信号２４２が、エラー信号２３７とスロープ信号２４２を合成してタイミングエラー信号２７７に反映される位相エラー調整を計算するタイミングエラー検出器回路２７０に供給される。タイミングエラー信号２７７がループフィルタ２７５によってフィルタリングされ、フィルタリングされた値が位相ミキサ回路２８５に供給される。位相ミキサ回路２８５はループフィルタ２７５の出力を受信し、アナログ−デジタルコンバータ２１０のサンプリング位相（即ち、ＡＤＣサンプリングインスタント）を制御するフィードバック信号２８７を供給する。この態様において、データ取得デバイス２００は、タイミングエラー信号２７７に直接基づいてアナログ−デジタルコンバータ２１０のサンプリング位相を調整することができる。

情報をアナログ−デジタルコンバータ２１０に戻す上述のフィードバックループを介してタイミングエラー信号２７７に基づいて出力２２７を訂正する際に関与する遅延を低減するために、一時的フィードバックループ２９０（破線で示す）が実施される。一時的フィードバックループ２９０は、アナログ−デジタルコンバータ２１０のサンプリング位相に取り込まれるまで接続情報が入手可能でない既存のアプローチよりも速く位相訂正済み情報が準備されてタイミングエラー信号２７７に取り込まれるようにする能力を与える。動作において、一時的フィードバックループ２９０は総和要素２６０でタイミングエラー信号２７７を受信する。総和要素２６０からの出力は係数計算回路２５５に供給される。係数計算回路２５５は係数セット２５７を信号補間器２５０に供給する。係数セット２５７は、タイミングエラー信号２７７に対応する量だけフィルタデジタル入力２２２を位相シフトするために信号補間器２５０によって使用される。この態様において、エラー信号２３７は以前に生成されたタイミングエラー信号２７７に基づいて、より速く調整できる。本発明のある実施例では、信号補間器２５０はデジタル有限インパルス応答（ＤＦＩＲ）フィルタであり、係数セット２５７はデジタルフィルタを駆動するタップのセットである。ある例示では、係数セット２５７の計算は、ルックアップテーブルをアドレスする総和要素２６０の出力の導関数（derivative）を用いてルックアップテーブルによって行われる。他の例示では、係数計算回路２５５は総和要素２６０の出力に基づいて係数セット２５７を直接計算する。ある場合では、一時的フィードバックループ２９０はマスターループ（即ち、信号補間器２５０からタイミングエラー検出回路２７０を介して信号補間器２５０に戻るループ）とみなされ、外部エラー訂正フィードバックループがスレーブループ（即ち、アナログ−デジタルコンバータ２１０からデータ検出器２５５を介し、タイミングエラー検出回路２７０を介してアナログ−デジタルコンバータ２１０に戻るループ）とみなされる。

最終的に、一時的フィードバックループ２９０を介して訂正されたエラーはアナログ−デジタルコンバータ２１０の出力に反映される。従って、タイミングエラー信号２７７は遅延要素２６５を介して遅延され、遅延要素２６５の出力が、遅延されなかったタイミングエラー信号から総和要素２６０によって減算される。遅延要素２６５によって付加された遅延は、以下の式で示すように、アナログ−デジタルコンバータ２１０による使用のために翻訳されるべきタイミングエラー信号２７７、及びフィルタデジタル信号２２２に翻訳されるべきアナログ−デジタルコンバータ２１０の出力に必要な時間を反映する
遅延_２６５＝遅延_２３５＋遅延_２１０＋遅延_２２０＋遅延_２４５
この態様において、一時的フィードバックループ２９０を介して導入されたエラー訂正は、その同じエラー訂正が最後に位相ミキサ回路２８５、アナログ−デジタルコンバータ２１０、及びＤＦＩＲ２２０を介して伝搬するときに無効化される。エラー信号が最終的にスレーブループを介して帰還されるときにエラー信号を無効化することによって、タイミングエラー信号２７７で示されたエラーは二重にカウントされない。

当業者であれば、ここに与えられた開示に基づいて、本発明の異なる実施例による一時的フィードバックループを取り入れたデータ取得システムの実施を介して得られる種々の有利な効果を認識するはずである。例えば、ループ安定性は一時的フィードバックループによって提供されるフィードバック遅延の低減によって増加される一方で、スレーブループを維持することによってアナログ−デジタルコンバータ２１０のサンプリングインスタントが最適化されることが保障される。

図３を参照すると、フロー図３００は本発明の実施例による遅延を低減したエラー訂正のための方法を示す。スロー図３００をたどると、受信アナログ信号についてアナログ−デジタル変換が実行される（ブロック３０５）。この処理は所与のサンプリングインスタントにおけるアナログ−デジタル信号に対応するデジタル出力に帰着する。デジタル出力はデータ検出器に供給され、ここではデータ検出処理が実行される（ブロック３１０）。データ検出器の出力は、崩壊した入力信号からもたらされるエラーが減少又は除去された後のアナログ−デジタルコンバータの出力を表す。前ビットを処理する際に特定された位相エラーが既にアナログ−デジタル変換処理を駆動するサンプリングインスタントに反映されているかも判断される（ブロック３１５）。位相エラーが既にサンプリングインスタントに取り込まれている場合、アナログ−デジタル変換処理から引き出されたデジタルデータはデータ検出処理から引き出されたデータと比較される（ブロック３２５）。一方、位相エラーが未だにサンプリングインスタントに取り込まれていない場合、アナログ−デジタル変換処理から引き出されたデジタルデータは補間される（ブロック３２０）。以前に特定された位相エラーを反映するために、アナログ−デジタル変換処理から出力されたデジタルデータは補間によって更新される。位相エラーが未だにサンプリングインスタントに取り込まれていない場合、アナログ−デジタル変換処理から引き出された補間されたデジタルデータは、データ検出処理から引き出されたデータと比較される（ブロック３２５）。いずれの場合でも、比較（ブロック３２５）が用いられて位相エラーを計算し（ブロック３３０）、位相エラーはアナログ−デジタル変換処理に関連するサンプリングインスタントを調整するのに使用される（ブロック３３５）。現在計算された位相エラーは、現在計算された位相エラーがアナログ−デジタル変換処理（ブロック３０５）に取り込まれるまで、補間処理（ブロック３１５−３２０）において一時的期間だけ使用される。

図４を参照すると、本発明の他の実施例によるエラーフィードバック遅延低減を含むデータ取得デバイス４００が示される。なお、データ取得デバイス４００は、外部フィードバック経路において供給されるエラー信号の構築が一時的フィードバック経路のものと異なる点以外は、データ取得デバイス２００と同様である。データ取得デバイス４００は、アナログ信号領域からデジタル信号領域に変換される情報を搬送する任意のアナログデータ信号である入力４０３を受信する。本発明のある実施例では、入力４０３は磁気記憶媒体から引き出され、磁気記憶媒体に以前に書き込まれたデータのアナログ表示である。或いは、入力４０３は、例えば、無線データ送信チャネルのようなチャネルから引き出され、チャネルを介して以前に送信されたデータのアナログ表示である。当業者であれば、ここに与えられた開示に基づいて、本発明の実施例によるデータ取得デバイスを用いて処理され得る種々の入力信号を認識するはずである。入力４０３は、フィルタ出力４０７をアナログ−デジタルコンバータ４１０に供給する連続時間フィルタ４０５に供給される。連続時間フィルタ４０５は当技術で周知の任意の連続時間フィルタであればよく、又はアナログ−デジタルコンバータ４１０によってサンプリングするために入力４０３を準備することができる何らかの他のフィルタで置き換えられてもよい。当業者であれば、ここに与えられた開示に基づいて、アナログ−デジタルコンバータ４１０によってサンプリングするための入力４０３を準備するのに使用され得る種々のフィルタを認識するはずである。アナログ−デジタルコンバータ４１０はアナログ電気信号をそのデジタル表示に変換することができる任意の回路であればよい。従って、例えば、アナログ−デジタルコンバータ４１０は、限定するわけではないが、静的範囲のフラッシュ・アナログ−デジタルコンバータ又は当技術で周知の動的範囲のアナログ−デジタルコンバータであればよい。当業者であれば、ここに与えられた開示に基づいて、本発明の異なる実施例に関連して使用され得る種々のアナログ−デジタルコンバータを認識するはずである。

アナログ−デジタルコンバータ４１０はフィルタ出力４０７をデジタル入力４１５に変換する。デジタル入力４１５は、当技術で周知のようにデジタル有限インパルス応答（ＤＦＩＲ）フィルタ４２０によってフィルタリングされる。デジタル有限インパルス応答フィルタ４２０はフィルタデジタル出力４２２をデータ検出器４２５に供給する。データ検出器４２５は潜在的に崩壊したデータストリームを受信してデータストリームにおける１以上のエラーを訂正する能力がある周知の任意の検出器であればよい。従って、データ検出器４２５は、限定するわけではないが、ソフト及びハード出力双方を供給することができるビタビデータ検出器、ソフト及びハード出力双方を供給することができる最大帰納的データ検出器とすることができる。当業者であれば、ここに与えられる開示に基づいて、本発明の実施例との関連で使用され得る種々のデータ検出器を認識するはずである。データ検出器４２５はフィルタデジタル出力４２２におけるエラーを、入力４０３が引き出される元のデータに対して比較されるときに、検出及び訂正するよう動作する。データ検出器４２５は、入力４０３が引き出される元のデータを表す出力４２７を最終的に供給する。他の態様では、データ検出器４２５はフィルタデジタル入力４２５における何らかのエラーを解消した場合、データ出力４２７はアナログ−デジタルコンバータ４１０から受信されていたべきものを表す。これは、アナログ−デジタルコンバータ４１０から実際に受信されたものを表すフィルタデジタル出力４２２と対照的である。

出力４２７はデータ取得デバイス４００で実行される種々のサンプリング処理及び検出処理のタイミングを調整するのに使用される。具体的には、出力４２７は、再構成された出力４３２を総和回路４３５に供給する等価ターゲットフィルタ４３０に供給される。再構成された出力４３２はシンボル間干渉の除去後の出力４２７である。他の態様では、出力４３２は、データ検出器４２５によって解消されない何らかの信号崩壊を除いて、実質的にデータ検出器４２５から期待されていたもの（即ち、再構成されたデータサンプル）である。信号崩壊は電子ノイズ、入力４０３が引き出される欠陥媒体等である。等価ターゲットフィルタ４３０は当技術で周知の任意の等価フィルタであればよく、当業者であれば、ここに与えられる開示に基づいて、本発明の実施例との関連で使用され得る種々の等価フィルタを認識するはずである。さらに、出力４２７は、当技術で周知のように所与の出力４２７に関連付けられるスロープ信号４４２を特定するスロープ検出回路４４０に供給される。スロープ信号４４２は、所与の出力４２７が引き出された正弦波のどこに所与の出力４２７があるかを示す。スロープ信号４４２は正弦信号のゼロクロスのところで最大となり、正弦信号の最大及び最小のところで最小となる。スロープ信号４４２はどれだけの信頼性がエラー信号４３７に与えられ得るのかを示すのに使用される。フィルタデジタル出力４２２はまた、以下の式で示される（データ検出器２２５による遅延）＋（等価ターゲットフィルタ４３０による遅延）−（信号補間器４５０による遅延）を反映する遅延を適用させる遅延要素４４５に供給される。
遅延_４４５＝遅延_４２５＋遅延_４３０−遅延_４５０
この態様では、フィルタデジタル出力４２２の補間されたバージョン（即ち、補間された出力４５２）は、等価ターゲットフィルタ４３０を通過した後に対応の出力４２７と時間において配列される。

遅延要素４４５の出力はアナログ−デジタルコンバータ４１０から受信されたものを表し、信号補間器４５０によって供給された補間出力４５２は、出力４２７に基づいて位相シフトされた、アナログ−デジタルコンバータ４１０から受信されたものを表す。信号補間器４５０からの出力は総和要素４３５に供給され、それと等価ターゲットフィルタ４５０の出力との差が生成される。エラー信号４３７及びスロープ信号４４２が、エラー信号４３７とスロープ信号４４２を合成してタイミングエラー信号４７７に反映される位相エラー調整値を計算するタイミングエラー検出器回路４７０に供給される。タイミングエラー信号４７７は位相訂正回路４８０及び周波数訂正回路４８５に供給される。位相訂正回路４８０からの位相エラー出力４８２は総和回路４８９を用いて周波数訂正回路４８５からの周波数エラー出力４８７に加えられる。周波数エラー出力４８７及び位相エラー出力４８２の総和４５７は位相ミキサ回路４９５に供給される。位相ミキサ回路４９５は総和４５７を受信し、アナログ−デジタル変換器４１０のサンプリング位相（即ち、ＡＤＣサンプリングインスタント）を制御するフィードバック信号４５９を供給する。この態様において、データ取得デバイス４００は、エラー期間におけるエネルギーを最小限とするためにタイミングエラー信号４７７に直接基づいてアナログ−デジタルコンバータ４１０のサンプリング位相を調整することができる。

情報をアナログ−デジタルコンバータ４１０に戻す上記のフィードバックループを介したタイミングエラー信号に基づいて出力４２７を訂正する際に関与する遅延を低減するために、一時的フィードバックループ４９０（破線で示す）が実装される。一時的フィードバックループ４９０は、アナログ−デジタルコンバータ４１０のサンプリング位相にそれが取り込まれるまで訂正情報が入手できない既存のアプローチよりも速く位相訂正済み情報が準備されてタイミングエラー信号４７７に取り込まれるようにする能力を与える。動作において、一時的フィードバックループ４９０は位相訂正回路４８０を介して総和要素４６０でタイミングエラー信号４７７を受信する。総和要素４６０からの出力は係数計算回路４５５に供給される。係数計算回路４５５は係数セット４５８を信号補間器４５０に供給する。係数セット４５８は、タイミングエラー信号４７７から引き出される位相エラー出力４８２に対応する量だけフィルタデジタル入力４２２を位相シフトするために信号補間器４５０によって使用される。この態様において、エラー信号４３７は以前に生成されたタイミングエラー信号４７７に基づいて迅速に調整される。本発明のある実施例では、信号補間器４５０はデジタル有限インパルス応答（ＤＦＩＲ）フィルタであり、係数セット４５８はデジタルフィルタを駆動するタップのセットである。ある例示では、係数セット４５８の計算は、ルックアップテーブルをアドレスする総和要素４６０の出力の導関数を用いてルックアップテーブルによって行われる。他の例示では、係数計算回路４５５は総和要素４６０の出力に基づいて係数セット４５８を直接計算する。ある場合では、一時的フィードバックループ４９０はマスターループ（即ち、信号補間器４５０からタイミングエラー検出回路４７０を介して信号補間器４５０に戻るループ）とみなされ、外部エラー訂正フィードバックループがスレーブループ（即ち、アナログ−デジタルコンバータ４１０からデータ検出器４２５を介し、タイミングエラー検出回路４７０を介してアナログ−デジタルコンバータ４１０に戻るループ）とみなされる。

最終的に、一時的フィードバックループ４９０を介して訂正されたエラーはアナログ−デジタルコンバータ４１０の出力に反映される。従って、タイミングエラー信号４７７は遅延要素４６５を介して遅延され、遅延要素４６５の出力が、遅延されなかったタイミングエラー信号から総和要素４６０によって減算される。遅延要素４６５によって付加された遅延は、以下の式で示すように、アナログ−デジタルコンバータ４１０による使用のために翻訳されるべきタイミングエラー信号４７７、及びフィルタデジタル信号４２２に翻訳されるべきアナログ−デジタルコンバータ４１０の出力に必要な時間を反映する
遅延_４６５＝遅延_４８９＋遅延_４９５＋遅延_４１０＋遅延_４３０
この態様において、一時的フィードバックループ４９０を介して導入されたエラー訂正は、その同じエラー訂正が最後に位相ミキサ回路４９５、アナログ−デジタルコンバータ４１０、及びＤＦＩＲ４２０を介して伝搬するときに無効化される。エラー信号が最終的にスレーブループを介して帰還されるときにエラー信号を無効化することによって、タイミングエラー信号４７７で示されたエラーは二重にカウントされない。

エラー信号４７７は、誤った等価レベル、位相エラー及び周波数エラーを含む、位相シフトフィルタリングされたデジタル入力４２２における種々の不完全さに関する情報を含む。タイミングエラー検出回路４７０はスロープ信号４４２及びエラー信号４３７を用いて、タイミングエラー信号４７７に含まれる位相及び周波数の両エラー期間を推定する。位相ミキサ回路４９５は、アナログ−デジタルコンバータ４１０が、最適にサンプリングされたデジタルデータを生成していることを保障するために両成分を使用する。マスターループと比べて異なるスレーブループの遅延に起因して、エラー信号４７７の周波数部分がマスターループで利用されない場合にもたらされるパフォーマンス上の優位がある。従って、本発明のある実施例では、補間器において定常状態補間位相が使用されないので、データ検出器４２５の入力で定常状態位相エラーはない。一例として、入着サンプルが１パーセント（１％）の周波数オフセットを有し、マスターループとスレーブループ間の遅延の差が４０サンプルであり、周波数推定値がマスターループに供給された場合、現在のタイミング推定値から過去におけるタイミング推定４０Ｔ（即ち、４０サンプル期間）の減算が総和要素４６０の総和に起因して実行される。これによって単一の補間器４５０において４０×１％、即ち、４０パーセントの位相が導かれる。デジタル位相ロックループ回路はエラー期間のエネルギーを０となるように駆動するので、信号補間器４５０における位相エラーは約ゼロとなる。これは、信号補間器４５０の入力における（及び、従ってデータ検出器４２５の入力における）位相エラーが４０パーセントであることを意味し、これはデータ検出器４２５のパフォーマンスにとって有害となる。

当業者であれば、ここに与えられた開示に基づいて、本発明の異なる実施例による一時的フィードバックループを取り入れたデータ取得システムの実施を介して得られる種々の有利な効果を認識するはずである。例えば、スレーブループを維持することによってアナログ−デジタルコンバータ４１０のサンプリングインスタントが最適化されることが保障されつつも、ループ安定性は一時的フィードバックループによって提供されるフィードバック遅延の低減によって増す。

図５を参照すると、本発明の種々の実施例による遅延低減データ取得システムを含む記憶システム５００が図示される。例えば、記憶システム５００はハードディスクドライブである。記憶システム５００は組込み遅延低減データ取得システムを有する読取りチャネル５１０を含む。組込み遅延低減データ取得システムは、限定するわけではないが、上記図２及び図４に関連して記載したもののいずれかであればよい。なお、記憶システム５００はインターフェイスコントローラ５２０、プリアンプ５７０、ハードディスクコントローラ５６６、モータコントローラ５６８、スピンドルモータ５７２、ディスクプラッタ５７８、及び読取り／書込みヘッド５７６を含む。インターフェイスコントローラ５２０はディスクプラッタ５７８への／そこからのデータのアドレッシング及びタイミングを制御する。ディスクプラッタ５７８上のデータは、読取り／書込みヘッドアセンブリ５７６がディスクプラッタ５７８上に適切に位置取りされるときに読取り／書込みヘッドアセンブリ５７６によって検出される磁気信号のグループからなる。通常の読取り動作では、読取り／書込みヘッドアセンブリ５７６はディスクプラッタ５７８の所望のデータトラック上にモータコントローラ５６８によって正確に位置決めされる。モータコントローラ５６８は読取り／書込みヘッドアセンブリ５７６をディスクプラッタ５７８に対して位置決めするとともに、ハードディスクコントローラ４６６の誘導下で読取り／書込みヘッドアセンブリ５７６をディスクプラッタ５７８の適切なデータトラックまで移動することによってスピンドルモータ５７２を駆動する。スピンドルモータ５７２はディスクプラッタ５７８を所定の回転速度（ＲＰＭ）で回転させる。

読取り／書込みヘッドアセンブリ５７８は適切なデータトラックに隣接して位置され、ディスクプラッタ５７８上のデータを表す磁気信号は、ディスクプラッタ５７８がスピンドルモータ５７２によって回転されるのにつれて読取り／書込みヘッドアセンブリ５７６によって検知される。検知された磁気信号は、ディスクプラッタ５７８上の磁気データを表す連続的な瞬時アナログ信号として供給される。この瞬時アナログ信号は読取り／書込みヘッドアセンブリ５７６から読取りチャネルモジュール５６４にプリアンプ５７０を介して転送される。プリアンプ５７０はディスクプラッタ５７８からアクセスされる瞬時アナログ信号を調節するよう動作することができる。さらに、プリアンプ５７０は、ディスクプラッタ５７８に書き込まれることが定められた読取りチャネルモジュール５１０からのデータを調節するように動作することができる。今度は、読取りチャネルモジュール５１０は受信アナログ信号を復号及びデジタル化して、ディスクプラッタ５７８に元々書き込まれている情報を再生成する。このデータは読取りデータ５０３として受信回路に供給される。書込み動作は実質的に先の読取り動作の逆であり、書込みデータ５０１が読取りチャネルモジュール５１０に供給される。そして、このデータは符号化されてディスクプラッタ５７８に書き込まれる。

図６は本発明の１以上の実施例による遅延低減データ取得システムを有する受信機６２０を含む通信システム６００を示す図である。通信システム６００は当技術で周知の転送媒体６３０を介してい符号化情報を送信するよう動作する送信機を含む。符号化データは受信機６２０によって転送媒体６３０から受信される。受信機６２０は遅延低減データ取得システムを取り込んでいる。取り込まれた遅延低減データ取得システムは、限定するわけではないが、上記図２及び図４に関して記載したもののいずれかであればよい。

結論として、本発明はアナログ−デジタル変換のための新規なシステム、デバイス、方法及び構成を提供する。発明の１以上の実施例の詳細な説明が上記に与えられたが、種々の変更例、修正例及び均等物は発明の精神から変わることなく当業者には明らかなものとなる。従って、上記の説明は発明の範囲を限定するものとして捉えられてはならず、それは以降の特許請求の範囲によって規定される。

Claims

データ取得システムであって、その回路が、
アナログ信号を受信し、第１のサンプリングインスタントにおいて該アナログ信号に対応する第１のデジタル信号を供給するよう動作するアナログ−デジタルコンバータ、
前記第１のデジタル信号におけるデータ検出処理を実行し、修正されたデータ信号（修正データ信号）を供給するよう動作するデータ検出器、
前記修正データ信号を前記第１のデジタル信号の導関数と比較して第１のエラー表示を特定するよう動作するエラー判定回路、
前記第１のエラー表示を受信し、前記アナログ−デジタルコンバータに第２のサンプリングインスタントにおいて前記アナログ信号に対応する第２のデジタル信号を供給させる第１のフィードバックループであって、該第２のサンプリングインスタントが該第１のエラー表示を反映するよう調整される、第１のフィードバックループ、及び
前記第１のエラー表示を受信し、前記第１のデジタル信号の導関数を調整する第２のフィードバックループであって、調整された該第１のデジタル信号の導関数に少なくともある程度基づいて前記エラー判定回路に第２のエラー表示を特定させる第２のフィードバックループ
を備えたシステム。
請求項１のシステムにおいて、前記第２のフィードバックループが、一時的期間中に前記第１のエラー表示を補償するために時間において前記第１のデジタル信号を補間するよう動作する補間器を含み、前記補間器が前記第１のデジタル信号の導関数を提供する、システム。
請求項２のシステムにおいて、前記第２のフィードバックループがさらに総和要素及び遅延要素を含み、該総和要素及び該遅延要素の双方が前記第１のエラー表示を受信し、該総和要素は該第１のエラー表示の遅延バージョンから該第１のエラー表示を減算するよう動作する、システム。
請求項３のシステムにおいて、前記総和要素の出力が、前記補間器によって補間される時間量を統制するのに使用される、システム。
請求項３のシステムにおいて、前記遅延要素によって付加された遅延は前記第１のエラー表示が前記第１のフィードバックループに反映されるのに必要な期間に対応する、システム。
請求項２のシステムにおいて、前記第１のデジタル信号の導関数が前記一時的期間後の前記第２のデジタル信号に対応する、システム。
請求項３のシステムにおいて、前記一時的期間は前記第１のエラー表示が利用可能となった時から前記第２のデジタル信号が利用可能となるまでの期間を反映する、システム。
請求項１のシステムにおいて、前記エラー判定回路が、前記修正データ信号を等価する等価ターゲットフィルタを含み、該エラー判定回路が前記第１のデジタル信号の導関数と該等価された修正データ信号の差を供給する総和要素を含み、前記第１のエラー表示が該差に対応する、システム。
請求項１のシステムにおいて、前記エラー判定回路は前記修正データ信号を等価する等価ターゲットフィルタを含み、該エラー判定回路は前記第１のデジタル信号の導関数と該等価された修正データ信号との差を供給する総和要素を含み、該エラー判定回路は該修正データ信号に少なくともある程度基づいてスロープ信号を特定するスロープ検出回路を含み、該エラー判定回路は該差及び該スロープ信号に少なくともある程度基づいて前記第１のエラー表示を生成するタイミングエラー検出回路を含む、システム。
請求項１のシステムにおいて、前記第１のエラー表示が位相エラー表示及び周波数エラー表示を含み、該位相エラー表示と該周波数エラー表示の総和が前記第１のフィードバックループにおける該第１のエラー表示として使用され、該位相エラー表示が前記第２のフィードバックループにおける該第１のエラー表示として使用される、システム。
請求項１に記載のデータ取得システムで遂行される、遅延を低減するための方法であって、
前記第１のデジタル信号を生成するために前記第１のサンプリングインスタントにおいてアナログ−デジタル変換を実行するステップ、
前記修正データ信号を生成するために前記第１のデジタル信号に対してデータ検出を実行するステップ、
位相エラーを特定するために前記修正データ信号を前記第１のデジタル信号と比較するステップ、
一時的期間中に、前記位相エラーを反映して調整デジタル信号を生成するために前記第１のデジタル信号を調整するステップ、及び
前記一時的期間後に、前記位相エラーを反映するために前記第１のサンプリングインスタントを調整するステップ
を備える方法。
請求項１１の方法であって、さらに、
アナログ入力信号を受信するステップを備え、該アナログ入力信号がそこに含まれるデータストリームを含んでいる、方法。
請求項１１の方法において、前記修正データ信号を前記第１のデジタル信号と比較するステップが、前記一時的期間中に該修正データ信号を前記調整デジタル信号と比較するステップ、及び該一時的期間の後に該修正データ信号を該第１のデジタル信号と直接比較するステップを含む、方法。
請求項１１の方法において、前記アナログ−デジタル変換が第１のアナログ−デジタル変換であり、前記第１のデジタル信号を調整するステップが、前記第２のサンプリングインスタントを供給し、前記データ検出が第１のデータ検出であり、前記修正データ信号が第１の修正データ信号であり、前記位相エラーが第１の位相エラーであり、前記一時的期間が第１の一時的期間であり、前記調整デジタル信号が第１の調整デジタル信号であり、前記方法がさらに、
前記第２のデジタル信号を生成するために第２のサンプリングインスタントにおいて第２のアナログ−デジタル変換を実行するステップ、
第２の修正データ信号を生成するために前記第２のデジタル信号に対して第２のデータ検出を実行するステップ、
第２の位相エラーを特定するために前記第２の修正データ信号を前記第２のデジタル信号と比較するステップ、
第２の一時的期間中に、前記第２の位相エラーを反映して第２の調整デジタル信号を生成するために前記第２のデジタル信号を調整するステップ、及び
前記第２の一時的期間後に、前記第２の位相エラーを反映するために前記第２のサンプリングインスタントを調整するステップ
を備える方法。
請求項１４の方法において、前記第１の一時的期間が前記第２の一時的期間に先行し、非ゼロの期間が該第１の一時的期間と該第２の一時的期間の間に挿入される、方法。
請求項１４の方法において、前記第２の修正データ信号を前記第２のデジタル信号と比較するステップが、前記第２の一時的期間中に該第２の修正データ信号を該第２の調整デジタル信号と比較するステップ、及び該第２の一時的期間の後に該第２の修正データ信号を該第２の調整デジタル信号と直接比較するステップを含む、方法。
データ処理システムであって、
媒体からアナログ信号を引き出すデータ受信デバイスを備え、該データ受信デバイスが、
前記アナログ信号を受信し、第１のサンプリングインスタントにおいて該アナログ信号に対応する第１のデジタル信号を供給するように動作するアナログ−デジタルコンバータ、
前記第１のデジタル信号についてデータ検出処理を実行して修正データ信号を供給するように動作するデータ検出器、
前記修正データ信号を前記第１のデジタル信号の導関数と比較して第１のエラー表示を特定するように動作するエラー判定回路、
前記第１のエラー表示を受信し、アナログ−デジタルコンバータに第２のサンプリングインスタントにおいて前記アナログ信号に対応する第２のデジタル信号を供給させる第１のフィードバックループであって、該第２のサンプリングインスタントが該第１のエラー表示を反映するよう調整される、第１のフィードバックループ、及び
前記第１のエラー表示を受信し、前記第１のデジタル信号の導関数を調整して、前記エラー判定回路が該第１のデジタル信号の調整された導関数に少なくともある程度基づいて第２のエラー表示を特定するように動作する、第２のフィードバックループ
を含む、データ処理システム。
請求項１７のデータ処理システムにおいて、前記第２のフィードバックループが補間器、総和要素及び遅延要素を含み、前記第１のデジタル信号の導関数が、一時的期間中に前記第１のエラー表示を補償するために時間的に補間された該第１のデジタル信号に対応し、該総和要素及び該遅延要素の双方が該第１のエラー表示を受信し、該総和要素が該第１のエラー表示を該第１のエラー表示の遅延バージョンから減算するように動作し、該総和要素の出力が、該補間器によって補間された時間量を統制するために使用される、データ処理システム。
請求項１７のデータ処理システムにおいて、前記データ受信デバイスが無線受信機であり、前記媒体が無線伝送媒体である、データ処理システム。
請求項１７のデータ処理システムにおいて、前記データ処理システムがハードディスクドライブシステムであり、前記媒体が磁気記憶媒体である、データ処理システム。