RU2014104571A - Системы и способы для эффективного с точки зрения площади кодирования данных - Google Patents

Системы и способы для эффективного с точки зрения площади кодирования данных Download PDF

Info

Publication number
RU2014104571A
RU2014104571A RU2014104571/08A RU2014104571A RU2014104571A RU 2014104571 A RU2014104571 A RU 2014104571A RU 2014104571/08 A RU2014104571/08 A RU 2014104571/08A RU 2014104571 A RU2014104571 A RU 2014104571A RU 2014104571 A RU2014104571 A RU 2014104571A
Authority
RU
Russia
Prior art keywords
input
cyclic convolution
vector
output
processing system
Prior art date
Application number
RU2014104571/08A
Other languages
English (en)
Inventor
Павел Анатольевич Пантелеев
Эльяр Эльдарович Гасанов
Дмитрий Владимирович Алексеев
Юрий Сергеевич Шуткин
Андрей Павлович Соколов
Original Assignee
ЭлЭсАй Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ЭлЭсАй Корпорейшн filed Critical ЭлЭсАй Корпорейшн
Priority to RU2014104571/08A priority Critical patent/RU2014104571A/ru
Priority to US14/470,873 priority patent/US9331716B2/en
Publication of RU2014104571A publication Critical patent/RU2014104571A/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code

Abstract

1. Система обработки данных, при этом система содержит:схему кодера, включающую в себя:схему циклической свертки, выполненную с возможностью умножения ввода вектора, выведенного из ввода пользовательских данных, на часть циркулянтной матрицы, чтобы получить свернутый вывод; исхему кодированного вывода, выполненную с возможностью генерирования набора кодированных данных, соответствующего вводу пользовательских данных и основанного по меньшей мере частично на свернутом выводе.2. Система обработки данных по п.1, в которой схема кодированного вывода содержит:схему блока суммирования векторов, выполненную с возможностью суммирования экземпляров свернутого вывода с экземплярами вывода циклической свертки, чтобы получить соответствующий экземпляр векторной суммы; исхему сдвигового регистра, выполненную с возможностью сдвига экземпляров векторной суммы, чтобы получить экземпляры вывода циклической свертки.3. Система обработки данных по п.2, в которой набор кодированных данных сгенерирован, основываясь по меньшей мере частично на выводе циклической свертки.4. Система обработки данных по п.2, в которой число экземпляров векторной суммы равно l, где l соответствует числу подвекторов, на которые разделен ввод пользовательских данных.5. Система обработки данных по п.1, в которой схема циклической свертки включает в себя:первую схему циклической свертки ивторую схему циклической свертки, где первая схема циклической свертки работает параллельно со второй схемой циклической свертки и где первая схема циклической свертки работает в отношении первой части ввода вектора, а вторая схема циклической свертки работает в

Claims (20)

1. Система обработки данных, при этом система содержит:
схему кодера, включающую в себя:
схему циклической свертки, выполненную с возможностью умножения ввода вектора, выведенного из ввода пользовательских данных, на часть циркулянтной матрицы, чтобы получить свернутый вывод; и
схему кодированного вывода, выполненную с возможностью генерирования набора кодированных данных, соответствующего вводу пользовательских данных и основанного по меньшей мере частично на свернутом выводе.
2. Система обработки данных по п.1, в которой схема кодированного вывода содержит:
схему блока суммирования векторов, выполненную с возможностью суммирования экземпляров свернутого вывода с экземплярами вывода циклической свертки, чтобы получить соответствующий экземпляр векторной суммы; и
схему сдвигового регистра, выполненную с возможностью сдвига экземпляров векторной суммы, чтобы получить экземпляры вывода циклической свертки.
3. Система обработки данных по п.2, в которой набор кодированных данных сгенерирован, основываясь по меньшей мере частично на выводе циклической свертки.
4. Система обработки данных по п.2, в которой число экземпляров векторной суммы равно l, где l соответствует числу подвекторов, на которые разделен ввод пользовательских данных.
5. Система обработки данных по п.1, в которой схема циклической свертки включает в себя:
первую схему циклической свертки и
вторую схему циклической свертки, где первая схема циклической свертки работает параллельно со второй схемой циклической свертки и где первая схема циклической свертки работает в отношении первой части ввода вектора, а вторая схема циклической свертки работает в отношении второй части ввода вектора.
6. Система обработки данных по п.5, в которой первая часть ввода вектора представляет собой 3×1 часть ввода вектора и где вторая часть ввода вектора представляет собой 3×4 часть ввода вектора.
7. Система обработки данных по п.5, в которой первая часть ввода вектора представляет собой 3×4 часть ввода вектора и где вторая часть ввода вектора представляет собой 3×8 часть ввода вектора.
8. Система обработки данных по п.1, в которой система дополнительно содержит:
схему преобразования, выполненную с возможностью преобразования первого числа битов ввода пользовательских данных во второе число битов ввода вектора.
9. Система обработки данных по п.8, в которой первое число битов составляет 128 и в которой второе число битов составляет 255.
10. Система обработки данных по п.8, в которой схема циклической свертки включает в себя:
первую схему циклической свертки;
вторую схему циклической свертки, где первая схема циклической свертки работает параллельно со второй схемой циклической свертки и где первая схема циклической свертки работает в отношении первой части ввода вектора, чтобы получить первый подвывод, а вторая схема циклической свертки работает в отношении второй части ввода вектора, чтобы получить второй подвывод; и
объединяющую схему, выполненную с возможностью объединения по меньшей мере первого подвывода и второго подвывода, чтобы получить непреобразованный вывод.
11. Система обработки данных по п.11, в которой система дополнительно включает в себя:
схему обратного преобразования, выполненную с возможностью преобразования второго числа битов непреобразованного вывода в первое число битов вывода циклической свертки.
12. Система обработки данных по п.1, при этом система обработки данных реализована как часть устройства, выбранного из группы, состоящей из устройства хранения и устройства связи.
13. Система обработки данных по п.1, в которой система обработки данных реализована как часть интегральной схемы.
14. Способ для кодирования данных, при этом способ состоит в том, что:
принимают ввод пользовательских данных;
используют схему циклической свертки для умножения ввода вектора, выведенного из ввода пользовательских данных, на часть циркулянтной матрицы, чтобы получить свернутый вывод; и
генерируют набор кодированных данных, соответствующий вводу пользовательских данных и основанный по меньшей мере частично на свернутом выводе.
15. Способ по п.14, при этом способ дополнительно состоит в том, что:
преобразуют первое число битов ввода пользовательских данных во второе число битов, чтобы получить ввод вектора.
16. Способ по п.15, в котором первое число битов составляет 128 и в котором второе число битов составляет 255.
17. Способ по п.14, в котором схема циклической свертки включает в себя:
первую схему циклической свертки и
вторую схему циклической свертки, где первая схема циклической свертки работает параллельно со второй схемой циклической свертки и где первая схема циклической свертки работает в отношении первой части ввода вектора, а вторая схема циклической свертки работает в отношении второй части ввода вектора.
18. Способ по п.17, в котором первая часть ввода вектора представляет собой 3×1 часть ввода вектора и в котором вторая часть ввода вектора выбрана из группы, состоящей из: 3×4 части ввода вектора и 3×8 части ввода вектора.
19. Способ по п.14, при этом способ дополнительно состоит в том, что:
суммируют экземпляры свернутого вывода с экземплярами вывода циклической свертки, чтобы получить соответствующий экземпляр векторной суммы; и
сдвигают экземпляры векторной суммы, чтобы получить экземпляры вывода циклической свертки.
20. Устройство хранения данных, при этом устройство содержит:
носитель данных;
головку, расположенную относительно носителя данных и выполненную с возможностью записи набора кодированных данных на носитель данных;
схему кодера, включающую в себя:
схему циклической свертки, выполненную с возможностью умножения ввода вектора, выведенного из ввода пользовательских данных, на часть циркулянтной матрицы, чтобы получить свернутый вывод; и
схему кодированного вывода, выполненную с возможностью генерирования набора кодированных данных, соответствующего вводу пользовательских данных и основанного по меньшей мере частично на свернутом выводе.
RU2014104571/08A 2014-02-10 2014-02-10 Системы и способы для эффективного с точки зрения площади кодирования данных RU2014104571A (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
RU2014104571/08A RU2014104571A (ru) 2014-02-10 2014-02-10 Системы и способы для эффективного с точки зрения площади кодирования данных
US14/470,873 US9331716B2 (en) 2014-02-10 2014-08-27 Systems and methods for area efficient data encoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014104571/08A RU2014104571A (ru) 2014-02-10 2014-02-10 Системы и способы для эффективного с точки зрения площади кодирования данных

Publications (1)

Publication Number Publication Date
RU2014104571A true RU2014104571A (ru) 2015-08-20

Family

ID=53775872

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014104571/08A RU2014104571A (ru) 2014-02-10 2014-02-10 Системы и способы для эффективного с точки зрения площади кодирования данных

Country Status (2)

Country Link
US (1) US9331716B2 (ru)
RU (1) RU2014104571A (ru)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10176551B2 (en) * 2017-04-27 2019-01-08 Apple Inc. Configurable convolution engine for interleaved channel data
US10530392B2 (en) 2017-07-31 2020-01-07 Codelucida, Inc. Vertical layered finite alphabet iterative decoding
TWI643201B (zh) 2017-11-27 2018-12-01 慧榮科技股份有限公司 編碼器及相關的編碼方法與快閃記憶體控制器
WO2020028873A1 (en) * 2018-08-03 2020-02-06 Codelucida, Inc. Method and apparatus for encoding quasi-cyclic low-density parity check codes
TWI677878B (zh) * 2018-10-12 2019-11-21 慧榮科技股份有限公司 編碼器及相關的編碼方法與快閃記憶體控制器
US11496155B2 (en) 2020-04-09 2022-11-08 Codelucida, Inc. Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes using predictive magnitude maps
TW202205815A (zh) 2020-06-10 2022-02-01 美商科得魯西達股份有限公司 用於自循環置換矩陣之叢集建構之準循環低密度奇偶檢查碼之垂直分層解碼之方法及裝置

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553221A (en) 1970-12-28 1985-11-12 Hyatt Gilbert P Digital filtering system
JPH0824270B2 (ja) 1985-12-25 1996-03-06 日本電信電話株式会社 たたみ込み符号器および最尤復号器
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
EP0527017B1 (en) 1991-08-03 1997-03-26 Sony Corporation Magnetic reproducing apparatus
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
US5406593A (en) 1993-08-20 1995-04-11 General Electric Company Adaptive phase-locked loop employing channel state information estimation from received signal phase angles
US5351274A (en) 1993-08-20 1994-09-27 General Electric Company Post detection selection combining diversity receivers for mobile and indoor radio channels
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5719871A (en) 1995-04-19 1998-02-17 Motorola, Inc. Method and apparatus for performing diversity voting in a communication system
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5696504A (en) 1995-07-27 1997-12-09 Oliveros; Ernesto Vidal 4 bit based binary encoding technique
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6175588B1 (en) 1997-12-30 2001-01-16 Motorola, Inc. Communication device and method for interference suppression using adaptive equalization in a spread spectrum communication system
KR100292093B1 (ko) 1998-03-02 2001-06-01 구자홍 기록매체의 결함영역 관리자료 생성방법 및 생성장치 그리고 이에 의한 광기록매체
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
US6570990B1 (en) 1998-11-13 2003-05-27 Lsi Logic Corporation Method of protecting high definition video signal
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6393074B1 (en) 1998-12-31 2002-05-21 Texas Instruments Incorporated Decoding system for variable-rate convolutionally-coded data sequence
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6724706B1 (en) 1999-02-26 2004-04-20 Matsushita Electric Industrial Co., Ltd. Digital adaptive equalizer for different quality signals
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6948113B1 (en) 1999-04-21 2005-09-20 Seagate Technology Llc Self-throttling error-correction buffer and method for a disc drive
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6643814B1 (en) 1999-07-12 2003-11-04 International Business Machines Corporation Maximum transition run encoding and decoding systems
KR100375217B1 (ko) 1999-10-21 2003-03-07 삼성전자주식회사 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US6412088B1 (en) 1999-12-02 2002-06-25 Maxtor Corporation Method and apparatus for using block reread
TW514884B (en) 1999-12-03 2002-12-21 Koninkl Philips Electronics Nv Allocating real time data on a disc like recording medium
FR2804260B1 (fr) 2000-01-21 2002-10-18 Mitsubishi Electric Inf Tech Procede de transmission numerique de type a codage correcteur d'erreurs
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
EP1170870A4 (en) 2000-02-15 2006-08-02 Jfe Steel Corp turbo decoder
US6747827B1 (en) 2000-03-27 2004-06-08 Texas Instruments Incorporated Error correction codes applied variably by disk zone, track, sector, or content
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
JP2001319433A (ja) 2000-05-01 2001-11-16 Fujitsu Ltd データ再生装置
US6697441B1 (en) 2000-06-06 2004-02-24 Ericsson Inc. Baseband processors and methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits
US7058853B1 (en) 2000-06-09 2006-06-06 Hewlett-Packard Development Company, L.P. Highly available transaction processing
US6816328B2 (en) 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US6975692B2 (en) 2000-12-04 2005-12-13 Koninklijke Philips Electronics N.V. Scaling of demodulated data in an interleaver memory
US6807238B1 (en) 2001-02-01 2004-10-19 Lsi Logic Corporation Method and apparatus for decoding M-PSK turbo code using new approximation technique
WO2002078196A1 (en) 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US20020176485A1 (en) * 2001-04-03 2002-11-28 Hudson John E. Multi-cast communication system and method of estimating channel impulse responses therein
JP3674531B2 (ja) 2001-04-12 2005-07-20 株式会社日立製作所 ファイル管理方法、ファイル管理装置、プログラム
DE50112386D1 (de) 2001-05-08 2007-05-31 Siemens Ag Verfahren und vorrichtung zur datenübertragung in einem multiträgersystem mit paralleler concatenierter kodierung und modulation
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US7440489B2 (en) 2001-08-07 2008-10-21 Ericsson Inc. Method and apparatus for selective demodulation and decoding of communications signals
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
US6937415B2 (en) 2002-02-04 2005-08-30 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for enhanced data channel performance using read sample buffering
JP2003243967A (ja) 2002-02-20 2003-08-29 Matsushita Electric Ind Co Ltd ディジタルフィルタ係数設定装置およびその方法
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
US7487430B2 (en) 2002-03-27 2009-02-03 Samsung Electronics Co., Ltd. Apparatus and method for receiving packet data control channel in a mobile communication system
ATE376337T1 (de) 2002-05-10 2007-11-15 Interdigital Tech Corp System zur entleerung eines b-knotens über eine bedienende funknetzwerksteuerungseinheit
AU2003256588A1 (en) 2002-07-03 2004-01-23 Hughes Electronics Corporation Bit-interleaved coded modulation using low density parity check (ldpc) codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7234097B1 (en) 2003-01-27 2007-06-19 Marvell International Ltd. Methods of supporting host CRC in data storage systems without RLL coding
US8161361B1 (en) 2003-01-28 2012-04-17 Marvell International Ltd. Averaging signals to improve signal interpretation
US7139959B2 (en) 2003-03-24 2006-11-21 Texas Instruments Incorporated Layered low density parity check decoding for digital communications
JP4277260B2 (ja) 2003-05-15 2009-06-10 富士通株式会社 磁気ディスク装置、リードゲート最適化方法及びプログラム
US7480754B2 (en) 2003-06-27 2009-01-20 Seagate Technology, Llc Assignment of queue execution modes using tag values
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
KR100918763B1 (ko) 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US7237181B2 (en) 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7251769B2 (en) 2004-03-17 2007-07-31 Lucent Technologies Inc. Methods and apparatus for communication using generalized low density parity check codes
US7027245B2 (en) 2004-04-30 2006-04-11 Hitachi Global Storage Technologies Netherlands B.V. Apparatus for providing head amplitude characterization using gain loops
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7665007B2 (en) 2004-06-30 2010-02-16 Seagate Technology, Llc Retrial and reread methods and apparatus for recording channels
WO2006039801A1 (en) 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7792375B2 (en) 2005-01-19 2010-09-07 Megachips Corporation Rate control system
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
JP4036338B2 (ja) 2005-03-04 2008-01-23 国立大学法人東京工業大学 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7499490B2 (en) * 2005-06-24 2009-03-03 California Institute Of Technology Encoders for block-circulant LDPC codes
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7596196B1 (en) 2005-09-27 2009-09-29 Maxtor Corporation Timing recovery in error recovery for iterative detection
US7738202B1 (en) 2005-10-07 2010-06-15 Seagate Technology, Llc Wide-biphase-detector quality monitor for sensing of pin layer reversal
US9002795B2 (en) 2006-01-26 2015-04-07 Seagate Technology Llc Object-based data storage device
KR20070079448A (ko) 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
KR100943589B1 (ko) 2006-03-20 2010-02-23 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US8010883B1 (en) 2006-05-01 2011-08-30 Marvell International Ltd. Read channel detector for noise cancellation
US7230550B1 (en) 2006-05-16 2007-06-12 Motorola, Inc. Low-complexity bit-robust method and system for combining codewords to form a single codeword
US8028216B1 (en) 2006-06-02 2011-09-27 Marvell International Ltd. Embedded parity coding for data storage
JP4992900B2 (ja) 2006-08-02 2012-08-08 富士通株式会社 受信装置及びその復号方法
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US8464120B2 (en) 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
US7809092B2 (en) 2006-11-30 2010-10-05 Broadcom Corporation Method and system for UMTS HSDPA shared control channel processing
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
KR100833515B1 (ko) 2006-12-05 2008-05-29 한국전자통신연구원 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치
KR100808664B1 (ko) 2006-12-08 2008-03-07 한국전자통신연구원 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
US7913149B2 (en) 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
US8051363B1 (en) 2007-01-16 2011-11-01 Marvell International Ltd. Absorb decode algorithm for 10GBase-T LDPC decoder
US8065598B1 (en) * 2007-02-08 2011-11-22 Marvell International Ltd. Low latency programmable encoder with outer systematic code and low-density parity-check code
JP5507813B2 (ja) 2007-02-16 2014-05-28 パナソニック株式会社 送信装置及び受信装置
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8761144B2 (en) 2007-06-28 2014-06-24 Telefonaktiebolaget Lm Ericsson (Publ) HS-PDSCH blind decoding
WO2009014706A1 (en) 2007-07-23 2009-01-29 Rod Brittner Quality of service and streaming attributes for a data storage device
CN101796748B (zh) 2007-10-03 2014-04-09 Lg电子株式会社 针对广播多播业务的传输优化
EP2056549B1 (en) 2007-10-30 2012-12-12 Sony Corporation Data processing apparatus and method
US8219868B1 (en) * 2007-11-30 2012-07-10 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
US8020070B2 (en) 2007-12-05 2011-09-13 Aquantia Corporation Trapping set decoding for transmission frames
CN101743592B (zh) 2007-12-14 2013-03-27 Lsi公司 使用伺服数据控制飞行高度的系统和方法
US8095859B1 (en) * 2008-01-09 2012-01-10 L-3 Communications, Corp. Encoder for low-density parity check codes
US20090177852A1 (en) 2008-01-09 2009-07-09 Mediatek Inc. Data block receiver and method for decoding data block
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US20090216942A1 (en) 2008-02-23 2009-08-27 Broadcom Corporation Efficient memory management for hard disk drive (hdd) read channel
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
JP5173021B2 (ja) 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
JP5276173B2 (ja) 2008-08-15 2013-08-28 エルエスアイ コーポレーション ニア・コードワードのｒｏｍリスト復号
US8296637B1 (en) 2008-09-22 2012-10-23 Marvell International Ltd. Channel quality monitoring and method for qualifying a storage channel using an iterative decoder
US8301979B2 (en) 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
KR20110086504A (ko) 2008-11-20 2011-07-28 엘에스아이 코포레이션 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법
US8374254B2 (en) 2008-12-15 2013-02-12 Sony Mobile Communications Ab Multimedia stream combining
US7948699B2 (en) 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
CN101903890B (zh) 2009-03-05 2015-05-20 Lsi公司 用于迭代解码器的改进的turbo均衡方法
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8429498B1 (en) 2009-03-25 2013-04-23 Apple Inc. Dual ECC decoder
US8347155B2 (en) 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
US8443267B2 (en) 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
CN102265345B (zh) 2009-04-28 2015-11-25 安华高科技通用Ip(新加坡)公司 用于读数据处理系统中的动态定标的系统和方法
US8250434B2 (en) 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US20110041040A1 (en) 2009-08-15 2011-02-17 Skymedi Corporation Error Correction Method for a Memory Device
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8464142B2 (en) 2010-04-23 2013-06-11 Lsi Corporation Error-correction decoder employing extrinsic message averaging
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8732565B2 (en) 2010-06-14 2014-05-20 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing in a gigabit LDPC decoder
US8560900B1 (en) 2010-06-15 2013-10-15 Sk Hynix Memory Solutions Inc. Adjusting receiver parameters without known data
US8499226B2 (en) 2010-06-29 2013-07-30 Lsi Corporation Multi-mode layered decoding
US8458555B2 (en) 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US20120020402A1 (en) 2010-07-26 2012-01-26 Technische Universitat Berlin Receiver
US8345373B2 (en) 2010-08-16 2013-01-01 Lsi Corporation Systems and methods for phase offset based spectral aliasing compensation
US8379498B2 (en) 2010-09-13 2013-02-19 Lsi Corporation Systems and methods for track to track phase alignment
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8499227B2 (en) 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
WO2012097046A1 (en) 2011-01-14 2012-07-19 Marvell World Trade Ltd. Ldpc multi-decoder architectures
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
WO2012109677A2 (en) 2011-02-11 2012-08-16 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8516339B1 (en) 2011-04-01 2013-08-20 Xilinx, Inc. Method of and circuit for correcting adjacent bit errors in a memory
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8806309B2 (en) 2011-06-13 2014-08-12 Silicon Motion Inc. Method for controlling message-passing algorithm based decoding operation by referring to statistics data of syndromes of executed iterations and related control apparatus thereof
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
WO2013019560A2 (en) 2011-07-29 2013-02-07 Sandisk Technologies Inc. Checksum using sums of permutation sub-matrices
US8527849B2 (en) 2011-08-19 2013-09-03 Stec, Inc. High speed hard LDPC decoder
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8630053B2 (en) 2012-02-14 2014-01-14 Lsi Corporation Systems and methods for parameter modification during data processing retry
US9362003B2 (en) 2012-03-09 2016-06-07 Sandisk Technologies Inc. System and method to decode data subject to a disturb condition
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8949704B2 (en) 2012-03-22 2015-02-03 Lsi Corporation Systems and methods for mis-correction correction in a data processing system

Also Published As

Publication number Publication date
US9331716B2 (en) 2016-05-03
US20150229331A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
RU2014104571A (ru) Системы и способы для эффективного с точки зрения площади кодирования данных
RU2017141156A (ru) Кодирование и декодирование значащих коэффициентов в зависимости от параметра указанных значащих коэффициентов
MX2022014124A (es) Metodo, aparato y sistema para la transferencia de datos.
WO2019199777A1 (en) Encryption using spatial voting
RU2013142989A (ru) Утройство для криптографической обработки данных, способ криптографической обработки данных и программа
WO2019047628A1 (zh) 海量图片处理方法、装置、电子设备及存储介质
CN110286878B (zh) Mcu随机间隔转换电桥电压的真随机数产生器及产生方法
CN105227259A (zh) 一种m序列并行产生方法和装置
MX2021006569A (es) Metodo de codificacion de datos tridimensionales, metodo de decodificacion de datos tridimensionales, dispositivo codificador de datos tridimensionales y dispositivo decodificador de datos tridimensionales.
CN102291152B (zh) 基于奇异值分解的压缩感知含噪信号重构系统
MX360747B (es) Método, dispositivo y terminal para búsqueda de datos.
Liu et al. The lin-bose problem
Zhu et al. Compressive sensing of multichannel eeg signals via norm and schatten-norm regularization
JP2020527902A5 (ru)
GB2534481A (en) Data analytics for oilfield data repositories
Chen et al. A hardware design method for Canonical Huffman Code
US20150270970A1 (en) Audio device and method for adding watermark data to audio signals
US20180357287A1 (en) Hybrid software-hardware implementation of edit distance search
ZHANG et al. An Algorithm for Convolutional Codes Recognition Based on Sectionally Extracting Soft-decision Weighted Walsh HadamardTransform
Moriya et al. Construction of high-rate punctured convolutional codes through dual codes
RU2660831C1 (ru) Преобразователь двоичный код - вероятностное отображение
GB2569710A (en) Hierarchical temporal memory system
RU2011106012A (ru) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ БУЛЕВЫХ ПРЕОБРАЗОВАНИЙ НАД ПОЛЕМ ГАЛУА GF(2n)
RU2007114539A (ru) Система передачи информации с помощью несущих, ортогональных на входе и выходе канала связи
RU2013129890A (ru) Многовходовой сумматор

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20170213