JPS6194415A - 映像信号のデイジタル化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログの映像信号をディジタル化する装置に
関する。

従来例の構成とその問題点 映像信号の伝送や処理に於いて、高品質伝送や複雑な処
理を可能化する為に映像信号をディジタル化した後伝送
や処理を実現することが多い。

ところで、この様にディジタル的に伝送や処理を施す為
には入力されたアナログ状態の映像信号を正確にディジ
タル化する装置が不可欠であり、又非常に重要な役割を
果すことになる。

そこで、まず映像信号のディジタル化装置の従来例につ
いて第１図と共に以下に説明する○゛第１図は映像信号
のディジタル化装置の従来例のブロック図である。同図
に於いて、１は入力端子２は低域戸波器、３はクランプ
器、４はアナログ・ディジタル変換器（第１図では”　
Ａ／Ｄ　”と記す。又、以降”Ａ／Ｄ　”と記す。）、
５は同期信号分離器、６はクランプパルス発生器、７は
バースト信号分離器、８はクロック信号発生器、９は出
力端子である。アナログ状態の映像信。号は入力端子１
を介して低域戸波器２．同期信号分離器５及びバースト
信号分離器７に入力される。低域Ｐ波器２は標本化時点
で発生する不要成分が帯域内に混入するのを防止する為
に不要な高域成分を抑圧する。低域Ｐ波器２の出力はク
ランプ器３に供給される。一方、同期信号分離器５では
入力された映像信号に含まれている同期信号を分離し、
分離された同期信号はクランプパルス発生器６に印加さ
れて所定のクランプパルスが作成される。クランプ器３
はこのクランプパルスに制御されて低域戸波器２の出力
を所定電位にクランプする。）又、バースト信号分離器
７では入力されている映像信号に含まれているバースト
信号を分離し、クロック信号発生器８に供給する。クロ
ック信号発生器８は入力されたバースト信号に位相同期
した連続クロック信号を作成し、Ａ／Ｄ４を駆動する。

Ａ／Ｄ４はクランプ器３の出力をクロック信号に応じて
標本化しディジタル化（ＰＣＭ化）する。この様にして
、出力端子９を介してディジタル化されたデータが送出
される。

ところで、クロック信号作成器８について、もう少し説
明しておく。アナログ信号を標本化する場合は、そのア
ナログ信号の周波数帯域の２倍以上に標本化周波数を設
定する必要がある。一方、搬送色信号とのビート妨害を
考慮して色搬送波の整数倍に標本化周波数を設定するこ
とが多い。そこで、標本化周波数を４・ｆＳＣ（色搬送
波の４倍の周波数すなわち３．６８ＭＨｚＸ４汝１４．
８ＭＨｚ）とした場合を仮定すると、クロック信号発生
器８は入力されるバースト信号に位相同期し、かつ頂度
４倍の周波数のクロック信号を作成する一種のＰ　Ｌ　
Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋ　ＬｏｏＰ　）と言える。

ところで、第１図に示した従来例では以下に示す諸問題
点がある。

（イ）クロック信号発生器８で作成されるクロック信号
位相の変動 （ロ）同期分離器５の誤動作 ｅ→　クランプ電位の変動 これらの問題点について、さらに説明を加えておく。

まず（イ）に示したクロック信号位相の変動については
、クロック信号発生器内にある位相比ＩＪｌ！器や電圧
制御発振器などが温度により変化することなどが主要因
で、定常位相誤差が変化してしまう。

こうなると、標本化位相が変化するので多くの不都合な
事が発生する。

（＝＝）に示した同期信号分ａ器の誤動作とはＡＰＬが
急激に変化した場合や不要なパルスが混入している場合
に同期信号を分離出来なかったり間違って同期信号と判
定したりすることであシ、多くの場合、同期信号を基準
にしてシステムを制御しているのでシステム全体に大き
な誤動作が発生してしまう。

（ハ）に示したクランプ電位の変動については、クラン
プ器３が温度変化などでクランプ電位が等節約に変動し
たり急激なＡＰＬ変化でクランプが追従出来なくことを
意味している。

この様に、従来方式では多くの問題点を有している。

発明の目的 本発明は上記従来の諸欠点を解消するもので、標本化位
相の変動がきわめて少なく、同期信号の分離が正確で誤
動作なく、かつフラング動作も安定した映像信号のディ
ジタル化装置を提供することを目的とする。

発明の構成 本発ＥＡは、入力された映像信号の直流レベルの誤差を
相殺する第１減算器を通した後Ａ／Ｄ変換してディジタ
ル化する。■変換出力中のデータから同期信号のパター
ンを検知するパターン検出器によりバースト部のデータ
をゲート器で取り出す。

取り出されたデータをＢＰＦに通しだ後位相誤差検出器
で位相誤差を検出し、その結果をＤ／Ａしさらに低域ｐ
波器を介して電圧制御発振器を制御する。この電圧制御
発振器の出力をクロック信号として上述のＡ／Ｄ変換器
を駆動する〇一方、レベル検出器で上述のゲート器の出
力の平均値を求め、その結果と所定値との差をレベル誤
差検出器で作成し第２　Ｄ／Ａを介して上述の第１減算
器へネガティブフィードバックする。こうすることによ
り、入力された映像信号中のバースト信号に正確に位相
同期した標本化が実行され、かつ正確にクランプされた
映像信号をψ変換出来ることになる。

実施例の説明 では、本発明の実施例を第２図〜第８図と供に説明する
。

第２図は本発明の一実施例を示すブロック図である。同
図に於いて、１ｏは入力端子、１１は第１減算器、１２
はＡ／Ｄ　、　１３はゲート器、１４は帯域戸波器（第
２図では’　Ｂ　Ｐ　Ｆ　”と記す。又、以降”　Ｂ　
Ｐ　Ｆ　”と記す。）、１５は位相誤差検出器（第１図
ｆｆｊ：　”　Ｐ／Ｃ：　”　ト記ｔ　）、１６ｆｄｉ
１Ｄ／Ａ　（”　Ｄ／Ａ　”はディジタル・アナログ変
換器）、１７は低域Ｐ波器、１８は電圧制御発振器（第
２図では”′ｖｃ６”と記す。又、以下“”ＶＣＯ”と
記す）、１９はレベル検出器、２０はレベル誤差検出器
、２１は第２　Ｄ／Ａ、２２はパターン検出器、２３は
出力端子である。

アナログ状態の映像信号は入力端子１０を介して第１減
算器１１の一方の入力に印加される。第１減算器１１の
もう一方の入力端子には第２　Ｄ／Ａ２１の出力が印加
されており、入力端子１０を介して入力された映像信号
から第２　Ｄ／Ａ　２１の出力分だけ減算される。第１
減算器１１の出力はＡ／Ｄ１２でディジタル化されてゲ
ート器１３．パターン検出器２２及び出力端子２３に導
ひかれる。

パターン検出器２２では、Ａ／Ｄ１２の出力データから
同期信号部のパターンと等しいデータパターンが致来す
ると同期信号部であると判定し、その結果を基準にして
、ゲートパルスを発生させる。

一方、ゲート器１３はパターン検出器２２で作成された
ゲートパルスによりＡ／Ｄ１２出力をゲートし、例えば
バースト期間だけＡ／Ｄ１２の出力が通過してＢＰＦｌ
　４及びレベル検出器１９に印加される。

ＢＰＦｌ４は搬送色信号成分のみを通過させる様に設計
し位相誤差検出器１５にバースト信号成分を供給する。

位相誤差検出器１５では入力されたバースト信号データ
と予め設定しておいたバーストデータとの間の位相差を
計算しその結果を第１Ｄ／Ａ１ｅでアナログ状態にもど
した後、低域ろ波器１７を介してｖＣＯ１８に印加する
。ｖＣｏ１８は低域Ｐ波器１７の出力で発振周波数が制
御されており、その出力はクロック信号としてＡ／ＤＩ
２に加えられる。

一方、レベル検出器１９にもバースト期間のデータが入
力されているが、このデータからバースト期間の直流電
位を計算してペデスタル部のレベルを検出する。レベル
誤差検出器２ｏではレベル検出器１９で検出したペデス
タル部のレベルと予め設定しておいたレベルとの差分を
計算し、第２Ｄ／Ａ２１でアナログ状態に変換して第１
減算器１１に印加する。

仮に、Ａ／Ｄ１２を駆動するＶＣＣＮｓの発振出力かバ
ースト信号と同期関係にない場合でも、Ａ／ＤＩ２の出
データの中に同期信号に対応するデータ列は必ず存在す
るのでパターン検出器２２で同期信号部を検知出来る。

同期信号部が検知されるとゲート器１３でバースト期間
だけゲートが開き位相誤差検出器１５で位相誤差が計算
され、■Ｃ０１８を制御するのでＶＣ○１８の出力は入
力端子１ｏに印加されている映像信号中のバースト位相
に同期することになるＯ当然のことながらペデスタル部
の電位は所定の値となる様に制御される。

次に、第２図に於けるパターン検出器２２の構成例を第
３図にブロック図で示す。

同図に於いて、２４はデータ入力端子、２６は第１遅延
器、２６は第２減算器、２７は量子化器、２８〜３１は
夫々第２遅延器〜第５遅延器、３２は判定器、３３はゲ
ートパルス発生器、３４はゲートパルス出力端子である
。第２図のＡ／Ｄ１２の出力がデータ入力端子２４を介
して第１遅延器２５及び第２減算器２６に印加される。

第１遅延器２５は例えば１画素分遅延させるもので、第
２減算器２６では現画素から直前の画素を減じて隣接画
素間の変化量を検出する。第２減算器２６の出力は量子
化器２７で量子化される。通常、映像信号の同期信号レ
ベルは４０ＩＲＥであり、同期信号の初めと終りに４０
ＩＲＥの差分が検出される。（標本化周波数を高く設定
すると４０ＩＲＥも差は発生しないが、本説明では説明
の簡略化の為に、１画素で急激に立上り立下りが発生し
ているものとしておく。）この差分が所定レベルにある
か否かを判断する為の機能が量子化器２７にある。量子
化器２７の出力は順次第２遅延器２８〜第５遅延器３１
を通る。又、量子化器２７の出と第２遅延器２８〜第５
遅延器３１の出力が夫々判定器３２に入力されており、
判定器３２は入力されるデータのパターンが同期信号の
パターンであるか否か常に監視する。判定器３２に於い
て、同期信号のパターンと同じであると判定するとパル
スをゲートパルス発生器３３に送り、ゲートパルス発生
器３３でゲートパルスに変換する。このゲートパルスは
ゲートパルス出力端子３４を介して第２図のゲート器１
３を駆動することとなる。

第３図に於ける量子化器２７について、第４図と共にさ
らに説明を加える。

第４図は第２図及び第３図の各部の波形及び状態を示す
図である。同図に於いて、３５及び３９は第２図のＡ／
Ｄ１２に入力された映像信号、３６及び４０は同期信号
、３７及び４１はバースト信号、３８及び４２はクロッ
ク信号（標本化信号）、４３は第３図の第２減算器２６
の出力、４４は量子化器２７の出力データ、４５は判定
器３２の出力、４６はゲートパルス発生器３３の出力波
形、４７〜５２は夫々時刻を示している。波形３９及び
４２は波形３５及び３８の時間軸を伸長したものであり
、波形３９〜４６は同じ時間軸である。

第３図の第２減算器２６には波形３９と、波形３９をク
ロック信号４２の１クロック分遅延された信号とが入力
されているので、その出力は波形４３となる。

一方、量子化器２了の特性は例えば第１表のごとく設定
しておく。

第１表に示した量子化特性を有する量子化器２了に波形
４３を入力すると、時刻４７でＩＩ　　、　１１゜時刻
４９で”＋１”それ以外は全て０“を出方することとな
り、４４に示すデータ列が出方される。本説明に於いて
は、同期信号のパターンとしては量子化後に’　−１０
０００００＋１″′を相定しており、判定器３２では°
″−１ｏｏｏｏｏｏ。

＋１″が入力されると同期信号だと判断し、時刻５０で
パルスを発生する。従って、判定器３２からは波形４５
が出力される。ゲートパルス発生器３３は波形４６を受
けて波形４６を出力し、時刻５１〜５２０間第２図のゲ
ート器１３を開くことになる。こうして、ゲート器１３
はバーストの期間に相当するデータを通過させる様に制
御される。

第２図に於けるパーターン検出器２２０曲の構成例を第
５図に示したブロック図と共に説明する。

第５図に於いて、５４はウィンド信号発生器、５３はイ
ンヒビット器である。又、２４〜３４は第３図の２４〜
３４と同様なので説明は省略する。

第３図の構成で同期信号のパターンを検出出来ることは
既に説明した通りである。ところで、通常はあり得ない
事であるが、もしも同期信号期間以外で同期信号と同じ
パターンの映像信号が存在した場合には誤って同期信号
だと判断してしまう、っそこで、第５図はこの様な誤動
作を防ぐ様に構成しており、判定器３２から出力される
パルス信号はインヒビット器６３を介してゲート信号発
生器３３及びウィンド信号発生器６４に供給される。

ウィンド信号発生器５４はインヒビット器５３からのパ
ルス信号を受けるとウィンド信号を作成し、インヒビッ
ト器５３を制御して誤りのパルスを禁止する。

この様子を、第６図に波形図で示す。同図に於いて、５
５は判定器３２の出力、６１はウィンド信号発生器５４
の出力、６２はインヒビット器５３の出力、６６〜６９
は正常なパルス、６０ｔｒｉ誤って出力されたパルスで
ある。ウィンド信号発生器５４にパルスが印加されると
略１水平走査期間ローレベルを保持し、次の水平同期信
号を含む期間だけハイレベルになるウィンド信号が作成
される。

従って、パルス５６〜５９に対してはウィンド信号６１
がハイレベルなのでインヒビット器Ｓ３を通過し、パル
ス６ｏに対してはウィンド信号６１はローレベルなので
インヒビット器５３で禁止されてゲートパルス発生器３
３に供給されない。この様にして誤りのパルス６０は除
外され、インヒビット器５３からは波形６２が送出され
、誤りのないパターン検出器が構成出来る。

次に、第２図に於ける位相誤差検出器１５の構成例を説
明する。

第７図は位相誤差検出器１５の構成例を示すブロック図
である。同図に於いて、６３はバースト信号入力端子、
６４は乗算器、６５は正弦波発生器、６６は積算器、６
７はクリア信号入力端子、６８はラッチ、６９は位相誤
差出力端子である。

第２図のＥＰＦ１４からバースト信号に対応するデータ
がバースト信号入力端子６３を介して乗算器６４の一方
に入力される。一方、正弦波発生器６５では色搬送波に
相当するデータを作成し乗算器６４のもう一方に供給す
る。乗算器６４の出力は積算器６６で積算されるので結
果として同期検波されたことになる。クリア信号入端子
６７には略バースト期間以外は積算器６６をクリア状態
如保つ様なりリア信号が入力される。積算器６６が所定
期間動作してクリアされる直前のデータをラッチ６８に
記憶させ次のバースト期間まで保持する。ラッチ６８の
出力は位相誤差出力端子６９を介して第２図の第１Ｄ／
Ａ１６に供給される。

第２図に於ける位相誤差検出器１５の他の構成例を第８
図にブロック図で示す。

第８図に於いて、７０は絶対値反転器、７１はスイッチ
、７２〜７４はスイッチ７１の接点である。６３〜６９
は第７図の６３〜６９と同様なので説明は省略する。標
本化周波数が色搬送波周波数の４倍である場合（正確に
は、４ｎ倍　ｎは１゜２、・・・・・・）には構成を簡
略化出来る。第７図に於ける正弦波発生器６５で作成さ
れる位相が第２図め標本化位相のレファレンスとなる。

今、’ｆｓｃ（色搬送波の４倍の周波数）を仮定してお
り、第７図での正弦波発生器６５の出力として０，９０
゜１８０　及び２７０の４点を使用するものとすると、
正弦波発生器ｅ５の出力はＱ＋　＋　１　、０．−１と
なる。入力されるデータに対して、Ｏｊ　＋’　＃０、
−１を順次乗算するという事は入力されるデータを禁止
１通過、禁止、絶対値反転の操作と同様である。第８図
はこの操作を実行するものであり、スイッチ７１が接点
ア３．接点７２．接点７３゜接点７４を順次選択するこ
とで位相検波を実現している。

以上、本発明の実施例を図面と共に説明した訳であるが
、本発明は標本化周波数を４ｆ　ＳＣに限定するもので
はない。又、第２図に示したブロック図ではレベル誤差
検出器２０の出力をＡ／Ｄ１１の直前にフィードバック
させているが、Ａ／Ｄ１１の直後でディジタル的にフィ
ードバックする事も可能であり、クロ゛−ズドルーブで
はなくオープンルーズに構成する事も勿論可能である。

さらに、同図に於いてはＤ／Ａを２個設置しているが、
これは１個で共用する事も出来るし、低域Ｆ波器１７は
Ｄ／Ａする前でディジタル的に構成しても同様である。

又、同図では、レベル検出器１９へ入力するデータはバ
ースト信号部としているが、そこに限る必要はなく同期
信号の先端部やフロントポーチ、バックポーチのデータ
を利用することも出来ることは言うまでもない。

ところで、第２図に於けるレベル検出器１９は所定期間
の平均電位を検出するのが目的であシ、低域戸板器や積
算器で構成出来るし、ＢＰＦ１４の入力値からＢＰＦ１
４の出力値を減算することでも達成出来る。レベル誤差
検出器２０は所定レベルとレベル検出器１９との差分を
計算するのが目的であり減算器又はＲＯＭ　（Ｒｅａｄ
　０ｎｌｙ　Ｍｅｍｏｒｙ　）で構成される。

次に、第３図及び第５図て示したパターン検出器の説明
では、隣接画素間の差分により判定したが、系の特性に
応じて数画素へだてだ画素間の変化量を基にして検出す
る事も考えられる。又、量子化器２７の量子化特性は第
１表の特性に限られるものではなく、夫々の系で最適な
量子化特性に設定すべきである。さらに、判定器３２は
論理回路又はＲＯＭで構成出来るが詳細な説明は省略す
る。一方、本説明では、水平同期信号のパターンについ
て記述したが、標本化位相をバー、スト信号に同期させ
る事とバースト信号部の平均電位を所定レベルに設定袋
せる事とを目的とする場合には水平同期信号のパターン
を検知することで本発明の効果は得られる。しかし、垂
直同期信号のパターンを検知させることも勿論可能であ
るが、回路構成はよシ複雑になる。

又、第７図及び第８図に示した位相誤差検出器に於いて
、積算器６６の代りに低域戸板器を使用　９することも
可能であるし、第８図に於いてはスイッチ７１は接点７
２−接点７２−接点７４−接点７４の順に制御して＋１
−＋１−−１−−１を掛けたのと等価にしてもよい。

発明の効果 本発明による映像信号のディジタル化装置では、Ａ／Ｄ
変換器した後のデータ列が同期信号部に相当するデータ
パターンであるか否かを判定して同期信号部を検出する
パターン検出器の出力に従ってゲート器で上述のＡ／Ｄ
変換後のデータをゲートする。そのデータをＢＰＦに通
してバースト信号に相当するデータを得、そのバースト
信号の位相誤差を位相誤差検出器で検出し、第１　Ｄ／
Ａ変換器及び低域Ｐ波器を介して位相誤差に相当する電
位をｖＣｏに供給する。ｖＣｏの出力はクロック信号と
して上述のＡ／Ｄ変換器に印加されＮ［Ｆ］変換器を駆
動する。又、上述のゲートされたデータからバースト部
の平均電位をレベル検出器で検出し、その結果と所定値
との差をレベル誤差検出器で検出する。この差は第２　
Ｄ／Ａを介して第１減算器にフィードバックする。第１
減算器では入力されているアナログの映像信号から上述
の差を減算した後上述のＡ／Ｄ変換器に印加する。

この様に構成することで、 （イ）標本化のだめのクロック信号位相は正確にバース
ト信号と同期し、定常位相変動が殆んど発生しないきわ
めて高品質の標本化が可能（ロ）同期分離は、パターン
で検出するのて誤検出がきわめて少ない ｅ）　　クランプ電位についてはディジタル的にネガテ
ィスフイードバック（又はオープンルーズ）制御されて
いるのできわめて安定で正確に）標本化のためのクロッ
ク信号位相の設定は自由でかつ正確 などの特徴が１、その実用的効果はきわめて太きい。

【図面の簡単な説明】

第１図は映像信号のディジタル化装置の従来例を示すブ
ロック図、第２図は本発明の一実施例を示すブロック図
、第３図は第２図に於けるパターン検出器の構成例を示
すブロック図、第４図は第２図及び第３図の説明に用い
る為の波形図、第５図は第２図に於けるパターン検出器
の他の構成例を示すブロック図、第６図は第５図の説明
に用いる為の波形図、第７図は第２図に於ける位相誤差
検出器の構成例を示すブロック図、第８図は第２図に於
ける位相誤差検出器の他の構成例を示すブロック図であ
る。 １１・・・・・・第１減算器、１２・・・・・・Ａ／Ｄ
、１３・・・・・ゲート器、１４・・・・・・ＢＰＦ、
１６・・・・・・位相誤差検出器、１６・・・・・・第
１Ｄ／／Ａ、１７・・・・・・低域ろ波器、１８・・・
・・・電圧制御発振器、１９・・・・・・レベル検出器
、２０・・・・・・レベル誤差検出器、２１・・・・・
・第２　Ｄ／Ａ。 ２２・・・・・・パターン検出器、２６・・・・・・第
１遅延器、）　２６・・・・・・第２減算器、２７・・
・・・・量子化器、２８・・・・・第２遅延器、２９・
・・・・・第３遅延器、３０・・・・第４遅延器、３１
・・・・・・第５遅延器、３２・・・・・判定器、３３
・・・・ケートハルス発生器、５３・・・・・インヒビ
ット器、５４・・・・・ウィンド信号発生器、６４　・
・乗算器、６５・・・・・・正弦波発生器、６６・・・
・・・積算器、６８・・・・・・ラッチ、７０・・・・
・・絶対値反転器、７１・・・・・スイッチ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第４図 、？Ｓ 第５図

Claims (6)

【特許請求の範囲】
1. （１）アナログ映像信号から第２Ｄ／Ａ変換器の出力を
   減算する第１減算器と、電圧制御発振器で作成されるク
   ロック信号で駆動されて該第１減算器の出力をディジタ
   ルデータに変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器
   の出力データ中に含まれている同期信号パターンを検出
   しゲートパルスを発生するパターン検出器と、前記ゲー
   トパルスで制御されて上記Ａ／Ｄ変換器の出力データを
   ゲートするゲート器と、このゲート器の出力から搬送色
   信号成分を取り出す帯域ろ波器と、この帯域ろ波器の出
   力の位相設差を検出する位相誤差検出器と、この位相誤
   差をアナログ信号に変換する第１Ｄ／Ａ変換器と、この
   第１Ｄ／Ａ変換器の出力を低域ろ波する低域ろ波器と、
   この低域ろ波器の出力により発振周波数が制御されてい
   る上記電圧制御発振器と、上記ゲート器の出力の平均レ
   ベルを検出するレベル検出器と、前記平均レベルと所定
   値との差を検出するレベル誤差検出器と、このレベル誤
   差検出器の出力をアナログ信号に変換する第２Ａ／Ｄ変
   換器とを具備し前記Ａ／Ｄ変換器からディジタル化され
   たデータを送出することを特徴とする映像信号のディジ
   タル化装置。
2. （２）アナログ映像信号を直接Ａ／Ｄ変換器に入力しこ
   のＡ／Ｄ変換器の後に第１減算器を設置し、前記Ａ／Ｄ
   変換器の出力からレベル誤差検出器の出力を減算する様
   に成したことを特徴とする特許請求の範囲第１項記載の
   映像信号のディジタル化装置。
3. （３）Ａ／Ｄ変換されたデータを所定期間遅延させる第
   １遅延器と、前記データから前記第１遅延器の出力デー
   タを減算する第２減算器と、この第２減算器の出力を量
   子化する量子化器と、この量子化器の出力を一定期間ず
   つ遅延させる縦続接続された遅延器と、この遅延器の夫
   々の出力及び上記量子化器の出力が所定のデータパター
   ンになっているか否かを判定する判定器と、この判定器
   の出力に応じてゲートパルスを発生してゲート器を制御
   するゲートパルス発生器とによりパターン検出器を構成
   したことを特徴とする特許請求の範囲第１項または第２
   項記載の映像信号のディジタル化装置。
4. （４）ウインド信号で制御されて判定器の出力の内の不
   要なパルスをインヒビットしてゲートパルス発生器に供
   給するインヒビット器と、このインヒビット器の出力に
   応じて前記ウインド信号を作成するウインド信号発生器
   とを具備したことを特徴とする特許請求の範囲第３項記
   載の映像信号のディジタル化装置。
5. （５）正弦波データを作成する正弦波発生器と、この正
   弦波データと帯域ろ波器から出力されるデータとを乗算
   する乗算器と、この乗算器の出力を積算する積算器と、
   この積算器の出力を記憶し保持して位相誤差信号を出力
   するラッチとを具備して位相誤差検出器を構成したこと
   を特徴とする特許請求の範囲第１項または第２項記載の
   映像信号のディジタル化装置。
6. （６）帯域ろ波器の出力の絶対値を反転させる絶対値反
   転器と、この帯域ろ波器の出力及び該絶対値反転器の出
   力を夫々入力し、所定の順序で何れか一方を選択又は何
   れも選択しない様に動作し積算器にその出力を供給する
   スイッチとを具備したことを特徴とする特許請求の範囲
   第５項記載の映像信号のディジタル化装置。