JPS62183689A - Muse方式テレビジヨン受信機のクランプ制御回路 - Google Patents

Muse方式テレビジヨン受信機のクランプ制御回路

Info

Publication number
JPS62183689A
JPS62183689A JP61026184A JP2618486A JPS62183689A JP S62183689 A JPS62183689 A JP S62183689A JP 61026184 A JP61026184 A JP 61026184A JP 2618486 A JP2618486 A JP 2618486A JP S62183689 A JPS62183689 A JP S62183689A
Authority
JP
Japan
Prior art keywords
clamp
circuit
data
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61026184A
Other languages
English (en)
Inventor
Yonejiro Hiramatsu
平松 米治郎
Masaru Hashimoto
賢 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61026184A priority Critical patent/JPS62183689A/ja
Publication of JPS62183689A publication Critical patent/JPS62183689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、高品位テレビジョンの規格であるMUSE方
式によるテレビジョン受信機のクランブ制御回路に関す
る。
〈従来技術〉 M U S E方式でのテレビジョン信号の伝送パター
ンは第3図の説明図に示す通りであって、水平走査ライ
ン1125本のうち、第5木目および第567本口のク
ランプラインにそれぞれ受信機側でのクランプ制御用の
クランプレベル信号が挿入され、第605,606本目
0ラインにフレームパルスが挿入されている。
このMUSE方式に対応するテレビジョン受信機では、
チューナおよび映像中間増幅/検波回路を経て復調され
た複合映像信号をクランプ回路において所要の電圧レベ
ルにクランプした1で、A/Dコンバータに供給し、こ
のA/Dコンバータでデジタル信号に変換して信号処理
回路に供給するようになっている。前記のクランプ回路
で入力信号のレベル調整が正確に行なわれないと、送信
側での送信データ通りのビデオデータが得られない。
そのため、前記クランプ回路には、クランプ回路の出力
、もしくは入力信号に含まれるクランプレベル信号をフ
ィードバックしてクランプレベルを制御するクランプ制
御回路が設けられている。
クランプ制御回路は、クランプ回路の基q電圧に相当す
るクランプ制御信号を生成して、クランプ回路に供給す
るものである。
第4図に従来のクランプ制御回路のブロック図を示す。
同図において、loはクランプ回路、2oはクランプ回
路l。からのクランプ出力を導入するA/Dコンバータ
、3oはA/Dコンバータ2゜でデジタル化された複合
映像信号(ビデオデータ)が供給される信号処理回路、
4oはクランプ回路l。におけるクランプレベルを制御
するクランプ制御回路である。前記クランプ回路l。は
、コンデンサCおよび抵抗R1からなるループフィルタ
と、前後2段の増幅器1ao、tboとを備えたちのあ
る。図面上では、ループフィルタを構成する抵抗R1は
、クランプ回路1゜のブロックの外部に示されている。
クランプ制御回路4゜は、クランプ回路1゜の出力のピ
ーク値をとらえてそのピーク値に対応した信号をクラン
プ制御信号としてクランプ回路ioに供給するピーク検
出処理回路5゜と、A/Dコンバータ2゜からのビデオ
データを導入して入力信号と受信機側の基本クロックと
の水平方向の同期をとって基本クロックの周波数および
位相をロックする周波数/位相ロック回路6゜と、ビデ
オデータからフレームパルスを検出するフレームパルス
検出回路7゜と、検出されたフレームパルスを基準にク
ランプラインを抽出するクランプライン抽出回路8゜と
、周波数/位相ロック回路6゜のロック/アンロック信
号に応答してクランプライン抽出回路8゜からのクラン
プパルス(クランプラインパルスから形成されるパルス
で、クランプライン期間の一部で発生するパルス)の送
出経路を開閉するクランプパルスゲート9゜と、クラン
プライン上に挿入されたクランプデータを検出するクラ
ンプデータ処理回路10.と、クランプデータ処理回路
10oからのクランプデータをアナログ信号に変換する
D/Aコンバータ11.と、このD/Aコンバータll
oとクラ゛ノブ同蕗1〜にの闇lこ凧つアー前λ2クラ
ンプパJレスゲート9゜からのクランプパルスにより開
閉されるアナログスイッチ12oとを備えている。
上記従来のクランプ制御回路4゜においては、次のよう
なプロセスによりクランプ回路l。に対してクランプレ
ベルの制御ガ行なわれる。
プロセス0,7921回路1゜を経由した複合映像信号
は、ピーク検出処理回路5゜に入力する。このピーク検
出処理回路5゜では、入力信号のピークをとらえ、検出
されたピーク値に対応した信号をクランプ制御信号とし
てクランプ回路10に供給する。この動作により、大ま
かなりランプ制御が実施される。
プロセス■ この■以下のプロセスが高精度のクランプ
制御を行なうプロセスであって、テレビジョン信号に含
まれるクランプライン上のクランプデータを検出し、こ
のクランプデータをもとにクランプ制御信号を生成して
クランプ回路l。にフィードバックする。
まず、A/Dコンバータ2゜の出力であるビデオデータ
は周波数/位相ロック回路6゜に入力ずろ。
この周波数/位相ロック回路6゜では、入力信号のビデ
オパターンと受信機側のビデオパターンとを水平方向に
同期させ、かつ各水平走査ラインの水平同期信号でP 
L L (P hase L ocked L oop
)により位相ロックする。周波数/位相ロック回路6o
からは、ロックしているか否かの信号、すなわちロック
信号もしくはアンロック信号が出力される。
プロセス■、フレームパルス検出回路7゜においては、
ビデオデータの第605,606本目0水平走査ライン
に挿入されたフレームパルスラインを検出して、入力信
号のビデオパターンを垂直方向に同期させる。そして垂
直同期がとられると、フレームパルスを出力する。
前記周波数/位相ロック回路6゜およびフレームパルス
検出回路7゜の動作により、入力信号のビデオパターン
が受信機側のビデオパターンと水平方向にも垂直方向に
も同期することになる。
プロセス■、クランプライン抽出回路8゜では、フレー
ムパルス検出処理回路7゜から入力するフレームパルス
を基準に、水平走査ラインの第5本口および第567本
口のクランプラインを抽出し、クランプラインパルスを
次段のクランプデータ処理回路10.に供給する。また
、クランプラインパルスから形成されたクランプパルス
は、クランプパルスゲート9゜を通じてアナログスイッ
チ12.に供給される。そのため、アナログスイッチ1
2.はクランプラインの入力時点で閉じられ、その結果
、D/Aコンバータlloの出力がクランプ制御信号と
してクランプ回路1゜に与えられることになる。
この時点でのD/Aコンバータ11.の出力の内容は後
述する。
プロセス■、クランプデータ処理回路10oでは、クラ
ンプライン抽出回路8oからのクランプラインパルスに
応答して、ビデオデータの各水平走査ライン中からクラ
ンプライン上に挿入されたクランプレベルを検出する。
クランプレベルは、第5本口および第567本口の水平
走査ラインEの水平画素107〜480個の間に128
/256のレベルで挿入されている。このレベルは、8
ビツトデータの上下中間レベルを示している。クランプ
データ処理回路100は、クランプレベルの一部を取り
出し、ノイズ等の妨害除去のために、積分して、その積
分出力をD/Aコンバータllaに供給する。
プロセス■、積分されたクランプデータはD/Aコンバ
ータlloにおいてアナログ信号に変換される。この時
、プロセス■において既に述べたように、D/Aコンバ
ータ11Gの出力段1こあるアナログスイッチ12.が
クランプパルスに応答してオンとなっているから、D/
Aコンバータlloによりアナログ信号となったクラン
プデータは、クランプ制御信号としてクランプ回路1゜
に与えられることになる。
このようなプロセスによるクランプ制御で、入力信号の
中間レベルである12g/256レベルが受信機側の1
28/256レベルに合致せしめられることになる。
プロセス■、何等かの入力信号の変動で、周波数/位相
ロック回路6゜が非ロック状態になると、前記プロセス
■に戻り、■以下のプロセスを繰り返す。
さて、上記クランプ制御回路4゜およびクランプ回路l
。によるクランプ制御が安定的に動作するためには、入
力信号の状態、たとえば振幅の大小や、所定中間レベル
(12g/256レベル)のレベル位置等にかかわらず
、いかに速く周波数/位相ロック回路6゜がロック状態
に移行するかが肝要であり、この周波数/位相ロック回
路6゜の非ロック状態からロック状態への移行速度がク
ランプ制御の性能を左右する。
ところが、従来の回路においては、ピーク検出回路5゜
により大まかなりランプ制御を行なって周波数/位相ロ
ック回路6゜をロック状態に導くようにしているので、
入力信号の振幅や所定中間レベルが変動したり、電源や
入力信号を投入したときには、クランプ制御が入力信号
の状態に迅速に追随することができず、プロセス■から
プロセス■への移行がスムースに行なわれず、クランプ
制御の性能に問題があった。
〈発明の目的〉 本発明は、上述の問題点に鑑みてなされた乙のであって
、入力信号の振幅や中間レベルのレベル位置にかかわら
ず、周波数/位相ロック回路の非ロック状態からロック
状態への移行を高速化し、安定的なりランプ制御が行な
われるようにすることを目的とする。
〈発明の構成〉 本発明は、上記の目的を達成するために、クランプ回路
を経由した複合映像信号をビデオデータにデジタル変換
するA/Dコンバータの後段において周波数/位相ロッ
ク回路により入力信号と同期をとって基本クロックをロ
ックし、前記周波数/位相ロック回路がロック状態にあ
るときにクランプデータ処理回路によりビデオデータ中
からクランプライン上のクランプレベルを検出してこれ
に対応したクランプデータをD/Aコンバータに供給し
、このD/Aコンバータの出力をクランプラインの入力
時点でクランプ制御信号としてクランプ回路に供給する
ようにしたMUSE方式テレビジョン受信機のクランプ
制御回路において、クランプ回路の出力が予め設定され
たオーバーフローしきい値もしくはアンダーフローしき
い値を越えているか否かを判別してそのオーバーフロー
もしくはアンダーフローに対応したデータ信号を出力す
るフロー判別部と、A/Dコンバータの出力の極性を判
別してその極性に対応したデータ信号を出力する極性判
別部と、前記フロー判別部および極性判別部の両出力を
導入してその論理和もしくは加算量に対応したデータ信
号を出力するデータ合成回路と、前記D/Aコンバータ
の入力段にあって周波数/位相ロック回路が非ロック状
態にあるときに入力をクランプデータ処理回路側からデ
ータ合成回路側に切り替えるデータ切り替え手段と、D
/Aコンバータにデータ合成回路の出力が供給されてい
るときに閉成してD/Aコンバータの出力をクランプ制
御信号してクランプ回路に供給するスイッチ手段とを備
えてMUSE方式テレビジョン受信機のクランプ制御回
路を構成したものである。
〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第1図は本発明の一実施例に係るクランプ制御回路のブ
ロック図である。同図において、■は復調された複合映
像信号が入力するクランプ回路、2はクランプ回路lか
らのクランプ出力を導入するA/Dコンバータ、3はA
/Dコンバータ2でデジタル化された複合映像信号(ビ
デオデータ)が供給される信号処理回路、4はクランプ
回路lにおける。クランプレベルを制御するクランプ制
御回路である。前記クランプ回路1は、コンデンサCお
よび抵抗R,からなるループフィルタと、前後2段の増
幅器1 a、 1 bとを備えたちのある。
クランプ制御回路4は、従来のクランプ制御回路4゜と
同様の構成部分と、従来のクランプ制御回路4゜には無
い独自の構成部分とを有している。
従来のクランプ制御回路4゜と同様の構成部分としては
、A/Dコンバータ2からのビデオデータを導入して入
力信号と受信機側の基本クロックとの水平方向の同期を
とって基本クロックの周波数および位相をロックする周
波数/位相ロック回路5と、ビデオデータからフレーム
パルスを検出するフレームパルス検出回路6と、検出さ
れたフレームパルスを基準にクランプラインを抽出する
クランプライン抽出回路7と、周波数/位相ロック回路
5のロック/アシロツタ信号に応答してクランプライン
抽出回路7からのクランプパルスの送出経路を開閉する
クランプパルスゲート8と、クランプライン上に挿入さ
れたクランプデータを検出するクランプデータ処理回路
9と、クランプデータ処理回路9からのクランプデータ
をアナログ信号に変換するD/Aコンバータ10と、こ
のD/AコンバータlOとクランプ回路lとの間にあっ
て前記クランプパルスゲート8を通じて与えられるクラ
ンプパルスにより開閉されるアナログスイッチ11とが
あり、従来のクランプ制御回路4゜にあるピーク検出処
理回路5゜は設けられていない。
また、クランプ制御回路4の各構成部分のうち、従来の
クランプ制御回路4゜には無い独自の構成部分としては
、フロー判別部!2と、極性判別部13と、データ合成
回路としてのORゲート14と、データ切り替え手段と
してのマルチプレクサ15と、D/Aコンバータ10の
出力側のスイッチ手段16とがある。
フロー判別部I2は、クランプ回路lの出力が予め設定
されたオーバーフローしきい値もしくはアンダーフロー
しきい値を越えているか否かを判別するオーバー/アン
ダー検出回路12aと、オーバーフローもしくはアンダ
ーフローに対応したデータを出力するフローデータ処理
回路12bからなる。極性判別部13は、A/Dコンバ
ータ2の出力であるビデオデータのうちからMSBを導
入して受信機側の中間レベル(12g/256レベル)
を基賭としたビデオデータの極性を各画素毎に判別する
極性検出回路13aと、検出された極性に対応したデー
タを出力する極性データ処理回路13bとからなる。O
Rゲート14は、フロー判別部12および極性判別部1
3の両出力を導入してその論理和に対応したデータをマ
ルチプレクサ15の一方の入力端子に供給する。マルチ
プレクサ15は、D/AコンバータlOの入力段にあっ
て、周波ri1./位(・目ロック回路5からのロック
/アンロック信号に応答して切り替え動作するものて、
周波数7偉相ロノタ回路5か非ロック状態にあるときに
入力をクランプデータ処理回路9側からORゲートI4
側に切り替えるようになっている。スイッチ手段1Gは
、D/AコンバータlOの出力側においてアナログスイ
ッチ11と並列に接続されており、周波数/位相ロック
回路5のアンロック信号がタイミング調整回路17を通
じて与えられると、閉成する。このスイッチ手段16お
よびアナログスイッチIIには、クランプ回路1の回路
構成の一部となる抵抗R,,R,がそれぞれ直列に接続
されている。
次に上記構成の動作を説明する。
まず、クランプ回路lを通過した複合映像信号は、A/
Dコンバータ2に入力するとともに、オーバー/アンダ
ー検出回路12aに入力する。オーバー/アンダー検出
回路+2aには、オーバーフローしきい値が受信機側の
255/256レベル付近に、またアンダーフローしき
い値がO/256レベル付近にそれぞれ予め設定されて
いる。そして入力信号がオーバーフローしきい値を越え
ると、オーバーフローを示す信号(+1)、アンダーフ
ローしきい値を下回ると、アンダーフローを示す信号(
−1)、両しきい値の範囲内にあれば、範囲内を示す信
号(0)をそれぞれ出力する。フローデータ処理回路1
2bは、オーバー/アンダー検出回路12aからの各信
号を任意に設定した係数に1に置き換えて出力する。す
なわち、フローデータ処理回路+2bは、オーバー/ア
ンダー検出回路12aからのオーバーフローを示す信号
(+1)に対しては、+に、のデータを、アンダーフロ
ーを示す信号(−1)に対しては、−に、のデータを、
また範囲内を示す信号(0)に対しては、0のデータを
それぞれ出力する。
一方、A/Dコンバータ2の出力段では、ビデオデータ
のうち、MSBが極性検出回路13aに入力する。MS
Bは、受信機側の中間レベル(1287256レベル)
を中心とした極性を表わしている。
極性検出回路13aは、MSBが中間レベル以」ニであ
ると、十の信号を出力し、中間レベル未満であると、−
の信号を出力する。次段の極性データ処理回路13bで
は、極性検出回路13aからの各信号を任意に設定した
係数に、に置き換えて出力する。すなわち、極性データ
処理回路+3bは、極性検出回路13aからの中間レベ
ル以上を示す信号(+)に対しては、+に、のデータを
、中間レベル未満を示す信号(−)に対しては、−に、
のデータをそれぞれ出力する。
フローデータ処理回路12bからの出力データと極性デ
ータ処理回路13bの出力データとはORゲート14に
入力し、このORゲート14で論理和がとられる。した
がって、011ゲート14からの出力データは次表に示
す通りとなる。なお、K 、 > K 2とする。
(以下、余白) (入出力対照表) 入力信号レベル    l  ORゲート出力オーバー
フローレベル以上 1+KI オ一バーフローレベル未満、1 +に2128/256
以上       1 128/256未満、アンダー  1 −K。
フローレベル以上    1 アンダーフローレベル未til   K+ORゲート1
4からのデータはマルチプレクサ15に入力する。マル
チプレクサ15には、クランプデータ処理回路9からも
クランプデータが入力している。複合映像信号の投入時
のように、クランプ制御が安定して行なわれていない時
点では、周波数/位相ロック回路5はまだロック状態に
なっておらず、アンロック信号を出力しているから、こ
のアンロック信号によりマルチプレクサ15の入力はO
Rゲート14側に切り替わり、ORゲート14のデータ
がD/AコンバータlOに供給される。ORゲート14
のデータは、D/AコンバータIOでアナログ変換され
て出力される。
このとき、D/AコンバータlOの出力側では、クラン
プパルスゲート8を通じて与えられているアンロック信
号によりアナログスイッチ11が開かれているが、スイ
ッチ手段I6がアンロック信号により閉じている。した
がって、D/AコンバータlOでアナログ変換された0
1(ゲート14出力がクランプ回路lにクランプ制御信
号として供給される。
これによって、クランプ回路lにおける大まかなりラン
プ制御か行なわれ、周波数/位相ロック回路5がロック
する状態に導かれる。この場合、入力信号のレベルがど
の位置にあっても、また入力信号の振幅が小さくても大
きくても、フロー判別部12および極性判別部13のい
ずれか一方のクランプ制御が働くから、入力信号のレベ
ルは速やかにロック領域に引き込まれる。
周波数/位相ロック回路5がロック状態に移行すると、
その後段にあるフレームパルス検出回路6、クランプラ
イン抽出回路7、クランプデータ処理回路9等の動作に
より高精度のクランプ制御が行なわれることになる。周
波数/位相ロック回路5がロック状態に移行したのちの
プロセスは、従来のクランプ制御回路4゜について述べ
たプロセス■〜■と同様なので、説明は省略する。
なお、周波数/位相ロック回路5がロック状態に移行す
ると、ロック信号によりマルチプレクサ15の入力がク
ランプデータ処理回路9側に切り替わって、クランプデ
ータがD/Aコンバータ10に供給されるとともに、D
/Aコンバータ10の出力側では、スイッチ手段16が
開かれ、アナログスイッチ11はクランプパルスの印加
時に閉じられる。
上記実施例においては、フロー判別部12と極性判別部
13との両出力データを導入するデータ合成回路として
ORゲート14を用いたが、加算器を使用することがで
きる。
〈発明の効果〉 以上のように、本発明によれば、オーバーフローもしく
はアンダーフローの領域にある入力信号に対しては、フ
ロー判別部にるクランプ制御が働き、全領域の入力信号
に対して極性判別部によるクランプ制御が働くから、種
々の入力信号に対して何等かのクランプ制御が働き、こ
のように広い範囲にわたる制御により、周波数/位相ロ
ック回路のロック状態への移行がスムースに行なわれ、
その結果、入力信号の変動時や投入時、あるいは電源の
投入時のクランプ動作が速くなり、クランプ性能が向上
する。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図はその
動作の説明図、第3図はMtJSE方式の信号伝送パタ
ーンの説明図、第4図は従来例のブロック図である。 ■・・・クランプ回路、2・・・A/Dコンバータ、3
・・・信号処理回路、4・・・クランプ制御回路、5・
・・周波数/位置ロック回路、9・・・クランプデータ
処理回路、lO・・・D/Aコンバータ、+2・・・フ
ロー判別部、13・・・極性判別部、14・・・ORゲ
ート(データ合成回路)、15・・・マルチプレクサ(
データ切り替え手段)、16・・・スイッチ手段。

Claims (1)

    【特許請求の範囲】
  1. (1)クランプ回路を経由した複合映像信号をビデオデ
    ータにデジタル変換するA/Dコンバータの後段におい
    て周波数/位相ロック回路により入力信号と同期をとっ
    て基本クロックをロックし、前記周波数/位相ロック回
    路がロック状態にあるときにクランプデータ処理回路に
    よりビデオデータ中からクランプライン上のクランプレ
    ベルを検出してこれに対応したクランプデータをD/A
    コンバータに供給し、このD/Aコンバータの出力をク
    ランプラインの入力時点でクランプ制御信号としてクラ
    ンプ回路に供給するようにしたMUSE方式テレビジョ
    ン受信機のクランプ制御回路において、 クランプ回路の出力が予め設定されたオーバーフローし
    きい値もしくはアンダーフローしきい値を越えているか
    否かを判別してそのオーバーフローもしくはアンダーフ
    ローに対応したデータを出力するフロー判別部と、A/
    Dコンバータの出力の極性を判別してその極性に対応し
    たデータを出力する極性判別部と、前記フロー判別部お
    よび極性判別部の両出力を導入してその論理和もしくは
    加算量に対応したデータを出力するデータ合成回路と、
    前記D/Aコンバータの入力段にあって周波数/位相ロ
    ック回路が非ロック状態にあるときに入力をクランプデ
    ータ処理回路側からデータ合成回路側に切り替えるデー
    タ切り替え手段と、D/Aコンバータにデータ合成回路
    の出力が供給されているときに閉成してD/Aコンバー
    タの出力をクランプ回路に供給するスイッチ手段とを備
    えたことを特徴とするMUSE方式テレビジョン受信機
    のクランプ制御回路。
JP61026184A 1986-02-07 1986-02-07 Muse方式テレビジヨン受信機のクランプ制御回路 Pending JPS62183689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61026184A JPS62183689A (ja) 1986-02-07 1986-02-07 Muse方式テレビジヨン受信機のクランプ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61026184A JPS62183689A (ja) 1986-02-07 1986-02-07 Muse方式テレビジヨン受信機のクランプ制御回路

Publications (1)

Publication Number Publication Date
JPS62183689A true JPS62183689A (ja) 1987-08-12

Family

ID=12186418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61026184A Pending JPS62183689A (ja) 1986-02-07 1986-02-07 Muse方式テレビジヨン受信機のクランプ制御回路

Country Status (1)

Country Link
JP (1) JPS62183689A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166897A (ja) * 1988-12-20 1990-06-27 Pioneer Electron Corp 再生muse信号処理装置
JPH02228187A (ja) * 1989-02-28 1990-09-11 Nec Home Electron Ltd Muse信号のa/d変換回路
JPH02261284A (ja) * 1989-03-31 1990-10-24 Nippon Hoso Kyokai <Nhk> クランプ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166897A (ja) * 1988-12-20 1990-06-27 Pioneer Electron Corp 再生muse信号処理装置
JPH02228187A (ja) * 1989-02-28 1990-09-11 Nec Home Electron Ltd Muse信号のa/d変換回路
JPH02261284A (ja) * 1989-03-31 1990-10-24 Nippon Hoso Kyokai <Nhk> クランプ回路

Similar Documents

Publication Publication Date Title
USRE40411E1 (en) Synchronizing signal separating apparatus and method
US5541556A (en) Clock recovery circuit for serial digital video
JPS61157095A (ja) 位相同期回路
JPS62183689A (ja) Muse方式テレビジヨン受信機のクランプ制御回路
JP2591574B2 (ja) 放送方式自動選択装置
JPH0214674A (ja) 正確な同期パルス分離方法および装置
JP3510640B2 (ja) テレビジョンカメラ装置
US5831683A (en) Clock signal generating apparatus and clock signal generating method
US5917550A (en) Clock signal generator for composite video signal
US6157264A (en) Phase-locked loop with tunable oscillator
JPH0335673A (ja) 自動信号判別装置
JPS6194415A (ja) 映像信号のデイジタル化装置
KR920001108B1 (ko) 디지탈 텔리비젼에 있어서 주사선 적응형 자동색 조절방식
JP2597650B2 (ja) クランプ回路
JP2740216B2 (ja) 高品位映像信号のクランプ回路
KR100555455B1 (ko) 동기신호 분리장치 및 방법
JP3075009B2 (ja) 位相同期ループ回路
JP3050896B2 (ja) ハイビジョン受信機
KR100577155B1 (ko) 디지털 티브이(Digital TV)에서의 엔티에스씨(NTSC) 동일 채널 간섭 신호의 유무 검출장치
JPH01314483A (ja) テレビジョン信号受信装置
JP2532931B2 (ja) ゴ―スト除去装置
JP2566392Y2 (ja) クランプ装置
JPS5816786B2 (ja) テレビ信号フレ−ム同期検出方式
JPH1198526A (ja) 画像符号化伝送装置
JPH0758979A (ja) 同期検出回路