JPH0758979A

JPH0758979A - 同期検出回路

Info

Publication number: JPH0758979A
Application number: JP5204875A
Authority: JP
Inventors: Masaaki Matsukawa; 昌章松川; Noboru Kojima; 昇小島; Takumi Okamura; 巧岡村; Yasutaka Tsuru; 康隆都留; Atsushi Yamakita; 淳山北; Toru Hasegawa; 亨長谷川; Takuji Iwamoto; 卓史岩本
Original assignee: Hitachi Ltd; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Hitachi Ltd; Japan Broadcasting Corp
Priority date: 1993-08-19
Filing date: 1993-08-19
Publication date: 1995-03-03

Abstract

(57)【要約】【目的】受信するＭＵＳＥ信号の同期に一時的な不連
続が発生した場合にも、同期はずれをすばやく検出で
き、受信アナログ信号をディジタル信号に変換するＡ／
Ｄ変換器に用いるサンプリング用クロックの安定した再
生を可能にして、その間の画像の乱れを最小限に押さえ
る。【構成】Ａ／Ｄ変換器３の前段のキードクランプ回路
２へ供給されるクランプパルスの経路に、クランプパル
ス停止回路１１を設け、水平同期検出回路１０のすばや
い検出出力により、同期信号が検出されない場合にはク
ランプパルスを停止して、キードクランプ動作を停止さ
せ、クランプレベルの変動を最小限に抑え同期の再検出
を早める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受信機に
おける同期検出回路に関するものであり、更に詳しく
は、正極同期信号を用いてＭＵＳＥ伝送方式等により伝
送されてきたアナログ信号をディジタル信号に変換した
後、ディジタル的に同期信号を検出する同期検出回路の
改良に関するものである。

【０００２】

【従来の技術】一般に、広帯域なハイビジョン信号を帯
域圧縮して伝送する方式としてＭＵＳＥ方式が知られて
いる。このＭＵＳＥ方式では、サンプル値伝送を行なっ
ており、受信側でリサンプリングを正確に行なうために
は、サンプリング用クロックの安定した再生が必要不可
欠である。

【０００３】更に、同期信号形式として、映像信号の振
幅範囲内に同期信号も含まれる正極同期信号が用いられ
ており、負極同期信号に比べて同期信号の検出が困難で
あるため、一般にアナログ映像信号をディジタル信号に
変換して、同期信号をディジタル的に検出する方法が用
いられている。

【０００４】ＭＵＳＥ方式テレビジョン受信機の同期検
出方式として知られているものに、例えば、特開昭５９
−２２１０９１号公報に記載の方式がある。以下、同期
検出回路の従来例について説明する。

【０００５】図７は、従来の同期検出回路（受信側でリ
サンプリングを正確に行なうために必要なサンプリング
用クロックの安定した再生、即ちサンプリングの対象で
ある映像信号の水平同期信号に同期した安定な再生を行
うための同期検出回路）の一例を示すブロック図であ
る。

【０００６】同図に見られる同期検出回路は、受信した
アナログ映像信号をディジタル映像信号に変換するアナ
ログ・ディジタル変換器３（以下、Ａ／Ｄ変換器と記
す）と、変換されたディジタル映像信号からそこに含ま
れているフレーム同期パターンをフレーム同期信号とし
て検出するフレーム同期検出器４と、検出されたフレー
ム同期信号の位置から映像信号における水平同期信号の
位置を判断して、水平同期信号部分をディジタル映像信
号から取り出す水平同期ゲート５と、を持つほか、

【０００７】フレーム同期検出器４により検出されたフ
レーム同期信号により位相制御された内部水平同期信号
を発生する内部水平同期発生器６と、到来水平同期信号
（水平同期ゲート５により抽出された同期信号）と内部
水平同期信号の位相差を検出する位相比較器７と、その
位相差に応じて、該位相差が零になるように位相制御さ
れたクロックパルスを発生するクロック発生器８と、を
持ち、これらにより構成される。なおクロックパルスは
Ａ／Ｄ変換器３におけるサンプリングクロックとなる。

【０００８】回路動作を簡単に説明すると、先ず、Ａ／
Ｄ変換器３によりディジタル信号に変換された映像信号
から、特徴的なフレーム同期パターンを見つけてフレー
ム同期期間を検出し、フレーム同期パターンの位置より
水平同期信号の位置を確定し、水平同期ゲート５で水平
同期信号部分を抽出する。

【０００９】一方、内部同期信号発生器６は、フレーム
同期信号によりリセットをかけられることで、到来信号
に同期した内部水平同期信号を発生する。位相比較器７
では、到来水平同期信号と内部水平同期信号との位相差
を検出し、この位相差に応じてクロック発生器８内の電
圧制御発振器の制御電圧を作り出し、クロック位相を正
確なリサンプリングタイミングとなるように制御する。

【００１０】

【発明が解決しようとする課題】上記の従来技術による
同期検出回路では、同期を捕捉する際に、先ず映像信号
に含まれるフレーム同期パターンを検出し、それから水
平同期位置を割り出して水平同期信号を検出し、その水
平同期信号と内部水平同期信号とを位相比較して一致さ
せることでＰＬＬ（フエース・ロックド・ループ回路）
を構成し、受信映像信号の水平同期信号に同期した安定
なクロックの再生を行っている。

【００１１】ここでもし、到来映像信号の同期信号がな
んらかの原因で不連続になった場合を考える。従来の方
式では、一旦同期が外れると、同期を回復するためにフ
レーム同期パターンの検出からやり直すことになるた
め、ノイズによる誤動作（ノイズにより一時的に同期外
れになった場合は、しばらく待ってノイズが止めば同期
も回復するのに、待つことをせず、直ちに同期外れと判
断して同期回復のための動作に移行してしまうこと）を
避けるため、現状数回連続してフレーム同期がはずれた
場合のみ、ロックがはずれたと判断するようにしてい
る。

【００１２】しかし、この方法では、例えばテレビの送
信局の切り換え等による一瞬の同期のずれに対して、ア
ンロックを判定するまで、少なくとも数フレーム以上か
かり、加えて再びロックするまでに数フレームの時間を
要するため、その間、同期が安定せずに画面に乱れが発
生して不都合であるという問題がある。

【００１３】本発明の目的は、上記問題点を解決し、到
来映像信号の一時的な同期信号の不連続による同期はず
れに対しても短時間で再ロックし、安定したクロック再
生が可能であり、画面の乱れを最小限に抑えることので
きる同期検出回路を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、到来映像信号をアナログ信号からディ
ジタル信号に変換するＡ／Ｄ変換器の前段に、アナログ
信号の直流レベルを安定にして正確なＡ／Ｄ変換を可能
にするため、通常設けられるキードクランプ回路に対し
供給されるクランプパルスを停止し、また停止を解除す
るクランプパルスの停止解除手段を設けると共に、

【００１５】ディジタル信号に変換された映像信号から
フレーム同期パターンの検出とは別個に、水平同期信号
をパターンとして直接検出する水平同期検出手段を設
け、同期はずれが発生した場合には、この水平同期検出
手段により水平同期はずれを素早く検出して、クランプ
パルス停止解除手段を制御することにより、クランプ回
路へ供給されるクランプパルスを停止して、従来見られ
た不都合の解消を図っている。

【００１６】

【作用】上記構成において、水平同期検出手段は、映像
信号中の水平同期信号をパターンとして検出し、フレー
ム同期検出により行われている同期ロック判別とは無関
係に、同期のロック／アンロック状態を判別する。到来
信号の同期に乱れが発生した場合、フレーム同期検出が
アンロックを判定する前に、水平同期検出手段がアンロ
ックを判定する。

【００１７】そこでアンロック信号を用いてクランプパ
ルス停止解除手段を停止側に制御し、アンロック時には
キードクランプ回路に供給されるクランプパルスを停止
し、キードクランプから平均値クランプにクランプ動作
を切り換える。これにより、同期はずれによってクラン
プタイミングがはずれても、Ａ／Ｄ変換器に入力される
アナログ映像信号の直流レベルの変動は最小限に抑えら
れ、水平同期検出の再ロックが促進される。

【００１８】そしてこの間、フレーム同期検出は、水平
同期が少なくとも数回連続してはずれた場合には、その
ことの判定回路によりリセットされ、すぐにフレーム同
期検出を開始するため、一瞬同期がはずれても数フレー
ム以内に回復し、表示画像には大きな破綻を生じない。

【００１９】

【実施例】次に図を参照して本発明の実施例について説
明する。図１は、本発明の一実施例として、ＭＵＳＥ受
信機の同期検出回路を示すブロック図である。

【００２０】図１において、１は到来したアナログの映
像信号の入力端子、２は到来映像信号の直流レベルを固
定するクランプ回路、３はアナログの映像信号をディジ
タル映像信号に変換するＡ／Ｄ変換器、４はディジタル
変換された映像信号からフレーム同期信号を検出するフ
レーム同期検出回路、５はディジタル映像信号から水平
同期信号期間を抜き出す水平同期ゲート回路、６は前記
フレーム同期検出信号に同期した内部水平同期信号を発
生する内部水平同期発生回路、であり、

【００２１】そのほか、７は到来映像信号の水平同期信
号と内部水平同期信号の位相を比較する位相比較器、８
は位相比較結果出力により位相制御されたクロックを発
生するクロック発生回路、９は水平周期のクランプ期間
に応じたクランプパルスを発生するクランプパルス発生
回路、１０ディジタル映像信号から水平同期信号をパタ
ーン検出する水平同期検出回路、１１はクランプ回路２
へ供給されるクランプパルスを停止（又は解除）するク
ランプパルス停止回路、であり、

【００２２】更に、１２は所定の信号処理を行なう映像
信号処理回路、１３は映像信号の出力端子、１４は水平
同期はずれが数回連続して発生したことを判断する判定
回路である。

【００２３】以下、図１を参照して回路動作を説明す
る。図示せざるチューナ等から入力端子１に導かれたア
ナログ映像信号は、クランプ回路（詳しくはキードクラ
ンプ回路）２により水平同期信号期間をクランプされ、
Ａ／Ｄ変換器３の入力レンジの中心に直流レベルを固定
される。

【００２４】Ａ／Ｄ変換器３によりディジタル映像信号
に変換された信号は、映像信号処理回路１２、フレーム
同期検出回路４、水平同期ゲート回路５および水平同期
検出回路１０へ導かれる。映像信号処理回路１２では、
ＭＵＳＥ信号を元の広帯域なハイビジョン信号に復元す
るための信号処理を施し、映像信号出力端子１３から図
示せざるディスプレイ部へハイビジョン信号を出力す
る。

【００２５】フレーム同期検出回路４では、ＭＵＳＥ信
号（映像信号）の１、２ライン目に多重されているフレ
ームパルスをパターン検出し、内部水平同期発生回路６
へリセット信号を送出するとともに、フレームパルス検
出位置より水平同期信号の位置を割り出し、水平同期ゲ
ート回路５へゲート信号を供給する。水平同期ゲート回
路５は、そのゲート信号により、ディジタル映像信号よ
り水平同期信号部分を抜き出し、検出水平同期信号とし
て位相比較器７へ送出する。

【００２６】一方、内部水平同期発生回路６では、フレ
ームパルスに同期した水平同期信号を発生し、位相比較
器７へ内部水平同期信号として導く。位相比較器７で
は、検出水平同期信号と内部水平同期信号の位相を比較
し、位相差に応じた制御電圧を発生して、クロック発生
器８内の電圧制御発振器を制御することにより、クロッ
クの位相および周波数を微調整し、最適なリサンプリン
グクロックを得る。

【００２７】クランプパルス発生器９は、クロック信号
および内部水平同期信号よりクランプのタイミングに合
ったキードクランプパルスを発生する。水平同期検出回
路１０は、ディジタル映像信号よりパターンマッチング
などの処理によって水平同期信号を検出し、検出結果に
よってクランプパルス停止回路１１をオン／オフし、ク
ランプ回路２へのクランプパルスの供給を制御する。

【００２８】すなわち、水平同期検出回路１０で水平同
期信号がパターンとして直接検出され、同期がロックし
ていると判定された場合は、クランプパルスをクランプ
回路２へ導くようにクランプパルス停止回路１１を制御
し、例えば、到来映像信号の同期信号が一時的に不連続
になり、水平同期検出がアンロックになった場合には、
クランプパルスをクランプ回路２へ導かず停止するよう
にクランプパルス停止回路１１を制御し、クランプ回路
２の動作をキードクランプから、例えば、信号の平均直
流レベルにソフトにクランプされる平均値クランプに切
り換える。

【００２９】この場合、つまり水平同期検出がアンロッ
クになったにもかかわらず、クランプ回路２へ導くクラ
ンプパルスを停止せずに、キードクランプを行なってい
ると、クランプタイミングのずれにより大きく直流レベ
ルが変動し、同期信号の検出が遅くなる可能性がある
が、本実施例のように、クランプパルスを停止して平均
値クランプに切り換えることで、急激なクランプレベル
の変動を防ぎ、同期捕捉動作を早めることができる。

【００３０】また、判定回路１４は、水平同期検出回路
１０の出力を監視し、同期はずれがある一定回数連続し
て発生したことを判定して、フレーム同期検出回路４と
内部水平同期発生回路６へリセットをかける。フレーム
同期検出回路４にリセットをかけることで、フレーム同
期の再検出を少なくとも１フレーム以内に開始でき、さ
らに、内部水平同期発生回路６にリセットをかけて内部
水平同期信号のタイミングを到来信号に素早く合わせ込
み、ＰＬＬの引き込み動作を早めることができる。

【００３１】次に、図１における水平同期検出回路１０
の具体的回路例について説明する。図２は、水平同期検
出回路１０の具体例として、水平同期信号をパターンマ
ッチングにより検出する回路を示すブロック図である。

【００３２】図２において、２１、２４はそれぞれ水平
同期信号のパターンを記憶させておくメモリ、２２、２
５はそれぞれ到来信号とパターンの相関を計算し相関レ
ベルとして出力する相関検出器、２３、２６はそれぞれ
相関レベルと規定レベルを比較するレベル比較器、２７
は比較した出力信号から同期ロックを判定する論理回路
である。

【００３３】次に本回路例の動作を説明するわけである
が、その前に、図３を参照して水平同期信号のパターン
（波形）を説明しておく。図３は、ＭＵＳＥ信号の水平
同期信号波形を示した波形図であり、図３の（ａ）は立
上りの水平同期信号を、図３の（ｂ）は立ち下がりの水
平同期信号を、それぞれ示している。サンプルＮｏ．と
いうのは、ＭＵＳＥ信号はサンプル値伝送されてくると
ころから、そのサンプル番号を示しており、立上りの水
平同期信号（ａ）に対するサンプル番号と、立ち下がり
の水平同期信号（ｂ）に対するサンプル番号と、を共通
に示しているわけである。

【００３４】図３の（ａ）又は図３の（ｂ）に見られる
ように、水平同期信号期間における信号レベルは、８ビ
ット（２５６階調）表示で表わすと、最高が（１９２／
２５６）、最低が（６４／２５６）であり、水平同期信
号タイミング基準点のレベルが（１２８／２５６）であ
る。

【００３５】さて、図２に戻り、水平同期検出回路の具
体例の回路動作を説明するわけであるが、ＭＵＳＥ信号
の水平同期信号波形は、図３に示したように、サンプル
番号１番から１１番の期間に、図３の（ａ）に示す立上
りの水平同期信号と、（ｂ）に示す立ち下がりの水平同
期信号が、ライン毎（１水平周期毎）に、反転した形
（立上りと立ち下がり）で挿入されている。

【００３６】水平同期信号の検出パターンを記憶してお
く第１のパターンメモリ２１（図２）には、図３の
（ａ）の立ち上がり波形を書き込んでおき、同じく第２
のパターンメモリ２４には、図３の（ｂ）の立ち下がり
波形を書き込んでおく。図３において、水平同期パター
ンの階調を８ビットで表示しているが、相関検出器２２
と２５での演算ビット数を、例えば上位数ビットのみと
して、所要のメモリ容量および相関演算の回路規模を削
減しても良い。

【００３７】図２において、Ａ／Ｄ変換されたディジタ
ル映像信号が入力端子２０を介して第１の相関検出器２
２と第２の相関検出器２５へ導かれる。ここで、図４
は、図２の回路の各部動作波形を示した波形図である
が、第１の相関検出器２２では、図４（ａ）に示す様な
到来映像信号（水平同期パターンが１走査周期（１Ｈ）
毎に、立ち上がり波形と立ち下がり波形の交互繰り返し
になっていることが分かるであろう）を入力され、これ
に対してパターンメモリ２１のパターンとのパターンマ
ッチングを行ない、２ライン（２Ｈ）毎に相関のとれた
演算結果を、図４（ｂ）に示す如く出力する。

【００３８】第１のレベル比較器２３では、相関演算の
結果がある規定のレベル以下であるかを比較し、相関演
算結果を、図４（ｂ）に示す様な２値化したデータとし
て出力する。同様に、第２の相関検出器２５では、第２
のパターンメモリ２４のパターンとパターンマッチング
を行ない、立ち下がりの水平同期信号を相関検出し、第
２のレベル比較器２６で、相関演算結果を２値化して、
図４（ｃ）に示す波形を出力する。

【００３９】第１のレベル比較器２３および第２のレベ
ル比較器２６のそれぞれの比較出力は、論理回路２７へ
導かれ、例えば論理積をとって図４（ｄ）に示す水平周
期のパルス信号を作り出す。このパルスは、水平同期期
間に対応したゲートパルスとなり、同期ロック状態にあ
る場合は、クランプパルスとオン期間が一致し、アンロ
ック状態にある場合にはパルスが発生しないか、また
は、クランプパルス位置とオン期間がずれるため、クラ
ンプパルス停止回路１１にゲートパルスとして導くこと
で、図１の実施例に示した様に、クランプパルスの停止
を制御できる。

【００４０】また、別の方法として、論理回路２７の出
力を監視し、内部水平同期信号と比較することで水平同
期のロックの状態を判定してから、この判定結果をクラ
ンプパルス停止の制御信号として利用することも可能で
ある。

【００４１】次に、図５を参照して本発明の別の実施例
を説明する。図５は本発明の別の実施例を示すブロック
図である。図５において、各構成要素は図１のそれと同
様であり、図１の実施例との相違点としては、水平同期
ゲート回路５に供給するゲート信号を、水平同期検出回
路１０より導く点である。以下、本実施例の動作を説明
する。

【００４２】図５において、Ａ／Ｄ変換器３によりＡ／
Ｄ変換された後のディジタル映像信号は、映像信号処理
回路１２、フレーム同期検出回路４、水平同期検出回路
１０および水平同期ゲート回路５へ導かれる。水平同期
検出回路１０では、水平同期パターンを検出するととも
に、その検出タイミングをゲート信号として水平同期ゲ
ート５へ供給する。

【００４３】さらに、水平同期検出回路１０では、同期
はずれが起きた場合、クランプパルス停止回路１１を制
御しクランプパルスを停止するとともに、判定回路１４
を介して、内部水平同期発生回路６のリセットを行な
い、ＰＬＬの引き込み動作を早める。フレーム同期検出
回路４は、内部水平同期発生回路６のリセットを補助的
に行なうのみで、水平同期信号の検出には関与しないも
のとする。その他の動作は図１の実施例と同様である。

【００４４】図５に示す本実施例の構成によると、水平
同期信号をパターンマッチングなどにより安定して検出
可能な場合には、フレーム同期検出で水平同期部分のゲ
ートをかけるよりも、素早く水平同期ゲート信号を得る
ことができ、その結果、ＰＬＬのロック時間を大幅に短
縮できる。さらに、水平同期検出によりクランプパルス
を制御することにより、図１の実施例と同様、同期の不
連続が発生した場合の同期捕捉を促進する効果を得るこ
とができる。

【００４５】次に、図６を参照して本発明の更に別の実
施例について説明する。図６は本発明の更に別の実施例
を示すブロック図である。図６において、１５は到来し
た映像信号における伝送路歪を軽減（補正）する波形等
化フィルタ回路、１６は波形等化用の基準信号（映像信
号の垂直帰線期間等に挿入されているＶＩＴ信号）を取
り込むためのＶＩＴＳ用メモリであり、その他の構成要
素は図１のそれと同様である。

【００４６】図６に示す本実施例において特徴的なとこ
ろは、ＶＩＴＳ用メモリ１６があるのでこれを利用する
こととして、ＶＩＴＳ用メモリ１６に一旦到来信号の水
平同期信号を蓄え、水平同期検出回路１０において、水
平同期信号をパターン検出する構成としていることであ
る。

【００４７】図６に示す本実施例の動作の内、図１の実
施例の動作と異なる部分について説明する。図１の実施
例と同様に、Ａ／Ｄ変換器３によりディジタル信号に変
換された到来映像信号は、波形等化フィルタ回路１５に
より、伝送路での歪を補正する信号処理を施され、映像
信号処理回路１２でハイビジョン信号に復元され、出力
端子１３より出力される。

【００４８】この時、波形等化処理の際に用いられるＶ
ＩＴＳ用メモリ１６として、少なくとも１ライン分以上
のデータを記憶できる容量を持ったメモリが用いられて
いる場合には、水平同期信号期間をＶＩＴ信号と同時に
取り込むことが可能である。また、メモリ容量が１ライ
ン分のデータ相当よりも少ない場合には、ＶＩＴ信号の
挿入されている１、２ライン目以外は使われていないた
め、これを時分割で使用し、１、２ライン以外は水平同
期信号期間のデータをメモリ１６に書込み、これを利用
して水平同期検出を行なう。

【００４９】水平同期検出回路１０は、ライン反相関な
どの水平同期信号の特徴を利用して水平同期信号をパタ
ーン検出し、水平同期信号が検出された場合にはクラン
プパルス停止回路１１へクランプパルスを通過させる制
御信号を出力し、水平同期信号が検出されない場合に
は、クランプパルスを停止する制御信号を出力する。

【００５０】これにより、一時的に到来映像信号の同期
が不連続になった場合、図１の実施例と同様に、クラン
プパルスを停止し、平均値クランプにクランプ動作を切
り換え、クロック再生系のＰＬＬのロックが外れる前
に、同期の再検出を素早く行なうことができる。

【００５１】また、一般に波形等化処理のフィルタ係数
演算のためにマイコンを用いているため、図６に示す本
実施例の水平同期検出の別の方法としては、水平同期検
出回路１０の構成としてマイコンを使用し、ソフトウエ
アによるデータ処理でのパターンマッチングにより水平
同期パルスを検出することも可能である。さらに、ＶＩ
Ｔ信号のインパルス部分の位置検出を行ない、到来信号
の同期が不連続になった場合、前フレームのＶＩＴ信号
との位置ずれを検出し、この位置ずれ量に応じて水平同
期検出の位置を補正するような制御をかけることによ
り、水平同期の検出時間を短縮することもできる。

【００５２】

【発明の効果】本発明によれば、ＭＵＳＥ方式によるテ
レビジョン信号（映像信号）の受信機などにおいて、到
来映像信号の一時的な同期の不連続による同期はずれに
対しても、水平同期信号をパターン検出することで、Ａ
／Ｄ変換用のサンプルクロック再生のためのＰＬＬの再
引き込みを素早く行ない、安定したクロック再生が可能
となり、表示画面の乱れを最小限に抑えることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１における水平同期検出回路の具体例を示す
回路図である。

【図３】水平同期信号のパターンを示す説明図である。

【図４】図２における水平同期検出回路の各部の動作波
形を示す波形図である。

【図５】本発明の別の実施例を示すブロック図である。

【図６】本発明の更に別の実施例を示すブロック図であ
る。

【図７】同期検出回路の従来例を示すブロック図であ
る。

【符号の説明】

２…クランプ回路、３…Ａ／Ｄ変換器、４…フレーム同
期検出回路、５…水平同期ゲート回路、６…内部水平同
期発生回路、７…位相比較器、８…クロック発生器、９
…クランプパルス発生器、１０…水平同期検出回路、１
１…クランプパルス停止回路、１４…判定回路、１５…
波形等化フィルタ、１６…基準信号取り込み用メモリ回
路、２１，２４…パターン保持用メモリ回路、２２，２
５…相関検出器、２３，２６…レベル比較器、２７…論
理回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０４Ｎ 7/015 (72)発明者岡村巧神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者都留康隆神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者山北淳東京都渋谷区神南二丁目２番１号日本放送協会放送センター内 (72)発明者長谷川亨東京都渋谷区神南二丁目２番１号日本放送協会放送センター内 (72)発明者岩本卓史東京都渋谷区神南二丁目２番１号日本放送協会放送センター内

Claims

【特許請求の範囲】

【請求項１】受信したアナログ映像信号を取込み、そ
の直流レベルをクランプして出力するクランプ回路と、
前記クランプ回路からの、直流レベルをクランプされた
アナログ映像信号を入力されディジタル映像信号に変換
して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器における
サンプルタイミングを指定するためのクロックパルスを
発生するクロック発生器と、前記ディジタル映像信号からそこに含まれているフレー
ム同期パターン信号を検出するフレーム同期検出回路
と、該フレーム同期検出回路により検出されたフレーム
同期パターンの映像信号における位置から、該映像信号
における水平同期信号の位置を判断して、水平同期信号
を抽出する水平同期ゲート回路と、水平同期信号を作成
し発生する内部水平同期発生回路と、前記水平同期ゲート回路により抽出された水平同期信号
と前記内部水平同期発生回路により発生された水平同期
信号とが位相同期するように制御される前記クロック発
生器と、から成る同期検出回路において、前記Ａ／Ｄ変換器の出力であるディジタル映像信号か
ら、そこに含まれている水平同期信号をパターンとして
直接検出する水平同期検出手段と、前記クランプ回路に
おいてキードクランプを行うために該クランプ回路に供
給するクランプパルスを、前記水平同期検出手段により
水平同期信号が検出されないときは停止し、検出される
ときはその停止を解除するクランプパルスの停止解除手
段と、を具備したことを特徴とする同期検出回路。
【請求項２】請求項１に記載の同期検出回路におい
て、前記Ａ／Ｄ変換器の出力であるディジタル映像信号
の伝送路歪を補正する波形等化回路と、伝送路特性検出
のため映像信号に含まれて伝送されてくる基準信号を取
込み前記波形等化回路における伝送路歪の補正に役立て
るため蓄えるメモリ回路と、が予め備えられている場合
には、前記水平同期検出手段が、水平同期期間にわたる信号を
前記メモリ回路を利用して蓄え、蓄えた該信号を用いて
水平同期信号をパターンとして検出する手段から成るこ
とを特徴とする同期検出回路。