JPH065895B2

JPH065895B2 - 位相同期信号再生装置

Info

Publication number: JPH065895B2
Application number: JP61014656A
Authority: JP
Inventors: 弘幸伊賀; 鋼小山; 佑一二宮; 吉道大塚; 吉則和泉; 清一合志
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1986-01-28
Filing date: 1986-01-28
Publication date: 1994-01-19
Anticipated expiration: 2009-01-19
Also published as: JPS62173859A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は位相同期信号再生装置に関する。

〔発明の技術的背景とその問題点〕

近年、NTSCカラーテレビジョン方式に比べて、より高精
細な画像を伝送できる、いわゆる高品位テレビジョン方
式が提案されている。この方式によるベースバンド信号
の帯域は、輝度信号だけでも２０MHz程度と広いので、
その伝送方式としてはアナログ伝送方式の方がデジタル
伝送方式よりも有力視されている。

一般に送信側では、デジタル処理による帯域圧縮を行な
う。その代表例は、輝度信号と色信号とを時間軸圧縮多
重(TCI)することである。このような時間軸処理は、デ
ジタル処理が適しているので、高品位テレビジョン受像
機も、その信号処理の多くはデジタル処理となる。すな
わち、伝送され、復調された高品位テレビジョンベース
バンド信号は、受像機内のなるべく入力に地階ところで
アナログ・デジタル変換される。

ところが、上記ベースバンド信号は、交流結合で受像機
に入力されるために、絵柄による映像信号の平均振幅変
化（以下APL変化と称す）によつて、アナログ・デジタ
ル変換器（以下A/D変換器と称す）に入力する映像信号
がA/D変換器の入力ダイナミックレンジを越えることが
ある。

従って、通常は、A/D変換器の前で直流分再生を行なっ
ている。この直流分再生には、クランプ回路が利用され
る。即ち、第６図に示すように、ベースバンド信号は、
入力端子２１、結合コンデンサ２２を介してクランプ回
路２３に供給され直流分が再生された後、A/D変換器２
４に供給される。A/D変換器２４からのデジタル信号
は、端子２５を介してビデオ処理回路に供給されるとと
もに、位相同期回路２６に供給される。

今、上記のテレビジョン方式がMUSE方式〔参考文献：二
宮ほか「高品位テレビの衛星１チャンネル伝送方式」テ
レビジョン学会報告、TEBS９５−２，昭和５９年３月〕
であるものとして説明する。

MUSE方式のベースバンド信号は、第２図、第３図に示す
ようなフォーマットである。第２図は各水平ラインのフ
ォーマットを示している。１フレームは、１１２５ライ
ンで構成され、各ラインは、１６．２MHzクロックで、
４８０サンプルされている。ペデスタルクランプ用のク
ランプライン（クランプ情報を有する）は、１フィール
ドに１回、第５ラインと第５６７ラインに設定され、垂
直同期信号は、１フレームに１回で第６０５ラインと第
６０６ラインに挿入され、水平同期信号は各々ラインご
とに第１サンプルから第１２サンプルまでにそれぞれ挿
入されている。

第３図(a)には、水平同期信号（以下ＨＤ信号と略す）
波形、同図(b)には垂直同期信号（以下フレームパルス
ＦＰと称す）を示す。いずれも８ビット（２５６レベ
ル）のデジタル値で同図に示すように厳密に定義されて
いる。

ここで、A/D変換器２４の入力ダイナミックレンジは、
基準電圧源Ｅ１，Ｅ２によって、＋１Ｖ〜−１Ｖの範囲
に設定され、また、A/D変換器２４の分解能を十分に利
用するためには、入力端子に２Ｖ_p-pのベースバンド信
号が供給されることが好ましい。つまり、クランプ回路
２３でクランプされたベースバンド信号の最大レベル(2
56/256)は＋１Ｖ、クランプレベル(128/256)は０Ｖ、最
小レベル(1/256)は−１Ｖであるとが好ましい。

クランプ回路２３に対して、クランプラインの情報を抜
きとるために与えるクランプパルスｄは、位相同期回路
２６から与えられている。従って、クランプパルスｄの
タイミングが、第２図に示したクランプラインに一致し
ていれば、正しい直流分再生が行なわれ、A/D変換器２
４の出力デジタル信号も正常であり、位相同期回路２６
においてＨＤ信号、フレームパルスＦＰが正確に抽出さ
れ同期状態となる。

しかしながら、位相同期回路２６の同期が確立されてい
ない場合、例えば電源投入時、チャンネル切換え時、同
期信号遮断時においては、クランプパルスｄは得られな
いか又は得られたとしてもクランプラインとは一致しな
い。従って、この場合のクランプ回路２３における直流
分再生は、不確実なものとなる。

ここで、位相同期回路２６は、上記のような不確実性の
高いデジタル信号を用いて同期信号を検出しなければな
らず、同期引き込みに時間がかかる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、ク
ランプ手段のクランプ処理作用を切換えられるようにし
て同期信号の検出が早目に得られるように、同期引き込
みを迅速に行ない得る位相同期再生装置を提供すること
を目的とする。

〔発明の概要〕

この発明は、例えば第１図に示すように、ピーククラン
プ回路１、ペデスタルクランプ回路２の特性を有効に活
用して、非同期状態のときはピーククランプ回路１の出
力を位相同期回路４において使用し、同期引き込み状態
のときはペデスタルクランプ回路２の出力を使用できる
ようにしたものである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第１図はMUSE方式受信機に適用した本発明の一実施例で
あり、入力端子０１にはベースバンド信号が供給され、
結合コンデンサ０２を介したのち、ピーククランプ回路
１及びペデスタルクランプ回路２に供給される。ピーク
クランプ回路１は、入力信号の最大値を、基準電圧源１
１から供給される１Ｖにクランプし、また、ペデスタル
クランプ回路２は入力信号のクランプラインを位相同期
回路４から供給されるクランプパルスｄによって０Ｖに
クランプする。

ピーククランプ回路１、ペデスタルクランプ回路２の出
力は、選択スイッチ３の２入力端子３ａ，３ｂに供給さ
れ、ここで、同期引き込み判定回路５からの選択信号に
基づいて何れか一方が選択されてアナログデジタル変換
器６に供給される。

ここでクランプ処理の信号を第４図に示して説明する。
第４図において、ＣＬはクランプレベル、Ｐは映像信
号、ＦＰはフレームパルス、ＨＤは水平同期信号を示
し、映像信号平均値(APL)が５０％、０％、１００％の
各場合を示している。

また、同図の(a),(b),(c)は、それぞれ入力信号、直流
が再生されたピーククランプ回路１の出力信号、直流が
再生されたペデスタルクランプ回路２の出力信号を示し
ている。

APLが５０％のときは、入力信号ａの平均値が０Ｖであ
り、特にクランプ回路を通さなくても、アナログデジタ
ル変換器６にすべての信号を取り込むことができる。つ
まり、−１Ｖ〜−１Ｖの入力ダイナミックレンジ内にあ
る。従って、デジタル変換出力からフレームパルスを検
出するのも正確に得られる。

APLが０％の場合、すなわち全画面黒の時は、入力信号
ａの平均値が黒レベルとなり、この黒レベルが０Ｖとな
る。このままでは、フレームパルスＦＰ及び水平同期信
号ＨＤもその半分のレンジしかアナログデジタル変換器
６に取り込むことができない。したがって、同図の(b)
又は(c)に示すように直流再生を行なって、入力ダイナ
ミックレンジ内に納まるようにすれば良いが、この直流
再生が達成されるまでには、位相同期回路４における同
期が確立されていないので、ペデスタルクランプ回路２
は不確実な動作となる。

また、APLが１００％の場合は、入力信号ａの平均値は
白レベルとなり、この白レベルが０Ｖとなる。この場合
もAPLが０％の時と同様に位相同期回路４の同期が不確
実となり、ペデスタルクランプ回路２は不確実な動作と
なる。

従って、上記のような問題を解決するために、位相同期
状態が確立していない状態、例えば電源投入時、チャン
ネル切換時、同期信号遮断時などの状態においては、ペ
デスタルクランプ回路２の出力を使用せずに、ピークク
ランプ回路１の出力を用いるようにする。

上記のピーククランプ回路１の出力信号ｃを用いるため
に、スイッチ３を入力端子３ａ側に切換え、アナログデ
ジタル変換回路６に導入し、その出力でフレームパルス
ＦＰを検出すれば、位相同期状態が速く確立され、クラ
ンプパルスｄを正常なタイミングで得ることができる。

一方、ピーククランプ回路１のみを常に使用すると、こ
の回路１は雑音も含めてそのピークを１Ｖに固定するの
で、雑音によって絵柄の直流レベルが変動する。従っ
て、クランプパルスｄが正常なタイミングで得られるよ
うになった場合は、雑音に対して安定な動作を得るペデ
スタルクランプ回路２の出力信号を用いるようにスイッ
チ３を切換える。

次に、上記位相同期回路４の内部及び前記スイッチ３の
制御信号発生手段について説明する。

即ち、A/D変換器６では、スイッチ３で選択された信号
が、８ビット程度のデジタル信号に変換される。このA/
D変換器６の入力ダイナミックレンジは、基準電圧源Ｅ
１とＥ２とによって、−１Ｖから＋１Ｖに設定されてい
る。A/D変換器６は、電圧制御水晶発振器（以下VCXO）
４８から供給されるサンプリングクロックによって動作
する。VCXO４８は、必要なサンプリングクロックの周波
数（１６．２MHz）を直接出力する発振器であってもよ
いし、１６．２MHzと一定の比にある別の周波数で発振
する発振器と分周器との組合せであってもよい。VCXO４
８からのサンプリング再生クロックは、出力端子０３に
導出される。

A/D変換器６の出力は三分され、その一つはフレームパ
ルス検出回路４１に、他の一つは水平同期信号ＨＤを処
理するＨＤ位相比較回路４５に供給され、残りの一つ
は、出力端子０４に導出される。

ここで、A/D変換器６の出力のうち、フレームパルス検
出回路４１に供給されるのは、その最上位ビット(MSB)
だけでよい。フレーム検出回路４１の機能は、垂直同期
信号つまりフレームパルスＦＰ信号が第３図(b)に示し
たように、規定された特定のパターンであることに着目
し、A/D変換器６の出力中にこれと一致するパターンが
出現する時刻を検出することである。すなわち、第５図
の２値パターン系列のうち、最後の“１”の連続のうち
の最初の“１”の時刻（で示す）を検出する。この点を以下検出ＦＰ点と呼び入
力信号から検出されるＦＰ信号の時刻基準とする。

一方、VCXO４８の出力は、分周回路４９，４０によって
1/m・n、すなち1/(480×1125)に分周され、３０Hzの内部
同期信号、（以下内部ＦＰ信号と称す）としてフレーム
パルスＦＰに関するＦＰ位相比較回路４２に供給され
る。ＦＰ位相比較回路４２では、検出ＦＰ点と、分周回
路４０の出力である内部ＦＰ信号ｆの特定の点（以下内
部ＦＰ点という）との位相比較がなされ、両者の差が±
１クロックの範囲内にあれば“０”が、そうでなければ
“１”が出力される。これは具体的には、内部ＦＰ点を
中点とする±１クロックの幅の窓パルスを作成し、この
窓パルス内に検出ＦＰ点が入るかどうかをゲート回路あ
るいはラッチ回路で検出することで達成される。

ＦＰ位相比較回路４２の出力は、同期はずれ判定回路４
３に供給される。同期はずれ判定回路４３は、内部ＦＰ
信号の周期でＦＰ位相比較回路４２の出力を観測し、予
め定められた回数（例えば８回）だけ連続して“１”が
観測された時（非同期状態）同期はずれ(UNLOCK)信号を
“１”にして、これをリセットパルス発生回路４４と同
期引き込み判定回路５に供給する。同期はずれ判定回路
４３は、例えば、カウンタあるいはシフトレジスタとゲ
ート回路によって実現される。フレームパルスＦＰ信号
は、第３図(b)に示されるように、最大値(256/256)と最
小値(1/256)とが４ＣＫ毎に交互に繰り返しているの
で、位相同期状態においては、入力ベースバンド信号の
信号対雑音比の実用的な下限（約２０dB）まで、前記検
出ＦＰ点は前記窓パルス内に高確度で存在する。従っ
て、検出ＦＰ点が窓パルス内に連続して所定回存在しな
いことを示す同期はずれ(UNLOCK)信号の確度は、非常に
高く、同期はずれの誤検出頻度は実用上問題にならない
ほど少ない。

同期引き込み判定回路５は、予め定められた回数（例え
ば８回）だけ連続してその入力信号(UNLOK)が“０”の
時（同期状態を示す）同期引き込み状態として、同期引
き込み(LCK)信号を“１”にして、スイッチ３に供給
する。その入力信号(UNLOCK)が１回でも“１”の時は、
非同期状態として、同期引き込み(LOCK)信号を“０”に
してスイッチ６に供給する。従って、非常に高確率で非
同期状態を示す同期信号(UNLOCK)がこのように所定回連
続して“０”であることを示す同期信号(LOCK)は、同期
引き込み状態を非常に高確率で示し、同期引き込みの誤
検出頻度は実用上問題にならない。

なお、前記同期はずれ判定回路４３に与えられる所定回
数と、前記同期引き込み判定回路５に与えられる所定回
数は、いずれも、後述する水平同期信号ＨＤによる位相
同期ループによって同期が確立するまでの時間より長く
なるように設定されねばならない。この同期引き込み判
定回路５は、例えばカウンタで実現できる。すなわち、
クロックとして内部ＦＰ信号ｆ、所定値（７＝１５−
８）をロードするロード信号としてUNLOCK信号、LOCK信
号とともにイネーブル信号としてキャリアウトをそれぞ
れ用いるカウンタで実現できる。

上記のように、ひとたび非同期状態が生じると、LOCK信
号が“０”となって、スイッチ６がピーククランプ回路
１側を選択し、同期状態(LOCK)になると、LOCK信号が
“１”となって、今度はスイッチ６がペデスタルクラン
プ回路２側を選択し、第４図の(b)に示すように、入力
ベースバンド信号がA/D変換器６に取り込まれる。

また、リセットパルス発生回路４４は、同期はずれ(UNL
OCK)信号が“０”から“１”に変化したとき、待機状態
になり、待機状態になってから最初に到来する検出ＦＰ
タイミングでリセットパルスｅを発生する。このリセッ
トパルスｅによって、同期はずれ判定回路４３が“０”
にリセットされるとともに、リセットパルス発生回路４
４も自己リセットされ、さらに、ループフィルタ４６、
分周回路４９，４０も初期状態にリセットされる。この
ときの分周回路４９，４０の初期状態は、検出ＦＰ点と
内部ＦＰ点とが±１クロックの範囲内に、かつ入力信号
中のＨＤ信号と分周回路４９の出力である内部ＨＤ信号
との位相差が±１クロックの範囲内になるように設定さ
れている。

上記のように、同期はずれ判定回路４３によって、ひと
たび非同期(UNLOCK)状態と判断されると、次のＦＰ点の
タイミングで、ピーククランプ回路１が使用され、最初
に到来する検出フレームパルスのタイミングで、位相比
較器４５、ループフィルタ４６、D/A変換器４７、VCXO
４８による位相同期ループが形成される。

ＨＤ信号の位相比較は、１フレーム期間（1/30秒）に、
１１２５回できるので、同期引き込みに要する時間は、
通常、数フレーム程度である。従って、同期引き込み判
定回路５の出力(LOCK)信号が“１”になるまでの８フレ
ーム期間内には、水平側の同期引き込みは完了してお
り、クランプパルスｄのタイミングも正しく得られてお
り、ペデスタルクランプ回路２の直流分再生も安定した
正確なものになっている。従って、LOCK信号が“１”に
なったときに、スイッチ３がペデスタルクランプ回路２
側に接続されたときは、正しく直流分が再生されたベー
スバンド信号がA/D変換器６に取り込まれることにな
る。

また、電源投入時、またチャンネル切換時には必ず同期
がはずれているので、このようなときは、非同期判定を
待たず、必ずピーククランプ回路側を選択しておくよう
にしても良い。

この発明は、上記の実施例に限定されるものではなく、
例えば実施例ではMUSE方式のテレビジョン信号受信機に
おけるクロック再生用位相同期回路として説明したが、
この発明はこれ以外の種々の位相同期回路に適用が可能
である。また、クランプ回路は、すべてアナログで構成
されたものに限定されるものではなく、例えば、基準値
と比較する比較器と、この比較結果を累積するデジタル
累積器と、この累積器のデジタル出力をアナログ値に変
換するD/A変換器と、このD/A変換器のアナログ出力値を
入力映像信号から減じる減算器などから成るいわゆるデ
ジタルクランプ方式に対しても有効である。

更にまた、本発明は、ピーククランプ回路とペデスタル
クランプ方法や信号切換え手段を特に限定するものでは
なく、例えば、縦続接続されていても、非同期状態のと
きはピーククランプを行なった信号を用いて位相同期動
作させ、同期引き込み状態のときはペデスタルクランプ
を行なった信号を用いて位相同期回路を動作させる構成
としてもよい。

更に、ループフィルタ、同期はずれ判定、同期引き込み
判定がマイクロプロセッサのソフトウェアで実現されて
いるような位相同期回路に対しても本発明は有効であ
る。

〔発明の効果〕

上記したように、この発明によると、APLに影響を受け
ず同期引き込み状態を迅速に得られるようにした位相同
期信号再生装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はMUSE方式の伝送信号形式を示す説明図、第３図は第２
図の形式の信号に含まれる同期信号の説明図、第４図は
APLの変化と直流再生出力の関係を示す説明図、第５図
はフレームパルスの検出タイミングを示す説明図、第６
図は位相同期信号再生装置の概略構成を示す図である。１…ピーククランプ回路、２…ペデスタルクランプ回
路、３…スイッチ、６…アナログデジタル変換器、４…
位相同期回路、５…同期引き込み判定回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者二宮佑一東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者大塚吉道東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者和泉吉則東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者合志清一東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (56)参考文献特開昭61−171294（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】第１の同期信号である水平同期信号と、第
２の同期信号であるフレームパルス、および所定周期の
ペデスタルクランプ情報を含む入力信号が供給される入
力端子と、前記入力信号のペデスタルクランプ情報部分をペデスタ
ルクランプする第１のクランプ回路と、前記入力信号をピーククランプする第２のクランプ回路
と、前記第１、第２のクランプ回路のいずれか一方のクラン
プ出力を択一的に選択出力する切換え手段と、電圧制御発振器と、この電圧制御発振器の出力を分周し
て前記第１の同期信号と同じ周期の第１の再生同期信号
を生成する第１の分周回路と、この第１の再生同期信号
と前記切換え手段の出力に含まれる前記第１の同期信号
とを位相比較する第１の位相比較回路と、この第１の位
相比較回路の出力をループフィルタを介して前記第１の
電圧制御発振器に供給する手段とを含み、前記第１の同
期信号に同期した再生クロックを発生するようにした位
相同期回路と、前記第１の再生同期信号を分周して、前記第２の同期信
号と同じ周期の第２の再生同期信号、および前記第１の
クランプ回路のクランプパルスを生成する第２の分周回
路と、前記切換え手段の出力に含まれる前記第２の同期信号の
検出タイミングを示す外部同期信号を生成する検出手段
と、前記外部同期信号と前記第２の再生同期信号とを位相比
較する第２の位相比較回路と、前記第２の位相比較回路の出力を利用して同期引込み状
態を判定し、この判定結果に応答して同期引込み状態に
おいては前記第１のクランプ回路の出力を選択し、非同
期状態においては前記第２のクランプ回路を選択するよ
うに前記切換え手段を制御する制御手段とを具備したこ
とを特徴とする位相同期信号再生装置。
【請求項２】前記制御手段は、前記第２の位相比較回路の出力が前記第２の再生同期信
号の周期で所定回数連続して位相はずれを示す信号であ
るときに同期はずれ判定信号を得る第１の判定手段と、前記第１の判定手段が前記同期はずれ判定信号を出力し
たときに前記第２の同期信号の次の検出タイミングで前
記第１、第２の分周回路を所定の状態にリセットするリ
セット手段と、前記判定手段で同期はずれ判定信号が前記第２の再生同
期信号の周期で所定回数連続して得られない場合に同期
引込み判定信号を得る第２の判定手段とを具備し、前記第２の判定手段から同期引込み判定信号が得られな
いときには前記第２のクランプ回路を選択するように前
記切換え手段を制御するようにしたことを特徴とする特
許請求の範囲第１項記載の位相同期信号再生装置。
【請求項３】前記第１、第２の判定手段における判定完
了は、前記位相同期回路が同期引込みに要する時間より
も長くなるように設定したことを特徴とする特許請求の
範囲第２項記載の位相同期信号再生装置。