JPH08275023A - 同期信号検出回路 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、十分な強度を持った同期保護機能
を備え、しかも受信されたテレビジョン信号の同期位相
が突然不連続になった場合でも、迅速に再同期検出を完
了することができる極めて良好な同期信号検出回路を提
供することを目的としている。 【構成】テレビジョン信号の水平同期期間と一定周期の
クロックを計数して生成された水平周期のパルスとが一
致しないライン数を計数し、該計数値が所定値に達した
状態で、テレビジョン信号の水平同期信号を検出してえ
られる水平検出パルスと、一定周期のクロックを計数し
て得られたテレビジョン信号の水平周期のパルスとが一
致したライン数を計数し、該計数値が所定値に達した状
態で、同期保護機能を無効にするようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高品位テレビジョン
放送の受信システムに係り、特にその同期信号を検出す
るための同期信号検出回路の改良に関する。

【０００２】

【従来の技術】周知のように、高品位テレビジョン放送
方式としては、現在のところＭＵＳＥ（Multiple Sub-n
yquist Sampling Encoding）方式が主流となって実用化
が進められている。そして、このＭＵＳＥ方式で伝送さ
れたテレビジョン信号を受信するＭＵＳＥデコーダに
は、受信状況の劣化時にも安定した受信が行なえるよう
にするために、Ｃ／Ｎが数ｄＢまで低下した状態でも同
期を保持することができるように、その同期信号検出回
路に十分な強度を持った同期保護機能が備えられてい
る。

【０００３】このため、従来の同期信号検出回路では、
例えば発信局の切り替え等が原因で、受信されたテレビ
ジョン信号の同期位相が突然不連続になった場合に、新
たな同期信号を速やかに検出すること、つまり迅速な再
同期検出を行なうことができないという問題が生じるこ
とになる。そして、この場合、再同期検出が完了される
までの間は、当然のことながら再生画像に乱れが生じる
ので、視聴者に不快感を与えていることになる。

【０００４】図５は、このような同期保護機能を備えた
従来の同期信号検出回路を示している。すなわち、入力
端子１１に供給されたＭＵＳＥ方式のテレビジョン信号
は、ＡＬＣ（自動振幅制御）回路１２及びクランプ制御
回路１３に順次供給されて、振幅制御及びクランプ制御
が施された後、Ａ／Ｄ（アナログ／デジタル）変換回路
１４に供給されてデジタルデータに変換される。

【０００５】そして、このＡ／Ｄ変換回路１４から出力
されたデジタルデータは、出力端子１５を介して、図示
しない画像及び音声の再生処理系に供給されるととも
に、ＦＰ（フレームパルス）検出回路１６，ＨＤ（水平
同期信号）位相誤差検出回路１７，ＡＬＣ誤差検出回路
１８及びクランプ誤差検出回路１９に、それぞれ供給さ
れる。

【０００６】ここで、ＦＰ検出回路１６は、入力された
デジタルデータのＭＳＢ（最上位ビット）に基づいて、
１，２ラインに挿入されているフレームパルスからフレ
ームパルス基準点を検出し、ＦＰ検出パルスを発生して
いる。このＦＰ検出回路１６から出力されるＦＰ検出パ
ルスは、同期保護カウンタ２０をクリアするのに供され
る。

【０００７】すなわち、この同期保護カウンタ２０は、
タイミング信号発生回路２１から出力されるＦＰゲート
パルスを計数するものであるが、このＦＰゲートパルス
の発生期間内に、ＦＰ検出回路１６からＦＰ検出パルス
が出力された場合には、このＦＰ検出パルスに同期して
その計数値がクリアされる。そして、この同期保護カウ
ンタ２０は、その計数値が０〜１４までの間はＬ（ロ
ー）レベルとなり、１５以上になるとＨ（ハイ）レベル
となる同期保護信号を出力している。

【０００８】また、上記ＦＰ検出回路１６から出力され
るＦＰ検出パルスは、アンド回路２２によって、同期保
護カウンタ２０から出力される同期保護信号と論理積演
算された後、システムカウンタ２３をクリアするのに供
される。このシステムカウンタ２３は、ＭＵＳＥデコー
ダ内で生成される一定周期のシステムクロックを循環計
数しており、その計数値がタイミング信号発生回路２１
に供給されている。

【０００９】このタイミング信号発生回路２１は、シス
テムカウンタ２３の計数値に基づいて、上記したＦＰゲ
ートパルスを含むＭＵＳＥデコーダ内で必要とする各種
のタイミング信号を生成し、出力端子２４を介して各部
に出力している。この場合、ＦＰゲートパルスは、シス
テムカウンタ２３の計数値に基づいて、ＦＰ検出回路１
６からＦＰ検出パルスが発生されると予測される期間
に、ＦＰ検出パルスよりも幅広なパルスとして発生され
ている。

【００１０】具体的に言えば、図６の時刻Ｔ以前におい
て、同図（ａ）に示すように、斜線部分にフレームパル
スを有するＭＵＳＥ方式のテレビジョン信号が、入力端
子１１に供給されているとする。すると、ＦＰ検出回路
１６からは、同図（ｃ）に示すようにフレームパルスに
同期したＨレベルのＦＰ検出パルスが発生される。ま
た、タイミング信号発生回路２１からは、図６（ｄ）に
示すように、ＦＰ検出パルスが発生されると予測される
期間に、ＦＰ検出パルスよりも幅広なＦＰゲートパルス
が発生されている。

【００１１】そして、この場合、ＦＰゲートパルスの発
生期間内にＦＰ検出パルスが出力されているので、同期
保護カウンタ２０はＦＰ検出パルスによってクリアされ
続けるため、その計数値は図６（ｅ）に示すように０が
継続されることになる。このため、同期保護カウンタ２
０からは、図６（ｆ）に示すようにＬレベルの同期保護
信号が出力されることになるので、ＦＰ検出回路１６か
ら出力されるＨレベルのＦＰ検出パルスが、アンド回路
２２を通過することができず、システムカウンタ２３
は、そのクリア入力端が同図（ｇ）に示すようにＬレベ
ルのままとなる。これにより、システムカウンタ２３
は、図６（ｈ）に示すように、その計数値がクリアされ
ることなく安定な循環計数動作を行なっている。

【００１２】なお、上記ＨＤ位相誤差検出回路１７は、
入力された水平同期信号と、上記タイミング信号発生回
路２１で生成される水平同期信号抽出用パルスとを位相
比較し、その位相差成分に対応した誤差信号を出力して
いる。このＨＤ位相誤差検出回路１７から出力された誤
差信号は、ループフィルタ２５により直流レベルに変換
され、Ｄ／Ａ（デジタル／アナログ）変換回路２６でア
ナログ信号に戻された後、システムクロックを生成する
ＶＣＯ（電圧制御発振器）２７の発振周波数の制御に供
される。

【００１３】すなわち、水平同期信号に対する位相誤差
検出の結果に基づいて、システムクロックを生成するＶ
ＣＯ２７の発振周波数を制御するＰＬＬ（位相同期ルー
プ）を構成することにより、サンプル単位での位相を合
わせ込み同期をかけるようにしている。そして、ＶＣＯ
２７から出力されるシステムクロックは、出力端子２８
を介してシステムカウンタ２３に供給される。

【００１４】また、上記ＡＬＣ誤差検出回路１８は、入
力されたテレビジョン信号の振幅レベルと基準レベルと
をレベル比較し、そのレベル差に対応した誤差信号を生
成している。このＡＬＣ誤差検出回路１８から出力され
た誤差信号は、Ｄ／Ａ変換回路２９でアナログ信号に変
換された後、接続端子３０を介してＡＬＣ回路１２にフ
ィードバックされることにより、テレビジョン信号の振
幅レベルを規定値にするための制御に供される。

【００１５】さらに、上記クランプ誤差検出回路１９
は、入力されたテレビジョン信号のクランプレベルと基
準レベルとをレベル比較し、そのレベル差に対応した誤
差信号を生成している。このクランプ誤差検出回路１９
から出力された誤差信号は、Ｄ／Ａ変換回路３１でアナ
ログ信号に変換された後、接続端子３２を介してクラン
プ制御回路１３にフィードバックされることにより、テ
レビジョン信号のクランプレベルを規定値にするための
制御に供される。

【００１６】しかしながら、上記のような同期保護機能
を備えた従来の同期信号検出回路では、受信しているテ
レビジョン信号の同期や振幅が正常に保たれている状態
において、同一チャンネルの送信側で中継等により突然
発信局が切り替わった場合、次のような問題が生じる。
すなわち、図６の時刻Ｔにおいて、入力端子１１に供給
されるテレビジョン信号が、同図（ｂ）に示すように、
図中斜線で示すフレームパルスの位相が、時刻Ｔ以前に
受信していた図６（ａ）に示すテレビジョン信号の位相
と同期しない信号に、突然切り替えられたとする。

【００１７】すると、ＦＰ検出回路１６からは、同図
（ｃ）に示すように、同図（ｂ）に示すテレビジョン信
号のフレームパルスに同期したＨレベルのＦＰ検出パル
スが発生されるようになる。ところが、このとき、タイ
ミング信号発生回路２１からは、図６（ｄ）に示すよう
に、時刻Ｔ以前の周期でＦＰゲートパルスが発生されて
いる。このため、ＦＰゲートパルスの発生期間内にＦＰ
検出パルスが出力されなくなるので、同期保護カウンタ
２０は、ＦＰ検出パルスによってクリアされなくなり、
その計数値が図６（ｅ）に示すようにＦＰゲートパルス
が入力される毎に増加することになる。

【００１８】この場合、同期保護カウンタ２０は、その
係数値が１４までＬレベルの同期保護信号を出力してお
り、係数値が１５になったとき、図６（ｆ）に示すよう
に、同期保護信号をＨレベルに反転する。そして、この
状態になると、ＦＰ検出回路１６から出力されるＨレベ
ルのＦＰ検出パルスが、アンド回路２２を通過するの
で、システムカウンタ２３のクリア入力端に図６（ｇ）
に示すようなＨレベルのクリアパルスが供給され、シス
テムカウンタ２３が同図（ｈ）に示すようにクリアされ
るようになる。

【００１９】このため、タイミング信号発生回路２１か
らは、システムカウンタ２３の計数値に基づいて、新た
なタイミングつまりＦＰ検出パルスが発生されると予測
されるタイミングでＦＰゲートパルスが発生され、ここ
に、図６（ｂ）に示すテレビジョン信号に対して再同期
検出が行なわれるようになる。

【００２０】すなわち、従来の同期信号検出回路では、
タイミング信号発生回路２１から出力されるＦＰゲート
パルスの発生期間内に、ＦＰ検出回路１６からＦＰ検出
パルスが出力されない状態が、連続して１５フレーム続
いた場合に、同期保護カウンタ２０が同期保護信号をＨ
レベルに反転し、その後に得られるＦＰ検出パルスでシ
ステムカウンタ２３をクリアしているので、テレビジョ
ン信号が切り替えられてから再同期検出が完了するまで
に、最低でも１６フレーム待たなければならないという
問題が生じている。

【００２１】また、再同期検出が完了されるまでの１６
フレーム期間中は、タイミング信号発生回路２１から
は、それ以前に入力されていたテレビジョン信号に対応
する各種タイミング信号が出力されるので、再生画像に
破綻を来たすという不都合も生じている。特に、このよ
うな場合、入力されているテレビジョン信号に対するＡ
ＬＣやクランプの制御が適切に行なえなくなるため、Ｆ
Ｐ検出パルスの検出に長時間を要し、再生画像の破綻が
数秒以上も継続するという問題も生じる。

【００２２】

【発明が解決しようとする課題】以上のように、同期保
護機能を備えた従来の同期信号検出回路では、例えば発
信局の切り替え等によって受信されたテレビジョン信号
の同期位相が突然不連続になった場合、迅速に再同期検
出を完了することができず、再生画像が長時間破綻する
という問題を有している。

【００２３】そこで、この発明は上記事情を考慮してな
されたもので、十分な強度を持った同期保護機能を備
え、しかも受信されたテレビジョン信号の同期位相が突
然不連続になった場合でも、迅速に再同期検出を完了す
ることができる極めて良好な同期信号検出回路を提供す
ることを目的とする。

【００２４】

【課題を解決するための手段】この発明に係る同期信号
検出回路は、テレビジョン信号のフレームパルスを検出
して検出パルスを発生するフレームパルス検出手段と、
一定周期のクロックを計数し、該計数値に基づいてテレ
ビジョン信号の垂直周期のパルスを生成するパルス生成
手段と、このパルス生成手段で生成されたパルスと、フ
レームパルス検出手段で発生された検出パルスとが一致
しないフレーム数を計数し、該計数値が所定値に達した
状態で、フレームパルス検出手段で発生された検出パル
スに基づいて、パルス生成手段の計数値をリセットする
同期保護手段とを備えたものを対象としている。

【００２５】そして、テレビジョン信号の水平同期期間
と、一定周期のクロックを計数して生成された水平周期
のパルスとが一致しないライン数を計数し、該計数値が
所定値に達した状態で、制御信号を発生する制御信号発
生手段と、この制御信号発生手段から制御信号が出力さ
れている状態で、テレビジョン信号の水平同期信号を検
出して水平検出パルスを発生する水平検出手段と、一定
周期のクロックを計数し、該計数値に基づいてテレビジ
ョン信号の水平周期のパルスを生成する水平生成手段
と、この水平生成手段で生成されたパルスと、水平検出
手段で発生された水平検出パルスとが一致したライン数
を計数し、該計数値が所定値に達した状態で、同期保護
手段の計数値を所定値にセットする制御手段とを備える
ようにしたものである。

【００２６】

【作用】上記のような構成によれば、入力されたテレビ
ジョン信号の水平同期期間と、一定周期のクロックを計
数して生成された水平周期のパルスとが一致しないライ
ンが所定数続いたことにより、テレビジョン信号が切り
替わって同期検出が行なわれなくなったことを判別し、
その後に、テレビジョン信号の水平同期期間と、一定周
期のクロックを計数して生成された水平周期のパルスと
が一致したラインが所定数続いたことにより、同期保護
手段を所定値にセットするようにしたので、十分な強度
を持った同期保護機能を備えることができ、しかも受信
されたテレビジョン信号の同期位相が突然不連続になっ
た場合でも、迅速に再同期検出を完了することができる
ようになる。

【００２７】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、図５と同一部分
には同一符号を付して示している。すなわち、上記ＨＤ
位相誤差検出回路１７は、Ａ／Ｄ変換回路１４から出力
されるデジタルデータのＭＳＢデータをＨＤパタン検出
回路３３に出力している。このＨＤパタン検出回路３３
は、タイミング信号発生回路２１から出力される水平同
期信号抽出用パルスに同期して、入力されたＭＳＢデー
タをラッチしている。

【００２８】今、図２の時刻Ｔ以前において、入力端子
１１に同図（ａ）に示すＭＵＳＥ方式のテレビジョン信
号が安定に供給されている状態を考える。すると、ＨＤ
パタン検出回路３３からは、該テレビジョン信号の図中
斜線で示す水平同期期間でＨレベルとなる同図（ｃ）に
示すようなＨＤパタン検出パルスが出力されることにな
る。そして、このＨＤパタン検出回路３３から出力され
るＨＤパタン検出パルスは、判定カウンタ３４をクリア
するのに供される。

【００２９】この判定カウンタ３４は、入力端子１１に
供給されたテレビジョン信号を１ライン毎に計数するも
ので、ＨＤパタン検出回路３３からＨＤパタン検出パル
スが出力されている状態では、その計数値は図２（ｄ）
に示すように０が継続されることになる。そして、この
判定カウンタ３４は、その計数値が０〜Ｎ−１までの間
はＬレベルとなり、Ｎ以上になるとＨレベルとなる判定
信号を出力するように動作する。このため、時刻Ｔ以前
では、判定カウンタ３４は、図２（ｅ）に示すようにＬ
レベルの判定信号を出力している。

【００３０】ここで、判定カウンタ３４から出力される
Ｌレベルの判定信号は、アンド回路３５の一方の入力端
に供給される。このため、アンド回路３５の出力は、そ
の他方の入力端のレベルに無関係にＬレベルとなる。そ
して、このアンド回路３５からのＬレベル出力は、エッ
ジ検出回路３６に供給される。このエッジ検出回路３６
は、アンド回路３５の出力の極性反転時におけるエッジ
を検出してＬレベルのエッジ検出パルスを発生するもの
であり、時刻Ｔ以前では図２（ｊ）に示すようにＨレベ
ルとなっている。

【００３１】そして、このエッジ検出回路３６の出力
は、前記同期保護カウンタ２０のプリセットに供され
る。すなわち、この同期保護カウンタ２０は、エッジ検
出回路３６から出力されるエッジ検出パルスが供給され
ると、その計数値が１５にプリセットされるようになっ
ている。このため、時刻Ｔ以前では、先に図６で説明し
たように、同期保護カウンタ２０の計数値は図２（ｋ）
に示すように０となり、同期保護カウンタ２０からは同
図（ｌ）に示すようにＬレベルの同期保護信号が出力さ
れ、システムカウンタ２３は同図（ｎ）に示すように循
環計数を行ない、安定な同期検出状態となっている。

【００３２】一方、前記Ａ／Ｄ変換回路１４から出力さ
れるデジタルデータは、ＨＤパタン検出回路３７に供給
されている。このＨＤパタン検出回路３７は、詳細は後
述するが、上記判定カウンタ３４からＨレベルの判定信
号が出力されている状態で駆動されるもので、入力され
たデジタルデータの水平同期期間を検出して、Ｈレベル
のＨＤ検出パルスを発生する。このため、時刻Ｔ以前の
状態では、ＨＤパタン検出回路３７の出力は、図２
（ｆ）に示すようにＬレベルとなっている。

【００３３】そして、このＨＤパタン検出回路３７から
出力されるＨＤ検出パルスは、４８０ｃｋカウンタ３８
をクリアするのに供される。この４８０ｃｋカウンタ３
８は、ＨＤ検出パルスが入力された時点から基準クロッ
クを４８０周期分計数することにより、ライン周期毎に
ＨＤパタン検出回路３７から出力されるＨＤ検出パルス
よりも幅広な、Ｈレベルのゲートパルスを出力するもの
である。このため、時刻Ｔ以前の状態では、４８０ｃｋ
カウンタ３８の出力は、図２（ｇ）に示すようにＬレベ
ルとなっている。

【００３４】また、このＨＤパタン検出回路３７から出
力されるＨＤ検出パルスは、アンド回路３９によって、
４８０ｃｋカウンタ３８の出力と論理積演算された後、
判定カウンタ４０に供給される。この判定カウンタ４０
は、アンド回路３９を通過したＨＤ検出パルスを計数す
るもので、時刻Ｔ以前では、その計数値は図２（ｈ）に
示すように０になっている。

【００３５】さらに、この判定カウンタ４０は、その計
数値が０〜Ｍ−１までの間はＬレベルとなり、Ｍ以上に
なるとＨレベルとなる判定信号を出力するように動作す
る。このため、時刻Ｔ以前では、判定カウンタ４０は、
図２（ｉ）に示すようにＬレベルの判定信号を出力して
いる。そして、この判定カウンタ４０から出力される判
定信号は、上記アンド回路３５の他方の入力端に供給さ
れている。なお、この判定カウンタ４０は、上記判定カ
ウンタ３４から出力される判定信号の立上がりでクリア
される。

【００３６】次に、図２の時刻Ｔにおいて、入力端子１
１に供給されるテレビジョン信号が、同図（ｂ）に示す
ように、図中斜線で示すフレームパルスの位相が、時刻
Ｔ以前に受信していた図２（ａ）に示すテレビジョン信
号の位相と同期しない信号に、突然切り替えられたとす
る。すると、上記ＨＤ位相誤差検出回路１７からＭＳＢ
データが出力されるタイミングと、タイミング信号発生
回路２１から水平同期信号抽出用パルスが出力されるタ
イミングとが一致しなくなるので、ＨＤパタン検出回路
３３は、水平同期信号抽出用パルスに同期してＭＳＢデ
ータをラッチすることができなくなる。

【００３７】このため、ＨＤパタン検出回路３３から
は、図２（ｃ）に示すようにＨＤパタン検出パルスが出
力されなくなり、これによって、判定カウンタ３４が、
図２（ｄ）に示すように１ライン毎の計数動作を開始す
る。そして、判定カウンタ３４は、その計数値がＮに達
した状態で、図２（ｅ）に示すように判定信号をＨレベ
ルに反転させる。

【００３８】この判定カウンタ３４から出力される判定
信号がＨレベルに反転されることにより、ＨＤパタン検
出回路３７が駆動状態となり、図２（ｆ）に示すように
ＨＤ検出パルスが発生される。また、判定カウンタ３４
から出力されるＨレベルの判定信号は、上記ＡＬＣ誤差
検出回路１８に供給され、その動作を停止させる。この
ため、入力端子１１に供給されるテレビジョン信号に対
しては、ＡＬＣが行なわれず振幅が一定になされる。

【００３９】また、ＨＤパタン検出回路３７からＨＤ検
出パルスが発生されることにより、４８０ｃｋカウンタ
３８からは、図２（ｇ）に示すように、ＨＤ検出パルス
に同期してゲートパルスが発生される。このため、判定
カウンタ４０は、アンド回路３９を通過したＨＤ検出パ
ルスを図２（ｈ）に示すように計数し、その計数値がＭ
に達した状態で、同図（ｉ）に示すように判定信号をＨ
レベルに反転させる。すると、アンド回路３５の出力が
ＬレベルからＨレベルに立ち上がるので、エッジ検出回
路３６は、図２（ｊ）に示すようなＬレベルのエッジ検
出パルスを発生する。

【００４０】このため、同期保護カウンタ２０は、その
計数値が図２（ｋ）に示すように１５にプリセットされ
るので、その同期保護信号を同図（ｌ）に示すようにＨ
レベルに反転させる。これにより、ＦＰ検出回路１６か
ら出力されるＨレベルのＦＰ検出パルスが、アンド回路
２２を通過するので、システムカウンタ２３のクリア入
力端に図２（ｍ）に示すようなＨレベルのクリアパルス
が供給され、システムカウンタ２３が同図（ｎ）に示す
ようにクリアされて、ここに、再同期検出が行なわれる
ようになる。

【００４１】したがって、上記実施例のような構成によ
れば、まず、判定カウンタ３４の計数値がＮに達した、
つまり、入力されたテレビジョン信号の水平同期期間
と、タイミング信号発生回路２１で生成された水平同期
信号抽出用パルスの発生期間とが一致しない状態がＮラ
イン続いたことにより、テレビジョン信号が切り替わっ
て同期検出が行なわれなくなったことを判別し、入力テ
レビジョン信号に対するＡＬＣを停止させる。

【００４２】そして、この状態で、判定カウンタ４０の
計数値がＭに達した、つまり、入力されたテレビジョン
信号の水平同期期間と、４８０ｃｋカウンタ３８で生成
されたライン周期のゲートパルスの発生期間とが一致し
た状態がＭライン続いたことにより、同期保護カウンタ
２０をプリセットしその後に得られるＦＰ検出パルスで
システムカウンタ２３をクリアして、再同期検出を行な
うようにしている。

【００４３】このため、テレビジョン信号が切り替えら
れた時点から、数１０ライン分程度の時間で迅速に再同
期検出を完了させることができるようになる。また、判
定カウンタ３４によって、入力されたテレビジョン信号
の水平同期期間と、タイミング信号発生回路２１で生成
された水平同期信号抽出用パルスの発生期間とが一致し
ない状態がＮライン続いたことを検出してから、ＨＤパ
タン検出回路３７を駆動させて再同期検出を開始するよ
うにしているので、同期保護機能に対しても十分な強度
を確保することができる。

【００４４】ここで、上記ＨＤパタン検出回路３７にお
ける水平同期期間の検出原理について、図３に示す水平
同期信号の波形図を参照して説明する。なお、図３
（ａ）はサンプリング位相が正しい場合を示し、同図
（ｂ）はサンプリング位相が１８０°進相した場合を示
している。そして、このＨＤパタン検出回路３７におけ
る水平同期期間の検出は、次の２つの原理によって実現
されている。

【００４５】まず、第１の検出原理は、サンプルＳ２〜
Ｓ５及びサンプルＳ７〜Ｓ１０のレベルが、それぞれ１
９２／２５６及び６４／２５６のいずれか（ライン反転
があるため）に規定されているため、サンプル間の差分
が０レベルになることを用いている。また、第２の検出
原理は、サンプルＳ２〜Ｓ５とサンプルＳ７〜Ｓ１０と
の相対レベルが、振幅制御が正常であれば、１２８／２
５６と規定されているため、５サンプル間の差分が約１
２８レベルになることを用いている。

【００４６】図４は、これら第１及び第２の検出原理を
実現する、ＨＤパタン検出回路３７の詳細な構成を示し
ている。すなわち、入力端子４１に供給された上記Ａ／
Ｄ変換回路１４から出力されるデジタルデータは、水平
同期信号のライン反転を立上りか立下りかのどちらか一
方に揃えるため、ＥＸオア（排他的論理和）回路４２に
供給されてライン毎に反転される。ただし、水平同期信
号が検出されるまでは、１０ｃｋ遅延回路４３及びＤ−
ＦＦ（ディレイタイプフリップフロップ）回路４４の動
作が行なわれないため、反転動作は停止している。

【００４７】ここで、ＥＸオア回路４２の出力は、直列
接続されたＦＦ回路４５，４６を介して５ｃｋ遅延回路
４７に供給される。このため、５ｃｋ遅延回路４７の出
力がある時点でサンプルＳ２であるとすると、ＦＦ回路
４６，４５及びＥＸオア回路４２の各出力は、それぞれ
サンプルＳ７，Ｓ８，Ｓ９となる。そして、ＦＦ回路４
５，４６の各出力は、減算回路４８に供給されて差分が
算出され、この差分が比較回路４９に供給される。この
比較回路４９は、入力された差分が±α以内であればＨ
レベルを出力するものである。

【００４８】その後、この比較回路４９の出力は、直列
接続されたＦＦ回路５０，５１に順次ラッチされる。つ
まり、ＦＦ回路５０にサンプルＳ８とＳ９との差分の比
較結果がラッチされ、ＦＦ回路５１にサンプルＳ７とＳ
８との差分の比較結果がラッチされる。そして、両ＦＦ
回路５０，５１の出力が共にＨレベルのときに、アンド
回路５２の出力がＨレベルとなり、ここに、上記第１の
検出原理に基づく水平同期期間の検出が行なわれる。

【００４９】また、ＦＦ回路４６及び５ｃｋ遅延回路４
７の各出力は、減算回路５３に供給されて差分が算出さ
れ、この差分が比較回路５４に供給される。この比較回
路５４は、入力された差分が１２８±β以内であればＨ
レベルを出力するものである。その後、この比較回路５
４の出力は、直列接続されたＦＦ回路５５〜５７に順次
ラッチされる。

【００５０】つまり、ＦＦ回路５５にサンプルＳ４とＳ
９との差分の比較結果がラッチされ、ＦＦ回路５６にサ
ンプルＳ３とＳ８との差分の比較結果がラッチされ、Ｆ
Ｆ回路５７にサンプルＳ２とＳ７との差分の比較結果が
ラッチされる。そして、各ＦＦ回路５５〜５７の出力が
共にＨレベルのときに、アンド回路５８の出力がＨレベ
ルとなり、ここに、上記第２の検出原理に基づく水平同
期期間の検出が行なわれる。

【００５１】ここで、アンド回路５２，５８の各出力が
共にＨレベルであるとき、つまり第１及び第２の検出原
理が共に満たされたとき、アンド回路５９の出力がＬレ
ベルからＨレベルに反転される。そして、このアンド回
路５９の出力のＬレベルからＨレベルへの立上りが、立
上りエッジ検出回路６０で検出されることにより、立上
りエッジ検出回路６０から図２（ｆ）に示したようなＨ
レベルのＨＤ検出パルスが発生され、出力端子６１から
取り出される。

【００５２】また、このようにして水平同期期間が検出
されＨＤ検出パルスが発生されると、上記１０ｃｋカウ
ン遅延回路４３及びＤ−ＦＦ回路４４が駆動され、ＥＸ
オア回路４２によるライン反転が行なわれるようにな
る。なお、この発明は上記実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

【００５３】

【発明の効果】以上詳述したようにこの発明によれば、
十分な強度を持った同期保護機能を備え、しかも受信さ
れたテレビジョン信号の同期位相が突然不連続になった
場合でも、迅速に再同期検出を完了することができる極
めて良好な同期信号検出回路を提供することができる。

【図面の簡単な説明】

【図１】この発明に係る同期信号検出回路の一実施例を
示すブロック構成図。

【図２】同実施例の動作を説明するために示すタイミン
グ図。

【図３】同実施例における水平同期信号の検出原理を説
明するために示す波形図。

【図４】同実施例におけるＨＤパタン検出回路の詳細を
示すブロック構成図。

【図５】同期保護機能を備えた従来の同期信号検出回路
を示すブロック構成図。

【図６】同従来回路の動作を説明するために示すタイミ
ング図。

【符号の説明】

１１…入力端子、１２…ＡＬＣ回路、１３…クランプ制
御回路、１４…Ａ／Ｄ変換回路、１５…出力端子、１６
…ＦＰ検出回路、１７…ＨＤ位相誤差検出回路、１８…
ＡＬＣ誤差検出回路、１９…クランプ誤差検出回路、２
０…同期保護カウンタ、２１…タイミング信号発生回
路、２２…アンド回路、２３…システムカウンタ、２４
…出力端子、２５…ループフィルタ、２６…Ｄ／Ａ変換
回路、２７…ＶＣＯ、２８…出力端子、２９…Ｄ／Ａ変
換回路、３０…接続端子、３１…Ｄ／Ａ変換回路、３２
…接続端子、３３…ＨＤパタン検出回路、３４…判定カ
ウンタ、３５…アンド回路、３６…エッジ検出回路、３
７…ＨＤパタン検出回路、３８…４８０ｃｋカウンタ、
３９…アンド回路、４０…判定カウンタ、４１…入力端
子、４２…ＥＸオア回路、４３…１０ｃｋ遅延回路、４
４…Ｄ−ＦＦ回路、４５，４６…ＦＦ回路、４７…５ｃ
ｋ遅延回路、４８…減算回路、４９…比較回路、５０，
５１…ＦＦ回路、５２…アンド回路、５３…減算回路、
５４…比較回路、５５〜５７…ＦＦ回路、５８，５９…
アンド回路、６０…立上りエッジ検出回路、６１…出力
端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 テレビジョン信号のフレームパルスを検
   出して検出パルスを発生するフレームパルス検出手段
   と、 一定周期のクロックを計数し、該計数値に基づいて前記
   テレビジョン信号の垂直周期のパルスを生成するパルス
   生成手段と、 このパルス生成手段で生成されたパルスと、前記フレー
   ムパルス検出手段で発生された検出パルスとが一致しな
   いフレーム数を計数し、該計数値が所定値に達した状態
   で、前記フレームパルス検出手段で発生された検出パル
   スに基づいて、前記パルス生成手段の計数値をリセット
   する同期保護手段とを備えた同期信号検出回路におい
   て、 前記テレビジョン信号の水平同期期間と、一定周期のク
   ロックを計数して生成された水平周期のパルスとが一致
   しないライン数を計数し、該計数値が所定値に達した状
   態で、制御信号を発生する制御信号発生手段と、 この制御信号発生手段から制御信号が出力されている状
   態で、前記テレビジョン信号の水平同期信号を検出して
   水平検出パルスを発生する水平検出手段と、 一定周期のクロックを計数し、該計数値に基づいて前記
   テレビジョン信号の水平周期のパルスを生成する水平生
   成手段と、 この水平生成手段で生成されたパルスと、前記水平検出
   手段で発生された水平検出パルスとが一致したライン数
   を計数し、該計数値が所定値に達した状態で、前記同期
   保護手段の計数値を所定値にセットする制御手段とを具
   備してなることを特徴とする同期信号検出回路。
2. 【請求項２】 前記水平検出手段は、前記テレビジョン
   信号の連続するサンプル間のレベル差に基づいて、前記
   水平同期信号を検出する第１の検出手段と、前記テレビ
   ジョン信号の所定数おきのサンプル間のレベル差に基づ
   いて、前記水平同期信号を検出する第２の検出手段とを
   具備してなることを特徴とする請求項１記載の同期信号
   検出回路。