JPH0628383B2

JPH0628383B2 - フレーム同期パターン分離回路

Info

Publication number: JPH0628383B2
Application number: JP60103088A
Authority: JP
Inventors: 郁男染谷; 真吾三浦
Original assignee: Nippon Hoso Kyokai NHK; Sony Corp
Current assignee: Sony Corp; Japan Broadcasting Corp
Priority date: 1985-05-15
Filing date: 1985-05-15
Publication date: 1994-04-13
Anticipated expiration: 2009-04-13
Also published as: JPS61261973A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術（第３図〜第10図）Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例（第１図、第２図）Ｈ発明の効果Ａ産業上の利用分野本発明は、特定のフレーム同期パターンの設けられた信
号を処理する場合に使用して好適なフレーム同期パター
ン分離回路に関する。

Ｂ発明の概要本発明は特定のフレーム同期パターンの設けられた信号
からフレーム同期信号を分離する場合に、パターンの一
致を検出し、このパターンの一致時間をアップダウンカ
ウンタを用いて積分してフレーム同期信号の検出を行う
ことにより、簡単な構成でノイズの影響を受け難い分離
回路を提供するものである。

Ｃ従来の技術いわゆる高品位テレビの新しい伝送方式としてMUSE(Mul
tiple Sub−Nyquist Sampling Encoding)方式が提案さ
れている（創立記念講演会予稿、高品位テレビの新し
い伝送方式(MUSE)、二宮佑一、昭和５９年６月６日、
ＮＨＫ総合技術研究所・放送科学基礎研究所）。

すなわち、この方式においては、送信側で例えば第３図
Ａ〜Ｃに示すような輝度信号Ｙと色差信号Ｃ_N・Ｃ_Wがあ
った場合に、この内の色差信号Ｃ_N・Ｃ_Wをそれぞれ1/4
に時間軸圧縮し、線順で各対応する輝度信号Ｙの先端部
の水平ブランキング期間に挿入して同図Ｄに示すような
ＴＣＩ信号を形成する。このＴＣＩ信号を同図Ｅに示す
ように64.8MHzでサンプリングし、さらにこのサンプリ
ングデータの４サンプル毎に１サンプルずつを抽出して
同図Ｆに示すように互にドットインターリーブされ４フ
ィールドで一巡するサブナイキストサンプリング信号を
形成する。従ってサブナイキストサンプリングの周波数
は16.2MHzになり、これによつて本来の20MHzあったベー
スバンドの信号帯域幅を8.1MHzにまで圧縮することがで
きる。この信号を例えば周波数変調(FM)して放送衛星等
を介して送信を行う。

一方受信側では、受信信号を復調して上述の8.1MHzのサ
ブナイキストサンプリング信号を取り出す。この信号を
16.2MHzでサンプリングし、このサンプリングデータを
上述の図のＥに示すようにメモリに書込み、さらにこれ
らのデータ及び空白で示される非サンプリング点のデー
タを同図Ｇに示すように変換・内挿して上述の図のＤに
示すようなＴＣＩ信号を復元する。そしてこの信号から
上述の図のＡ〜Ｃに示すような輝度信号Ｙと色差信号Ｃ
_N・Ｃ_Wを取り出すことができる。

このようにして高品位テレビの信号をMUSE方式によっ
て、例えば、27MHzの帯域幅の１チャンネルの衛星放送
で伝送することが可能となる。

ところで上述の受信側において、サンプリングデータを
得るための16.2MHzのクロック信号は、送信側の16.2MHz
のクロックと正確に位相同期している必要がある。これ
は特に送信側のサンプリングがサブナイキストサンプリ
ングであるために、この位相がずれると正確なサンプリ
ングデータを得られなくなるおそれが多い。

そこで伝送される信号の水平ブランキング期間の一部
（色差信号の挿入された残りの部分）に、位相同期の基
準とその水平期間に含まれる色差信号Ｃ_NとＣ_Wの判別を
兼ねた水平同期信号ＨＤが設けられる。すなわち水平同
期信号ＨＤは具体的には第４図に示すように輝度信号Ｙ
の終端の次のクロックの時点(1)から(12)までの間に形
成され、それぞれ色差信号Ｃ_N・Ｃ_Wに対応した２種の波
形が用いられる。そして時点(1)は過渡点であって、そ
れぞれ前の信号（輝度信号Ｙ）の終端のレベルと次のレ
ベルとの中間のレベルとされ、２種の内の一方では映像
信号の最大振幅の64/256のレベルとの中間のレベルとさ
れ、他方では192/256のレベルとの中間のレベルとされ
る。次に時点(2)〜(5)で一方では64/256のレベルが連続
され、他方では192/256のレベルが連続される。さらに
時点(6)で一方・他方共に128/256のレベルとされる。次
に時点(7)〜(11)で一方では192/256のレベルが連続さ
れ、他方では64/256のレベルが連続される。さらに時点
(12)も上述の時点(1)と同様の過渡点であって、それぞ
れ次の信号（色差信号Ｃ）の始端のレベルと前のレベル
との中間のレベルとされ、一方では192/256のレベルと
の中間のレベルとされ、他方では64/256のレベルとの中
間のレベルとされる。そしてこの次のクロックの時点か
ら色差信号Ｃ_NまたはＣ_Wが連続される。

なおここで水平同期信号ＨＤは、映像信号（輝度信号
Ｙ、色差信号Ｃ_N・Ｃ_W）と同じ極性（正極性）で挿入さ
れている。これは例えばNTSC方式のように逆極性の同期
信号とした場合には、信号の全体の振幅が拡大し、特に
ＦＭ信号で伝送を行う場合に帯域が広がってしまうのを
防ぐためである。

そして上述の水平同期信号ＨＤについて、時点(3)〜(9)
の期間が位相検出部分とされ、この間の時点(4)のレベ
ルＡと(8)のレベルＢ、さらに(6)のレベルＣとを検出
し、の演算を行うことで第５図に示すような特性で位相誤差
の検出を行うことができる。ところがこの図からも明ら
かなように、水平同期信号ＨＤによる位相同期は、あら
かじめその同期時点から±１クロック期間内になければ
引込みが行われない。

そこで上述の条件まであらかじめ引込んでおくためのフ
レーム同期信号ＶＤが別途設けられる。すなわち第６図
は高品位テレビの1125本の水平期間の内で605番目と606
番目とに設けられるフレーム同期パターンを示してい
る。

図において、水平同期信号ＨＤに連続して任意の長さの
ブランク期間が設けられ、その後にまず４クロック期間
毎に信号の最高レベルと最低レベルとに反転するパルス
が17.5対設けられる。その後に16クロック期間の最高ま
たは最低レベルのパルスが設けられ、さらにその後に８
クロック期間のその前の部分と反転したパルスが設けら
れる。この８クロック期間のパルスの直後に次の水平期
間の水平同期信号ＨＤが連続される。そしてこのフレー
ム同期信号ＶＤは、605番目と606番目の水平期間に互い
に反転して設けられ、このフレーム同期信号ＶＤの内の
16クロック期間のパルスの前縁が位相同期の基準とし用
いられる。

従って上述の信号から同期を得るためには、まずの上述
のフレーム同期パターンを検出し、この検出信号を用い
て±クロック期間内に同期を引込み、次いで水平同期信
号ＨＤを用いて位相同期をかけるようにする。そこで例
えば第７図に示すような回路が提案された。

図において、上述の受信・復調されたMUSE方式の信号が
入力端子(1)に供給される。この信号がＡＤ変換回路(2)
に供給され、また基準発振周波数が例えば64.8MHzの電
圧制御型発振器(VCXO)(3)からの信号が同期発生回路(4)
に供給されて各種の同期信号と共に形成された16.2MHz
のクロック信号がＡＤ変換回路(2)に供給され、クロッ
ク信号でサンプリングされ例えば８ビットでデジタル変
換された信号が出力端子(5)に取り出されて後段のメモ
リ等の復元処理回路（図示せず）に供給される。

さらに変換回路(2)からの信号がフレーム同期パターン
の分離回路(6)に供給されて上述のフレーム同期信号Ｖ
Ｄが分離され、この分離されたフレーム同期信号ＶＤが
フレーム位相比較回路(7)に供給される。また上述の発
生回路(4)からの内部フレーム同期信号が比較回路(7)に
供給され、検出された位相誤差信号が位相制御回路
(8)、ゲート回路(9)、ＤＡ変換回路(10)を通じて加算回
路(11)に供給され、この加算出力がVCXO(3)に帰還され
てフレーム同期信号ＶＤとの同期ルーブが形成される。

また変換回路(2)からの信号が水平同期信号ＨＤの位相
比較回路(12)に供給されると共に、発生回路(4)からの
内部水平同期信号が比較回路(12)に供給され、検出され
た位相誤差信号が位相制御回路(13)、ＤＡ変換回路(14)
を通じて加算器(11)に供給される。

さらにフレーム位相比較回路(7)の出力が引込検出回路
(15)に供給され、フレーム同期が引込まれていないとき
の検出信号がゲート回路(9)に供給されてゲート回路(9)
を導通状態にすると共に水平同期の位相制御回路(13)に
供給されてこの回路(13)がリセット状態にされる。さら
に検出回路(15)からの同期が引込まれていない間のフレ
ーム同期パターンの検出信号が同期発生回路(4)に供給
されて、例えば内部フレーム同期信号を形成するための
分周器がリセットされる。

これによってまず信号中のフレーム同期パターンが分離
され、この分離されたフレーム同期信号ＶＤにて±１ク
ロック期間内に同期が引込まれ、さらに水平同期信号Ｈ
Ｄを用いて位相同期がかけられる。

すなわち第８図のフローチャートに示すように、装置の
動作がスタートされると、ステップ〔１〕で初期設定さ
れ、次のステップ〔２〕でフレーム同期信号ＶＤとの位
相同期がかけられる。そしてステップ〔３〕で同期が引
込まれたか否かが判断され、否のときはステップ〔２〕
へ戻される。さらにステップ〔３〕で引込まれたときは
ステップ〔４〕でフレーム同期状態を保持し、ステップ
〔５〕で水平同期信号ＨＤとの位相同期がかけられる。
そしてステップ〔６〕でフレーム同期信号ＶＤの位置が
異常であるか否かが判断され、否のときはステップ
〔５〕へ戻され、このループで位相同期が保持される。
またステップ〔６〕で異常があるときはステップ〔１〕
へ戻されて、引込動作が最初からやり直される。これに
よってフレーム同期及び水平同期を用いての位相同期が
行われる。

そしてこの装置において、従来のフレーム同期パターン
の分離回路(6)は以下のように構成されていた。

第９図において、入力端子(21)には例えばＡＤ変換回路
(2)の出力データの最上位ビットが供給される。この信
号が４クロック期間の遅延回路(22)及び１水平期間の遅
延回路(23)に供給され、それぞれの遅延信号と元の入力
信号とがエクスクルーシブオア回路(24)(25)に供給され
る。そしてこれらのエクスクルーシブオア回路(24)(25)
の出力がアンド回路(26)に供給される。

以上の構成において、第９図の波形図Ａに示すようなフ
レーム同期パターンが供給されると、遅延回路(22)(23)
の出力は波形図Ｂ、Ｃに示すようになり、エクスクルー
シブオア回路(24)(25)の出力は波形図Ｄ、Ｅに示すよう
になる。そしてアンド回路(26)の出力は波形図Ｆに示す
ようになる。これによって入力信号の波形がフレーム同
期パターンの形状に一致したとき、所定時間連続するパ
ルスが形成される。なお斜線の部分は任意の信号であ
る。

このアンド回路(26)の出力がモノマルチ(27)に供給さ
れ、この出力と元のアンド出力とがオア回路(28)に供給
される。これによってアンド出力の各パルスが引延さ
れ、各パルスのエッジ部に発生する切込が減少される。
さらにこのオア回路(28)の出力がカウンタ(29)(30)のロ
ード端子に供給される。

また16.2MHzのクロック信号が端子(31)を通じて1/2分周
器(32)に供給され、分周された8.2MHzのＱ出力と、その
逆位相のＱ出力とがそれぞれカウンタ(29)(30)のクロッ
ク端子に供給される。ここでカウンタ(29)(30)はロード
端子が低電位のときにクロックが供給されると所定値に
リセットされ、他のときにはクロック毎にカウントアッ
プされる。従って上述のパルスのエッジ部の切込みは４
クロック毎に発生され、これを1/2分周の互いに逆位の
クロックでカウントすることにより、いずれか一方の位
相ではクロックと切込が一致しないことになり、その側
のカウンタで波形図Ｇに示すようにカウント値が上昇さ
れる。そしてこのカウント値が所定値に達した時に波形
図Ｈに示すようなキャリー出力が発生される。

このキャリー出力がオア回路(33)を通じて取り出され
る。なお取り出されるキャリー（オア）出力はモノマル
チ等により必要量延長されている。このオア出力がアン
ド回路(34)に供給され、入力端子(21)からの信号が反転
でアンド回路(34)に供給されることにより、このアンド
出力には波形図Ｉに示すように基準タイミング（矢印）
を含む期間のパルスが取り出され、出力端子(35)に供給
される。

このようにしてフレーム同期パターンが検出される。さ
らに後段で例えばパルス幅が16クロックの信号を分離す
ることにより、基準タイミングを取り出すことができ
る。

ところがこの従来の回路においては、パルスの切込の影
響を除くために２組のカウンタを逆相で駆動するなど構
成が複雑である。さらにこのようにしてビデオテープレ
コーダの再生出力等のジッター成分の多い信号では切込
が２クロック幅を越えてしまうおそれがあり、このため
モノマルチ(27)及びオア回路(28)のパルス幅引延回路を
設けるために回路規模が一層大きくなる。

また上述の構成を用いても、波形図中に破線で示すよう
にノイズがあった場合には、この点でカウントアップし
ていたカウンタがリセットされてしまうことになり、こ
れによって検出が不能になってしまうおそれが極めて多
い。しかもこのノイズの影響がパターンの前半であれば
問題がなく、同じS/Nで場合によって条件が変化するこ
とになり、動作上極めて不都合であった。

Ｄ発明が解決しようとする問題点従来の回路は上述のように構成されていた。このため回
路構成が複雑になったり、ノイズによってフレーム同期
パターンの分離が良好に行えないなどの問題点があっ
た。

Ｅ問題点を解決するための手段本発明は、４クロック期間毎に信号の最高レベルと最低
レベルとに反転するパルス列が、連続する２つの水平期
間内に互いに反転して設けられたフレーム同期信号を、
入力信号（入力端子(21)）から分離するフレーム同期パ
ターン分離回路において、上記入力信号を４クロック分
遅延させる第１の遅延手段(22)と、上記入力信号を１水
平期間分遅延させる第２の遅延手段(23)と、上記入力信
号と上記第１の遅延手段の出力とのエクスクルーシブオ
アをとる第１のエクスクルーシブオア回路(24)と、上記
入力信号と上記第２の遅延手段の出力とのエクスクルー
シブオアをとる第２のエクスクルーシブオア回路(25)
と、上記第１のエクスクルーシブオア回路の出力と上記
第２のエクスクルーシブオア回路の出力との一致を検出
する第１のアンド回路(26)と、上記第１のアンド回路の
出力が直接入力され、その出力が一致を示す時、所定の
クロック（端子(31)）をアップカウントし、不一致を示
す時、ダウンカウントし、カウント値が所定値を越えた
時にキャリー出力を発するアップダウンカウンタ(41)と
を有し、上記アップダウンカウンタのキャリー出力と、
上記入力信号の反転入力とを第２のアンド回路(34)に供
給して、上記第２のアンド回路からフレーム同期信号を
含む所定期間の同期パターンを取り出すことを特徴とす
るフレーム同期パターン分離回路である。

Ｆ作用この回路によれば、フレーム同期パターンの一致を検出
し、このパターンの一致時間をアップダウンカウンタを
用いて積分してフレーム同期信号の検出を行っているの
で、簡単な構成でノイズの影響を受け難い分離回路を構
成することができる。

Ｇ実施例第１図において、入力端子(21)からアンド回路(26)まで
の構成は従来と同様である。そしてこのアンド回路(26)
の出力がアップダウンカウンタ(41)のカウント方向の制
御端子に供給される。また端子(31)からの16.2MHzのク
ロック信号がカウンタ(41)のクロック端子に供給され
る。さらにカウンタ(41)のキャリー出力がアンド回路(3
4)に供給される。

従ってこの回路において、第２図の波形図のＡ〜Ｆは前
述の従来の回路と同等である。そしてこの波形図Ｆに示
すアンド出力が方向制御端子に供給されることでカウン
タ(41)は、斜線で示す通常の映像信号等の期間ではダウ
ンカウントが連続されカウント値は略“０”となり、パ
ターンが一致した時点から波形図Ｇに示すようにアップ
カウントされる。さらにこのカウント値が例えば38にな
ると波形図Ｈにしめすようにキャリー出力が発生され
る。

このキャリー出力によりアンド回路(34)からは波形図Ｉ
に示すように基準タイミング（矢印）を含む期間のパル
スが取り出される。そしてこの場合に、同期パターン中
で破線で示すノイズが混入しても、この間に数クロック
がダウンカウントされ、キャリー出力の発生が多少遅れ
るだけで、これによって検出が不能になってしまうこと
がない。

なおアンド回路(26)の出力（波形図Ｆ）の高電位期間は 17.5×２×４＝140 クロック期間あり、1/4が上述の切込に一致したとして
も57クロック目でカウント値は38になる。従って全体で
50クロックに相当するノイズが混入しても検出が行われ
ることになり、極めて良好な同期分離を行うことができ
る。またこの条件で同期分離を行っも映像信号を誤検出
するおそれはほとんどない。

そして上述のアンド回路(34)の出力を14クロック期間の
検出回路(42)に供給することにより、アンド回路(34)の
出力（波形図Ｉ）が14クロック以上連続して高電位とな
る信号期間を検出し、この検出から14クロック前に位置
するフレーム同期信号を良好に分離して出力端子(43)に
取り出すことができる。

こうしてフレーム同期の分離が行われるわけであるが、
上述の回路によればカウンタが一系統のみで構成が簡単
であると共に、パルス幅引延回路等も不要になる。また
アップダウンカウンタにて積分して検出を行うことによ
り、ノイズの影響も極めて受け難くすることができる。

Ｈ発明の効果本発明によれば、フレーム同期パターンの一致を検出
し、このパターンの一致時間をアップダウンカウンタを
用いて積分してフレーム同期信号の検出を行っているの
で、簡単な構成でノイズの影響を受け難い分離回路を構
成することができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図はその説明のた
めの波形図、第３図〜第10図は従来の装置の説明のため
の図である。 (21)は入力端子、(22)(23)は遅延回路、(24)(25)はエク
スクルーシブオア回路、(26)(34)はアンド回路、(31)は
クロック端子、(41)はアップダウンカウンタ、(42)は14
クロック検出回路、(43)は出力端子である。

Claims

【特許請求の範囲】

【請求項１】４クロック期間毎に信号の最高レベルと最
低レベルとに反転するパルス列が、連続する２つの水平
期間内に互いに反転して設けられたフレーム同期信号
を、入力信号から分離するフレーム同期パターン分離回
路において、上記入力信号を４クロック分遅延させる第１の遅延手段
と、上記入力信号を１水平期間分遅延させる第２の遅延手段
と、上記入力信号と上記第１の遅延手段の出力とのエクスク
ルーシブオアをとる第１のエクスクルーシブオア回路
と、上記入力信号と上記第２の遅延手段の出力とのエクスク
ルーシブオアをとる第２のエクスクルーシブオア回路
と、上記第１のエクスクルーシブオア回路の出力と上記第２
のエクスクルーシブオア回路の出力との一致を検出する
第１のアンド回路と、上記第１のアンド回路の出力が直接入力され、その出力
が一致を示す時、所定のクロックをアップカウントし、
不一致を示す時、ダウンカウントし、カウント値が所定
値を越えた時にキャリー出力を発するアップダウンカウ
ンタとを有し、上記アップダウンカウンタのキャリー出力と、上記入力
信号の反転入力とを第２のアンド回路に供給して、上記第２のアンド回路からフレーム同期信号を含む所定
期間の同期パターンを取り出すことを特徴とするフレー
ム同期パターン分離回路。