JPH0771199B2 - 水平同期検出回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MUSE方式の高品位映像信号に含まれた毎水
平ラインの水平同期波形部分を検出する水平同期検出回
路に関する。

〔従来の技術〕 従来、ハイビジヨン（HDTV）放送は日本放送協会（NH
K）によつて開発されたMUSE方式の高品位映像信号，す
なわちハイビジヨン信号を用いて実施することが予定さ
れている。

そして、MUSE方式のハイビジヨン信号は、日経マグロウ
ヒル社発行の雑誌 日経エレクトロニクス 1984年３月
12日号の第112〜116頁,NHK総合技術研究所，放送科学基
礎研究所発行の創立記念講演予稿「高品位テレビの新し
い伝送方式」（昭和59年６月６日付）などに記載されて
いるように、４フイールドで一巡するサブナイキストサ
ンプリングの処理、および色信号の時間圧縮，線順次処
理などにもとづき、いわゆる2:1インタレース方式のTCI
信号に形成されている。

ところで、ハイビジヨン信号の規格では毎フレームがラ
イン番号１〜1125の1125水平ラインからなるとともに、
各水平ラインが伝送クロツク（＝16.2MHz）の間隔のサ
ンプル点番号１ないし480の480サンプル点からなる。

そして、ハイビジヨン信号には従来のNTSC方式の映像信
号などに含まれている垂直，水平同期信号に相当するデ
ータとして、つぎに説明するデジタル形式の正極性の垂
直，水平同期波形のデータが挿入されている。

すなわち、垂直同期波形（以下FP波形と称する）のデー
タは、毎フレームのフレームパルスラインとして割当て
られたライン番号605,606（No.605,No.606）の連続する
２水平ラインを用いて挿入され、このとき、２水平ライ
ンの波形は第７図のFP₁,FP₂それぞれに示すように、140
ck（ckは16.2MHzの伝送クロツク）の間に4ck周期でレベ
ル反転（レベル差100％）し、その後16ckの長さのハイ
レベルまたはローレベルが続いてフレームパルス点ｐに
至る特有の波形となる。

また、水平同期波形（以下HD波形と称する）のデータ
は、フイールド毎の各水平ラインのほぼ第２ないし第12
（，…，）の11サンプル点を用いて挿入され、この
ときNo.n,No.n＋１（ｎ＝1,2,3,…）の水平ラインのHD
波形部分の波形は、第８図のHD₁,HD₂それぞれに示すよ
うに、100％レベルの192/256,64/256のレベルをハイレ
ベル，ローレベルとし、ほぼ中央の第６サンプル点の
付近で、ライン毎に逆方向にレベル変化する特有の波形
となつている。

そして受信などによつて得られたハイビジヨン信号の再
生処理を行なう際には、前記FP波形部分,HD波形部分の
データにもとづき，再生処理の動作クロツクを入力され
たハイビジヨン信号に同期させる必要，すなわち同期を
確立する必要があり、たとえば1985年テレビジヨン学会
全国大会講演予稿集（昭和60年７月１日テレビジヨン学
会発行）の13−16（337〜338頁）の「MUSE受信機用クロ
ツク同期回路」には、ほぼ第９図に示す構成のクロツク
同期回路を用いて同期を確立することが記載されてい
る。

そして、第９図のクロツク同期回路の場合、たとえば受
信されたハイビジヨン信号が入力端子（１）を介してク
ランプ回路（２）に入力され、このとき、後述のカウン
タ回路から出力されたクランプパルスにもとづき、毎水
平ラインのハイビジヨン信号が直流にクランプされる。

さらに、クランプ回路（２）を介したハイビジヨン信号
はアナログ／デジタル変換器（以下A/D変換器と称す
る）（３）に入力され、該A/D変換器（３）によつてデ
ジタル変換される。

そして、A/D変換器（３）から後段の再生処理用のMUSE
デコーダ（図示せず）およびFP検出回路（４）,HD位相
比較器（５）に、16.2MHzのサンプル点間隔でハイビジ
ヨン信号の９ビツトデータが順次に出力される。

なお、検出回路（４）にはレベル反転によつて変化する
データの最上位（MSB）の符号ビツトのみが出力され
る。

そして、位相比較器（５）は入力されたHD波形部分のデ
ータにもとづく波形パターンの位相と前記カウンタ回路
から出力された位相比較パルスの位相とを比較し、位相
差に比例した周波数信号をループフイルタ（６）に出力
する。

さらに、フイルタ（６）によつて周波数信号が電圧信号
に変換されるとともに、該電圧信号が発振周波数の制御
電圧信号として電圧制御型水晶発振器すなわちVCXO
（７）に供給され、VCXO（７）の発振周波数がPLL制御
される。

そして、VCXO（７）の発振信号が基準クロツクの信号と
してカウンタ回路（８）に入力され、該カウンタ回路
（８）により、基準クロツクの信号が分周され、MUSEデ
コーダなどに供給される16.2MHzのサンプル点間隔のク
ロツク，および前記クランプパルス，位相比較パルスの
クロツクなどの種々の動作クロツクの信号が形成され
る。

なお、カウンタ回路（８），位相比較器（５），フイル
タ（６）,VCXO（７）のループにより、VCXO（７）のPLL
が形成されている。

また、カウンタ回路（８）は１フレーム分のサンプル点
の個数の基準クロツクを１周期として動作する。

一方、検出回路（４）はA/D変換器（３）から入力され
た符号ビツトにもとづき、ハイビジヨン信号のFP波形部
分のくり返しパターン，すなわち第７図のFP₁,FP₂のく
り返しパターンを検出するとともに、検出したくり返し
パターンと、カウンタ回路（８）からのFP波形部分検出
用のクロツクのくり返しパターン，すなわちVCXO（７）
の基準クロツクにもとづいて内部生成された検出用のク
ロツク信号のくり返しパターンとを比較し、両パターン
がずれるとき，すなわち垂直同期がとれていないとき
に、カウンタ回路（８）を瞬時リセツトする。

そして、検出回路（４）のリセツトにもとづく垂直同期
のずれの補正と、位相比較器（５）の位相差の信号にも
とづく水平同期のずれの補正とにより、VCXO（７）の発
振周波数がハイビヨン信号に同期するように引込まれ、
カウンタ回路（８）の各動作クロツクの信号がハイビジ
ヨン信号に同期し、同期が確立する。

なお、前記クランプパルス，位相比較パルスのクロツク
は、VCXO（７）の基準クロツクの信号にもとづくほぼHD
波形部分のタイミングでカウンタ回路（８）から出力さ
れる。

〔発明が解決しようとする問題点〕

ところで、前記第９図のクロツク同期回路の場合、１フ
レームに１回だけ入力されるFP波形部分のデータ，すな
わち垂直同期データが検出回路（４）で検出されてカウ
ンタ回路（８）がリセツトされるまでの初期には、カウ
ンタ回路（８）が完全な非同期状態で動作し、このと
き、クランプ回路（２）のクランプタイミングが適正な
タイミングからずれ、A/D変換器（３）の出力データが
変動して位相比較器（５）などが誤動作する。

そして、レベル変化の大きなFP波形部分の検出にもとづ
き、検出回路（４）によるカウンタ回路（８）のリセツ
トが１回または複数回行なわれることにより、クランプ
回路（２）のクランプタイミングのずれが小さくなつて
位相比較器（５）などが正常に動作し始め、HD波形部分
の検出にもとづくPLL制御がかかり始めてカウンタ回路
（８）の各動作クロツクの信号のタイミングずれが補正
され、クランプ回路（２）のクランプタイミングのずれ
などが一層小さくなり、VCXO（７）の発振周波数がハイ
ビジヨン信号に同期した周波数に引込まれ、同期が確立
する。

そのため、第９図のクロツク同期回路の場合は、FP波形
部分の検出によつてカウンタ回路（８）が１回または複
数回リセツトされ、クランプ回路（２）のクランプタイ
ミングのずれがある程度補正されてから、PLL制御によ
る引込みが開始されて受信同期が確立されることにな
り、同期の確立に１フレーム以上の長時間を要し、とく
に、クランプ回路（８）のクランプタイミングのずれが
大きく、検出回路（４）のFP波形部分の検出が困難にな
るときには、同期がとれなくなる事態も発生する。

そのため、MUSE方式のハイビジヨン放送の分野では、受
信機などの同期を迅速かつ確実に確立することが望まれ
ている。

そして、この発明は前記の点に留意してなされたもので
あり、同期が確立される以前にもHD波形部分の正確な検
出が行なえるようにし、その検出にもとづいて同期の引
込み特性の改善などが図れるようにすることを技術的課
題とする。

〔問題点を解決するための手段〕

前記問題点を解決するための手段を、実施例に対応する
第１図を用いて以下に説明する。

この発明は、毎水平ラインの正極性の水平同期波形部分
のレベルがほぼ中央の所定サンプル点付近でライン毎に
逆方向にレベル変化するMUSE方式の高品位映像信号をデ
ジタル変換し，該映像信号のサンプル点間隔でデジタル
データを出力するアナログ／デジタル変換器（９）と、 前記変換器（９）の出力データを１ライン遅延して出力
するラインメモリ（10）と、 前記変換器（９）の出力データと前記メモリ（10）の出
力データとの加算，減算それぞれを前記サンプル点間隔
で行なう加算器（11）および減算器（12）と、 前記加算器（11）の演算結果が前記水平同期波形部分の
個数の連続するサンプル点にわたつてほぼ一定に保持さ
れたときに第１判定信号を出力する加算結果判定回路
（13）と、 前記連続するサンプル点のうちの所定数以上のサンプル
点の前記減算器（12）の演算結果の絶対値がほぼ一定値
になつたときに第２判定信号を出力する減算結果判定回
路（14）と、 前記減算器（12）の演算結果の正，負の符号変化点を判
定し，前記第1,第２判定信号とほぼ同一のタイミングで
第３判定信号を出力する変化点判定回路（15）と、 前記各判定回路（13）〜（15）の出力信号をアンドゲー
ト処理し，前記各判定信号の同時入力によつて前記水平
同期波形部分の検出信号を出力する検出信号ゲート（1
6）と を備えるという技術的手段を講じている。

〔作用〕

したがつて、この発明によると、MUSE方式の高品位映像
信号，すなわちハイビジヨン信号の毎水平ラインのHD波
形部分が第８図に示したように、第２ないし第12サンプ
ル点〜に位置するとともに、ほぼ中央の第６サンプ
ル点の近傍でライン毎に逆方向にレベル変化し、No.n
の水平ラインでレベル64/256から192/256に変化する
と、つぎのNo.n＋１の水平ラインでレベル192/256から6
4/256に変化するため、加算器（11）の演算結果はHD波
形部分でほぼレベル256/256の一定レベルに保持され、
減算器（12）の減算結果の絶対値はHD波形部分の第２な
いし第５サンプル点〜，第７ないし第11サンプル点
〜に相当するほぼ９サンプル点が｜レベル128/256|
の一定値になり、しかも、第６サンプル点に相当する
サンプル点の減算器（12）の減算結果が必らず正から負
あるいは負から正に変化する。

そのため、判定回路（13）〜（15）は毎水平ラインのほ
ぼHD波形部分の入力直後に第１ないし第３判定信号それ
ぞれを出力し、このとき、各判定信号の同時入力にもと
づき、ゲート（16）からHD波形部分の検出信号が出力さ
れる。

したがつて、ハイビジヨン信号が入力され始めると、た
とえば第９図のクロツク同期回路によつて同期が確立さ
れていなくても、毎水平ラインのHD波形部分の検出にも
とづいてゲート（16）から検出信号が出力され、このと
き、３種の判定，すなわち加算結果のレベル，減算結果
のレベルの絶対値，および減算結果の符号変化の判定に
もとづいてHD波形部分が検出されるため、HD波形部分の
みが確実に検出される。

そして、第９図のカウンタ回路（８）のクランプパルス
の代わりにゲート（16）の検出信号によつて同図のクラ
ンプ回路（２）の直流クランプを制御することにより、
フレーム毎のFP波形部分の検出以前から、クランプ回路
（２）によつて適正なタイミングでハイビジヨン信号が
直流クランプされ、FP波形部分の検出が確実に行なえる
とともに、該検出にもとづきカウンタ回路（８）がリセ
ツトされると、このとき、クランプ回路（２）のクラン
プタイミングがすでに適正であるため、直ちにPLL制御
による同図のVCXO（７）の引込みが開始されて迅速に同
期が確立され、受信機などの同期の引込み特性が改善さ
れて技術的課題が解決される。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図ない
し第６図とともに詳細に説明する。

第１図において、（９）は受信あるいは記録媒体の再生
などについて得られたMUSE方式のハイビジヨン信号が入
力されるA/D変換器であり、入力されたハイビジヨン信
号を16.2MHzの伝送クロツク周期でデジタル変換し、ハ
イビジヨン信号のサンプル点の間隔で９ビツトのデジタ
ルデータを出力する。

（10）は変換器（９）の出力データを１水平ライン（＝
480ck）遅延するラインメモリであり、変換器（９）か
ら出力される現サンプル点の１ライン前のサンプル点の
データを出力する。

（11）および（12）はA/D変換器（９）の出力データと
メモリ（10）の出力データとの加算，減算それぞれを行
なう加算器および減算器であり、A/D変換器（９）から
出力された現サンプル点のデータとメモリ（10）から出
力された１ライン前の同一サンプル点のデータとの和，
差それぞれを演算し、両サンプル点の和，差レベルそれ
ぞれのデータA,Bを出力する。

（13）は加算器（11）の演算結果のデータＡが入力され
る加算結果判定回路であり、３連続する隣接２ラインの
HD波形部分の同一サンプル点の和のレベルが、第８図か
らも明らかなように第２ないし第11サンプル点〜に
わたつて256/256の一定レベルになるため、加算器（1
1）のデータＡ（以下加算データＡと称する）がHD波形
部分の長さに相当する10個程度の連続するサンプル点に
わたつてほぼ一定に保持されたときに、ハイレベルの第
１判定信号Saを出力する。

（14）は減算器（12）の演算結果のデータＢ（以下減算
データＢと称する）が入力される減算結果判定回路であ
り、隣接２ラインのHD波形部分の同一サンプル点のレベ
ル差の絶対値が、第８図からも明らかなように第６サン
プル点前の第２ないし第５サンプル点〜，および
第６サンプル点後の第７ないし第11サンプル点〜
の９サンプル点で|128/256|の一定値になり、しかも、
第1,第12サンプル点，それぞれのレベル差の絶対値
も|128/256|の一定値になることが多いため、減算デー
タＢの絶対値がほぼHD波形部分の長さに相当する10程度
の連続するサンプル点のうちの８個以上のサンプル点に
対してほぼ|128/256|の一定値になつたときにハイレベ
ルの第２判定信号Sbを出力する。

（15）は減算データＢのMSBの符号ビツトＢ′が入力さ
れる変化点判定回路であり、隣接２ラインのHD波形部分
のレベルが第６サンプル点の付近で逆変化し、第６サ
ンプル点前，後，実際には第６または第７サンプル点
またはで減算器（12）の出力データが正から負ある
いは負から正に必らず変化するため、減算データＢの符
号ビツトＢ′からHD波形部分のほぼ中央のレベル変化点
を判定し、処理回路（13），（14）の処理時間との整合
用の時間，すなわち４サンプル点程度の時間だけ遅れた
第1,第２判定信号Sa,Sbとほぼ同一のタイミングでハイ
レベルの第３判定信号Scを出力する。

（16）は判定回路（13）〜（15）の出力信号が入力され
る検出信号ゲートであり、第１ないし第３判定信号Sa〜
Scの同時入力により、HD波形部分の終了前，後にHD波形
部分の検出信号，すなわちハイレベルの検出信号を出力
する。

なお、第１図の各回路（９）〜（16）はサンプル点間隔
（＝16.2MHz）のクロツク，たとえば第９図のVCXO
（７）の基準クロツクの信号の分周によつて形成された
クロツクにもとづいて動作する。

また、同期の引込み特性を改善する場合は、第９図のク
ロツク同期回路に第１図の検出回路が付加され、このと
き、A/D変換器（９）が第９図のA/D変換器（３）に相当
し、A/D変換器（９）に第９図のクランプ回路（２）を
介したハイビジヨン信号が入力されるとともに、A/D変
換器（９）の出力データがメモリ（10），加算器（1
1），減算器（12）．および第９図の検出回路（４），
位相比較器（５）などに出力され、かつ、ゲート（16）
の検出信号を１ライン程度遅延した信号が、同図のカウ
ンタ回路（８）のクランプパルスの代わりにクランプ回
路（２）に供給される。

そして、受信あるいは記録媒体の再生などにもとづき、
A/D変換器（９）にハイビジヨン信号が入力され始める
と、A/D変換器（９）により、伝送クロツク間隔，すな
わちサンプル点の間隔でハイビジヨン信号がデジタル変
換される。

このとき、A/D変換器（９）は動作クロツクのずれにも
とづき、サンプル位相にずれが生じるが、入力されたハ
イビジヨン信号がアナログ伝送波形の信号となるため、
A/D変換器（９）からは、入力されたハイビジヨン信号
のほぼ各サンプル点のデータが順次に出力される。

そして、メモリ（10）によつてA/D変換器（９）の出力
データが１ライン遅延され、A/D変換器（９）の出力デ
ータとメモリ（10）の１ライン前の出力データが加算器
（11），減算器（12）それぞれに入力される。

そのため、加算器（11）はA/D変換器（９）から出力さ
れた現サンプル点のデータのレベルとメモリ（10）から
出力された１ライン前のほぼ同一サンプル点のデータの
レベルとを加算し、両サンプル点の和のレベルの加算デ
ータＡを判定回路（13）に出力する。

また、減算器（12）はA/D変換器（９）から出力された
現サンプル点のデータのレベルをメモリ（10）から出力
された１ライン前のほぼ同一サンプル点のデータのレベ
ルから減算し、両サンプル点のレベル差の減算データＢ
および該データＢのMSBの符号ビツトＢ′を、判定回路
（14）および（15）それぞれに出力する。

そして、加算データＡが入力される判定回路（13）は第
２図に示すように構成され、加算データＡが縦列接続さ
れた２個の遅延器（13a），（13b）によつて１クロツク
（＝16.2MHz）ずつ遅延されるとともに、加算データＡ
と遅延器（13a）の出力データの差，および遅延器（13
a）の出力データと遅延器13b）の出力データの差が、減
算器（13c），（13d）それぞれで演算される。

なお、遅延器（13a），（13b）はたとえば９ビツト入，
出力型のＤ型フリツプフロツプからなる。

さらに、減算器（13c），（13d）の演算結果のデータ
A₁,A₂が比較器（13e），（13f）それぞれに入力され、
比較器（13e），（13f）により、データA₁,A₂それぞれ
と基準値回路（13m）に設定された基準値のデータC₁と
が比較される。

このとき、データA₁,A₂が加算データＡの隣り合うサン
プル点間の差のデータそれぞれになり、HD波形部分であ
れば、データA₁,A₂がほぼノイズの影響による微小な変
動を除いてほぼ０になるため、比較器（13e），（13f）
は、データA₁,A₂の絶対値がノイズの影響にもとづく変
動を予想して設定された正レベルのデータC₁を超えるか
否かを比較検出する。

そして、データA₁,A₂の絶対値がデータC₁以下であれ
ば、比較器（13e），（13f）はデータA₁,A₂それぞれを
加算器（13g）に出力し、データA₁,A₂の絶対値がC₁より
大きければ、比較器（13e），（13f）はデータA₁,A₂そ
れぞれの代わりに、データA₁,A₂より十分大きな固定レ
ベルのデータを加算器（13g）に出力する。

さらに、加算器（13g）が比較器（13e），（13f）の出
力データを加算し、このとき、データA₁,A₂の和が遅延
器（13b）の出力データから遅延器（13a）の入力データ
を減算したレベル差になるため、HD波形部分などの比較
器（13e），（13f）でレベル変動が検出されなかつた部
分に対しては、加算器（13g）の出力データA₃が、検出
されなかつたレベル変動をほぼ２倍に強調したデータに
なり、比較器（13e），（13f）でレベル変動が検出され
た部分に対しては、データA₃が異常に大きなデータたと
えば最大レベルのデータになる。

そして、データA₃が比較器（13h）に入力され、比較器
（13h）により、データA₃の絶対値と基準値回路（13i）
に設定された基準値のデータC₂とが比較され、このと
き、データC₂がデータC₁のほぼ２倍のレベルに設定さ
れ、かつ、前述したように加算器（13g）の加算によつ
てレベル変動が２倍に強調されるため、比較器（13
e），（13f）で検出されなかつたノイズの影響にもとづ
く微小変動よりわずかに大きな変動も比較器（13h）で
確実に検出され、データA₃の絶対値がデータC₂以下にな
るとき，すなわち加算データＡがほぼ256/256の一定レ
ベルに保持されるHD波形部分のときにのみ、比較器（13
h）から８段構成のシフトレジスタ（13j）にハイレベル
の比較結果の信号が出力される。

ところで、遅延器（13a），（13b）によつて加算器（1
1）の出力データが２サンプル点だけ遅延されるため、
ほぼ第８図の第４サンプル点から前記比較結果の信号
が出力され始め、該信号がハイレベルに保持されるの
は、第４ないし第11サンプル点〜の８サンプル点に
なる。

そこで、シフトレジスタ（13j）により、比較器（13h）
の出力信号が連続８サンプル点について順次にシフトし
ながら保持され、連続８サンプル点に対して比較器（13
h）の出力信号がハイレベルになり、ほぼHD波形部分の
長さの連続10サンプル点にわたつて加算データＡがほぼ
一定レベルに保持され、シフトレジスタ（13j）の各段
がハイレベルになつたときに、アンドゲート（13k）か
らハイレベルの第１判定信号Saが出力される。

一方、判定回路（14）は第３図に示すように構成され、
減算データＢが比較器（14a）に入力され、比較器（14
a）により、減算データＢの絶対値と、基準値回路（14
b），（14c）の基準値のデータE₁,E₂とが比較される。

そして、HD波形部分であれば第２ないし第５サンプル点
〜および第７ないし第11サンプル点〜の９サン
プル点での隣接２ラインのレベル差の絶対値がほぼ|128
/256|の一定値になるため、データE₁,E₂はノイズの影響
によるレベル変動を考慮してE₁〈|128/256|〈E₂の|128/
256|の近傍のレベルのデータそれぞれに設定され、比較
器（14a）により、入力された各サンプル点の減算デー
タＢの絶対値がE₁〜E₂の範囲内のほぼ一定値か否かが検
出され、E₁〜E₂の範囲内のサンプル点に対してハイレベ
ルになる信号が比較器（14a）から10段構成のシフトレ
ジスタ（14d）に出力される。

さらに、シフトレジスタ（14d）の各段の信号，すなわ
ち連続する10サンプル点の検出結果の信号が、個数判定
回路（14e）を形成する加算器（14f）に入力され、加算
器（14f）から比較器（14g）に、前記連続する10サンプ
ル点のうちの絶対値がE₁〜E₂の範囲内になつた個数を示
すデータB₁が出力される。

そして、比較器（14g）により、データB₁と基準値回路
（14h）の基準値のデータE₃とが比較される。

ところで、HD波形部分の場合、ノイズの影響による比較
器（14a）の検出ミスなどを考慮すると、前記連続10サ
ンプル点が第２ないし第11サンプル点〜の10サンプ
ル点になつたときに、少なくとも８サンプル点がE₁〜E₂
の範囲内になるように、データE₁,E₂が設定されてい
る。

そのため、データE₃が「８」のデータに設定され、絶対
値がE₁〜E₂の範囲内になるサンプル点として、前記連続
する10サンプル点のうちの８サンプル点以上が検出さ
れ、データB₁が「８」以上のデータになつたときにの
み、比較器（14g）からハイレベルの第２判定信号Sbが
出力される。

また、判定回路（15）は、第４図に示すように構成さ
れ、減算データＢの符号ビツトＢ′がＤ型フリツプフロ
ツプからなる２個の遅延器（15a），（15b）によつて１
クロツクずつ遅延され、排他的論理和ゲート（15c）
に、現サンプル点の符号ビツトＢ′と遅延器（15b）か
ら出力された２クロツク前のサンプル点の符号ビツト
Ｂ′とが入力される。

ところで、HD波形部分ではハイビジヨン信号が第６サン
プル点付近で必らずレベル変化し、このときNo.nの水
平ラインの入力であれば、減算データＢが第６サンプル
点の前，後半に正，負それぞれになり、つぎのNo.n＋
１の水平ラインの入力であれば、減算データＢが第６サ
ンプル点の前，後半に負，正それぞれになる。

そして、符号ビツトＢ′は減算データＢの正，負によつ
て２値レベル変化するとともに、減算器（12）のしきい
値の設定などにもとづき、HD波形部分での正規の変化点
が第６サンプル点あるいは第７サンプル点になる。

したがつて、ゲート（15c）の出力信号は、ノイズの影
響などによらず、HD波形部分のときにはほぼ中央の第６
サンプル点あるいは第７サンプル点のタイミングで
必ずハイレベルに変化する。

さらに、ゲート（15c）の出力信号が４段構成のシフト
レジスタ（15d）に入力され、レジスタ（15d）により、
ゲート（15c）の出力信号が４クロツク遅延され、この
とき、第６サンプル点あるいは第７サンプル点のゲ
ート（15c）の出力信号は、第1,第２判定信号Sa,Sbが出
力される第11サンプル点の前，後のタイミングで、第
３判定信号Scとしてレジスタ（15d）から出力される。

そして、判定回路（13）のゲート（13k）の出力信号，
判定回路（14）の比較器（14g）の出力信号，および判
定回路（15）のレジスタ（15d）の出力信号がゲート（1
6）に入力されてアンドゲート処理される。

このとき、ハイビジヨン信号の映像部分ではライン相関
が高く、隣接２ラインの同一サンプル点のデータがほぼ
等しくなるが、HD波形部分では第８図からも明らかなよ
うにライン相関が低くなるため、HD波形部分のときにの
み、HD波形部分の終端の第11あるいは12サンプル点，
のタイミングでゲート（13k）の出力信号，比較器（1
4g）の出力信号がほぼ同時にハイレベルの第1,第２判定
信号になるとともに、レジスタ（15d）の出力信号もハ
イレベルの第３判定信号になる。

そのため、ゲート（16）の出力信号は毎水平ラインのHD
波形部分の終端のときにローレベルからハイレベルの検
出信号に立上り、１ないし２クロツク後には、第１ない
し第３判定信号の少なくとも１つが出力されなくなっ
て、再びローレベルに戻り、毎水平ラインのHD波形部分
の終了前，後に、ゲート（16）からパルス状のHD波形部
分の検出信号が出力される。

そして、ハイビジヨン信号がアナログ信号状態で入力さ
れるとともに、第１図の各回路（９）〜（16）がサンプ
ル点間隔の動作クロツクで動作し、このとき、各回路
（９）〜（16）の動作クロツクがハイビジヨン信号に同
期していなくても、動作クロツクにサンプル点間隔以下
の位相ずれしか生じないため、A/D変換器（９）によ
り、ほぼ正規の各サンプル点でハイビジヨン信号がデジ
タルデータに変換され、しかも、加算器（11）および減
算器（12）の演算結果にもとづく判定回路（13）〜（1
5）の３種の判定，すなわち隣接２ラインの同一サンプ
ル点の加算レベル，減算レベルの絶対値，および減算レ
ベルの符号変化点の判定にもとづき、毎水平ラインのHD
波形部分が検出されてゲート（16）から検出信号が出力
されるため、同期が確立する以前であつても、毎水平ラ
インのHD波形部分のみが確実に検出され、毎水平ライン
のHD波形部分の終了前，後にゲート（16）から検出信号
が出力される。

そのため、ゲート（16）の検出信号をほぼ１水平ライン
遅延し、第９図のクランプ回路（２）にクランプパルス
として供給すると、同期が確立する以前，すなわちハイ
ビジヨン信号が入力され始めた直後から、クランプ回路
（２）が適正なクランプタイミングでハイビジヨン信号
を直流クランプし、同図の検出回路（４）によつてFP波
形部分が確実に検出されるとともに、検出回路（４）の
検出にもとづき同図のカウンタ回路（８）がリセツトさ
れた後には、比較器（５）によつてすみやかにHD波形部
分の波形パターンが検出され、直ちにPLL制御によつて
同図のVCXO（７）の発振周波数が制御され、迅速かつ確
実に同期が確立し、受信機などの同期の引込み特性が著
しく改善される。

なお、同期の確立前，後それぞれのNo.n,No.n＋１ライ
ンのA/D変換器（９）のサンプル点，加算データA,減算
データB,および減算データＢの符号特性を模式的に示す
と、第５図（ａ）〜（ｄ），第６図（ａ）〜（ｄ）それ
ぞれに示すようになる。

そして、第５図（ａ）〜（ｄ）は同期の確立前，すなわ
ちA/D変換器（９）のサンプル点が正規のサンプル点か
ら少しずれた場合を示し、図中のτは16.2MHzの間隔を
示し、，はNo.n,No.n＋１ラインの第2,第11サンプ
ル点を示す。

また、第６図（ａ）〜（ｄ）は同期の確立後，すなわち
A/D変換器（９）のサンプル点が正規のサンプル点に引
込まれた場合を示す。

ところで、ゲート（16）の検出信号は、たとえば受信機
の種々の回路部のタイミングパルス，制御信号として用
いることができるのは勿論である。

そして、各判定回路（13）〜（15）の内部構成などが実
施例と異なつていてよいのも勿論である。

〔発明の効果〕

以上のように、この発明の水平同期検出回路によると、
受信などによつて入力されたMUSE方式の高品位映像信号
の毎水平ラインの水平同期波形部分を、受信機などの同
期が確立する以前にも正確に検出することができ、たと
えば、同期の引込み特性を著しく改善することができる
ものである。

【図面の簡単な説明】 第１図ないし第６図はこの発明の水平同期検出回路の１
実施例を示し、第１図はブロツク図、第２図，第３図，
第４図は第１図の加算結果判定回路，減算結果判定回
路，符号変化判定回路それぞれの詳細なブロツク図、第
５図（ａ）〜（ｄ），第６図（ａ）〜（ｄ）は同期の確
立前，後それぞれの第１図の各部の動作説明用のタイミ
ングチヤート、第７図，第８図はMUSE方式の高品位映像
信号の垂直同期波形部分，水平同期波形部分それぞれの
説明用の波形図、第９図はクロツク同期回路のブロツク
図である。 （９）……A/D変換器、（10）……ラインメモリ、（1
1）……加算器、（12）……減算器、（13）……加算結
果判定回路、（14）……減算結果判定回路、（15）……
変化点判定回路、（16）……検出信号ゲート。

Claims (1)

【特許請求の範囲】
1. 【請求項１】毎水平ラインの正極性の水平同期波形部分
   のレベルがほぼ中央の所定サンプル点付近でライン毎に
   逆方向にレベル変化するMUSE方式の高品位映像信号をデ
   ジタル変換し，該映像信号のサンプル点間隔でデジタル
   データを出力するアナログ／デジタル変換器と、 前記変換器の出力データを１ライン遅延して出力するラ
   インメモリと、 前記変換器の出力データと前記メモリの出力データとの
   加算，減算それぞれを前記サンプル点間隔で行なう加算
   器および減算器と、 前記加算器の演算結果が前記水平同期波形部分の個数の
   連続するサンプル点にわたつてほぼ一定に保持されたと
   きに第１判定信号を出力する加算結果判定回路と、 前記連続するサンプル点のうちの所定数以上のサンプル
   点の前記減算器の演算結果の絶対値がほぼ一定値になつ
   たときに第２判定信号を出力する減算結果判定回路と、 前記減算器の演算結果の正，負の符号変化点を判定し，
   前記第1,第２判定信号とほぼ同一のタイミングで第３判
   定信号を出力する変化点判定回路と、 前記各判定回路の出力信号をアンドゲート処理し，前記
   各判定信号の同時入力によつて前記水平同期波形部分の
   検出信号を出力する検出信号ゲートと を備えたことを特徴とする水平同期検出回路。