JPH02284592A - 時間ずれ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は少なくともフレーム容量の大容量メモノを備え
るＩＤＴＶ、ＥＤＴＶのＹ／Ｃ分離回路等に用いられる
時間ずれ検出技術に関する。

（ロ）従来の技術 近年、メモリーが安価となり、フィールトメモノ、フレ
ームメモリを使用して画質の向上を計ったテレビジョン
受像機（ＴＶ）を安価に提供出来る様になった。

これらのＴＶでは、これらフィールド・フレームメモリ
を使用してフィールド間処理又はフレーム間処理を行な
っている。

尚、フレーム間処理としては、フレーム形Ｙ／Ｃ分離が
有名である。これらのＴＶで、上記Ｙ／Ｃ分離を行う場
合は、フレーム形Ｙ／Ｃ分離処理出力とフィールド内Ｙ
／Ｃ分離処理出力を画像の動きの大小に応じて切り換え
（又は、混合比を可変し）ている。尚、これらの信号処
理に関しては、以下の文献に記載されている。

（ａ）　　日本放送出版協会発行の雑誌「エレクトロニ
クスライフ、１９８８年７月号」のＰ６２〜Ｐ７４のｒ
ｒＤＴＶとホームビデオ技術」（ｂ）　　日経マグロウ
ヒル社発行の雑誌［日経エレクトロニクス、１９８８年
９月４日号、Ｎα４０３ＪのＰ１２３〜Ｐ１４３の「次
期家電の柱として期待が高まるディジタル技術を使った
高解像度テレビ」 （ｃ）　　電子技術出版株式会社発行の雑誌「テレビ技
術、１９８８年６月号」のＰ１９〜Ｐ３２の「次世代・
高画質ディジタルカラーテレビ（ＮＥＣ，ＩＤＴＶ方式
高画質Ｓディジタルテレビ“Ｃ−２９Ｄ７．０”）（東
芝、フレームダブルスキャン方式、ディジタルテレビ“
３０１Ｄ１″）」　Ｏ これらのＴＶは、色副搬送波（ｆｓｃ）に同期したタロ
ツク信号（主に４・ｆｓｃ）を用いてフレームメモリの
制御を行っている。そして、これらのＴＶは、放送規格
に則った標準カラーテレビジョン信号の入力時に正常に
動作する。

このため、同期にフレーム相関性のない非標準カラーテ
レビジョン信号が入力された場合フレーム間信号処理を
停止せしめ、フィールド内処理のみを行う。

この停止は、例えばフレーム間での時間すれが１クロッ
ク分（クロック信号が前記４ｆｓｃＯ場合）でも発生す
ると行われてフレーム間処理が停止せしめられる。

このため、フレーム間の時間ずれを補正する時間軸補正
回路を備えたＹ　、／　Ｃ分離回路が考えられる。

（ハ）発明が解決しようとする課題 本発明は、正確な時間ずれを検出する回路を提供するも
のである。

（ニ）課題を解決するための手段 本発明は、２つのビデオ信号の時間ずれを検出する時間
ずれ検出回路（１４）に於いて、前記２つのビデオ信号
の水平同期成分を比較して時間ずれを検出する同期位相
比較回路（４８）と、前記２つのビデオ信号のバースト
成分を比較して位相ずれを検出するバースト位相比較回
路（６６）と、前記同期位相比較回路（４８）出力を前
記バースト位相比較回路（６６）出力で補正して時間ず
れデータを出力するバースト位相補正回路（６８）とを
、備えることを特徴とする。

（ホ）作　用 本発明によれば、バースト位相比較により、微少な時間
軸のずれまで検出可能である。

（へン実施例 第１図乃至第３図を参照しつつ本発明の一実施例を説明
する。第１図に於いて、（１０）（１２）（１４）は本
発明の特徴を示す回路であり、（１０）は可変遅延回路
、（１２）は０．５Ｈの固定遅延回路である。（１４）
は時間軸ずれ検出回路であり、フレーム間の時間ずれを
検出し、これを補正するべく的記可変遅延回路（１０）
での遅延時間を可変する。尚、この回路（１０）（１２
）（１４）に関しては後はど詳述する。

次に従来からの回路について説明する。（１６）はコン
ポジットビデオ信号入力端子である。（１８）はこのコ
ンポジットビデオ信号中のバースト信号に同期して発振
し、色副搬送波（ｆｓｃ）の４倍（４ｆｓｃ）のクロッ
ク信号を出力するＰＬＬ発振回路である。このＰＬＬ回
路（１８）のクロック信号は図中の各回路に供給されて
いるが図示省略した。（２０）Ａ／Ｄ変換器である。（
２２）はフレームメモリから成る１フレーム遅延回路で
ある。

（２４）は動き検出回路である。（２６）は非標準／標
準検出回路である。（２８）（３０）は同一遅延時間の
オフセットデイレイ回路であり、動き検出回路（２４）
からの動き量を示す信号によりＹ／Ｃ分離回路（３２）
内の信号を制御するタイミングを合わすために使用され
る。

（３２）は動き適応型のＹ／′Ｃ分離回路である。この
Ｙ　／　Ｃ分離回路（３２）は周知の如く、動き検出回
路（２６）からの動き量を表わす信号により、制御され
る。又、この標準／非標準を示す信号が非標準を示す場
合は、その処理をフィールド内Ｙ／Ｃ分離に固定する。

上記回路の動作を簡単に説明する。

入力端子（１６）より入力されたコンポジットビデオ信
号は、Ａ　／　Ｄ変換＠（２０）で８ビツトのディジタ
ル信号に変換される。

そして、標準信号入力時には、時間軸ずれ検出回路（１
４）の出力により、可変遅延回路（１０）の遅延時間は
、固定遅延回路（１２）と同時間に設定される。

このため、Ｙ／Ｃ分離回路（３２）の一方の入力は回路
（１２）（２２）（２８）を経て入力され、他方の入力
は回路（１０）（３０）を経て入力される。そして、前
述した様に、固定遅延回路（１２）と可変遅延回路（１
０）での遅延時間は同一であり、又、２つのオフセット
デイレイ回路（２８）（３０）の遅延時間も同一である
。

依って、Ｙ／Ｃ分離回路には１フレ一ム時間差のあるコ
ンポジットビデオ信号が入力される。そして、動き検出
回路からの動き量を示す信号により、従来と同様に、動
き適応型のＹ／Ｃ分離動作を行う。

次に、非標準信号入力時には、次の様に動作する。標準
／非標準検出回路（２６）は、非標準を示す信号を出力
する。そして、この時の時間軸のずれが、補正不能なま
で大きければ、時間軸ずれ検出回路（１４）は非標準を
示す信号をＹ／Ｃ分離回路（３２）に出力する。又、こ
のときの可変遅延回路（１０）の遅延時間は、回路（１
２）と同一のままである。そしてＹ／Ｃ分離回路（３２
）は、従来と同様に動き適応Ｙ／Ｃ分離を停止して、フ
ィールド内処理によるＹ／′Ｃ分離を行う。

又、時間軸のずれが、補正可能な大きさであれば、時間
軸ずれ検出回路（１４）は標準／非標準検出回路（２６
）からの非標準を示す信号を力・ノドして、Ｙ／Ｃ分離
回路（３２）に標準を示す信号を出力する。

又、この時間軸ずれ検出回路（１４）は、この時間軸の
ずれを検出して、このずれを補正するべく、前記可変遅
延回路（１０）の遅延時間を補正する。

第３図に可変遅延回路（１０）を示す。

（３４）・・・（３４）は９０９個の遅延素子であり、
１クロック信号を遅延する。又、クロック信号は前述の
ように４ｆｓｃであり、この遅延素子群は約１水平走査
期間の遅延回路である。（３８）はマルチプレックスで
ある。（３６）・・・（３６）は９１０個のゲート回路
である。つまり、時間軸ずれ検出回路（１４）からの信
号によりゲート回路（３６）の１つを導通せしめること
により、所望の期間だけ、コンポジ・７トデイジタルビ
デオ信号を遅延せしめる。

そして、この可変遅延回路（１０）は、標準信号入力時
及び時間軸補正が出来ない程の非標準信号入力時には、
その遅延は４５５クロツクつまり、０．５Ｈ遅延回路と
して作用する。

第２図に、時間軸ずれ検出回路（１４）を示す。まず、
この時間軸ずれ検出回路の要部回路を説明した後に各回
路を説明する。

（５４）は水平同期カウンタであり、入力端子（１４ｂ
）から（１４ａ）を見た信号が１フレーム遅延に対して
進んでいるのか、遅れているのかを判定する回路である
。

（４８）は、同期信号（特に水平同期信号成分）の位相
を比較することにより、軸間軸のずれを検出する同期位
相比較回路である。

（６６）は、入力端子（１４ｂ）と（１４ａ）の信号の
バースト信号の位相差を検出して極めて微少な時間軸の
ずれを検出するバースト位相比較回路である。

（４８）は、同期位相比較回路（４８）及びバースト位
相比較回路（６６）の出力により、正確な時間軸ずれ検
出信号を出力するバースト位相補正回路である。

尚、同期位相比較回路（４８）は、時間ずれ補正可能の
範囲か否かを判定し、否の場合は、端子（４８ａ）より
信号を出力して、アンドゲート（７４）をオンとして、
非標準の検出信号を通過せしめる。又、マルチプレクサ
（７０）を切り換えて固定デイレイ値を出力せしめる。

次に各回路を説明する。

（４０）（４２）はローパスフィルタであり、バースト
信号、色信号、高周波ノイズを除去する。（４４）（４
６）は、同期分離回路であり、入力信号をスライスする
ことにより分離検出を行う。

同期位相比較回路（４８）はこの両信号を位相比較する
ことにより、位相差を検出する。（５０）は水平同期信
号分離回路、（５２）は垂直同期信号分離回路を備える
フレーム同期信号を出力する。

水平同期カウンタ回路（５４）は、この両信号を比較す
る。水平同期カウンタ回路（５４）は毎フレーム期間ご
とに垂直同期信号分離回路（６０）出力によりリセット
される。そして、水平同期信号をカウントする。つまり
、フレーム信号でリセットされるまでにｒ５２５」をカ
ウントすれば（１４ｂ）から見た（１４ａ）の位相は１
フレーム遅延に比べすすんでおり、カウント値が「５２
４」であれば遅れている。つまり、この水平同期カウン
タ回路（５４）は位相の遅れ、進みを検出して、同期位
相比較回路（４８）に知らせる。尚、この様な、位相の
進み遅れは、信号源に固有のものであり、−度決定すれ
ば、はとんど変化することはなく、毎フレームごとの検
出で充分である。尚、位相比較は毎水平期間ごとに行な
われる。

（５０）（５２）はパーストゲートパルス生成回路であ
る。（５４）（５６）はバースト信号分離用のバンドパ
スフィルタである。（５８）（６０）はパーストゲート
回路である。（６２）（６４）バースト信号を時間的に
連続にする色副搬送波生成回路である。

バースト位相比較回路（６６）は、このバースト信号成
分の位相を比較する。これは、同期信号の位相比較だけ
では、高精度の時間軸ずれを検出出来ないからである。

尚、本実施例では、クロック信号が４ｆｓｃであるので
、この回路（６６）は位相ずれ検出出力として、−１，
０、＋１、＋２のいずれかの信号を出力する。

バースト位相補正回路（６８）は、このバースト位相比
較回路（６６）の出力により同期位相比較回路（４８）
出力を補正して、正確な時間ずれ情報データを出力する
。

マルチプレクサ（７０）は、このバースト位相補正回路
（６８）からのデータと固定デイレイ値設定回路（７２
）からのデータｒ４５５Ｊとを切り換え導出する。（７
４）はアンドゲートである。

同期位相比較回路（４８）は、その時間ずれの補正料が
±４５５クロック以内の時は端子（４８ａ）より信号を
出力して、アンドゲート（７４）をとじて、非標準を検
出した信号の出力を停止せしめると共に、マルチプレク
サ（７０）を制御して、バースト位相補正回路（６８）
の出力データを可変遅延回路（１０）に出力する。

Ｆ記回路の動作を簡単に説明する。

入力端子（１４ａ）からの水平同期成分と、入力端子（
１４ｂ）からの垂直同期成分を水平同期カウンタ（５４
）で比較して位相の進み遅れを検出すると共に、両信号
の水平同期成分を同期位相比較回路（４８）で比べるこ
とにより、大凡の時間ずれを検出する。

そして、両信号のバーストの位相差をバースト位相比較
回路（６６）で検出する。そして、バースト位相補正比
較回路（６８）は、同期位相比較回路（４８）の出力を
バースト位相比較回路（６６）出力で補正して出力し、
このデータで可変遅延回路（１０）を制御する。

（ト）発明の効果 上記の如く、本発明に依れば、正確な時間ずれデータを
作成出来る。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の一実施例を示す図で
ある。 （１４）・・・時間ずれ検出回路、 （４８）・・・同期位相比較回路、 （６６）・・・バースト位相比較回路、（６８）・・・
バースト位相補正回路。

Claims (1)

【特許請求の範囲】
1. （１）２つのビデオ信号の時間ずれを検出する時間ずれ
   検出回路（１４）に於いて、 前記２つのビデオ信号の水平同期成分を比較して時間ず
   れを検出する同期位相比較回路（４８）と、前記２つの
   ビデオ信号のバースト成分を比較して位相ずれを検出す
   るバースト位相比較回路（６６）と、 前記同期位相比較回路（４８）出力を前記バースト位相
   比較回路（６６）出力で補正して時間ずれデータを出力
   するバースト位相補正回路（６８）とを、備えることを
   特徴とする時間ずれ検出回路。