JP2953549B2 - 映像信号のジッタ補正回路 - Google Patents
映像信号のジッタ補正回路Info
- Publication number
- JP2953549B2 JP2953549B2 JP5094163A JP9416393A JP2953549B2 JP 2953549 B2 JP2953549 B2 JP 2953549B2 JP 5094163 A JP5094163 A JP 5094163A JP 9416393 A JP9416393 A JP 9416393A JP 2953549 B2 JP2953549 B2 JP 2953549B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- clock
- jitter
- phase difference
- lock clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１クロック周期以内の
ジッタを除去する映像信号のジッタ補正回路に関する。
ジッタを除去する映像信号のジッタ補正回路に関する。
【０００２】
【従来の技術】放送局から送信されるカラーテレビ信号
は、受信側で画像を再現するための映像信号と、カラー
画像を組み立てるための同期信号、搬送色信号およびカ
ラーバーストを含めた、ＮＴＳＣ方式に準拠した複合映
像信号（標準信号）が用いられている。例えば、ＮＴＳ
Ｃ方式では、前記複合映像信号が色信号を輝度信号の周
波数の一部に多重しているため、輝度信号（Ｙ）と色信
号（Ｃ）との混信による妨害（クロスカラー、クロスル
ミナンス）を生じる。ＥＤＴＶ（クリアビジョン）等の
高画質テレビでは、クロスカラー、クロスルミナンス妨
害をフレームメモリと、カラーバーストにＰＬＬロック
したクロック信号（バーストロッククロック）を用いた
くし形ＹＣ分離方式を用いて理想的に改善している。し
かし、ホームビデオなどのカラーテレビ信号（非標準信
号）は、ジッタを含むため、カラーバーストの位相と水
平同期信号の位相が一定の関係を保持していないので、
水平同期信号にＰＬＬロックしたクロック信号（Ｈロッ
ククロック）を用いたライン間のＹＣ分離方式を採らざ
るを得ない。そのため、上記妨害の改善度は従来のアナ
ログテレビと同程度に止まる。従来、上記非標準信号の
ジッタを除去する方法として、「電子技術 １９９１−
４」に掲載された記事「マルチメディア対応デジタルビ
デオ処理ＬＳＩファミリーとその応用」にジッタ除去Ｌ
ＳＩの説明がある。要約すると、水平同期信号とカラー
バーストの位相にＰＬＬロックしたクロック信号（バー
ストロッククロック）との位相差を検出し、前記位相差
とクロック信号の周期で正規化したパラメータに基づ
き、クロック信号に映像信号（この場合Ｙ信号）を合わ
せこむ。しかし、水平同期信号とクロック信号の位相差
検出の周期は１水平走査期間に１回であり、検出ミスが
あると、次の水平同期信号まで待つ必要があった。
は、受信側で画像を再現するための映像信号と、カラー
画像を組み立てるための同期信号、搬送色信号およびカ
ラーバーストを含めた、ＮＴＳＣ方式に準拠した複合映
像信号（標準信号）が用いられている。例えば、ＮＴＳ
Ｃ方式では、前記複合映像信号が色信号を輝度信号の周
波数の一部に多重しているため、輝度信号（Ｙ）と色信
号（Ｃ）との混信による妨害（クロスカラー、クロスル
ミナンス）を生じる。ＥＤＴＶ（クリアビジョン）等の
高画質テレビでは、クロスカラー、クロスルミナンス妨
害をフレームメモリと、カラーバーストにＰＬＬロック
したクロック信号（バーストロッククロック）を用いた
くし形ＹＣ分離方式を用いて理想的に改善している。し
かし、ホームビデオなどのカラーテレビ信号（非標準信
号）は、ジッタを含むため、カラーバーストの位相と水
平同期信号の位相が一定の関係を保持していないので、
水平同期信号にＰＬＬロックしたクロック信号（Ｈロッ
ククロック）を用いたライン間のＹＣ分離方式を採らざ
るを得ない。そのため、上記妨害の改善度は従来のアナ
ログテレビと同程度に止まる。従来、上記非標準信号の
ジッタを除去する方法として、「電子技術 １９９１−
４」に掲載された記事「マルチメディア対応デジタルビ
デオ処理ＬＳＩファミリーとその応用」にジッタ除去Ｌ
ＳＩの説明がある。要約すると、水平同期信号とカラー
バーストの位相にＰＬＬロックしたクロック信号（バー
ストロッククロック）との位相差を検出し、前記位相差
とクロック信号の周期で正規化したパラメータに基づ
き、クロック信号に映像信号（この場合Ｙ信号）を合わ
せこむ。しかし、水平同期信号とクロック信号の位相差
検出の周期は１水平走査期間に１回であり、検出ミスが
あると、次の水平同期信号まで待つ必要があった。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、ジッタを含む映像信号の１水平走
査期間内にかならず位相差検出ができ、それに基づき、
クロック信号に映像信号を合わせこむことにより、ジッ
タを除去する映像信号のジッタ補正回路を提供すること
を目的とする。
鑑みなされたもので、ジッタを含む映像信号の１水平走
査期間内にかならず位相差検出ができ、それに基づき、
クロック信号に映像信号を合わせこむことにより、ジッ
タを除去する映像信号のジッタ補正回路を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、バーストロッククロックとＨロッククロックとを入
力し位相差を検出する位相差検出部と、前記位相差に基
づき所定の係数を生成する係数発生部と、前記係数の平
均をとる平均演算部と、映像信号を、予め定めてなるＨ
ロッククロックのパルス数に相当する時間だけ遅延させ
る遅延部と、前記遅延した映像信号について前記平均の
係数に基づき演算し、補間データを生成する補正演算部
とからなる。
に、バーストロッククロックとＨロッククロックとを入
力し位相差を検出する位相差検出部と、前記位相差に基
づき所定の係数を生成する係数発生部と、前記係数の平
均をとる平均演算部と、映像信号を、予め定めてなるＨ
ロッククロックのパルス数に相当する時間だけ遅延させ
る遅延部と、前記遅延した映像信号について前記平均の
係数に基づき演算し、補間データを生成する補正演算部
とからなる。
【０００５】
【作用】以上のように構成したので、位相差検出部で入
力したＨロッククロックとバーストロッククロックとの
位相差をクロック毎に検出し、係数発生部は各位相毎に
係数を生成し、平均演算部は所定の数の係数に基づき、
係数の平均値を算出する。補正演算部で、該所定の数に
相応するクロック時間だけ、遅延部を経由し遅らせた映
像信号のサンプルデータに基づき、バーストロッククロ
ックのサンプル時刻に一致した補間データを生成する。
力したＨロッククロックとバーストロッククロックとの
位相差をクロック毎に検出し、係数発生部は各位相毎に
係数を生成し、平均演算部は所定の数の係数に基づき、
係数の平均値を算出する。補正演算部で、該所定の数に
相応するクロック時間だけ、遅延部を経由し遅らせた映
像信号のサンプルデータに基づき、バーストロッククロ
ックのサンプル時刻に一致した補間データを生成する。
【０００６】以下、本発明による映像信号のジッタ補正
回路について、図を用いて詳細に説明する。図１は、本
発明による映像信号のジッタ補正回路の実施例ブロック
図である。１はバーストロッククロック６とＨロックク
ロック７とを入力しそれらの位相差をクロック毎に検出
する位相差検出部である。このクロック毎の位相差を
「ｄ」（図３）とする。２は、前記位相差ｄとクロック
の周期［「ｔ」とする（図３）］との比（ｄ／ｔ）から
なる係数を各位相ごとに生成する係数発生部である。な
お、クロックの周期ｔはバーストロッククロック６及び
Ｈロッククロック７双方とも同一値であり、且つ既知で
ある。また、係数発生部２にはこのクロック周期ｔのデ
ータを予め与えておく。３は、前記係数発生部２よりの
係数の平均をとる平均演算部である。この平均をとる期
間（時間）については予め設定しておくが、その値につ
いては予想されるジッタの変動に応じ数クロック相当分
から最大１Ｈ（水平周期）分のクロック相当分の中で適
宜定めればよい。４はジッタを含む映像信号８を、前記
Ｈロッククロック７で数え、所定のクロック時間だけ遅
延させる遅延部である。ここに、「所定のクロック時
間」とは前記平均演算部３において平均をとる期間とし
て設定した時間と同じ時間であり、前記平均演算部３と
同様、この時間を予め遅延部４に設定しておく。また、
遅延する目的は平均演算部３よりの平均係数の出力タイ
ミングに映像信号を合わせるためである。５は、前記遅
延部４で遅延した映像信号につき、前記平均演算部で平
均をとった係数に基づき演算し、補間データ（Ｃ）を生
成出力する補正演算部である。 この補間データＣはバー
ストロッククロックの位相に一致し、ジッタ補正（除
去）された映像信号９となるものである。
回路について、図を用いて詳細に説明する。図１は、本
発明による映像信号のジッタ補正回路の実施例ブロック
図である。１はバーストロッククロック６とＨロックク
ロック７とを入力しそれらの位相差をクロック毎に検出
する位相差検出部である。このクロック毎の位相差を
「ｄ」（図３）とする。２は、前記位相差ｄとクロック
の周期［「ｔ」とする（図３）］との比（ｄ／ｔ）から
なる係数を各位相ごとに生成する係数発生部である。な
お、クロックの周期ｔはバーストロッククロック６及び
Ｈロッククロック７双方とも同一値であり、且つ既知で
ある。また、係数発生部２にはこのクロック周期ｔのデ
ータを予め与えておく。３は、前記係数発生部２よりの
係数の平均をとる平均演算部である。この平均をとる期
間（時間）については予め設定しておくが、その値につ
いては予想されるジッタの変動に応じ数クロック相当分
から最大１Ｈ（水平周期）分のクロック相当分の中で適
宜定めればよい。４はジッタを含む映像信号８を、前記
Ｈロッククロック７で数え、所定のクロック時間だけ遅
延させる遅延部である。ここに、「所定のクロック時
間」とは前記平均演算部３において平均をとる期間とし
て設定した時間と同じ時間であり、前記平均演算部３と
同様、この時間を予め遅延部４に設定しておく。また、
遅延する目的は平均演算部３よりの平均係数の出力タイ
ミングに映像信号を合わせるためである。５は、前記遅
延部４で遅延した映像信号につき、前記平均演算部で平
均をとった係数に基づき演算し、補間データ（Ｃ）を生
成出力する補正演算部である。 この補間データＣはバー
ストロッククロックの位相に一致し、ジッタ補正（除
去）された映像信号９となるものである。
【０００７】図２は、本発明による映像信号のジッタ補
正回路の補正演算部の実施例である。１０はジッタを含
む入力した映像信号である。１２は平均演算部３から供
給される平均をとった係数である。１１は補正演算部５
の１クロック遅延（Ｄ）、論理和（＋）、係数の論理積
（×）による演算の結果得られたジッタを補正した映像
信号である。上記映像信号１１は前述の補間データＣで
もある。この補間データＣの演算式を図４の下部（符号
３５）に示すが、同演算式は以下のように展開できる。 補間データＣ＝Ａ×Ｋ＋Ｂ（１−Ｋ）……（１） ［但し、Ｋ＝ｄ／ｔ］ ＝（Ａ−Ｂ）Ｋ＋Ｂ ……（２） 以下、図４に示した映像サンプリングデータＡ及びＢか
ら補間データＣを生成することを例とし、図２について
上記（２）式と対比させつつ説明する。 遅延素子Ｄは、
先に入力されるデータＡを１クロック遅延する。また、
同遅延素子Ｄの後段の論理和（＋）は同遅延素子Ｄより
のデータを「＋」とし、同遅延素子Ｄを通らずに直接入
力されるデータを「−」として論理和を演算する。 従っ
て、上記論理和（＋）ではデータＡと、データＡから１
クロック遅れて入力されるデータＢとが時間的に一致
し、上記（２）式の（Ａ−Ｂ）の演算が行われることと
なる。 上記論理和（＋）の出力は後段の論理積（×）に
入力するが、同論理積（×）には平均演算部３からの係
数Ｋが与えられている。これにより、上記（２）式の
（Ａ−Ｂ）Ｋの演算が行われることとなる 。上記論理積
（×）の出力は後段の論理和（＋）に入力するが、同論
理和（＋）は同論理積（×）よりのデータを「＋」と
し、同論理積（×）を経ないで直接入力されるデータ
（＝データＢ）を「＋」として論理和を演算する。これ
により、上記（２）式、即ち（１）式の演算が行われる
こととなる。 このようにして、補間データＣ、即ち映像
信号１１が生成される。
正回路の補正演算部の実施例である。１０はジッタを含
む入力した映像信号である。１２は平均演算部３から供
給される平均をとった係数である。１１は補正演算部５
の１クロック遅延（Ｄ）、論理和（＋）、係数の論理積
（×）による演算の結果得られたジッタを補正した映像
信号である。上記映像信号１１は前述の補間データＣで
もある。この補間データＣの演算式を図４の下部（符号
３５）に示すが、同演算式は以下のように展開できる。 補間データＣ＝Ａ×Ｋ＋Ｂ（１−Ｋ）……（１） ［但し、Ｋ＝ｄ／ｔ］ ＝（Ａ−Ｂ）Ｋ＋Ｂ ……（２） 以下、図４に示した映像サンプリングデータＡ及びＢか
ら補間データＣを生成することを例とし、図２について
上記（２）式と対比させつつ説明する。 遅延素子Ｄは、
先に入力されるデータＡを１クロック遅延する。また、
同遅延素子Ｄの後段の論理和（＋）は同遅延素子Ｄより
のデータを「＋」とし、同遅延素子Ｄを通らずに直接入
力されるデータを「−」として論理和を演算する。 従っ
て、上記論理和（＋）ではデータＡと、データＡから１
クロック遅れて入力されるデータＢとが時間的に一致
し、上記（２）式の（Ａ−Ｂ）の演算が行われることと
なる。 上記論理和（＋）の出力は後段の論理積（×）に
入力するが、同論理積（×）には平均演算部３からの係
数Ｋが与えられている。これにより、上記（２）式の
（Ａ−Ｂ）Ｋの演算が行われることとなる 。上記論理積
（×）の出力は後段の論理和（＋）に入力するが、同論
理和（＋）は同論理積（×）よりのデータを「＋」と
し、同論理積（×）を経ないで直接入力されるデータ
（＝データＢ）を「＋」として論理和を演算する。これ
により、上記（２）式、即ち（１）式の演算が行われる
こととなる。 このようにして、補間データＣ、即ち映像
信号１１が生成される。
【０００８】本発明による映像信号のジッタ補正回路の
動作を説明する。図３は、本発明による映像信号のジッ
タ補正回路のバーストロッククロックとＨロッククロッ
クの位相差を表すタイムチャートである。２０はＨロッ
ククロックであり、２１はバーストロッククロックであ
る。２２はＨロッククロック２０あるいはバーストロッ
ククロック２１の１クロック周期である。２３はＨロッ
ククロック２０とバーストロッククロック２１との位相
差（ジッタ量）である。位相差検出部１には上記２種類
のクロックが供給される。
動作を説明する。図３は、本発明による映像信号のジッ
タ補正回路のバーストロッククロックとＨロッククロッ
クの位相差を表すタイムチャートである。２０はＨロッ
ククロックであり、２１はバーストロッククロックであ
る。２２はＨロッククロック２０あるいはバーストロッ
ククロック２１の１クロック周期である。２３はＨロッ
ククロック２０とバーストロッククロック２１との位相
差（ジッタ量）である。位相差検出部１には上記２種類
のクロックが供給される。
【０００９】図４は、本発明による映像信号のジッタ補
正回路の原理説明図である。３０はジッタを含む入力し
た映像信号である。３１は前記ジッタを含む入力した映
像信号３０をサンプリングし、データＡおよびデータＢ
を得るＨロッククロックである。３２は補間データを求
める式３５によってデータＡおよびデータＢから荷重平
均によりデータＣが計算され、該データにより補間され
る、バーストロッククロック３３と位相を一致させた
（ジッタが補正された）映像信号である。位相差検出部
１は、供給されるバーストロッククロック６とＨロック
クロック７の位相差を取り出し、係数発生部２は前記位
相差に基づくジッタの補正係数を生成し、平均演算部３
は所定のクロック数に応じた補正係数平均値を算出す
る。遅延部４は入力したジッタを含む映像信号８を、前
記Ｈロッククロック７で数え、前述のように所定時間だ
け遅延させる。補正演算部５では、映像信号の連続した
２つのデータ、例えば、データＡとデータＢから荷重平
均により、データＣのように、補間データが順次得ら
れ、該補間データはバーストロッククロックと位相が一
致するように生成されるので、映像信号のジッタが補正
される。尚、平均演算部３における位相差を検出するた
めのクロックの数（即ち、平均をとる期間）は、ジッタ
の変動に応じ数クロックから最大１Ｈ分のクロックの中
で、適宜定めて良い。また、遅延時間は位相差を検出す
るための相応するクロック時間に一致させる必要がある
ので、遅延部４の遅延素子はシフトレジスタを利用すれ
ば、簡単に遅延時間の変更ができる。また、係数発生部
２と平均演算部３の接続順序を入れ換えても良い。以上
説明のように、Ｈロッククロック７の位相に一致してい
るジッタを含む映像信号８から、バーストロッククロッ
クの位相に一致するジッタが除去された映像信号９が生
成されることになり、非標準の映像信号に対する正確な
ディジタル処理が可能となる。
正回路の原理説明図である。３０はジッタを含む入力し
た映像信号である。３１は前記ジッタを含む入力した映
像信号３０をサンプリングし、データＡおよびデータＢ
を得るＨロッククロックである。３２は補間データを求
める式３５によってデータＡおよびデータＢから荷重平
均によりデータＣが計算され、該データにより補間され
る、バーストロッククロック３３と位相を一致させた
（ジッタが補正された）映像信号である。位相差検出部
１は、供給されるバーストロッククロック６とＨロック
クロック７の位相差を取り出し、係数発生部２は前記位
相差に基づくジッタの補正係数を生成し、平均演算部３
は所定のクロック数に応じた補正係数平均値を算出す
る。遅延部４は入力したジッタを含む映像信号８を、前
記Ｈロッククロック７で数え、前述のように所定時間だ
け遅延させる。補正演算部５では、映像信号の連続した
２つのデータ、例えば、データＡとデータＢから荷重平
均により、データＣのように、補間データが順次得ら
れ、該補間データはバーストロッククロックと位相が一
致するように生成されるので、映像信号のジッタが補正
される。尚、平均演算部３における位相差を検出するた
めのクロックの数（即ち、平均をとる期間）は、ジッタ
の変動に応じ数クロックから最大１Ｈ分のクロックの中
で、適宜定めて良い。また、遅延時間は位相差を検出す
るための相応するクロック時間に一致させる必要がある
ので、遅延部４の遅延素子はシフトレジスタを利用すれ
ば、簡単に遅延時間の変更ができる。また、係数発生部
２と平均演算部３の接続順序を入れ換えても良い。以上
説明のように、Ｈロッククロック７の位相に一致してい
るジッタを含む映像信号８から、バーストロッククロッ
クの位相に一致するジッタが除去された映像信号９が生
成されることになり、非標準の映像信号に対する正確な
ディジタル処理が可能となる。
【００１０】
【発明の効果】以上説明したように、本発明はジッタを
含む映像信号の１水平走査期間内にかならず位相差検出
ができ、それに基づき、新たに生成する映像信号の補間
データをクロック信号に一致させることにより、ジッタ
を除去する映像信号のジッタ補正回路を提供する。従っ
て、確実にしかも迅速にジッタを除去できるメリットが
ある。
含む映像信号の１水平走査期間内にかならず位相差検出
ができ、それに基づき、新たに生成する映像信号の補間
データをクロック信号に一致させることにより、ジッタ
を除去する映像信号のジッタ補正回路を提供する。従っ
て、確実にしかも迅速にジッタを除去できるメリットが
ある。
【図１】本発明による映像信号のジッタ補正回路の実施
例ブロック図である。
例ブロック図である。
【図２】本発明による映像信号のジッタ補正回路の補正
演算部の実施例である。
演算部の実施例である。
【図３】本発明による映像信号のジッタ補正回路のバー
ストロッククロックとＨロッククロックの位相差を表す
タイムチャートである。
ストロッククロックとＨロッククロックの位相差を表す
タイムチャートである。
【図４】本発明による映像信号のジッタ補正回路の原理
説明図である。
説明図である。
１ 位相差検出部 ２ 係数発生部 ３ 平均演算部 ４ 遅延部 ５ 補正演算部 ６ バーストロッククロック ７ Ｈロッククロック ８ ジッタを含む映像信号 ９ ジッタを補正した映像信号 １０ ジッタを含む入力した映像信号 １１ ジッタを補正した映像信号 １２ 平均をとった係数 ２０ Ｈロッククロック ２１ バーストロッククロック ２２ １クロック周期 ２３ 位相差（ジッタ量） ３０ ジッタを含む入力した映像信号 ３１ Ｈロッククロック ３２ 位相が合った（ジッタが補正された）映像信号 ３３ バーストロッククロック ３５ 補間データを求める式
Claims (2)
- 【請求項１】 バーストロッククロックとＨロッククロ
ックとを入力し位相差を検出する位相差検出部と、前記
位相差に基づき所定の係数を生成する係数発生部と、前
記係数の平均をとる平均演算部と、映像信号を、予め定
めてなるＨロッククロックのパルス数に相当する時間だ
け遅延させる遅延部と、前記遅延した映像信号について
前記平均の係数に基づき演算し、補間データを生成する
補正演算部とからなることを特徴とする映像信号のジッ
タ補正回路。 - 【請求項２】 上記遅延部がシフトレジスタでなる請求
項１記載の映像信号のジッタ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094163A JP2953549B2 (ja) | 1993-04-21 | 1993-04-21 | 映像信号のジッタ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094163A JP2953549B2 (ja) | 1993-04-21 | 1993-04-21 | 映像信号のジッタ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311532A JPH06311532A (ja) | 1994-11-04 |
| JP2953549B2 true JP2953549B2 (ja) | 1999-09-27 |
Family
ID=14102709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5094163A Expired - Fee Related JP2953549B2 (ja) | 1993-04-21 | 1993-04-21 | 映像信号のジッタ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953549B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379394B1 (ko) * | 2000-08-18 | 2003-04-10 | 엘지전자 주식회사 | 디지털 방송 수신기의 락 검출 장치 및 방법 |
| JP4612201B2 (ja) * | 2001-01-22 | 2011-01-12 | Ｎｅｃエンジニアリング株式会社 | 色信号復調装置 |
| KR100487332B1 (ko) * | 2002-10-31 | 2005-05-03 | 엘지전자 주식회사 | 디지털 ｔｖ의 락 검출 장치 |
-
1993
- 1993-04-21 JP JP5094163A patent/JP2953549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06311532A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262647B1 (en) | Sample rate conversion system having interpolation function | |
| JPH0644830B2 (ja) | ビデオ信号処理システム | |
| US4680632A (en) | Television display system with flicker reduction processor having burst locked clock and skew correction | |
| EP0507609B1 (en) | Jitter correction circuit | |
| JPS6229382A (ja) | ビデオ信号処理装置 | |
| JPH03171984A (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
| GB2171573A (en) | Apparatus for detecting nonstandard video signals | |
| JP2953549B2 (ja) | 映像信号のジッタ補正回路 | |
| US6947096B2 (en) | Video processing apparatus for converting composite video signals to digital component video signals | |
| JP2568425B2 (ja) | コンポーネント・テレビジョン用タイミング補正器 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| US4975767A (en) | NTSC/PAL subcarrier based H-lock with color framing and detection | |
| JP2896901B2 (ja) | 位相固定された副搬送波再生回路 | |
| US5917550A (en) | Clock signal generator for composite video signal | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| US7298418B2 (en) | Method and system for processing in a non-line locked system | |
| JP3932164B2 (ja) | 映像信号処理装置 | |
| JPH0537953A (ja) | くし形フイルタ | |
| JPH09205656A (ja) | 映像信号サンプリングレート変換装置 | |
| JPH0998368A (ja) | 映像信号位相補正装置 | |
| JPH02284592A (ja) | 時間ずれ検出回路 | |
| JP2522193B2 (ja) | 水平同期信号変換装置 | |
| JPH09261687A (ja) | 映像信号サンプリングレート変換装置 | |
| JP2002064840A (ja) | 映像信号用デコーダ装置及びデコード処理におけるライン周波数の最適化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |