JP3932164B2 - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP3932164B2 JP3932164B2 JP2001117281A JP2001117281A JP3932164B2 JP 3932164 B2 JP3932164 B2 JP 3932164B2 JP 2001117281 A JP2001117281 A JP 2001117281A JP 2001117281 A JP2001117281 A JP 2001117281A JP 3932164 B2 JP3932164 B2 JP 3932164B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- sampling frequency
- address
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理装置に関し、特に、コンポジット映像信号を輝度信号及び色信号に分離するためのＹＣ分離手段を含む映像信号処理装置に関する。
【０００２】
【従来の技術】
放送電波の方式としては、米国や日本で用いられているＮＴＳＣ方式、主に西ヨーロッパで用いられているＰＡＬ方式、またはフランスなどで用いられているＳＥＣＡＭ方式の３方式がある。そして、テレビジョン受像機やＶＴＲ、ＤＶＤレコーダ等は、一般にその放送方式のいずれかに対応したものであり、例えば、ＮＴＳＣ方式のテレビジョン受像機では、ＰＡＬ方式の番組を受信し、映像・音声を出力することはできない。この課題を克服するために、従来より、ＮＴＳＣ方式やＰＡＬ方式などの複数の放送方式の映像信号を処理可能な映像信号処理装置が開発されている。
【０００３】
図６は、ＮＴＳＣ方式と、ＰＡＬ方式の映像信号を処理可能な、従来の映像信号処理装置の構成を示すブロック図である。
図６において、Ａ／Ｄ変換部４１は、アナログ映像信号入力端子Ｓ１から入力されたＮＴＳＣコンポジット映像信号、またはＰＡＬコンポジット映像信号のアナログ信号を、ディジタル信号に変換する。そして、ＹＣ分離部４２は、Ａ／Ｄ変換部４１により変換されたディジタル信号を輝度信号（Ｙ信号）と、色信号（Ｃ信号）に分離する。ＹＣ分離部４２により分離されたＹ信号と、Ｃ信号は、それぞれ、Ｙ信号出力端子Ｓ２と、Ｃ信号出力端子Ｓ３から出力される。バースト位相検出部４３は、ＹＣ分離部４２により分離されたＣ信号からバースト信号を抜き出し、その位相を検出して位相誤差を求め、その誤差を位相誤差信号としてＶＣＯクロック発生部４４、及び４５に出力する。ＶＣＯクロック発生部４４、４５は、バースト位相検出部４３から出力される位相誤差信号に基づいて、ＶＣＯによりバーストロックしたクロックを発生する。なお、ＶＣＯクロック発生部４４は、ＮＴＳＣ放送方式に対応したクロックを発生し、ＶＣＯクロック発生部４５は、ＰＡＬ放送方式に対応したクロックを発生する。放送方式設定部４６は、セレクタ４７、及びＹＣ分離部４２に対して、ユーザの選択したＮＴＳＣやＰＡＬなどの放送方式を設定する。セレクタ４７は、放送方式設定部４６に設定された放送方式に基づいて、ＶＣＯクロック発生部４４、または４５からのクロックを選択する。
【０００４】
次に、従来の映像信号処理装置の動作について説明する。
まず、この映像信号処理装置は、ＮＴＳＣ放送方式、またはＰＡＬ放送方式のＹ信号とＣ信号が多重された映像信号（コンポジット映像信号）の入力に対し、Ｙ信号、Ｃ信号を出力する。
【０００５】
入力信号がＮＴＳＣコンポジット映像信号のときには、ユーザが放送方式設定部４６の放送方式としてＮＴＳＣ方式を選択することにより、セレクタ４７、及びＹＣ分離部４２は、ＮＴＳＣ方式に設定される。そして、セレクタ４７によりＶＣＯクロック発生部４４のクロックが選択される。
【０００６】
このクロックは色副搬送波周波数の４倍（以下、4fscという）のサンプリング周波数である（ＮＴＳＣ放送方式のときには、4fsc＝14.31818...ＭＨｚである）。アナログ映像信号入力端子Ｓ１から入力されたアナログ信号は、Ａ／Ｄ変換部４１により、４fscのサンプリング周波数でディジタル信号に変換される。Ａ／Ｄ変換部４１からのディジタル信号は、ＹＣ分離部４２でＹ信号とＣ信号に分離され、Ｙ信号出力端子Ｓ２、及びＣ信号出力端子Ｓ３から出力される。
【０００７】
バースト位相検出部４３は、ＹＣ分離部４２から出力されるＣ信号を色差信号（Ｃｂ、Ｃｒ）に変換し、その色差信号から位相誤差を検出する。なお、このバースト位相検出部４３による位相誤差の検出に関しては、例えば、特開平８−２３５４７号公報に開示されている。
【０００８】
ＶＣＯクロック発生部４４は、バースト位相検出部４３からの位相誤差検出結果がゼロになるように4fscのクロックを発生し、Ａ／Ｄ変換部４１のサンプリングポイントをコントロールする。
【０００９】
入力信号がＰＡＬコンポジット映像信号のときは、ユーザが放送方式設定部４６の放送方式としてＰＡＬ方式を選択することにより、セレクタ４７、及びＹＣ分離部４２は、ＰＡＬ方式に設定される。そして、セレクタ４７によりＶＣＯクロック発生部４５のクロックが選択される。このクロックは、ＰＡＬの色副搬送波周波数の４倍である17.７ＭＨｚのサンプリング周波数である。
【００１０】
ＮＴＳＣ方式とＰＡＬ方式では１水平同期期間の長さや色信号の水平走査期間における相関性が異なるが、ＹＣ分離部４２をディジタル部で構成することにより、遅延部をＮＴＳＣ方式のときは１Ｈ（Ｈは水平同期期間）、ＰＡＬ方式のときは２Ｈとして、サンプリング周波数も同様にそれぞれの方式の4fscに切り替え、フィルタ等の中心周波数を可変することにより同一のＹＣ分離部４２で対応することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の映像信号処理装置によれば、クロック発生部が２個必要である。また、ＮＴＳＣ方式の映像信号を処理する場合には、サンプリング周波数がＮＴＳＣ−4fscによるＡ／Ｄ変換のときに、ＰＡＬ−4fscのクロックが妨害として乗ってしまい、映像信号にビート（非同期クロック間の干渉によるビート）が発生するという問題があり、さらに、ＰＡＬ方式の映像信号を処理する場合にも、同様の問題があった。
【００１２】
本発明は上記の問題点を解決するためになされたものであり、クロック発生部を単数とし、かつ、出力映像信号にビートが発生しない映像信号処理装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明による映像信号処理装置は、クロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を変換するサンプリング周波数変換手段と、前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、予め放送方式が設定される放送方式設定手段と、前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数と、前記バースト位相検出手段からの位相誤差信号とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、を備え、前記サンプリング周波数変換手段は、前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行うことを特徴とするものである。
【００１４】
また、本発明による映像信号処理装置は、クロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、予め放送方式が設定される放送方式設定手段と、前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を、前記アドレス生成手段からのアドレスを用いて変換するサンプリング周波数変換手段と、前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、を備え、前記クロック発生手段は、前記バースト位相検出手段からの位相誤差信号に基づいて、バーストにロックしたクロックを発生し、前記サンプリング周波数変換手段は、前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行うことを特徴とするものである。
【００１５】
また、本発明による映像信号処理装置は、前記映像信号処理装置において、前記ＹＣ分離手段により分離された色信号を色差信号にデコードするクロマデコード手段と、前記ＹＣ分離手段により分離された輝度信号、及び前記クロマデコード手段によりデコードされた色差信号を、ラインロックした輝度信号、及び色差信号に変換するラインロック手段と、をさらに備え、前記クロック発生手段は、周波数が１３．５ＭＨｚの整数倍の単一のクロックを発生させ、前記単一のクロックのみによって動作することを特徴とするものである。
また、本発明による映像信号処理装置は、前記映像信号処理装置において、前記クロック発生手段による単一のクロックのみによって動作することを特徴とするものである。
【００１６】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１による映像信号処理装置について、図面を参照しながら説明する。
図１は、本実施の形態１による映像信号処理装置の構成を示すブロック図である。
【００１７】
図１において、本実施の形態１による映像信号処理装置は、Ａ／Ｄ変換部１１と、バーストロックサンプリング周波数変換部１２と、ＹＣ分離部１３と、アドレス生成部１４と、バースト位相検出部１５と、放送方式設定部１６と、フリーランクロック発生部１７とを備える。
【００１８】
Ａ／Ｄ変換部１１は、フリーランクロック発生部１７により発生されたフリーランクロックに基づいて、アナログ映像信号入力端子Ｓ１から入力されたアナログ映像信号をディジタル信号に変換する。
【００１９】
バーストロックサンプリング周波数変換部１２は、Ａ／Ｄ変換部１１からのディジタル信号のサンプリング周波数を、アドレス生成部１４により生成されたアドレスに基づいて変換する。
【００２０】
ＹＣ分離部１３は、バーストロックサンプリング周波数変換部１２からサンプリング周波数の変換されたディジタルデータＤ５、及びイネーブル信号Ｄ６を受け付け、放送方式設定部１６により設定された放送方式に応じて、ディジタルデータＤ５を輝度信号（Ｙ信号）と、色信号（Ｃ信号）に分離し、Ｙ信号をＹ信号出力端子Ｓ２に出力し、Ｃ信号をＣ信号出力端子に出力する。
【００２１】
アドレス生成部１４は、放送方式設定部１６により設定された放送方式に応じて、バースト位相検出部１５からの位相誤差信号を用いて周波数変換用のアドレスを生成する。
【００２２】
バースト位相検出部１５は、従来のバースト位相検出部４３と同様のものであり、ＹＣ分離部１３からのＣ信号を受け取り、そのＣ信号を色差信号（Ｃｂ，Ｃｒ）に分離し、その色差信号からバースト位相を検出して、０゜、９０゜、１８０゜、２７０゜のサンプリングポイントに対するズレ量である位相誤差を示す位相誤差信号を、アドレス生成部１４に出力する。
【００２３】
放送方式設定部１６は、ユーザにより選択された放送方式を、アドレス生成部１４、及びＹＣ分離部１３に対して設定する。
フリーランクロック発生部１７は、所定の周波数のフリーランクロックを発生する。
【００２４】
次に、本実施の形態１による映像信号処理装置の動作について説明する。
図２は、映像信号処理装置の動作を説明するための波形図である。
まず、ＮＴＳＣコンポジット映像入力信号Ｄ１がアナログ映像信号入力端子Ｓ１から入力される場合について説明する。
【００２５】
アナログ映像信号入力端子Ｓ１から入力されたＮＴＳＣコンポジット映像信号Ｄ１は、フリーランクロック発生部１７から出力されたサンプリングクロックＤ２に基づいて、Ａ／Ｄ変換部１１によりディジタル信号Ｄ３に変換される。
【００２６】
次に、アドレス生成部１４で生成される１４．３ＭＨｚアドレスデータＤ４について説明する。放送方式設定部１６により、入力信号がＮＴＳＣ方式に設定されているため、アドレス生成部１４は、ＮＴＳＣ方式に対応した周波数変換用のアドレスを生成する。
【００２７】
アドレス生成部１４は、フリーランクロック、すなわちサンプリングクロックＤ２の周波数をＸＭＨｚとしたときに、
Ｆｎ＝１４．３／Ｘ＊ｍ ・・・ （式１）
を計算する。ここで、ｍは、ＸＭＨｚのクロックをカウントした値である。したがって、ｍは、フリーランクロックの１周期ごとにカウントアップされていく。
【００２８】
（式１）の“Ｆｎ”の整数部分を“ｇ”とする。アドレスデータＤ４を１０ビットとすると、アドレスデータＤ４は、バースト位相検出部１５からの位相誤差に所定の係数を掛けたＹを用いて、
Ｈｎ＝（Ｘ／１４．３＊（２＾１０）＊ｇ）−Ｙ ・・・ （式２）
で求められ、１０ビットレンジを超えた部分については０に折り返される。すなわち、（式２）の下位１０ビットがアドレスデータＤ４となる。この（式２）で示されるアドレスデータＤ４の生成されるタイミングは、ｇの値がインクリメントされた時である。なお、Ｙを求めるときに位相誤差に掛けられた所定の値は、Ｙにより（式２）が発散しないために用いられるものであり、映像信号処理装置の設計者により適切な値に設定される。
【００２９】
ここで、（式２）と、アドレスデータＤ４との関係について少し説明しておく。（式２）のＨｎは、ＸＭＨｚでのサンプリング点間を１０２４（＝２＾１０）等分したときの、１４．３ＭＨｚでのサンプリングに相当する点の所定の位置からの絶対値（絶対距離）を示すものである。このＨｎの下位１０ビットがアドレスデータＤ４となるが、このことは、Ｈｎを１０２４で割った余りがアドレスデータＤ４となることを示している。すなわち、アドレスデータＤ４は、１４．３ＭＨｚでのサンプリングに相当する点の、その点に一番近く、かつ、その点より時間的に手前のＸＭＨｚでのサンプリング点からの距離（相対距離）を示すものとなっている。なお、（式２）の場合には、ＸＭＨｚでのサンプリング点間を１０２４等分しているが、これは一例であって、所望の精度にあわせて、何等分するかを決定すればよい。
【００３０】
ここで、具体例を挙げてアドレスデータＤ４について説明する。具体例においては、Ｘ＝２７ＭＨｚとし、説明の簡単のために（式２）において、“Ｙ”を無視する。
【００３１】
図３は、具体例を説明するための図である。図３において、●は、２７ＭＨｚでのサンプリング点を示し、△は、１４．３ＭＨｚでのサンプリングに相当する点を示す。
【００３２】
この場合に（式１）を計算すると、Ｆｎの整数部分を示すｇの値は、図３における期間Ａから順番に、“０、１、１、２、２、３、…”となる。このｇのインクリメントされる期間に、１４．３ＭＨｚでのサンプリングに相当する点が存在する。したがって、（式２）によりＨｎが求められるのは、ｇのインクリメントされた期間、すなわち期間Ｂ、期間Ｄ、期間Ｆである。
【００３３】
期間Ｂにおいてアドレス生成部１４は、（式２）を用いてＨｎの値を求める。期間Ｂにおいて、Ｈｎ＝１９９３となる（小数点以下は四捨五入している）。この値は、●１からの△ｂの距離（絶対距離）を示す値である。なお、アドレスデータＤ４としては、Ｈｎの下位１０ビットが用いられるため、アドレスデータＤ４は、１９３３から１０２４（＝２＾１０）を引いた９０９となる。この値は、２７ＭＨｚでのサンプリング点●２から、１４．３ＭＨｚでのサンプリングに相当する点△ｂまでの距離（相対距離）を示している。（式１）、及び（式２）を用いて順次、計算していくことにより、図３で示される△ｃ、△ｄのサンプリング点を示すアドレスデータＤ４を求めることができる。
【００３４】
このようにして求められた、１４．３ＭＨｚのサンプリングに相当する点を示すアドレスデータＤ４を、アドレス生成部１４は、図２で示されるＤａｄ０、Ｄａｄ１、…のように、順次、バーストロックサンプリング周波数変換部１２に出力する。
【００３５】
バーストロックサンプリング周波数変換部１２は、アドレス生成部１４から入力されたアドレスデータＤ４に基づいて、１４．３ＭＨｚでのサンプリングに相当する点のデータを、その前後のＸＭＨｚでのサンプリング点のデータを用いて補間することにより求める。例えば、図２において、データＤｏｕｔ０は、ＸＭＨｚでのサンプリング点におけるデータＤｉｎ０〜Ｄｉｎ４から補間フィルターにより算出され、バーストロックした１４．３ＭＨｚサンプリング相当のデータＤｏｕｔ０がイネーブル信号Ｄ６とともにＹＣ分離部１３に出力される。ここで、イネーブル信号Ｄ６は、１４．３ＭＨｚアドレスデータＤ４において、桁あふれの発生した次のクロックの期間、ＯＮとなる信号である。
【００３６】
ＹＣ分離部１３は、イネーブル信号Ｄ６がＯＮのときにのみ、バーストロックサンプリング周波数変換部１２からの１４．３ＭＨｚサンプリング相当データＤ５の値を読み込むことにより、１４．３ＭＨｚでサンプリングしたときと同様のデータを得ることができる。そして、ＹＣ分離部１３では、その１４．３ＭＨｚサンプリング相当データＤ５に対して、ＹＣ分離を行い、Ｙ信号をＹ信号出力端子Ｓ２に出力し、Ｃ信号をＣ信号出力端子に出力する。
【００３７】
次に、ＰＡＬコンポジット映像入力信号Ｄ１がアナログ映像信号入力端子Ｓ１から入力される場合について説明する。このときには、放送方式設定部１６により、ＰＡＬ方式に設定されているため、アドレス生成部１４は、ＰＡＬ方式に対応した周波数変換用のアドレスを生成する。
【００３８】
ＰＡＬコンポジット映像入力信号Ｄ１のときにも、アドレス生成部１４で使用される式が異なる以外は、基本的にＮＴＳＣ映像入力信号の場合と同様に処理される。
【００３９】
ＰＡＬ信号のときには、アドレス生成部１４において、（式１）、（式２）に代えて、
Ｆｐ＝１７．７／Ｘ＊ｍ ・・・ （式３）
Ｈｐ＝（Ｘ／１７．７＊（２＾１０）＊ｇ）−Ｙ ・・・ （式４）
を用いる。すなわち、ＮＴＳＣ方式で用いた式の１４．３ＭＨｚの部分を１７．７ＭＨｚとした式を用いる。そして、（式４）の下位１０ビットがアドレスデータＤ４としてアドレス生成部１４から出力される。これ以外のＰＡＬコンポジット信号を処理するときの動作は、ＮＴＳＣコンポジット信号を処理するときの動作と同様であり、その説明を省略する。
【００４０】
なお、本実施の形態１では、上記の（式１）〜（式４）により、ＮＴＳＣ方式、またはＰＡＬ方式におけるサンプリング周波数でのサンプリング点のアドレスを求めるとしたが、フリーランクロックによるサンプリング周波数を、ＮＴＳＣ方式やＰＡＬ方式のサンプリング周波数に変換できるのであれば、アドレス生成部１４の求めるアドレスは、どのようなものであってもよい。例えば、（式２）で示される、１４．３ＭＨｚでのサンプリングに相当する点の絶対距離を示す値をアドレスとすることにより、サンプリング周波数を変換することもできる。
【００４１】
以上のように、本実施の形態１による映像信号処理装置によれば、フリーランクロックを用いてサンプリングされたディジタル信号を、ＮＴＳＣ方式、またはＰＡＬ方式でのサンプリング周波数となるようにサンプリング周波数を変換することで、単一のクロックを用いるのみでＮＴＳＣ方式、またはＰＡＬ方式のコンポジット信号をＹＣ分離することができる。また、映像信号処理装置が単一のクロック発生部１７を備えるのみであるため、映像信号にビートが発生することなく、映像の画質を向上させることもできる。
【００４２】
（実施の形態２）
以下、本発明の実施の形態２による映像信号処理装置について、図面を参照しながら説明する。
図４は、本実施の形態２による映像信号処理装置の構成を示すブロック図である。
【００４３】
図４において、本実施の形態２による映像信号処理装置は、Ａ／Ｄ変換部１１と、ＹＣ分離部１３と、放送方式設定部１６と、サンプリング周波数変換部２２と、アドレス生成部２４と、バースト位相検出部２５と、ＶＣＯクロック発生部２７とを備える。なお、Ａ／Ｄ変換部１１、ＹＣ分離部１３、及び放送方式設定部１６に関する部分の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００４４】
サンプリング周波数変換部２２は、Ａ／Ｄ変換部１１からのディジタル信号のサンプリング周波数を、アドレス生成部２４により生成されたアドレスに基づいて変換する。
アドレス生成部２４は、放送方式設定部１６により設定された放送方式に応じて、周波数変換用のアドレスを生成する。
【００４５】
バースト位相検出部２５は、ＹＣ分離部１３から出力されたＣ信号に基づいて求めた位相誤差信号を、アドレス生成部１４に代えて、ＶＣＯクロック発生部２７に出力する以外は、実施の形態１によるバースト位相検出部１５と同様のものであり、その説明を省略する。
【００４６】
ＶＣＯクロック発生部２７は、バースト位相検出部２５からの位相誤差信号に基づいて、ＶＣＯによりバーストロックしたクロックを発生する。
【００４７】
次に、本実施の形態２による映像信号処理装置の動作について説明する。
バースト位相検出部２５から出力される位相誤差信号は、ＶＣＯクロック発生部２７に入力され、その位相誤差信号に基づいてバーストロックされた所定の周波数のクロックがＶＣＯクロック発生部２７から出力される。
【００４８】
アドレス生成部２４は、実施の形態１によるアドレス生成部１４と同様であるが、実施の形態１で説明した（式２）、（式４）に代えて、
Ｈｎ＝（Ｘ／１４．３＊（２＾１０）＊ｇ） ・・・ （式２’）
Ｈｐ＝（Ｘ／１７．７＊（２＾１０）＊ｇ） ・・・ （式４’）
を用いる。本実施の形態２では、バースト位相検出部２５からの位相誤差信号は、アドレス生成部２４に入力されるのではなく、ＶＣＯクロック発生部２７に入力され、ＶＣＯクロック発生部２７によりバーストロックがなされるからである。
【００４９】
なお、上記以外の本実施の形態２による映像信号処理装置の動作は、実施の形態１によるバーストロックサンプリング周波数変換部１２、アドレス生成部１４、バースト位相検出部１５、及びフリーランクロック発生部１７がそれぞれ、サンプリング周波数変換部２２、アドレス生成部２４、バースト位相検出部２５、及びＶＣＯクロック発生部２７となった以外は、実施の形態１の動作と同様であり、その説明を省略する。
【００５０】
以上のように、本実施の形態２による映像信号処理装置によれば、フリーランクロックを用いてサンプリングされたディジタル信号を、ＮＴＳＣ方式、またはＰＡＬ方式でのサンプリング周波数となるようにサンプリング周波数を変換することで、単一のクロックを用いるのみでＮＴＳＣ方式、またはＰＡＬ方式のコンポジット信号をＹＣ分離することができる。また、映像信号処理装置が単一のクロック発生部２７を備えるのみであるため、映像信号にビートが発生することなく、映像の画質を向上させることもできる。
【００５１】
（実施の形態３）
以下、本発明の実施の形態３による映像信号処理装置について、図面を参照しながら説明する。
図５は、本実施の形態３による映像信号処理装置の構成を示すブロック図である。
【００５２】
図５において、本実施の形態３による映像信号処理装置は、Ａ／Ｄ変換部１１と、バーストロックサンプリング周波数変換部１２と、ＹＣ分離部１３と、アドレス生成部１４と、バースト位相検出部１５と、放送方式設定部１６と、クロマデコード部３１と、ラインロック部３２と、フリーランクロック発生部３３とを備える。なお、クロマデコード部３１、ラインロック部３２、及びフリーランクロック発生部３３に関する部分以外の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００５３】
クロマデコード部３１は、ＹＣ分離部１３により分離された色信号を、バーストロックサンプリング周波数変換部１２からのイネーブル信号に基づいて色差信号（Ｃｂ，Ｃｒ信号）にデコードし、その色差信号をラインロック部３２に出力する。
【００５４】
ラインロック部３２は、ＹＣ分離部１３からの輝度信号と、クロマデコード部３１からの色差信号とを入力とし、Ｙ信号、Ｃｂ信号、Ｃｒ信号にラインロックを行い、ディジタル符号化規格信号であるＹ信号、Ｃｂ信号、Ｃｒ信号を出力する。
【００５５】
フリーランクロック２７ＭＨｚ発生部３３は、フリーランクロックとして、１３．５ＭＨｚの整数倍である２７ＭＨｚのクロックを発生する。
【００５６】
なお、バーストロックサンプリング周波数変換部１２から出力されるイネーブル信号は、ＹＣ分離部１３のみでなく、クロマデコード部３１、及びラインロック部３２にも出力される。
【００５７】
次に、本実施の形態３による映像信号処理装置の動作について説明する。
アナログ映像信号入力端子Ｓ１に映像信号が入力され、ＹＣ分離部１３から輝度信号と色信号とが出力されるまでの動作は、実施の形態１と同様であり、その説明を省略する。
【００５８】
ＹＣ分離部１３から出力されたＣ信号は、クロマデコード部３１でバーストロックサンプリング周波数変換部１２で生成されるイネーブル信号を用いて色差信号（Ｃｂ，Ｃｒ信号）にデコードされる。
【００５９】
ラインロック部３２では、ＹＣ分離部１３より出力されるＹ信号と、クロマデコード部３１より出力されるＣｂ，Ｃｒ信号とが、ディジタル符号化規格信号のＹ，Ｃｂ，Ｃｒ信号に変換されて出力される。このディジタル符号化規格信号のＹ信号のサンプリング周波数は１３．５ＭＨｚであり、Ｃｂ，Ｃｒ信号のサンプリング周波数は６．７５ＭＨｚであり、ラインロック部３２のサンプリング周波数は２７ＭＨｚであるので、容易にディジタル符号化規格信号へ変換することができる。
【００６０】
なお、本実施の形態３では、クロック発生部３３のクロック周波数を、１３．５ＭＨｚの整数倍である２７ＭＨｚとしたが、クロック発生部３３のクロック周波数は、１３．５ＭＨｚの整数倍であれば、２７ＭＨｚに限定されるものではない。
【００６１】
このように、本実施の形態３による映像信号処理装置によれば、単一のクロック発生部３３により、ＮＴＳＣ方式コンポジット信号、あるいはＰＡＬ方式コンポジット信号をＹ信号、及びＣ信号に分離することができ、また、ビートが発生しないので、画質を向上させることができる効果が得られる。さらに、クロック発生部３３の発生するクロックを、最終出力信号のサンプリング周波数の整数倍である２７ＭＨｚのクロックとすることにより、バーストロックで用いられるクロックとラインロックで用いられるクロックとを共通化することができ、クロック発生手段をクロック発生部３３に共通化できるため、さらにコストを削減した映像信号処理装置を提供することができる。
【００６２】
なお、上記各実施の形態において、ＰＡＬ−Ｎ、ＰＡＬ−Ｍ、ＮＴＳＣ４４３等の放送方式の場合にも、アドレス生成部１４、２４において、それぞれの色副搬送波の４逓倍相当のデータが生成されるようにし、各放送方式ごとにＹＣ分離部１３におけるＹＣ分離の方式を切り替えることにより、それらの放送方式にも容易に対応することができることは言うまでもない。
【００６３】
また、上記各実施の形態における周波数変換部１２、２２、ＹＣ分離部１３、アドレス生成部１４、２４、またはバースト位相検出部１５、２５などは、ハードウェアで構成してもよく、プログラム制御によるソフトウェアで構成してもよい。
【００６４】
【発明の効果】
以上のように、本発明による映像信号処理装置によれば、ＮＴＳＣ方式やＰＡＬ方式などのコンポジット信号をＡ／Ｄ変換手段によりサンプリングし、そのサンプリング周波数をそれぞれの放送方式のサンプリング周波数に変換することで、単一のクロックにより、複数の放送方式のコンポジット信号をＹＣ分離することができる。したがって、クロック発生手段を放送方式ごとに備えた場合と比べて、回路規模を減少することができ、コストを削減することができる。また、映像信号処理装置が単一のクロックを備えるのみであるため、映像信号にビートが発生することなく、映像を高画質化することもできる。
【００６５】
また、クロック発生手段の発生するクロックの周波数を１３．５ＭＨｚの整数倍とすることで、バーストロックで用いられるクロックとラインロックで用いられるクロックとを共通化することができ、クロック発生手段を共通化できるため、さらにコストを削減した映像信号処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による映像信号処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態１による映像信号処理装置の動作を説明するための波形図である。
【図３】本発明の実施の形態１による映像信号処理装置の動作の具体例を説明するための波形図である。
【図４】本発明の実施の形態２による映像信号処理装置の構成を示すブロック図である。
【図５】本発明の実施の形態３による映像信号処理装置の構成を示すブロック図である。
【図６】従来の映像信号処理装置の構成を示すブロック図である。
【符号の説明】
１１、４１ Ａ／Ｄ変換部
１２ バーストロックサンプリング周波数変換部
１３、４２ ＹＣ分離部
１４、２４ アドレス生成部
１５、２５ バースト位相検出部
１６、４６ 放送方式設定部
１７ フリーランクロック発生部
２２ サンプリング周波数変換部
２７、４４、４５ ＶＣＯクロック発生部
３１ クロマデコード部
３２ ラインロック部
３３ フリーランクロック２７ＭＨｚ発生部
４３ バースト位相検出部
４７ セレクタ
【発明の属する技術分野】
本発明は、映像信号処理装置に関し、特に、コンポジット映像信号を輝度信号及び色信号に分離するためのＹＣ分離手段を含む映像信号処理装置に関する。
【０００２】
【従来の技術】
放送電波の方式としては、米国や日本で用いられているＮＴＳＣ方式、主に西ヨーロッパで用いられているＰＡＬ方式、またはフランスなどで用いられているＳＥＣＡＭ方式の３方式がある。そして、テレビジョン受像機やＶＴＲ、ＤＶＤレコーダ等は、一般にその放送方式のいずれかに対応したものであり、例えば、ＮＴＳＣ方式のテレビジョン受像機では、ＰＡＬ方式の番組を受信し、映像・音声を出力することはできない。この課題を克服するために、従来より、ＮＴＳＣ方式やＰＡＬ方式などの複数の放送方式の映像信号を処理可能な映像信号処理装置が開発されている。
【０００３】
図６は、ＮＴＳＣ方式と、ＰＡＬ方式の映像信号を処理可能な、従来の映像信号処理装置の構成を示すブロック図である。
図６において、Ａ／Ｄ変換部４１は、アナログ映像信号入力端子Ｓ１から入力されたＮＴＳＣコンポジット映像信号、またはＰＡＬコンポジット映像信号のアナログ信号を、ディジタル信号に変換する。そして、ＹＣ分離部４２は、Ａ／Ｄ変換部４１により変換されたディジタル信号を輝度信号（Ｙ信号）と、色信号（Ｃ信号）に分離する。ＹＣ分離部４２により分離されたＹ信号と、Ｃ信号は、それぞれ、Ｙ信号出力端子Ｓ２と、Ｃ信号出力端子Ｓ３から出力される。バースト位相検出部４３は、ＹＣ分離部４２により分離されたＣ信号からバースト信号を抜き出し、その位相を検出して位相誤差を求め、その誤差を位相誤差信号としてＶＣＯクロック発生部４４、及び４５に出力する。ＶＣＯクロック発生部４４、４５は、バースト位相検出部４３から出力される位相誤差信号に基づいて、ＶＣＯによりバーストロックしたクロックを発生する。なお、ＶＣＯクロック発生部４４は、ＮＴＳＣ放送方式に対応したクロックを発生し、ＶＣＯクロック発生部４５は、ＰＡＬ放送方式に対応したクロックを発生する。放送方式設定部４６は、セレクタ４７、及びＹＣ分離部４２に対して、ユーザの選択したＮＴＳＣやＰＡＬなどの放送方式を設定する。セレクタ４７は、放送方式設定部４６に設定された放送方式に基づいて、ＶＣＯクロック発生部４４、または４５からのクロックを選択する。
【０００４】
次に、従来の映像信号処理装置の動作について説明する。
まず、この映像信号処理装置は、ＮＴＳＣ放送方式、またはＰＡＬ放送方式のＹ信号とＣ信号が多重された映像信号（コンポジット映像信号）の入力に対し、Ｙ信号、Ｃ信号を出力する。
【０００５】
入力信号がＮＴＳＣコンポジット映像信号のときには、ユーザが放送方式設定部４６の放送方式としてＮＴＳＣ方式を選択することにより、セレクタ４７、及びＹＣ分離部４２は、ＮＴＳＣ方式に設定される。そして、セレクタ４７によりＶＣＯクロック発生部４４のクロックが選択される。
【０００６】
このクロックは色副搬送波周波数の４倍（以下、4fscという）のサンプリング周波数である（ＮＴＳＣ放送方式のときには、4fsc＝14.31818...ＭＨｚである）。アナログ映像信号入力端子Ｓ１から入力されたアナログ信号は、Ａ／Ｄ変換部４１により、４fscのサンプリング周波数でディジタル信号に変換される。Ａ／Ｄ変換部４１からのディジタル信号は、ＹＣ分離部４２でＹ信号とＣ信号に分離され、Ｙ信号出力端子Ｓ２、及びＣ信号出力端子Ｓ３から出力される。
【０００７】
バースト位相検出部４３は、ＹＣ分離部４２から出力されるＣ信号を色差信号（Ｃｂ、Ｃｒ）に変換し、その色差信号から位相誤差を検出する。なお、このバースト位相検出部４３による位相誤差の検出に関しては、例えば、特開平８−２３５４７号公報に開示されている。
【０００８】
ＶＣＯクロック発生部４４は、バースト位相検出部４３からの位相誤差検出結果がゼロになるように4fscのクロックを発生し、Ａ／Ｄ変換部４１のサンプリングポイントをコントロールする。
【０００９】
入力信号がＰＡＬコンポジット映像信号のときは、ユーザが放送方式設定部４６の放送方式としてＰＡＬ方式を選択することにより、セレクタ４７、及びＹＣ分離部４２は、ＰＡＬ方式に設定される。そして、セレクタ４７によりＶＣＯクロック発生部４５のクロックが選択される。このクロックは、ＰＡＬの色副搬送波周波数の４倍である17.７ＭＨｚのサンプリング周波数である。
【００１０】
ＮＴＳＣ方式とＰＡＬ方式では１水平同期期間の長さや色信号の水平走査期間における相関性が異なるが、ＹＣ分離部４２をディジタル部で構成することにより、遅延部をＮＴＳＣ方式のときは１Ｈ（Ｈは水平同期期間）、ＰＡＬ方式のときは２Ｈとして、サンプリング周波数も同様にそれぞれの方式の4fscに切り替え、フィルタ等の中心周波数を可変することにより同一のＹＣ分離部４２で対応することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の映像信号処理装置によれば、クロック発生部が２個必要である。また、ＮＴＳＣ方式の映像信号を処理する場合には、サンプリング周波数がＮＴＳＣ−4fscによるＡ／Ｄ変換のときに、ＰＡＬ−4fscのクロックが妨害として乗ってしまい、映像信号にビート（非同期クロック間の干渉によるビート）が発生するという問題があり、さらに、ＰＡＬ方式の映像信号を処理する場合にも、同様の問題があった。
【００１２】
本発明は上記の問題点を解決するためになされたものであり、クロック発生部を単数とし、かつ、出力映像信号にビートが発生しない映像信号処理装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明による映像信号処理装置は、クロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を変換するサンプリング周波数変換手段と、前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、予め放送方式が設定される放送方式設定手段と、前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数と、前記バースト位相検出手段からの位相誤差信号とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、を備え、前記サンプリング周波数変換手段は、前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行うことを特徴とするものである。
【００１４】
また、本発明による映像信号処理装置は、クロックを発生するクロック発生手段と、前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、予め放送方式が設定される放送方式設定手段と、前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を、前記アドレス生成手段からのアドレスを用いて変換するサンプリング周波数変換手段と、前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、を備え、前記クロック発生手段は、前記バースト位相検出手段からの位相誤差信号に基づいて、バーストにロックしたクロックを発生し、前記サンプリング周波数変換手段は、前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行うことを特徴とするものである。
【００１５】
また、本発明による映像信号処理装置は、前記映像信号処理装置において、前記ＹＣ分離手段により分離された色信号を色差信号にデコードするクロマデコード手段と、前記ＹＣ分離手段により分離された輝度信号、及び前記クロマデコード手段によりデコードされた色差信号を、ラインロックした輝度信号、及び色差信号に変換するラインロック手段と、をさらに備え、前記クロック発生手段は、周波数が１３．５ＭＨｚの整数倍の単一のクロックを発生させ、前記単一のクロックのみによって動作することを特徴とするものである。
また、本発明による映像信号処理装置は、前記映像信号処理装置において、前記クロック発生手段による単一のクロックのみによって動作することを特徴とするものである。
【００１６】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１による映像信号処理装置について、図面を参照しながら説明する。
図１は、本実施の形態１による映像信号処理装置の構成を示すブロック図である。
【００１７】
図１において、本実施の形態１による映像信号処理装置は、Ａ／Ｄ変換部１１と、バーストロックサンプリング周波数変換部１２と、ＹＣ分離部１３と、アドレス生成部１４と、バースト位相検出部１５と、放送方式設定部１６と、フリーランクロック発生部１７とを備える。
【００１８】
Ａ／Ｄ変換部１１は、フリーランクロック発生部１７により発生されたフリーランクロックに基づいて、アナログ映像信号入力端子Ｓ１から入力されたアナログ映像信号をディジタル信号に変換する。
【００１９】
バーストロックサンプリング周波数変換部１２は、Ａ／Ｄ変換部１１からのディジタル信号のサンプリング周波数を、アドレス生成部１４により生成されたアドレスに基づいて変換する。
【００２０】
ＹＣ分離部１３は、バーストロックサンプリング周波数変換部１２からサンプリング周波数の変換されたディジタルデータＤ５、及びイネーブル信号Ｄ６を受け付け、放送方式設定部１６により設定された放送方式に応じて、ディジタルデータＤ５を輝度信号（Ｙ信号）と、色信号（Ｃ信号）に分離し、Ｙ信号をＹ信号出力端子Ｓ２に出力し、Ｃ信号をＣ信号出力端子に出力する。
【００２１】
アドレス生成部１４は、放送方式設定部１６により設定された放送方式に応じて、バースト位相検出部１５からの位相誤差信号を用いて周波数変換用のアドレスを生成する。
【００２２】
バースト位相検出部１５は、従来のバースト位相検出部４３と同様のものであり、ＹＣ分離部１３からのＣ信号を受け取り、そのＣ信号を色差信号（Ｃｂ，Ｃｒ）に分離し、その色差信号からバースト位相を検出して、０゜、９０゜、１８０゜、２７０゜のサンプリングポイントに対するズレ量である位相誤差を示す位相誤差信号を、アドレス生成部１４に出力する。
【００２３】
放送方式設定部１６は、ユーザにより選択された放送方式を、アドレス生成部１４、及びＹＣ分離部１３に対して設定する。
フリーランクロック発生部１７は、所定の周波数のフリーランクロックを発生する。
【００２４】
次に、本実施の形態１による映像信号処理装置の動作について説明する。
図２は、映像信号処理装置の動作を説明するための波形図である。
まず、ＮＴＳＣコンポジット映像入力信号Ｄ１がアナログ映像信号入力端子Ｓ１から入力される場合について説明する。
【００２５】
アナログ映像信号入力端子Ｓ１から入力されたＮＴＳＣコンポジット映像信号Ｄ１は、フリーランクロック発生部１７から出力されたサンプリングクロックＤ２に基づいて、Ａ／Ｄ変換部１１によりディジタル信号Ｄ３に変換される。
【００２６】
次に、アドレス生成部１４で生成される１４．３ＭＨｚアドレスデータＤ４について説明する。放送方式設定部１６により、入力信号がＮＴＳＣ方式に設定されているため、アドレス生成部１４は、ＮＴＳＣ方式に対応した周波数変換用のアドレスを生成する。
【００２７】
アドレス生成部１４は、フリーランクロック、すなわちサンプリングクロックＤ２の周波数をＸＭＨｚとしたときに、
Ｆｎ＝１４．３／Ｘ＊ｍ ・・・ （式１）
を計算する。ここで、ｍは、ＸＭＨｚのクロックをカウントした値である。したがって、ｍは、フリーランクロックの１周期ごとにカウントアップされていく。
【００２８】
（式１）の“Ｆｎ”の整数部分を“ｇ”とする。アドレスデータＤ４を１０ビットとすると、アドレスデータＤ４は、バースト位相検出部１５からの位相誤差に所定の係数を掛けたＹを用いて、
Ｈｎ＝（Ｘ／１４．３＊（２＾１０）＊ｇ）−Ｙ ・・・ （式２）
で求められ、１０ビットレンジを超えた部分については０に折り返される。すなわち、（式２）の下位１０ビットがアドレスデータＤ４となる。この（式２）で示されるアドレスデータＤ４の生成されるタイミングは、ｇの値がインクリメントされた時である。なお、Ｙを求めるときに位相誤差に掛けられた所定の値は、Ｙにより（式２）が発散しないために用いられるものであり、映像信号処理装置の設計者により適切な値に設定される。
【００２９】
ここで、（式２）と、アドレスデータＤ４との関係について少し説明しておく。（式２）のＨｎは、ＸＭＨｚでのサンプリング点間を１０２４（＝２＾１０）等分したときの、１４．３ＭＨｚでのサンプリングに相当する点の所定の位置からの絶対値（絶対距離）を示すものである。このＨｎの下位１０ビットがアドレスデータＤ４となるが、このことは、Ｈｎを１０２４で割った余りがアドレスデータＤ４となることを示している。すなわち、アドレスデータＤ４は、１４．３ＭＨｚでのサンプリングに相当する点の、その点に一番近く、かつ、その点より時間的に手前のＸＭＨｚでのサンプリング点からの距離（相対距離）を示すものとなっている。なお、（式２）の場合には、ＸＭＨｚでのサンプリング点間を１０２４等分しているが、これは一例であって、所望の精度にあわせて、何等分するかを決定すればよい。
【００３０】
ここで、具体例を挙げてアドレスデータＤ４について説明する。具体例においては、Ｘ＝２７ＭＨｚとし、説明の簡単のために（式２）において、“Ｙ”を無視する。
【００３１】
図３は、具体例を説明するための図である。図３において、●は、２７ＭＨｚでのサンプリング点を示し、△は、１４．３ＭＨｚでのサンプリングに相当する点を示す。
【００３２】
この場合に（式１）を計算すると、Ｆｎの整数部分を示すｇの値は、図３における期間Ａから順番に、“０、１、１、２、２、３、…”となる。このｇのインクリメントされる期間に、１４．３ＭＨｚでのサンプリングに相当する点が存在する。したがって、（式２）によりＨｎが求められるのは、ｇのインクリメントされた期間、すなわち期間Ｂ、期間Ｄ、期間Ｆである。
【００３３】
期間Ｂにおいてアドレス生成部１４は、（式２）を用いてＨｎの値を求める。期間Ｂにおいて、Ｈｎ＝１９９３となる（小数点以下は四捨五入している）。この値は、●１からの△ｂの距離（絶対距離）を示す値である。なお、アドレスデータＤ４としては、Ｈｎの下位１０ビットが用いられるため、アドレスデータＤ４は、１９３３から１０２４（＝２＾１０）を引いた９０９となる。この値は、２７ＭＨｚでのサンプリング点●２から、１４．３ＭＨｚでのサンプリングに相当する点△ｂまでの距離（相対距離）を示している。（式１）、及び（式２）を用いて順次、計算していくことにより、図３で示される△ｃ、△ｄのサンプリング点を示すアドレスデータＤ４を求めることができる。
【００３４】
このようにして求められた、１４．３ＭＨｚのサンプリングに相当する点を示すアドレスデータＤ４を、アドレス生成部１４は、図２で示されるＤａｄ０、Ｄａｄ１、…のように、順次、バーストロックサンプリング周波数変換部１２に出力する。
【００３５】
バーストロックサンプリング周波数変換部１２は、アドレス生成部１４から入力されたアドレスデータＤ４に基づいて、１４．３ＭＨｚでのサンプリングに相当する点のデータを、その前後のＸＭＨｚでのサンプリング点のデータを用いて補間することにより求める。例えば、図２において、データＤｏｕｔ０は、ＸＭＨｚでのサンプリング点におけるデータＤｉｎ０〜Ｄｉｎ４から補間フィルターにより算出され、バーストロックした１４．３ＭＨｚサンプリング相当のデータＤｏｕｔ０がイネーブル信号Ｄ６とともにＹＣ分離部１３に出力される。ここで、イネーブル信号Ｄ６は、１４．３ＭＨｚアドレスデータＤ４において、桁あふれの発生した次のクロックの期間、ＯＮとなる信号である。
【００３６】
ＹＣ分離部１３は、イネーブル信号Ｄ６がＯＮのときにのみ、バーストロックサンプリング周波数変換部１２からの１４．３ＭＨｚサンプリング相当データＤ５の値を読み込むことにより、１４．３ＭＨｚでサンプリングしたときと同様のデータを得ることができる。そして、ＹＣ分離部１３では、その１４．３ＭＨｚサンプリング相当データＤ５に対して、ＹＣ分離を行い、Ｙ信号をＹ信号出力端子Ｓ２に出力し、Ｃ信号をＣ信号出力端子に出力する。
【００３７】
次に、ＰＡＬコンポジット映像入力信号Ｄ１がアナログ映像信号入力端子Ｓ１から入力される場合について説明する。このときには、放送方式設定部１６により、ＰＡＬ方式に設定されているため、アドレス生成部１４は、ＰＡＬ方式に対応した周波数変換用のアドレスを生成する。
【００３８】
ＰＡＬコンポジット映像入力信号Ｄ１のときにも、アドレス生成部１４で使用される式が異なる以外は、基本的にＮＴＳＣ映像入力信号の場合と同様に処理される。
【００３９】
ＰＡＬ信号のときには、アドレス生成部１４において、（式１）、（式２）に代えて、
Ｆｐ＝１７．７／Ｘ＊ｍ ・・・ （式３）
Ｈｐ＝（Ｘ／１７．７＊（２＾１０）＊ｇ）−Ｙ ・・・ （式４）
を用いる。すなわち、ＮＴＳＣ方式で用いた式の１４．３ＭＨｚの部分を１７．７ＭＨｚとした式を用いる。そして、（式４）の下位１０ビットがアドレスデータＤ４としてアドレス生成部１４から出力される。これ以外のＰＡＬコンポジット信号を処理するときの動作は、ＮＴＳＣコンポジット信号を処理するときの動作と同様であり、その説明を省略する。
【００４０】
なお、本実施の形態１では、上記の（式１）〜（式４）により、ＮＴＳＣ方式、またはＰＡＬ方式におけるサンプリング周波数でのサンプリング点のアドレスを求めるとしたが、フリーランクロックによるサンプリング周波数を、ＮＴＳＣ方式やＰＡＬ方式のサンプリング周波数に変換できるのであれば、アドレス生成部１４の求めるアドレスは、どのようなものであってもよい。例えば、（式２）で示される、１４．３ＭＨｚでのサンプリングに相当する点の絶対距離を示す値をアドレスとすることにより、サンプリング周波数を変換することもできる。
【００４１】
以上のように、本実施の形態１による映像信号処理装置によれば、フリーランクロックを用いてサンプリングされたディジタル信号を、ＮＴＳＣ方式、またはＰＡＬ方式でのサンプリング周波数となるようにサンプリング周波数を変換することで、単一のクロックを用いるのみでＮＴＳＣ方式、またはＰＡＬ方式のコンポジット信号をＹＣ分離することができる。また、映像信号処理装置が単一のクロック発生部１７を備えるのみであるため、映像信号にビートが発生することなく、映像の画質を向上させることもできる。
【００４２】
（実施の形態２）
以下、本発明の実施の形態２による映像信号処理装置について、図面を参照しながら説明する。
図４は、本実施の形態２による映像信号処理装置の構成を示すブロック図である。
【００４３】
図４において、本実施の形態２による映像信号処理装置は、Ａ／Ｄ変換部１１と、ＹＣ分離部１３と、放送方式設定部１６と、サンプリング周波数変換部２２と、アドレス生成部２４と、バースト位相検出部２５と、ＶＣＯクロック発生部２７とを備える。なお、Ａ／Ｄ変換部１１、ＹＣ分離部１３、及び放送方式設定部１６に関する部分の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００４４】
サンプリング周波数変換部２２は、Ａ／Ｄ変換部１１からのディジタル信号のサンプリング周波数を、アドレス生成部２４により生成されたアドレスに基づいて変換する。
アドレス生成部２４は、放送方式設定部１６により設定された放送方式に応じて、周波数変換用のアドレスを生成する。
【００４５】
バースト位相検出部２５は、ＹＣ分離部１３から出力されたＣ信号に基づいて求めた位相誤差信号を、アドレス生成部１４に代えて、ＶＣＯクロック発生部２７に出力する以外は、実施の形態１によるバースト位相検出部１５と同様のものであり、その説明を省略する。
【００４６】
ＶＣＯクロック発生部２７は、バースト位相検出部２５からの位相誤差信号に基づいて、ＶＣＯによりバーストロックしたクロックを発生する。
【００４７】
次に、本実施の形態２による映像信号処理装置の動作について説明する。
バースト位相検出部２５から出力される位相誤差信号は、ＶＣＯクロック発生部２７に入力され、その位相誤差信号に基づいてバーストロックされた所定の周波数のクロックがＶＣＯクロック発生部２７から出力される。
【００４８】
アドレス生成部２４は、実施の形態１によるアドレス生成部１４と同様であるが、実施の形態１で説明した（式２）、（式４）に代えて、
Ｈｎ＝（Ｘ／１４．３＊（２＾１０）＊ｇ） ・・・ （式２’）
Ｈｐ＝（Ｘ／１７．７＊（２＾１０）＊ｇ） ・・・ （式４’）
を用いる。本実施の形態２では、バースト位相検出部２５からの位相誤差信号は、アドレス生成部２４に入力されるのではなく、ＶＣＯクロック発生部２７に入力され、ＶＣＯクロック発生部２７によりバーストロックがなされるからである。
【００４９】
なお、上記以外の本実施の形態２による映像信号処理装置の動作は、実施の形態１によるバーストロックサンプリング周波数変換部１２、アドレス生成部１４、バースト位相検出部１５、及びフリーランクロック発生部１７がそれぞれ、サンプリング周波数変換部２２、アドレス生成部２４、バースト位相検出部２５、及びＶＣＯクロック発生部２７となった以外は、実施の形態１の動作と同様であり、その説明を省略する。
【００５０】
以上のように、本実施の形態２による映像信号処理装置によれば、フリーランクロックを用いてサンプリングされたディジタル信号を、ＮＴＳＣ方式、またはＰＡＬ方式でのサンプリング周波数となるようにサンプリング周波数を変換することで、単一のクロックを用いるのみでＮＴＳＣ方式、またはＰＡＬ方式のコンポジット信号をＹＣ分離することができる。また、映像信号処理装置が単一のクロック発生部２７を備えるのみであるため、映像信号にビートが発生することなく、映像の画質を向上させることもできる。
【００５１】
（実施の形態３）
以下、本発明の実施の形態３による映像信号処理装置について、図面を参照しながら説明する。
図５は、本実施の形態３による映像信号処理装置の構成を示すブロック図である。
【００５２】
図５において、本実施の形態３による映像信号処理装置は、Ａ／Ｄ変換部１１と、バーストロックサンプリング周波数変換部１２と、ＹＣ分離部１３と、アドレス生成部１４と、バースト位相検出部１５と、放送方式設定部１６と、クロマデコード部３１と、ラインロック部３２と、フリーランクロック発生部３３とを備える。なお、クロマデコード部３１、ラインロック部３２、及びフリーランクロック発生部３３に関する部分以外の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００５３】
クロマデコード部３１は、ＹＣ分離部１３により分離された色信号を、バーストロックサンプリング周波数変換部１２からのイネーブル信号に基づいて色差信号（Ｃｂ，Ｃｒ信号）にデコードし、その色差信号をラインロック部３２に出力する。
【００５４】
ラインロック部３２は、ＹＣ分離部１３からの輝度信号と、クロマデコード部３１からの色差信号とを入力とし、Ｙ信号、Ｃｂ信号、Ｃｒ信号にラインロックを行い、ディジタル符号化規格信号であるＹ信号、Ｃｂ信号、Ｃｒ信号を出力する。
【００５５】
フリーランクロック２７ＭＨｚ発生部３３は、フリーランクロックとして、１３．５ＭＨｚの整数倍である２７ＭＨｚのクロックを発生する。
【００５６】
なお、バーストロックサンプリング周波数変換部１２から出力されるイネーブル信号は、ＹＣ分離部１３のみでなく、クロマデコード部３１、及びラインロック部３２にも出力される。
【００５７】
次に、本実施の形態３による映像信号処理装置の動作について説明する。
アナログ映像信号入力端子Ｓ１に映像信号が入力され、ＹＣ分離部１３から輝度信号と色信号とが出力されるまでの動作は、実施の形態１と同様であり、その説明を省略する。
【００５８】
ＹＣ分離部１３から出力されたＣ信号は、クロマデコード部３１でバーストロックサンプリング周波数変換部１２で生成されるイネーブル信号を用いて色差信号（Ｃｂ，Ｃｒ信号）にデコードされる。
【００５９】
ラインロック部３２では、ＹＣ分離部１３より出力されるＹ信号と、クロマデコード部３１より出力されるＣｂ，Ｃｒ信号とが、ディジタル符号化規格信号のＹ，Ｃｂ，Ｃｒ信号に変換されて出力される。このディジタル符号化規格信号のＹ信号のサンプリング周波数は１３．５ＭＨｚであり、Ｃｂ，Ｃｒ信号のサンプリング周波数は６．７５ＭＨｚであり、ラインロック部３２のサンプリング周波数は２７ＭＨｚであるので、容易にディジタル符号化規格信号へ変換することができる。
【００６０】
なお、本実施の形態３では、クロック発生部３３のクロック周波数を、１３．５ＭＨｚの整数倍である２７ＭＨｚとしたが、クロック発生部３３のクロック周波数は、１３．５ＭＨｚの整数倍であれば、２７ＭＨｚに限定されるものではない。
【００６１】
このように、本実施の形態３による映像信号処理装置によれば、単一のクロック発生部３３により、ＮＴＳＣ方式コンポジット信号、あるいはＰＡＬ方式コンポジット信号をＹ信号、及びＣ信号に分離することができ、また、ビートが発生しないので、画質を向上させることができる効果が得られる。さらに、クロック発生部３３の発生するクロックを、最終出力信号のサンプリング周波数の整数倍である２７ＭＨｚのクロックとすることにより、バーストロックで用いられるクロックとラインロックで用いられるクロックとを共通化することができ、クロック発生手段をクロック発生部３３に共通化できるため、さらにコストを削減した映像信号処理装置を提供することができる。
【００６２】
なお、上記各実施の形態において、ＰＡＬ−Ｎ、ＰＡＬ−Ｍ、ＮＴＳＣ４４３等の放送方式の場合にも、アドレス生成部１４、２４において、それぞれの色副搬送波の４逓倍相当のデータが生成されるようにし、各放送方式ごとにＹＣ分離部１３におけるＹＣ分離の方式を切り替えることにより、それらの放送方式にも容易に対応することができることは言うまでもない。
【００６３】
また、上記各実施の形態における周波数変換部１２、２２、ＹＣ分離部１３、アドレス生成部１４、２４、またはバースト位相検出部１５、２５などは、ハードウェアで構成してもよく、プログラム制御によるソフトウェアで構成してもよい。
【００６４】
【発明の効果】
以上のように、本発明による映像信号処理装置によれば、ＮＴＳＣ方式やＰＡＬ方式などのコンポジット信号をＡ／Ｄ変換手段によりサンプリングし、そのサンプリング周波数をそれぞれの放送方式のサンプリング周波数に変換することで、単一のクロックにより、複数の放送方式のコンポジット信号をＹＣ分離することができる。したがって、クロック発生手段を放送方式ごとに備えた場合と比べて、回路規模を減少することができ、コストを削減することができる。また、映像信号処理装置が単一のクロックを備えるのみであるため、映像信号にビートが発生することなく、映像を高画質化することもできる。
【００６５】
また、クロック発生手段の発生するクロックの周波数を１３．５ＭＨｚの整数倍とすることで、バーストロックで用いられるクロックとラインロックで用いられるクロックとを共通化することができ、クロック発生手段を共通化できるため、さらにコストを削減した映像信号処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による映像信号処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態１による映像信号処理装置の動作を説明するための波形図である。
【図３】本発明の実施の形態１による映像信号処理装置の動作の具体例を説明するための波形図である。
【図４】本発明の実施の形態２による映像信号処理装置の構成を示すブロック図である。
【図５】本発明の実施の形態３による映像信号処理装置の構成を示すブロック図である。
【図６】従来の映像信号処理装置の構成を示すブロック図である。
【符号の説明】
１１、４１ Ａ／Ｄ変換部
１２ バーストロックサンプリング周波数変換部
１３、４２ ＹＣ分離部
１４、２４ アドレス生成部
１５、２５ バースト位相検出部
１６、４６ 放送方式設定部
１７ フリーランクロック発生部
２２ サンプリング周波数変換部
２７、４４、４５ ＶＣＯクロック発生部
３１ クロマデコード部
３２ ラインロック部
３３ フリーランクロック２７ＭＨｚ発生部
４３ バースト位相検出部
４７ セレクタ
Claims (4)
- クロックを発生するクロック発生手段と、
前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を変換するサンプリング周波数変換手段と、
前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、
前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、
予め放送方式が設定される放送方式設定手段と、
前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数と、前記バースト位相検出手段からの位相誤差信号とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、を備え、
前記サンプリング周波数変換手段は、
前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行なうことを特徴とする映像信号処理装置。 - クロックを発生するクロック発生手段と、
前記クロック発生手段により発生されたクロックに基づいて、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、
予め放送方式が設定される放送方式設定手段と、
前記放送方式設定手段により設定された放送方式に応じて定まるサンプリング周波数と、前記クロック発生手段が発生するクロックのクロック周波数とを用いて、前記クロック発生手段が発生するクロックと前記アナログ映像信号をサンプリングすべきサンプリング点とのずれを示す周波数変換用のアドレスを生成するアドレス生成手段と、
前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を、前記アドレス生成手段からのアドレスを用いて変換するサンプリング周波数変換手段と、
前記サンプリング周波数変換手段によりサンプリング周波数の変換された信号を輝度信号と色信号に分離するＹＣ分離手段と、
前記ＹＣ分離手段により分離された色信号からバースト位相を検出し、位相誤差を示す位相誤差信号を出力するバースト位相検出手段と、を備え、
前記クロック発生手段は、
前記バースト位相検出手段からの位相誤差信号に基づいて、バーストにロックしたクロックを発生し、
前記サンプリング周波数変換手段は、
前記アドレス生成手段からのアドレスを用いて、サンプリング周波数の変換を行なうことを特徴とする映像信号処理装置。 - 請求項１記載の映像信号処理装置において、
前記ＹＣ分離手段により分離された色信号を色差信号にデコードするクロマデコード手段と、
前記ＹＣ分離手段により分離された輝度信号、及び前記クロマデコード手段によりデコードされた色差信号を、ラインロックした輝度信号、及び色差信号に変換するラインロック手段と、をさらに備え、
前記クロック発生手段は、周波数が１３．５ＭＨｚの整数倍の単一のクロックを発生させ、
前記単一のクロックのみによって動作することを特徴とする映像信号処理装置。 - 請求項１または２記載の映像信号処理装置において、
前記クロック発生手段による単一のクロックのみによって動作することを特徴とする映 像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117281A JP3932164B2 (ja) | 2001-04-16 | 2001-04-16 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117281A JP3932164B2 (ja) | 2001-04-16 | 2001-04-16 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002315018A JP2002315018A (ja) | 2002-10-25 |
| JP3932164B2 true JP3932164B2 (ja) | 2007-06-20 |
Family
ID=18967871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117281A Expired - Fee Related JP3932164B2 (ja) | 2001-04-16 | 2001-04-16 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3932164B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022928A1 (ja) * | 2003-08-29 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | 映像信号処理回路、映像信号表示装置、及び映像信号記録装置 |
-
2001
- 2001-04-16 JP JP2001117281A patent/JP3932164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002315018A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262647A2 (en) | Sample rate conversion system having interpolation function | |
| JP3825751B2 (ja) | Ｙ／ｃ分離回路および方法 | |
| JPH04306975A (ja) | ジッター補正回路 | |
| US5583579A (en) | Two-dimensional adaptation type luminance/chrominance signal separation apparatatus | |
| JP3926376B2 (ja) | 映像信号処理回路、映像信号表示装置、及び映像信号記録装置 | |
| JP3932164B2 (ja) | 映像信号処理装置 | |
| JPH0767141A (ja) | Ｍｕｓｅ−ｎｔｓｃコンバータ | |
| JP2617622B2 (ja) | 動き適応型色信号合成方法及び回路 | |
| JP3922252B2 (ja) | 映像信号処理回路、映像信号処理方法 | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| JP2865665B2 (ja) | テレビジョン受像機 | |
| JP2953549B2 (ja) | 映像信号のジッタ補正回路 | |
| JP3695252B2 (ja) | 映像信号処理装置 | |
| JP2004048088A (ja) | 信号処理装置 | |
| KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 | |
| JP2686115B2 (ja) | Ｙｃ分離回路 | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP2507325B2 (ja) | テレビジョン信号処理装置 | |
| JP2869087B2 (ja) | デジタルオーディオ処理装置 | |
| JPH011389A (ja) | テレビジョン受信機の信号処理回路 | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JP2523738B2 (ja) | テレビジョン受像機 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JPS63233696A (ja) | Ｙ／ｃ分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |