JP3695252B2 - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP3695252B2 JP3695252B2 JP28649099A JP28649099A JP3695252B2 JP 3695252 B2 JP3695252 B2 JP 3695252B2 JP 28649099 A JP28649099 A JP 28649099A JP 28649099 A JP28649099 A JP 28649099A JP 3695252 B2 JP3695252 B2 JP 3695252B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- burst
- digital
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の属する技術分野】
本発明は、コンポジット映像信号をY、R−Y、B−Yにデコードする映像信号処理装置に関する。
【0002】
【従来の技術】
従来、映像信号処理装置は、特開平10−164618号公報に記載されたものが知られている。
【0003】
以下に従来の映像信号処理装置について説明する。図3は、従来の映像信号処理装置の構成を示すものである。図3において、41は、アナログ映像信号入力端子で、NTSCコンポジット映像信号が入力される。42は、A/D変換回路で、アナログ映像信号入力端子41からのアナログ信号をディジタル信号に変換する。43はYC分離回路で、A/D変換回路42からのNTSCコンポジット映像信号をY信号とC信号に分離する。46はクロマデコード回路で、YC分離回路43からのC信号をデコードし、R−Y信号とB−Y信号を生成する。47はラインロック補間回路で、YC分離回路43からのY信号とクロマデコード回路46からのR−Y信号、B−Y信号をラインロックすると同時にサンプリング周波数の変換も行う。45は、バースト位相検出回路で、YC分離回路43のC信号からバーストの位相を検出する。44はバーストロッククロック発生回路で、バースト位相検出回路45からのデータに応じてバーストロックしたクロックを発生する。48はフリーランクロック発生回路で、フリーランクロックを発生する。ラインロック補間回路47は、フリーランクロック発生回路48からのフリーランクロックに同期して、Y信号、R−Y信号、B−Y信号を出力し、それぞれY信号出力端子49、R−Y信号出力端子50、B−Y信号出力端子51から出力される。
【0004】
以上のように構成された映像信号処理装置について、以下その動作について説明する。まず、この映像信号処理装置は、NTSCコンポジット映像信号の入力に対し、Y信号、R−Y信号、B−Y信号を出力する。この3つの出力信号は、サンプリング周波数が13.5MHzでラインロックしたディジタル信号である。NTSCコンポジット映像信号は、アナログ映像信号入力端子41から入力され、A/D変換回路42で、副搬送波周波数の4倍(4fsc=14.31818...MHz,以下4fscという)のサンプリング周波数でディジタル信号に変換される。A/D変換回路42からのディジタル信号は、YC分離回路43でY信号とC信号に分離される。バースト位相検出回路45は、YC分離回路43から出力されるC信号のバースト信号の位相と、C信号のサンプリング位相の差を検出する。バーストロッククロック発生回路44は、バースト位相検出回路45からの位相差検出結果がゼロになるように4fscのクロックを発生し、A/D変換回路42のサンプリングポイントをコントロールする。
【0005】
46のクロマデコード回路は43で分離されたC信号をデコードし、R−Y信号とB−Y信号を生成する。ここまでの処理で、YC分離回路43からのY信号とクロマデコード回路46からのR−Y信号、B−Y信号は、サンプリング周波数が4fscでバーストロックした信号になっている。ラインロック補間回路47は、バーストロックしているY信号、R−Y信号、B−Y信号をラインロックした信号に変換すると同時に、4fscのサンプリング周波数を13.5MHzのサンプリング周波数に変換し、フリーランクロック発生回路48からの13.5MHzクロックに同期させてY信号、R−Y信号、B−Y信号を出力する。
【0006】
【発明が解決しようとする課題】
しかしながら上記の構成では、サンプリング周波数が4fscのA/D変換に、13.5MHzのクロックが妨害として乗ってしまい、映像信号にビート(非同期クロック間の干渉によるビート)が発生するという問題点を有していた。
【0007】
本発明は上記従来の問題点を解決するもので、ビートが発生しない映像信号処理装置を提供する事を目的とする。
【0008】
【課題を解決するための手段】
この課題を解決するために、本発明の第1の映像信号処理装置は、フリーランクロックを発生するフリーランクロック発生手段と、アナログ映像信号をディジタル信号に変換するA/D変換手段と、前記A/D変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第1のディジタル補間フィルタ手段と、前記第1の補間フィルタ手段からの信号のバースト位相を検出し、前記第1のディジタル補間フィルタ手段をコントロールするバースト検出手段と、前記第1のディジタル補間フィルタ手段からの信号をY信号とC信号に分離するYC分離手段と、前記YC分離手段からのC信号をR―Y信号とB―Y信号にデコードするクロマ信号デコード手段と、前記YC分離手段からのY信号と前記クロマ信号デコード手段からのR―Y信号及びB―Y信号の時間軸及びサンプリング周波数を変換する第2のディジタル補間フィルタ手段とを備え、前記A/D変換手段と、前記第1のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第2のディジタル補間フィルタ手段は、前記前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置である。
【0009】
また、この目的を達成するために本発明の第2の映像信号処理装置は、アナログ映像信号をディジタル信号に変換するA/D変換手段と、前記A/D変換手段からのディジタル信号のサンプリング周波数を変換する第1のディジタル補間フィルタ手段と、前記第1の補間フィルタ手段からの信号のバースト位相を検出するバースト検出手段と、前記バースト検出手段からの信号で発振周波数及び発振位相が変化するクロックを発生し、前記A/D変換手段のサンプリングタイミングをコントロールするクロック発生手段と、前記第1のディジタル補間フィルタ手段からの信号をY信号とC信号に分離するYC分離手段と、前記YC分離手段からのC信号をR―Y信号とB―Y信号にデコードするクロマ信号デコード手段と、前記YC分離手段からのY信号と前記クロマ信号デコード手段からのR―Y信号及びB―Y信号の時間軸及びサンプリング周波数を変換する第2のディジタル補間フィルタ手段とを備え、前記A/D変換手段と、前記第1のディジタル補間フィルタ手段と、前記バースト検出手段と、前記YC分離手段と、前記クロマ信号デコード手段と、前記第2のディジタル補間フィルタ手段は、前記クロック発生手段からのクロックに同期して動作することを特徴とする映像信号処理装置である。
【0010】
【発明の実施の形態】
以下本発明の実施の形態について、図1、図2、図4を用いて説明する。
【0011】
(実施の形態1)
図1は、本発明の映像信号処理装置の第1の実施の形態を示している。図1において、1はアナログ映像信号入力端子で、NTSCコンポジット映像信号が入力される。5はフリーランクロック発生回路で、フリーランの27MHzのクロックを発生する。2はA/D変換回路で、アナログ映像信号入力端子1から入力されたアナログ信号をフリーランクロック発生回路5のクロックに同期してディジタルデータに変換する。3はバーストロック補間回路で、A/D変換回路2からのデータを、バーストロックした4fscサンプリングのデータに変換する。4はバースト位相検出回路で、バーストロック補間回路3のデータからバーストの位相を検出し、バーストロック補間回路3にバースト位相のデータをフィードバックする。6はYC分離回路で、バーストロック補間回路3からのデータをY信号とC信号に分離する。7はクロマデコード回路で、YC分離回路6からのC信号をデコードし、R−Y信号とB−Y信号を生成する。8はラインロック補間回路で、YC分離回路6からのY信号と、クロマデコード回路7からのR−Y信号、B−Y信号をラインロックすると同時に13.5MHzサンプリングのデータに変換する。9、10、11はそれぞれY信号出力端子、R−Y信号出力端子、B−Y信号出力端子で、ラインロック補間回路8からのY信号、R−Y信号、B−Y信号をそれぞれ出力する。
【0012】
以上のように構成された映像信号処理装置について図1及び図4を用いてその動作を説明する。まず、波形61がNTSCコンポジット映像信号のバースト信号部の波形である。波形61は、アナログ映像信号入力端子1から入力される。フリーランクロック発生回路5から発生された27MHzのクロックが波形64である。A/D変換回路2は、波形64の27MHzクロックに同期して波形61をサンプリングするので、波形61の○点が波形65のディジタルデータに変換される。バーストロック補間回路3は、27MHzでサンプリングされたデータ(波形61の○データ)を、4fscサンプリングのバーストロックデータ(波形61の×データ)に、ディジタル補間フィルタを用いて変換し、波形66のデータを出力する。この波形66と同時にデータイネーブル信号67も出力する。この時、データの補間位置(波形61の×データの位置)は、バースト位相検出回路4からフィードバックされるバースト位相情報に応じてコントロールされる。バースト位相検出回路4は、バーストロック補間回路3の出力データから、バースト信号部を抜き出し、サンプリングポイントが、バースト信号の0゜、90゜、180゜、270゜のポイントに対しどの程度ずれているかを検出し、バースト位相情報として出力する。このバースト位相情報がゼロになるように、バーストロック補間回路3は、補間データの生成位置を調整する。
【0013】
このように、バーストロック補間回路3とバースト位相検出回路4のループにより、フリーラン27MHzサンプリングのデータをバーストロック4fscサンプリングのデータに変換する。これは、通常、YC分離が、バーストロック4fscサンプリングで行われるためである。バーストロック補間回路3から出力された信号は、YC分離回路6で、Y信号とC信号に分離され、C信号は、クロマデコード回路7でR−Y信号とB−Y信号にデコードされる。ラインロック補間回路8は、バーストロック4fscサンプリングのY信号、R−Y信号、B−Y信号を、ラインロック13.5MHzサンプリングのY信号、R−Y信号、B−Y信号に変換する。
【0014】
本実施の形態の映像信号処理装置は、27MHzの単一クロックのみで、NTSCコンポジット信号を、Y信号、R−Y信号、B−Y信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換する。従って、非同期クロックの混在によるビートが発生しないので、高画質化の効果が得られる。
【0015】
以上のように、本実施の形態によれば、フリーランクロックを発生するフリーランクロック発生回路5と、フリーランクロック発生回路5からのフリーランクロックに同期してアナログ映像信号をディジタル信号に変換するA/D変換回路2と、A/D変換回路2からのディジタル信号のサンプリング位相及びサンプリング周波数を変換するバーストロック補間回路3と、バーストロック補間回路3からの信号のバースト位相を検出し、バーストロック補間回路3をコントロールするバースト位相検出回路4と、バーストロック補間回路3からの信号をY信号とC信号に分離するYC分離回路6と、YC分離回路からのC信号をR−Y信号とB−Y信号にデコードするクロマデコード回路7と、YC分離回路6からのY信号とクロマデコード回路7からのR−Y信号及びB−Y信号の時間軸及びサンプリング周波数を変換するラインロック補間回路8を設けることにより、27MHzの単一クロックのみで、NTSCコンポジット信号を、Y信号、R−Y信号、B−Y信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータとして出力できる。従って、非同期クロックの混在によるビートが発生しないという高画質化の効果が得られる。
【0016】
(実施の形態2)
図2は、本発明の映像信号処理装置の一実施の形態を示している。図2において、21はアナログ映像信号入力端子、22はA/D変換回路、24はバースト位相検出回路、26はYC分離回路、27はクロマデコード回路、28はラインロック補間回路、29はY信号出力端子、30はR−Y信号出力端子、31はB−Y信号出力端子で、以上は図1の構成と同様なものである。図1の構成と異なるのは、3のバーストロック補間回路を、23のサンプリング周波数変換回路にした点と、フリーランクロック発生回路5を25のバーストロッククロック発生回路に変更した点と、バースト位相検出回路24のバースト位相情報をバーストロッククロック発生回路25にフィードバックしている点である。
【0017】
上記のように構成された映像信号処理装置について、以下その動作を説明する。第1の実施の形態では、バーストロック補間回路3とバースト位相検出回路4のフィードバックループによって、フリーラン27MHzサンプリングのデータを、バーストロック4fscサンプリングのデータに変換しているが、第2の実施の形態では、A/D変換回路22とサンプリング周波数変換回路23とバースト位相検出回路24とバーストロッククロック発生回路25のループによって同様の動作を行う。アナログ映像信号入力端子21からは、NTSCコンポジット映像信号が入力され、A/D変換回路22で27MHzサンプリングのディジタルデータに変換される。この時、A/D変換回路22は、バーストロッククロック発生回路25からの27MHzクロックに同期してサンプリングを行う。A/D変換回路22からの27MHzサンプリングのデータは、サンプリング周波数変換回路23で4fscサンプリングのデータに変換される。バースト位相検出回路24は、サンプリング周波数変換回路23の出力データから、バースト信号部を抜き出し、サンプリングポイントが、バースト信号の0゜、90゜、180゜、270゜のポイントに対しどの程度ずれているかを検出し、バースト位相情報として出力する。バーストロッククロック発生回路25は、このバースト位相情報が0になるように、27MHzのクロックを生成する。
【0018】
このように、A/D変換回路22とサンプリング周波数変換回路23とバースト位相検出回路24とバーストロッククロック発生回路25のループにより、バーストロックした4fscサンプリングのデータを生成する。つまり、27MHzの単一クロックのみでバーストロック4fscサンプリングのデータが生成される。
【0019】
サンプリング周波数変換回路23からのバーストロック4fscサンプリングのデータは、YC分離回路26でY信号とC信号に分離され、C信号はクロマデコード回路27でR−Y信号とB−Y信号にデコードされる。ラインロック補間回路28は、バーストロック4fscサンプリングのY信号、R−Y信号、B−Y信号を、ラインロック13.5MHzサンプリングのY信号、R−Y信号、B−Y信号に変換する。
【0020】
本実施の形態の映像信号処理装置は、27MHzの単一クロックのみで、NTSCコンポジット信号を、Y信号、R−Y信号、B−Y信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換する。従って、非同期クロックの混在によるビートが発生しないので、高画質化の効果が得られる。
【0021】
以上のように、本実施の形態によれば、アナログ映像信号をディジタル信号に変換するA/D変換回路22と、A/D変換回路22からのディジタル信号のサンプリング周波数を変換するサンプリング周波数変換回路23と、サンプリング周波数変換回路23からの信号のバースト位相を検出するバースト位相検出回路24と、バースト位相検出回路24からの信号で発振周波数及び発振位相が変化するクロックを発生し、A/D変換回路22のサンプリングタイミングをコントロールするバーストロッククロック発生回路25と、サンプリング周波数変換回路23からの信号をY信号とC信号に分離するYC分離回路26と、YC分離回路からのC信号をR−Y信号とB−Y信号にデコードするクロマデコード回路27と、YC分離回路26からのY信号とクロマデコード回路27からのR−Y信号及びB−Y信号の時間軸及びサンプリング周波数を変換するラインロック補間回路28を設けることにより、27MHzの単一クロックのみで、NTSCコンポジット信号を、Y信号、R−Y信号、B−Y信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換できる。従って、非同期クロックの混在によるビートが発生しないという高画質化の効果が得られる。
【0022】
なお、以上の説明では、バーストロックをフィードバックループで構成した例で示したが、フィードフォワードでバーストロックを行うことも同様に可能である。
【0023】
【発明の効果】
以上のように、本発明は、フリーランクロックを発生するフリーランクロック発生手段と、アナログ映像信号をディジタル信号に変換するA/D変換手段と、前記A/D変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第1のディジタル補間フィルタ手段と、前記第1の補間フィルタ手段からの信号のバースト位相を検出し、前記第1のディジタル補間フィルタ手段をコントロールするバースト検出手段と、前記第1のディジタル補間フィルタ手段からの信号をY信号とC信号に分離するYC分離手段と、前記YC分離手段からのC信号をR―Y信号とB―Y信号にデコードするクロマ信号デコード手段と、前記YC分離手段からのY信号と前記クロマ信号デコード手段からのR―Y信号及びB―Y信号の時間軸及びサンプリング周波数を変換する第2のディジタル補間フィルタ手段とを備え、前記A/D変換手段と、前記第1のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第2のディジタル補間フィルタ手段は、前記前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置であり、
もしくは、アナログ映像信号をディジタル信号に変換するA/D変換手段と、前記A/D変換手段からのディジタル信号のサンプリング周波数を変換する第1のディジタル補間フィルタ手段と、前記第1の補間フィルタ手段からの信号のバースト位相を検出するバースト検出手段と、前記バースト検出手段からの信号で発振周波数及び発振位相が変化するクロックを発生し、前記A/D変換手段のサンプリングタイミングをコントロールするクロック発生手段と、前記第1のディジタル補間フィルタ手段からの信号をY信号とC信号に分離するYC分離手段と、前記YC分離手段からのC信号をR―Y信号とB―Y信号にデコードするクロマ信号デコード手段と、前記YC分離手段からのY信号と前記クロマ信号デコード手段からのR―Y信号及びB―Y信号の時間軸及びサンプリング周波数を変換する第2のディジタル補間フィルタ手段とを備え、前記A/D変換手段と、前記第1のディジタル補間フィルタ手段と、前記バースト検出手段と、前記YC分離手段と、前記クロマ信号デコード手段と、前記第2のディジタル補間フィルタ手段は、前記クロック発生手段からのクロックに同期して動作することを特徴とする映像信号処理装置であり、
以上の構成により、バーストクロックで行う信号処理と、ラインクロックで行い信号処理を、単一クロックもしくは、同期した数種類のクロックのみで行う事ができる。従って、非同期クロックの混在によるビートが発生しないという顕著な効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る映像信号処理装置を示す構成図
【図2】本発明の第2の実施の形態に係る映像信号処理装置を示す構成図
【図3】従来の映像信号処理装置を示す構成図
【図4】本発明の一実施の形態に係る映像信号処理装置の動作を説明するための波形図
【符号の説明】
1 アナログ映像信号入力端子
2 A/D変換回路
3 バーストロック補間回路
4 バースト位相検出回路
5 フリーランクロック発生回路
6 YC分離回路
7 クロマデコード回路
8 ラインロック補間回路
9 Y信号出力端子
10 R−Y信号出力端子
11 B−Y信号出力端子
21 アナログ映像信号入力端子
22 A/D変換回路
23 サンプリング周波数変換回路
24 バースト位相検出回路
25 バーストロッククロック発生回路
26 YC分離回路
27 クロマデコード回路
28 ラインロック補間回路
29 Y信号出力端子
30 R−Y信号出力端子
31 B−Y信号出力端子
Claims (1)
- フリーランクロックを発生するフリーランクロック発生手段と、
アナログ映像信号をディジタル信号に変換するA/D変換手段と、
前記A/D変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第1のディジタル補間フィルタ手段と、
前記第1の補間フィルタ手段からの信号のバースト位相を検出し、前記第1のディジタル補間フィルタ手段をコントロールするバースト検出手段と、
前記第1のディジタル補間フィルタ手段からの信号をY信号とC信号に分離するYC分離手段と、前記YC分離手段からのC信号をR―Y信号とB―Y信号にデコードするクロマ信号デコード手段と、
前記YC分離手段からのY信号と前記クロマ信号デコード手段からのR―Y信号及びB―Y信号の時間軸及びサンプリング周波数を変換する第2のディジタル補間フィルタ手段とを備え、
前記A/D変換手段と、前記第1のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第2のディジタル補間フィルタ手段は、前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28649099A JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28649099A JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001112016A JP2001112016A (ja) | 2001-04-20 |
JP3695252B2 true JP3695252B2 (ja) | 2005-09-14 |
Family
ID=17705086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28649099A Expired - Lifetime JP3695252B2 (ja) | 1999-10-07 | 1999-10-07 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3695252B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7177262B2 (en) | 2002-04-19 | 2007-02-13 | Victor Company Of Japan, Ltd. | Reproducing system and corresponding information recording medium having wobbled land portions |
WO2005022928A1 (ja) * | 2003-08-29 | 2005-03-10 | Mitsubishi Denki Kabushiki Kaisha | 映像信号処理回路、映像信号表示装置、及び映像信号記録装置 |
-
1999
- 1999-10-07 JP JP28649099A patent/JP3695252B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001112016A (ja) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0730860A (ja) | 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 | |
KR100717236B1 (ko) | 영상 신호 처리 회로 | |
JP3695252B2 (ja) | 映像信号処理装置 | |
KR0170630B1 (ko) | 휘도/색신호 전처리장치 | |
JPS60100892A (ja) | 複合カラ−テレビジヨン信号処理方式 | |
JPH0793709B2 (ja) | テレビジョン受像機 | |
JP3710893B2 (ja) | クロック発生回路 | |
JP3922252B2 (ja) | 映像信号処理回路、映像信号処理方法 | |
JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
JP4461521B2 (ja) | サンプリングクロック生成回路 | |
JP3932164B2 (ja) | 映像信号処理装置 | |
JP4509634B2 (ja) | 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ | |
KR900008370B1 (ko) | 디지탈 색신호 디코딩회로 | |
JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
JP4509407B2 (ja) | Sch検出装置 | |
JPS6143086A (ja) | Pll装置 | |
JP2503619B2 (ja) | フエ―ズロツクル―プ装置 | |
JP3249363B2 (ja) | クロック再生回路 | |
JP2005080026A (ja) | サンプリングクロック生成回路 | |
JP2638948B2 (ja) | 動き検出回路 | |
JPH06113201A (ja) | 同期切換回路 | |
JP3249364B2 (ja) | クロック再生回路 | |
JPH1093986A (ja) | テレビジョン受信装置 | |
JPH0382291A (ja) | 位相同期装置 | |
JPH02290393A (ja) | 色信号同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |