JPH11308631A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 輝度及びクロマ信号のいずれの処理でも良好
なデコードを行う。 【解決手段】 入力端子１０からの信号がＡ／Ｄ変換回
路１６を通じてＹ／Ｃ分離回路１７に供給され、分離さ
れた輝度信号が輝度信号処理回路１８、位相補正回路１
９を通じて出力端子２０に取り出される。またＹ／Ｃ分
離回路１７で分離されたクロマ信号がバンドパスフィル
タ２７、クロマデコード回路２８、位相補正回路２９を
通じて出力端子３０に取り出される。さらに水晶振動子
３１で自由発振のクロックが形成され、このクロックが
マスタークロックとして上述の各回路に供給される。さ
らにクロマデコード回路２８にはデコード位相を検出し
てｓｉｎ波とｃｏｓ波を発生する回路３４が設けられ
る。また位相補正回路１９、２９においてはマスターク
ロックと水平同期信号の位相差によるジッターが補正さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＮＴＳＣ方
式、若しくはＰＡＬ方式の映像信号のデコードに使用し
て好適な画像信号処理装置に関する。詳しくは、少なく
ともクロマ信号のデコードをアナログＰＬＬを用いずに
自由発振のクロックで行うことにより、色再現性の向上
を図るようにしたものである。

【０００２】

【従来の技術】例えばＮＴＳＣ方式、若しくはＰＡＬ方
式の映像信号のデコードを行う画像信号処理装置とし
て、例えば図８のＡ、Ｂに示すような装置が使用されて
いる。

【０００３】すなわち図８のＡにおいては、例えばＮＴ
ＳＣ方式、若しくはＰＡＬ方式のコンポジットの映像信
号が入力端子８０に供給される。この入力端子８０から
のコンポジット信号がゲインコントロールアンプ８１に
供給される。このゲインコントロールアンプ８１の出力
信号がゲイン検出回路８２に供給されて信号ゲインが検
出される。そしてこの検出信号によってゲインコントロ
ールアンプ８１のゲインコントロールが行われる。

【０００４】また、ゲインコントロールアンプ８１から
の信号が前置フィルタ８３を通じてクランプ回路８４に
供給される。さらにゲインコントロールアンプ８１から
の信号が同期分離回路８５に供給され、分離された同期
信号から形成されるクランプパルスがクランプ回路８４
に供給される。これによってクランプ回路８４では、例
えば供給された映像信号に対するシンクチップクランプ
が行われる。このクランプされた信号がＡ／Ｄ変換回路
８６に供給される。

【０００５】さらにＡ／Ｄ変換回路８６からの信号が輝
度／クロマ分離回路（以下、Ｙ／Ｃ分離回路と称する）
８７に供給される。そしてこのＹ／Ｃ分離回路８７で分
離された輝度（Ｙ）信号が、輝度信号処理回路８８を通
じて出力端子８９に取り出される。また、Ｙ／Ｃ分離回
路８７で分離されたクロマ（Ｃ）信号は、バンドパスフ
ィルタ（ＢＰＦ）９０を通じてクロマデコード回路９１
に供給される。そしてデコードされたクロマ信号が出力
端子９２に取り出される。

【０００６】また上述の同期分離回路８５からの信号が
水平周期信号抽出回路９３に供給される。さらに電圧制
御型可変周波数発振器（以下、ＶＣＯと称する）９４が
設けられ、このＶＣＯ９４からの任意のクロック周波数
の発振信号が水平周期までの分周回路９５に供給され
る。そしてこれらの抽出回路９３及び分周回路９５から
の信号が位相比較器９６に供給され、この比較出力がロ
ーパスフィルタ（ＬＰＦ）９７を通じてＶＣＯ９４に供
給される。

【０００７】これによりＶＣＯ９４からは、供給される
コンポジット信号の水平周期に同期した発振信号が取り
出される。そしてこの発振信号がマスタークロックとし
て、上述のＡ／Ｄ変換回路８６以下の、Ｙ／Ｃ分離回路
８７、輝度信号処理回路８８、バンドパスフィルタ９
０、クロマデコード回路９１等に供給されて、供給され
るコンポジット信号（入力端子８０）からベースバンド
の輝度信号及びクロマ信号（出力端子８９、９２）への
デコードが行われる。

【０００８】また図８のＢの回路は、上述のＡの回路で
はマスタークロックを水平周期から形成していたもの
を、クロマ信号のサブキャリアから形成するものであ
る。

【０００９】従って図８のＢにおいては、ゲインコント
ロールアンプ８１からの信号と、同期分離回路８５から
の信号がサブキャリア検出回路９８に供給されてサブキ
ャリアが検出される。またＶＣＯ９４からの任意のクロ
ック周波数の発振信号がサブキャリア周期までの分周回
路９９に供給される。そしてこれらの抽出回路９３及び
分周回路９５からの信号が位相比較器９６に供給され
る。この他の構成は、Ａの回路と同様にされる。

【００１０】

【発明が解決しようとする課題】ところが上述の図８の
Ａ、Ｂの回路において、例えばマスタークロックを水平
周期から形成しているＡの回路では、輝度信号に関して
はジッターの無い信号を得られるものの、クロマ信号に
関しては水平周期に同期したマスタークロックを用いる
ことによって、デコードの基準となるサブキャリアにジ
ッターが発生してしまうことになる。このためこのジッ
ターの影響で、デコード後の色を元通りに再現できなく
なってしまう恐れがある。

【００１１】また、一般的に多く使用されているマスタ
ークロックをサブキャリアから形成しているＢの回路で
は、クロマ信号に関しては確実に再現できるものの、輝
度信号に関しては水平走査線間のジッターが問題になる
恐れがある。これは特に輝度信号に対して変調クロマ信
号（サブキャリア）がロックしていないような入力信号
の場合には、ジッターが大きくなって著しい画質劣化を
招くなどの重大な問題を生じるものである。

【００１２】さらに上述の回路では、水平周期信号抽出
回路９３、ＶＣＯ９４、分周回路９５、位相比較器９
６、ローパスフィルタ９７によってアナログ位相ロック
ループ（ＰＬＬ）が形成されているが、このアナログＰ
ＬＬの精度がデコーダ装置全体の精度を左右するもので
ある。従ってこのアナログＰＬＬの温度特性などの性能
が低い場合には、装置全体の性能を著しく低下させてし
まうことになる。

【００１３】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の装置
では輝度信号及びクロマ信号のいずれかにジッターが発
生して、色再現の不良や画質の劣化などの問題が生じ、
また内蔵のアナログＰＬＬの性能が装置全体の性能を左
右していたというものである。

【００１４】

【課題を解決するための手段】このため本発明において
は、輝度信号及び／またはクロマ信号のＡ／Ｄ変換及び
信号処理を自由発振のクロックで行い、処理された信号
の位相補正、またはクロックを一致させて取り出すよう
にしたものであって、これによれば、輝度信号及びクロ
マ信号のいずれの処理においても良好なデコードを行う
ことができる。

【００１５】

【発明の実施の形態】すなわち本発明の第１の実施の形
態は、輝度信号及びクロマ信号をデジタル化して処理す
る画像信号処理装置であって、輝度信号及びクロマ信号
のＡ／Ｄ変換及び信号処理を自由発振のクロックで行
い、処理された輝度信号及びクロマ信号の位相を補正し
て取り出してなるものである。

【００１６】また、本発明の第２の実施の形態は、輝度
信号及びクロマ信号をデジタル化して処理する画像信号
処理装置であって、輝度信号のＡ／Ｄ変換及び信号処理
を水平同期信号に位相ロックしたクロックで行うと共
に、クロマ信号のＡ／Ｄ変換及び信号処理を自由発振の
クロックで行い、処理された輝度信号及びクロマ信号の
クロックを一致させて取り出してなるものである。

【００１７】

【実施例】以下、図面を参照して本発明を説明するに、
図１は本発明を適用した画像信号処理装置の第１の実施
の形態の構成を示すブロック図である。なお、以下の説
明では、入力がコンポジット信号で供給される場合、若
しくは輝度（Ｙ）／クロマ（Ｃ）信号に分離して供給さ
れる場合に共用される装置について説明する。

【００１８】図１において、入力端子１０には、例えば
ＮＴＳＣ／ＰＡＬ方式のコンポジットの映像信号、若し
くは輝度／クロマ信号に分離して供給される場合には輝
度（Ｙ）信号が供給される。この入力端子１０からの信
号がゲインコントロールアンプ１１に供給される。この
ゲインコントロールアンプ１１の出力信号がゲイン検出
回路１２に供給されて信号ゲインが検出される。そして
この検出信号によってゲインコントロールアンプ１１の
ゲインコントロールが行われる。

【００１９】また、ゲインコントロールアンプ１１から
の信号が前置フィルタ１３を通じてクランプ回路１４に
供給される。さらにゲインコントロールアンプ１１から
の信号が同期分離回路１５に供給され、分離された同期
信号から形成されるクランプパルスがクランプ回路１４
に供給される。これによってクランプ回路１４では、例
えば供給された映像信号に対するシンクチップクランプ
が行われる。このクランプされた信号がＡ／Ｄ変換回路
１６に供給される。

【００２０】さらにＡ／Ｄ変換回路１６からの信号が輝
度／クロマ分離回路（以下、Ｙ／Ｃ分離回路と称する）
１７に供給される。そして入力信号がコンポジット信号
の場合にはこのＹ／Ｃ分離回路１７で分離された輝度信
号、若しくは輝度／クロマ信号に分離して供給される場
合にはこのＹ／Ｃ分離回路１７を通過した輝度信号が、
輝度信号処理回路１８を通じて位相補正回路１９に供給
される。さらに後述するように位相補正された輝度信号
が出力端子２０に取り出される。

【００２１】また、入力信号が輝度／クロマ信号に分離
して供給される場合のクロマ（Ｃ）信号が入力端子２１
に供給される。この入力端子２１からの信号がゲインコ
ントロールアンプ２２に供給される。さらにこのゲイン
コントロールアンプ２２に、上述のゲイン検出回路１２
からの検出信号が供給されて、ゲインコントロールアン
プ２２のゲインコントロールが行われる。

【００２２】このゲインコントロールアンプ２２からの
信号が前置フィルタ２３を通じてクランプ回路２４に供
給される。さらに同期分離回路１５からの分離された同
期信号から形成されるクランプパルスがクランプ回路２
４に供給される。これによってクランプ回路２４では、
例えば供給されたクロマ信号のペデスタルクランプが行
われる。このクランプされた信号がＡ／Ｄ変換回路２５
に供給される。

【００２３】さらにＹ／Ｃ分離回路１７で分離されたク
ロマ信号、若しくはＡ／Ｄ変換回路２５からのクロマ信
号がスイッチ２６で選択され、この選択された信号がバ
ンドパスフィルタ（ＢＰＦ）２７を通じてクロマデコー
ド回路２８に供給される。そしてこのクロマデコード回
路２８でデコードされたクロマ信号が、後述する位相補
正回路２９を通じて出力端子３０に取り出される。

【００２４】また、例えば２７．０ＭＨｚで振動する水
晶振動子３１が設けられ、この水晶振動子３１の両端が
インバータアンプ３２で接続されて上述の周波数の発振
が行われる。この水晶振動子３１からの信号が分周回路
３３に供給されて例えば１３．５ＭＨｚの自由発振のク
ロックが形成される。このクロックがマスタークロック
として、Ａ／Ｄ変換回路１６、２５、Ｙ／Ｃ分離回路１
７、輝度信号処理回路１８、バンドパスフィルタ２７、
クロマデコード回路２８等に供給される。

【００２５】さらにクロマデコード回路２８には、後述
するようにデコード位相を検出してｓｉｎ（サイン）波
とｃｏｓ（コサイン）波を発生する回路３４が設けられ
る。そしてこの発生回路３４からのｓｉｎ波とｃｏｓ波
が供給されることによって、クロマデコード回路２８で
のデコードが行われるものである。

【００２６】また、位相補正回路１９、２９において
は、後述するようにマスタークロックと水平同期信号の
位相差によるジッターが補正される。このため、例えば
同期分離回路１５からの分離された水平同期信号がＡ／
Ｄ変換回路３５でデジタル化される。そしてこの信号が
位相検出回路３６に供給されてマスタークロックとの位
相差が検出され、この位相差の信号が位相補正回路１
９、２９に供給される。

【００２７】さらに図２には、上述のクロマデコード回
路２８の具体例が示される。この図２において、入力端
子４０に供給される変調クロマ信号は所定のバンドパス
フィルタ（ＢＰＦ）４１を通じて乗算器４２、４３に供
給される。そして回路４４、４５からのｓｉｎ波とｃｏ
ｓ波がそれぞれ乗算器４２、４３に供給されることによ
って、それぞれの乗算器４２、４３からは色差（Ｒ−Ｙ
／Ｂ−Ｙ）信号が分離して取り出される。

【００２８】すなわち、例えば上述の入力端子４０に供
給される変調クロマ信号を Ｃ（ωｔ）＝Ｃｒ・ｓｉｎ（ωｔ）＋Ｃｂ・ｃｏｓ（ω
ｔ） 〔但し、Ｃｒ＝Ｒ−Ｙ、Ｃｂ＝Ｂ−Ｙ〕とする。これに
ｓｉｎ（ωｔ）、ｃｏｓ（ωｔ）を乗算すると、その積
信号は Ｃ（ωｔ）×ｓｉｎ（ωｔ）＝（Ｃｒ／２）｛１−ｃｏ
ｓ（２ωｔ）｝＋（Ｃｂ／２）｛ｓｉｎ（２ωｔ）｝ Ｃ（ωｔ）×ｃｏｓ（ωｔ）＝（Ｃｂ／２）｛１−ｃｏ
ｓ（２ωｔ）｝＋（Ｃｒ／２）｛ｓｉｎ（２ωｔ）｝ となる。そしてこれらの信号の高域成分を除去すること
で、色差（Ｒ−Ｙ／Ｂ−Ｙ）信号を分離して取り出すこ
とができる。

【００２９】そこで上述の乗算器４２、４３からの色差
（Ｒ−Ｙ／Ｂ−Ｙ）信号が、乗算による高周波成分を除
去するための、例えばカットオフ周波数が１ＭＨｚ程度
のローパスフィルタ（ＬＰＦ）４６、４７に供給され
る。さらにこれらのローパスフィルタ４６、４７からの
信号がスイッチ４８で選択され、後述する乗算器４９を
通じて出力端子５０に取り出される。

【００３０】さらにローパスフィルタ４６、４７からの
信号がバースト位相の検出回路５１に供給される。ま
た、この検出回路５１には、例えば上述の同期分離回路
１５からのバーストフラグ（ＢＦ）が供給されて、ロー
パスフィルタ４６、４７からの信号のバーストの位相が
検出される。そしてこの検出されたバースト位相の情報
が回路４４、４５に供給されて、乗算器４２、４３に供
給されるｓｉｎ波及びｃｏｓ波の位相が制御される。

【００３１】また、ローパスフィルタ４６、４７からの
信号及びバーストフラグ（ＢＦ）がバーストレベルの検
出回路５２に供給される。そして検出回路５２で検出さ
れたバーストレベルに応じて色信号レベルの自動調整
（ＡＣＣ）及びカラーキラーの制御が行われる。すなわ
ちこの検出されたバーストレベルに応じた制御値が形成
され、この制御値が乗算器４９に供給されることで、上
述のＡＣＣ及びカラーキラーの制御が行われる。

【００３２】そしてこのクロマデコード回路において、
例えば図３に示すようなＮＴＳＣ方式の１００％カラー
バー信号が供給されると、例えば図４のＡに示すような
輝度信号、同図のＢに示すような色差（Ｒ−Ｙ）信号、
及び同図のＣに示すような色差（Ｂ−Ｙ）信号がデコー
ドされて取り出される。なお、図中の数字はデジタル化
したときの量子化値を示す。

【００３３】さらにこのクロマデコード回路において、
本発明の装置ではクロックが自由発振のため、ｓｉｎ波
とｃｏｓ波の周波数と位相を入力変調クロマ信号に合わ
せることが重要である。ここで周波数と位相が合ってい
るか否かの判別は、デコードされた色差（Ｒ−Ｙ／Ｂ−
Ｙ）信号のバースト信号部分を検出して行うことができ
る。

【００３４】そこで上述の回路においては、例えば入力
信号がＮＴＳＣ方式のときは正規化後の検出出力がＲ−
Ｙ＝０、Ｂ−Ｙ＝１となるように制御し、またＰＡＬ方
式のときはＲ−Ｙ＝−（Ｂ−Ｙ）、Ｒ−Ｙ＞０となるよ
うに制御する。これによってｓｉｎ波とｃｏｓ波の周波
数と位相を入力変調クロマ信号に合わせることができ
る。なおこの制御では、実際上は、変調クロマ信号に対
してデジタルＰＬＬを掛けて、ｓｉｎ波とｃｏｓ波の周
波数と位相を合わせているものである。

【００３５】またこのバースト信号のレベルを見る際
に、同時に上述の乗算器４９に供給される制御値を形成
することができる。すなわちこのバースト信号のレベル
は、クロマ信号のレベルを示しているものである。そこ
でこのバースト信号のレベルを見て上述の制御値を形成
し、この制御値を乗算器４９で色差（Ｒ−Ｙ／Ｂ−Ｙ）
信号に乗算することによって、上述の色信号レベルの自
動調整（ＡＣＣ）及びカラーキラーの制御を同時に行う
ことができる。

【００３６】さらに上述の装置において、各水平ライン
ごとのジッターは例えば図５のＡに示すようになってい
る。すなわち上述の装置では、自由発振のクロックでＡ
／Ｄ変換を行っているために、本来は１画面で図５のＢ
に示すように正方格子状（点線）であって欲しい各水平
ラインごとのサンプリングポイント（×）が、Ａに示す
ように縦の点線の位置からずれてしまっている。

【００３７】そこで上述の装置では、このサンプリング
ポイントのずれを位相検出回路３６で検出し、これを解
消するように位相補正回路１９、２９で補正することが
行われている。

【００３８】すなわちこのサンプリングポイントのずれ
の検出は、例えば同期分離回路１５で分離されたコンポ
ジットシンク（同期信号）をデジタル化した信号を用い
て行われる。なお、同期分離回路１５でアナログ同期分
離が行われている場合には分離されたコンポジットシン
クをＡ／Ｄ変換回路３５でデジタル化し、デジタル同期
分離が行われている場合には直接利用して検出が行われ
る。

【００３９】ここで例えば同期分離回路１５で分離され
たコンポジットシンクは、予め適当なローパスフィルタ
を通っているために、デジタル化した場合の例えば信号
の立ち下がりに数クロック掛かることになる。そしてサ
ンプリングポイントにずれがない場合には、図５のＣに
示すようにこの立ち下がり部分でのサンプリングされた
信号レベルは例えば６４→３２→０と変化する。

【００４０】これに対してサンプリングポイントにずれ
がある場合には、例えば図５のＤに示すように、この立
ち下がり部分でのサンプリングされた信号レベルが、例
えば６４→４８→１６と変化することになる。そしてこ
の場合には、例えば同図のＣのサンプリングポイントに
ずれがない場合に対して後ろに１／２クロックずれてい
ることが判るものである。

【００４１】この位相検出回路３６で検出されたずれの
量が、位相補正回路１９、２９に供給される。そしてこ
の位相補正回路１９、２９では、上述の検出されたずれ
の量に従って、例えば各ラインごとに遅延量の異なるデ
ジタルフィルタを切り換えて通すことにより位相補正を
実現することができる。

【００４２】すなわち図６は例えば２つの位相を切り換
える回路の具体例を示す。この図６において、入力端子
６０に供給された信号が、例えば１／２クロックの遅延
を行うフィルタ回路６１に供給される。さらに入力端子
６０からの直接の信号とフィルタ回路６１の出力信号が
スイッチ６２に供給される。そしてこのスイッチ６２が
上述の位相検出回路３６からの信号によって選択され
て、選択された信号が出力端子６３に取り出される。

【００４３】なおこの回路において、上述の１／２クロ
ックの遅延を行うフィルタ回路６１は、例えば１＋Ｚ^-1
のような特性のフィルタ回路によって実現できる。ま
た、実際に回路を組む場合には、２段階の切り換えでは
精度が悪いので、この考え方で位相検出及び補正のポイ
ントを増やすことで、より細かいジッター補正を行うこ
とができる。さらにサンプリングの周波数（クロック周
波数）を上げれば、コンポジットシンクの立ち下がりを
サンプリングする数が増え、より細かい精度の補正を行
うことができる。

【００４４】こうして上述の本発明の第１の実施の形態
の装置においては、アナログＰＬＬを持たないことによ
り、例えば原発振を水晶で行うことでマスタークロック
を極めて安定に形成することができ、そのジッターによ
る影響を全く無くすことができる。また、周辺回路にお
いてアナログＰＬＬに必要な外付けの回路部品等を削減
することができる。

【００４５】さらにクロマデコード回路では、デジタル
ＰＬＬでデコードに用いるｓｉｎ波とｃｏｓ波を発生す
るため、従来のアナログＰＬＬを用いた回路に比べて温
度特性等の影響のない回路を形成することができる。ま
た、各ライン間のジッターに対しては、位相補正を行う
ことによって極めて安定な出力デコードデータを得るこ
とができるものである。

【００４６】従ってこの装置において、輝度信号及びク
ロマ信号のＡ／Ｄ変換及び信号処理を自由発振のクロッ
クで行い、処理された信号を位相補正して取り出すこと
により、輝度信号及びクロマ信号のいずれの処理におい
ても良好なデコードを行うことができる。

【００４７】これによって、従来の装置では輝度信号及
びクロマ信号のいずれかにジッターが発生して、色再現
の不良や画質の劣化などの問題が生じ、また内蔵のアナ
ログＰＬＬの性能が装置全体の性能を左右していたもの
を、本発明によればこれらの問題点を容易に解消するこ
とができるものである。

【００４８】ところで上述の装置では、クロマ信号のデ
コードはデジタルＰＬＬを用いることで安定したデコー
ドデータを得ることができるが、輝度信号のジッターに
関しては上述の位相補正を用いても完全に“０”に押さ
えることは困難である。そこでこのジッターを完全に押
さえるためには、図７に示すような装置が用いられる。

【００４９】すなわち図７には、本発明を適用した画像
信号処理装置の第２の実施の形態の構成のブロック図を
示す。なお、図７において、上述の図１と対応する部分
には同一の符号を附して重複の説明を省略する。また、
以下の説明では、入力がコンポジット信号で供給される
場合、若しくは輝度（Ｙ）／クロマ（Ｃ）信号に分離し
て供給される場合に共用される装置について説明する。

【００５０】この図７において、上述の図１の異なる部
分では、まずクランプ回路１４、２４からの信号がスイ
ッチ２６で選択されてＡ／Ｄ変換回路２５に供給され
る。また、Ａ／Ｄ変換回路１６からの信号が輝度（Ｙ）
分離回路７０に供給され、分離された輝度信号が輝度信
号処理回路１８に供給される。さらにＡ／Ｄ変換回路２
５からの信号がクロマ（Ｃ）分離回路７１に供給され、
分離されたクロマ信号がバンドパスフィルタ２７に供給
される。

【００５１】また同期分離回路１５からの信号が水平周
期信号抽出回路７２に供給される。さらに電圧制御型可
変周波数発振器（以下、ＶＣＯと称する）７３が設けら
れ、このＶＣＯ７３からの任意のクロック周波数の発振
信号が水平周期までの分周回路７４に供給される。そし
てこれらの抽出回路７２及び分周回路７４からの信号が
位相比較器７５に供給され、この比較出力がローパスフ
ィルタ（ＬＰＦ）７６を通じてＶＣＯ７３に供給され
る。

【００５２】これによりＶＣＯ７３からは、供給される
コンポジット信号の水平周期に同期した発振信号が取り
出される。そしてこの発振信号がマスタークロックとし
て、Ａ／Ｄ変換回路１６、輝度（Ｙ）分離回路７０、輝
度信号処理回路１８等に供給される。また、上述の分周
回路３３からの自由発振のクロックがマスタークロック
として、Ａ／Ｄ変換回路２５、クロマ（Ｃ）分離回路７
１、バンドパスフィルタ２７、クロマデコード回路２８
等に供給される。

【００５３】そしてこれらの輝度信号処理回路１８、ク
ロマデコード回路２８等において、入力端子１０に供給
されるコンポジット信号からベースバンドの輝度信号及
びクロマ信号へのデコードが行われる。ただしこの場合
には、得られる輝度信号及びクロマ信号のクロックが異
なっているので、さらにこれらの信号を乗り換えメモリ
ー７７、７８にそれぞれのクロックで書き込み、これら
を入力端子７９からの乗り換えクロックで読み出すこと
でクロックを一致させている。

【００５４】従ってこの装置においては、クロマ信号の
Ａ／Ｄ変換及び信号処理は自由発振のクロックで行い、
輝度信号のＡ／Ｄ変換及び信号処理は水平同期信号に位
相ロックしたクロックで行うと共に、処理された信号の
クロックを一致させて取り出すことによって、輝度信号
及びクロマ信号のいずれの処理においても良好なデコー
ドを行うことができる。

【００５５】すなわちこの装置においては、完全に
“０”に押さえることは困難であった輝度信号のジッタ
ーを、輝度信号のＡ／Ｄ変換及び信号処理は水平同期信
号に位相ロックしたクロックで行うことによって、輝度
信号及びクロマ信号のいずれの処理においてもジッター
の無いデコードを行うことができる。さらにこの装置
は、輝度信号とクロマ信号の分離をそれぞれ独立の回路
７０、７１で行うので、それぞれの信号でジッターの無
い良好な分離を行うことができる。

【００５６】ただしこの装置では、上述のように回路７
０、７１を独立に設けるので構成が多少複雑になる。ま
たクロック信号を一致させるための乗り換えメモリー７
７、７８等の構成も必要となる。さらに輝度信号の処理
はアナログＰＬＬで行われるので、アナログＰＬＬの性
能が充分でない場合には、上述の第１の実施の形態の装
置の方が安定した性能を示す場合もある。

【００５７】こうして上述の画像信号処理装置の第１の
実施の形態によれば、輝度信号及びクロマ信号をデジタ
ル化して処理する画像信号処理装置であって、輝度信号
及びクロマ信号のＡ／Ｄ変換及び信号処理を自由発振の
クロックで行い、処理された輝度信号及びクロマ信号の
位相を補正して取り出すことにより、輝度信号及びクロ
マ信号のいずれの処理においても良好なデコードを行う
ことができるものである。

【００５８】また、上述の画像信号処理装置の第２の実
施の形態によれば、輝度信号及びクロマ信号をデジタル
化して処理する画像信号処理装置であって、輝度信号の
Ａ／Ｄ変換及び信号処理を水平同期信号に位相ロックし
たクロックで行うと共に、クロマ信号のＡ／Ｄ変換及び
信号処理を自由発振のクロックで行い、処理された輝度
信号及びクロマ信号のクロックを一致させて取り出すこ
とにより、輝度信号及びクロマ信号のいずれの処理にお
いても良好なデコードを行うことができるものである。

【００５９】なお本発明は、上述の説明した実施の形態
に限定されるものではなく、本発明の精神を逸脱するこ
となく種々の変形が可能とされるものである。

【００６０】

【発明の効果】従って請求項１の発明によれば、輝度信
号及びクロマ信号のＡ／Ｄ変換及び信号処理を自由発振
のクロックで行い、処理された信号を位相補正して取り
出すことにより、輝度信号及びクロマ信号のいずれの処
理においても良好なデコードを行うことができるもので
ある。

【００６１】これによって、従来の装置では輝度信号及
びクロマ信号のいずれかにジッターが発生して、色再現
の不良や画質の劣化などの問題が生じ、また内蔵のアナ
ログＰＬＬの性能が装置全体の性能を左右していたもの
を、本発明によればこれらの問題点を容易に解消するこ
とができるものである。

【００６２】従って請求項２の発明によれば、クロマ信
号のＡ／Ｄ変換及び信号処理は自由発振のクロックで行
い、輝度信号のＡ／Ｄ変換及び信号処理は水平同期信号
に位相ロックしたクロックで行うと共に、処理された信
号のクロックを一致させて取り出すことによって、輝度
信号及びクロマ信号のいずれの処理においても良好なデ
コードを行うことができるものである。

【図面の簡単な説明】

【図１】本発明を適用した画像信号処理装置の第１の実
施の形態の構成を示すブロック図である。

【図２】その要部の具体回路例の構成図である。

【図３】その説明のための図である。

【図４】その説明のための図である。

【図５】その説明のための図である。

【図６】その要部の具体回路例の構成図である。

【図７】本発明を適用した画像信号処理装置の第２の実
施の形態の構成を示すブロック図である。

【図８】従来の装置の説明のための図である。

【符号の説明】

１０，２１…入力端子、１１，２２…ゲインコントロー
ルアンプ、１２…ゲイン検出回路、１３，２３…前置フ
ィルタ、１４，２４…クランプ回路、１５…同期分離回
路、１６，２５，３５…Ａ／Ｄ変換回路、１７…Ｙ／Ｃ
分離回路、１８…輝度信号処理回路、１９，２９…位相
補正回路、２０，３０…出力端子、２６…スイッチ、２
７…バンドパスフィルタ、２８…クロマデコード回路、
３１…水晶振動子、３２…インバータアンプ、３３…分
周回路、３４…ｓｉｎ波とｃｏｓ波を発生する回路、３
６…位相検出回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 自由発振のクロックを生成させるクロッ
   ク生成手段と、 輝度信号及びクロマ信号を前記クロックに基づいてデジ
   タル変換するアナログ／デジタル変換手段と、 前記アナログ／デジタル変換手段で変換されたデジタル
   輝度信号及びデジタルクロマ信号の処理を前記クロック
   に基づいて行う画像処理手段と、 前記画像処理手段で処理されたデジタル輝度信号及びデ
   ジタルクロマ信号の位相を補正する位相補正手段とを備
   えたことを特徴とする画像信号処理装置。
2. 【請求項２】 前記画像処理手段は、所定の方式の画像
   信号のベースバンド信号へのデコードを行う手段とした
   請求項１記載の画像信号処理装置。
3. 【請求項３】 輝度信号の水平同期信号に位相ロックし
   たクロックを生成させる第１のクロック生成手段と、 自由発振のクロックを生成させる第２のクロック生成手
   段と、 前記輝度信号を前記第１のクロック生成手段が生成させ
   たクロックに基づいてデジタル変換する第１のアナログ
   ／デジタル変換手段と、 前記第１のアナログ／デジタル変換手段で変換されたデ
   ジタル輝度信号の処理を前記第１のクロック生成手段が
   生成させたクロックに基づいて行う輝度処理手段と、 クロマ信号を前記第２のクロック生成手段が生成させた
   クロックに基づいてデジタル変換する第２のアナログ／
   デジタル変換手段と、 前記第２のアナログ／デジタル変換手段で変換されたデ
   ジタルクロマ信号の処理を前記第２のクロック生成手段
   が生成させたクロックに基づいて行うクロマ処理手段
   と、 前記輝度処理手段で処理されたデジタル輝度信号のクロ
   ック位相と、前記クロマ処理手段で処理されたデジタル
   クロマ信号のクロックを一致させるクロック補正手段と
   を備えたことを特徴とする画像信号処理装置。
4. 【請求項４】 前記クロマ処理手段は、所定の方式の画
   像信号を構成するクロマ信号のベースバンド信号へのデ
   コードを行う手段とした請求項３記載の画像信号処理装
   置。