JP3249364B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3249364B2 JP3249364B2 JP31210795A JP31210795A JP3249364B2 JP 3249364 B2 JP3249364 B2 JP 3249364B2 JP 31210795 A JP31210795 A JP 31210795A JP 31210795 A JP31210795 A JP 31210795A JP 3249364 B2 JP3249364 B2 JP 3249364B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- sampling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明はクロック再生回路に関
し、特にたとえば、ＶＴＲやＴＶ受像機等においてカラ
ービデオ信号をＡ／Ｄ変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
し、特にたとえば、ＶＴＲやＴＶ受像機等においてカラ
ービデオ信号をＡ／Ｄ変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
【０００２】
【従来の技術】複合カラ−ビデオ信号をそのカラ−バー
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図３を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ回路２を通
してＡ／Ｄ変換器３に与えられ、ＰＬＬ４で作られた４
Ｆｓｃ（副搬送波の４倍の周波数）のサンプリングクロ
ックに基づいて、Ａ／Ｄ変換される。
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストＰＬＬ（位相同期ル−プ）を構成し、
そのＰＬＬの出力からサンプリングクロックを得るよう
にしていた。すなわち、図３を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ１およびペデスタルクランプ回路２を通
してＡ／Ｄ変換器３に与えられ、ＰＬＬ４で作られた４
Ｆｓｃ（副搬送波の４倍の周波数）のサンプリングクロ
ックに基づいて、Ａ／Ｄ変換される。
【０００３】ＰＬＬ４において、複合カラービデオ信号
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。
はバンドパスフィルタ４ａに与えられ、Ｙ／Ｃ分離され
る。バンドパスフィルタ４ａからの色信号成分（バース
ト信号）は、位相比較器４ｂに与えられる。複合カラー
ビデオ信号は、また、同期分離回路４ｃに与えられる。
同期分離回路４ｃから出力される水平同期信号に基づい
てバーストゲートパルス発生回路４ｄがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器４ｂが能動化される。したがって、位相比較器
４ｂは、バーストゲートパルス期間中、４Ｆｓｃの発振
周波数の電圧制御発振器（ＶＣＯ）４ｅの発振信号を１
／Ｎ（たとえば１／４）分周する分周回路４ｆの出力と
上述のバースト信号との位相を比較する。位相比較器４
ｂの出力がロ−パスフィルタ４ｇを介して、電圧制御発
振器４ｆに与えられる。このようにして、バーストＰＬ
Ｌ４が構成される。
【０００４】そして、Ａ／Ｄ変換器３の出力はディジタ
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。
ル信号プロセサ（ＤＳＰ）５において、３次元Ｙ／Ｃ分
離回路５ａ等によって処理された後、Ｄ／Ａ変換器６ａ
および６ｂに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。Ｄ／Ａ変換器６ａおよび６
ｂの出力がさらに復調回路（図示せず）に与えられ、ア
ナログ信号処理によって復調される。
【０００５】図３に示す従来技術では、バンドパスフィ
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図３に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
ルタ４ａやペデスタルクランプ回路２等の温度ドリフト
等の影響によりＡ／Ｄ変換器３に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図３に示すように、Ｄ／Ａ
変換器６ｂでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
【０００６】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図３従来技術の欠
点は図４の従来技術によって解消することができる。図
４の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。
間に不確定な位相誤差を生じるという図３従来技術の欠
点は図４の従来技術によって解消することができる。図
４の従来技術では、ＤＳＰ５に位相比較器７および移相
器８を設け、Ａ／Ｄ変換器３によってディジタル信号に
変換されたバースト信号（バーストデータ）と電圧制御
発振器４ｅからのサンプリングクロックとの位相誤差を
位相比較器７で検出し、その位相誤差に従って電圧制御
発振器４ｅからのサンプリングクロックの位相を移相器
８によって変化させて３次元Ｙ／Ｃ分離回路５ａに与え
るようにしている。
【０００７】
【発明が解決しようとする課題】図４の従来技術におい
ては、ノイズの影響を除去するために、たとえば１フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
ては、ノイズの影響を除去するために、たとえば１フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
【０００８】
【課題を解決するための手段】この発明は、制御信号に
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変
換するＡ／Ｄ変換器、Ａ／Ｄ変換器からの出力を基準周
波数でサンプリングしてサンプルデ−タを出力する第１
サンプリング手段、Ａ／Ｄ変換器からの出力をサンプリ
ングしてサンプルデ−タとは１８０°位相の異なるサン
プルデ−タを出力する第２サンプリング手段、第１サン
プリング手段からのサンプルデ−タと第２サンプリング
手段からのサンプルデ−タとを比較する比較手段、およ
び比較手段の出力に基づいて制御信号を基準周波数信号
期間中に可変周波数発振器に与える制御信号発生手段を
備える、クロック再生回路である。
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をＡ／Ｄ変
換するＡ／Ｄ変換器、Ａ／Ｄ変換器からの出力を基準周
波数でサンプリングしてサンプルデ−タを出力する第１
サンプリング手段、Ａ／Ｄ変換器からの出力をサンプリ
ングしてサンプルデ−タとは１８０°位相の異なるサン
プルデ−タを出力する第２サンプリング手段、第１サン
プリング手段からのサンプルデ−タと第２サンプリング
手段からのサンプルデ−タとを比較する比較手段、およ
び比較手段の出力に基づいて制御信号を基準周波数信号
期間中に可変周波数発振器に与える制御信号発生手段を
備える、クロック再生回路である。
【０００９】
【作用】Ａ／Ｄ変換器は、可変周波数発振器の発振信号
でテレビジョン信号の間欠的な基準周波数信号（バ−ス
ト信号）をＡ／Ｄ変換し、バ−ストデ−タを出力する。
このバ−ストデ−タは、第１サンプリング手段におい
て、基準周波数すなわち副搬送波周波数（ＦSC）でサン
プリングされる。また、第２サンプリング手段は、副搬
送波周波数（ＦSC）信号を１８０°位相反転させた周波
数（Ｆ′SC）の信号でバ−ストデ−タをサンプルする。
第１および第２サンプリング手段から出力されるサンプ
ルデ−タは、比較手段に与えられる。したがって、比較
手段では、第１サンプリング手段からのサンプルデ−タ
（Ｓ１）と、サンプルデ−タ（Ｓ１）とは１８０°位相
の異なる、第２サンプリング手段からのサンプルデ−タ
（Ｓ２）とが比較される。
でテレビジョン信号の間欠的な基準周波数信号（バ−ス
ト信号）をＡ／Ｄ変換し、バ−ストデ−タを出力する。
このバ−ストデ−タは、第１サンプリング手段におい
て、基準周波数すなわち副搬送波周波数（ＦSC）でサン
プリングされる。また、第２サンプリング手段は、副搬
送波周波数（ＦSC）信号を１８０°位相反転させた周波
数（Ｆ′SC）の信号でバ−ストデ−タをサンプルする。
第１および第２サンプリング手段から出力されるサンプ
ルデ−タは、比較手段に与えられる。したがって、比較
手段では、第１サンプリング手段からのサンプルデ−タ
（Ｓ１）と、サンプルデ−タ（Ｓ１）とは１８０°位相
の異なる、第２サンプリング手段からのサンプルデ−タ
（Ｓ２）とが比較される。
【００１０】比較手段は、第１サンプリング手段からの
出力（Ｓ１）と第２サンプリング手段からの出力（Ｓ
２）との間に差（位相差）がある場合（Ｓ１≠Ｓ２）
に、ハイレベルまたはロ−レベルの信号を出力する。こ
のハイレベル（またはロ−レベル）の信号はたとえば、
アナログロ−パスフィルタを含む制御電圧発生手段によ
って、制御信号として、可変周波数発振器に与えられ
る。この制御信号によって、ロ−パスフィルタのコンデ
ンサが充電（または放電）され、それにより可変周波数
発振器の発振周波数が制御される。
出力（Ｓ１）と第２サンプリング手段からの出力（Ｓ
２）との間に差（位相差）がある場合（Ｓ１≠Ｓ２）
に、ハイレベルまたはロ−レベルの信号を出力する。こ
のハイレベル（またはロ−レベル）の信号はたとえば、
アナログロ−パスフィルタを含む制御電圧発生手段によ
って、制御信号として、可変周波数発振器に与えられ
る。この制御信号によって、ロ−パスフィルタのコンデ
ンサが充電（または放電）され、それにより可変周波数
発振器の発振周波数が制御される。
【００１１】
【発明の効果】この発明によれば、簡単な回路構成でデ
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
【００１２】
【実施例】図１を参照して、この実施例のクロック再生
回路１０はＰＬＬ１２およびＤＳＰ１４を含む。入力端
子１６から入力された複合カラービデオ信号はロ−パス
フィルタ１８に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分（ナイキスト周波
数）よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ１８はＹ／Ｃ分離回路に相当し、
ロ−パスフィルタ１８からは入力映像信号の輝度信号成
分が出力され、クランプ回路２０に与えられる。
回路１０はＰＬＬ１２およびＤＳＰ１４を含む。入力端
子１６から入力された複合カラービデオ信号はロ−パス
フィルタ１８に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分（ナイキスト周波
数）よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ１８はＹ／Ｃ分離回路に相当し、
ロ−パスフィルタ１８からは入力映像信号の輝度信号成
分が出力され、クランプ回路２０に与えられる。
【００１３】クランプ回路２０は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号（輝度信号）は、Ａ／
Ｄ変換器２２に与えられ、そこにおいてＰＬＬ１２に含
まれる電圧制御発振器２４からの４ＦSCの周波数をもつ
サンプリングクロックに従ってディジタル変換される。
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。ペデスタルレベ
ルが一定に整えられたビデオ信号（輝度信号）は、Ａ／
Ｄ変換器２２に与えられ、そこにおいてＰＬＬ１２に含
まれる電圧制御発振器２４からの４ＦSCの周波数をもつ
サンプリングクロックに従ってディジタル変換される。
【００１４】ディジタル変換されたビデオ信号（ビデオ
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられ、電圧制御発振器２４からのクロック
信号（４ＦSC＝１４．３ＭＨｚ）に従ってＹ／Ｃ分離さ
れる。Ｙ／Ｃ分離回路２６からの輝度信号（Ｙ）および
色信号（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１ｂに与
えられ、アナログ変換される。
デ−タ）は、ＤＳＰ１４に含まれる３次元Ｙ／Ｃ分離回
路２６に与えられ、電圧制御発振器２４からのクロック
信号（４ＦSC＝１４．３ＭＨｚ）に従ってＹ／Ｃ分離さ
れる。Ｙ／Ｃ分離回路２６からの輝度信号（Ｙ）および
色信号（Ｃ）は、Ｄ／Ａ変換器３１ａおよび３１ｂに与
えられ、アナログ変換される。
【００１５】また、Ａ／Ｄ変換器２２からのビデオデ−
タは、第１サンプル回路２８ａ，第２サンプル回路２８
ｂおよび第３サンプル回路２８ｃに与えられる。第１サ
ンプル回路２８ａに入力されたディジタルビデオ信号
は、副搬送波周期（ＦSC）でサンプリングされ、第１サ
ンプル回路２８からは、比較器３２に対して、サンプル
データ（Ｓ１）が出力される。また、第２サンプル回路
２８ｂからは、サンプルデ−タ（Ｓ１）と１８０°位相
の異なるサンプルデ−タ（Ｓ２）が出力される。すなわ
ち、第２サンプル回路において、入力バ−ストデ−タは
副搬送波周期（Ｆ SC）を１８０°位相反転させた周期
（Ｆ′SC）でサンプリングされる。そして、比較器３２
において、第１サンプル回路２８ａからのサンプルデー
タ（Ｓ１）と第２サンプル回路２８ｂからのサンプルデ
−タ（Ｓ２）とが比較される。
タは、第１サンプル回路２８ａ，第２サンプル回路２８
ｂおよび第３サンプル回路２８ｃに与えられる。第１サ
ンプル回路２８ａに入力されたディジタルビデオ信号
は、副搬送波周期（ＦSC）でサンプリングされ、第１サ
ンプル回路２８からは、比較器３２に対して、サンプル
データ（Ｓ１）が出力される。また、第２サンプル回路
２８ｂからは、サンプルデ−タ（Ｓ１）と１８０°位相
の異なるサンプルデ−タ（Ｓ２）が出力される。すなわ
ち、第２サンプル回路において、入力バ−ストデ−タは
副搬送波周期（Ｆ SC）を１８０°位相反転させた周期
（Ｆ′SC）でサンプリングされる。そして、比較器３２
において、第１サンプル回路２８ａからのサンプルデー
タ（Ｓ１）と第２サンプル回路２８ｂからのサンプルデ
−タ（Ｓ２）とが比較される。
【００１６】Ａ／Ｄ変換器２２からのビデオ信号は、第
３サンプル回路２８ｃにおいて、副搬送波周期の２倍
（２ＦSC）でサンプリングされる。よって、第３サンプ
ル回路２８ｃからは、バ−スト信号の取れた直流レベル
のデ−タ（ＳＣ）が出力される。このデ−タ（ＳＣ）は
比較器３６に与えられ、そこにおいてペデスタルデ−タ
発生回路３４からの基準のペデスタルデ−タ（ＲＥＦ）
とデ−タ（ＳＣ）とが比較される。そして、比較器３６
からは、デ−タ（ＳＣ）とペデスタルデ−タ（ＲＥＦ）
との差分に応答した信号が出力される。
３サンプル回路２８ｃにおいて、副搬送波周期の２倍
（２ＦSC）でサンプリングされる。よって、第３サンプ
ル回路２８ｃからは、バ−スト信号の取れた直流レベル
のデ−タ（ＳＣ）が出力される。このデ−タ（ＳＣ）は
比較器３６に与えられ、そこにおいてペデスタルデ−タ
発生回路３４からの基準のペデスタルデ−タ（ＲＥＦ）
とデ−タ（ＳＣ）とが比較される。そして、比較器３６
からは、デ−タ（ＳＣ）とペデスタルデ−タ（ＲＥＦ）
との差分に応答した信号が出力される。
【００１７】比較器３６からの信号は帰還回路３８に与
えられ、バ−スト期間に限り、比較器３６からの出力が
クランプ回路２０に与えられる。つまり、帰還回路３８
は、バ−ストゲ−トパルス発生回路４６からのバ−スト
ゲ−トパルス（ＢＧＰ）と比較器３６からの信号の反転
を入力とするＡＮＤゲ−ト４０ａと、ＡＮＤゲ−ト４０
ａの出力で３状態が切り換えられる３状態スイッチ４２
ａを含み、デ−タ（ＳＣ）と基準のペデスタルデ−タ
（ＲＥＦ）との間に差が生じたときのバ−スト期間に限
り、３状態スイッチ４２ａは導通状態となる。そして、
比較器３６からの出力信号がクランプ回路２０に負帰還
される。
えられ、バ−スト期間に限り、比較器３６からの出力が
クランプ回路２０に与えられる。つまり、帰還回路３８
は、バ−ストゲ−トパルス発生回路４６からのバ−スト
ゲ−トパルス（ＢＧＰ）と比較器３６からの信号の反転
を入力とするＡＮＤゲ−ト４０ａと、ＡＮＤゲ−ト４０
ａの出力で３状態が切り換えられる３状態スイッチ４２
ａを含み、デ−タ（ＳＣ）と基準のペデスタルデ−タ
（ＲＥＦ）との間に差が生じたときのバ−スト期間に限
り、３状態スイッチ４２ａは導通状態となる。そして、
比較器３６からの出力信号がクランプ回路２０に負帰還
される。
【００１８】より詳しく説明すると、比較器３６におい
て、第３サンプル回路２８ｃからのデ−タ（ＳＣ）とペ
デスタルデ−タ（ＲＥＦ）が比較され、両デ−タ間に差
（電圧差）を生じた場合には、比較器３６はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は３状態スイッチ４２ａを介し
て、クランプ回路２０に与えられる。この信号によっ
て、クランプ回路２０のコンデンサは充電または放電さ
れる。すなわち、クランプ回路２０は、図１に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路２０のクランプレベルが変化する。したがって、
Ａ／Ｄ変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ（ＲＥＦ）に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。
て、第３サンプル回路２８ｃからのデ−タ（ＳＣ）とペ
デスタルデ−タ（ＲＥＦ）が比較され、両デ−タ間に差
（電圧差）を生じた場合には、比較器３６はその差分に
応答した、たとえばハイレベルまたはロ−レベルの信号
を出力する。この信号は３状態スイッチ４２ａを介し
て、クランプ回路２０に与えられる。この信号によっ
て、クランプ回路２０のコンデンサは充電または放電さ
れる。すなわち、クランプ回路２０は、図１に示すよう
に、コンデンサを含み、このような負帰還によりクラン
プ回路２０のクランプレベルが変化する。したがって、
Ａ／Ｄ変換後のビデオデ−タのペデスタルデ−タは、基
準のペデスタルデ−タ（ＲＥＦ）に固定化される。この
ように、ディジタル変換後のペデスタルレベルを正確に
設定できるため、クロック発生回路の大部分をディジタ
ル化でき、サンプリングクロックの再生位相が厳密に設
定できる。
【００１９】また、第３サンプル回路２８ｃでサンプル
されたデ−タ（ＳＣ）は、同期分離回路４４に与えられ
る。同期分離回路４４からの水平同期信号に基づいて、
バ−ストゲ−トパルス発生回路４６がバ−ストゲ−トパ
ルスを生成する。つまり、バーストゲートパルス発生回
路４６は、水平同期信号からの時間をカウントするカウ
ンタ（図示せず）と、このカウンタからの出力をデコ−
ドするデコ−ダ（図示せず）とを含む。
されたデ−タ（ＳＣ）は、同期分離回路４４に与えられ
る。同期分離回路４４からの水平同期信号に基づいて、
バ−ストゲ−トパルス発生回路４６がバ−ストゲ−トパ
ルスを生成する。つまり、バーストゲートパルス発生回
路４６は、水平同期信号からの時間をカウントするカウ
ンタ（図示せず）と、このカウンタからの出力をデコ−
ドするデコ−ダ（図示せず）とを含む。
【００２０】バーストゲートパルス発生回路４６から出
力されるバーストゲートパルス（ＢＧＰ）は、上述した
ように帰還回路３８に与えられるとともに、制御信号発
生回路３９に与えられる。これにより比較器３２からの
出力がバ−スト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３９は、帰還回路３８と同様の
回路構成であって、比較器３２からの出力信号の反転と
バーストゲートパルス発生回路４６からのバーストゲー
トパルスとを入力とするＡＮＤゲート４０ｂと、３状態
スイッチ４２ｂとを含む。サンプルデ−タ（Ｓ１）とサ
ンプルデ−タ（Ｓ２）との間に差があるときのバースト
期間中に限り、３状態スイッチ４２ｂが導通状態とな
る。そのとき、比較器３２からの出力信号が、３状態ス
イッチ４２ｂを介して、ローパスフィルタ４８に与えら
れる。
力されるバーストゲートパルス（ＢＧＰ）は、上述した
ように帰還回路３８に与えられるとともに、制御信号発
生回路３９に与えられる。これにより比較器３２からの
出力がバ−スト期間にのみＰＬＬ１２に与えられる。つ
まり、制御信号発生回路３９は、帰還回路３８と同様の
回路構成であって、比較器３２からの出力信号の反転と
バーストゲートパルス発生回路４６からのバーストゲー
トパルスとを入力とするＡＮＤゲート４０ｂと、３状態
スイッチ４２ｂとを含む。サンプルデ−タ（Ｓ１）とサ
ンプルデ−タ（Ｓ２）との間に差があるときのバースト
期間中に限り、３状態スイッチ４２ｂが導通状態とな
る。そのとき、比較器３２からの出力信号が、３状態ス
イッチ４２ｂを介して、ローパスフィルタ４８に与えら
れる。
【００２１】ローパスフィルタ４８は、コンデンサ（図
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
１，Ｓ２）間の位相誤差に応じた電圧を出力し、電圧制
御発振器２４に与える。より詳しく説明すると、図２
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、サンプルデ−タ（Ｓ１）とサンプルデ−タ
（Ｓ２）とが比較され、サンプルデ−タ（Ｓ１）が、図
２（Ｂ）に示すように、サンプルデ−タ（Ｓ２）よりも
大きいとき（Ｓ１−Ｓ２＝ΔＥ）、つまり入力バ−スト
信号に対して副搬送波のサンプル位相が進相している場
合には、比較器３２からは、３状態スイッチ４２ｂに対
して、たとえばハイレベルの信号（Ｈ）が出力される。
示せず）を含み、比較器３２からの両信号デ−タ（Ｓ
１，Ｓ２）間の位相誤差に応じた電圧を出力し、電圧制
御発振器２４に与える。より詳しく説明すると、図２
（Ａ）は入力バ−スト信号を示す。そして、比較器３２
において、サンプルデ−タ（Ｓ１）とサンプルデ−タ
（Ｓ２）とが比較され、サンプルデ−タ（Ｓ１）が、図
２（Ｂ）に示すように、サンプルデ−タ（Ｓ２）よりも
大きいとき（Ｓ１−Ｓ２＝ΔＥ）、つまり入力バ−スト
信号に対して副搬送波のサンプル位相が進相している場
合には、比較器３２からは、３状態スイッチ４２ｂに対
して、たとえばハイレベルの信号（Ｈ）が出力される。
【００２２】このとき、比較器３２からは、また、ＡＮ
Ｄゲ−ト４０ｂに対して、たとえばロ−レベルの切換信
号（Ｌ′）が出力される。この切換信号（Ｌ′）は、比
較器３２に入力された両デ−タ（Ｓ１およびＳ２）間に
位相誤差がある場合（Ｓ１≠Ｓ２）に出力される。この
切換信号（Ｌ′）とバ−ストゲ−トパルス発生回路４６
からのバ−ストゲ−トパルス（ＢＧＰ）とによって、３
状態スイッチ４２ｂは導通状態となり、比較器３２から
のハイレベルの信号（Ｈ）がロ−パスフィルタ４８に与
えられる。この信号（Ｈ）によって、ローパスフィルタ
４８のコンデンサ（図示せず）は充電される。したがっ
て、ローパスフィルタ４８からは、電圧制御発振器２４
の発振周波数を小さくする制御信号が出力される。
Ｄゲ−ト４０ｂに対して、たとえばロ−レベルの切換信
号（Ｌ′）が出力される。この切換信号（Ｌ′）は、比
較器３２に入力された両デ−タ（Ｓ１およびＳ２）間に
位相誤差がある場合（Ｓ１≠Ｓ２）に出力される。この
切換信号（Ｌ′）とバ−ストゲ−トパルス発生回路４６
からのバ−ストゲ−トパルス（ＢＧＰ）とによって、３
状態スイッチ４２ｂは導通状態となり、比較器３２から
のハイレベルの信号（Ｈ）がロ−パスフィルタ４８に与
えられる。この信号（Ｈ）によって、ローパスフィルタ
４８のコンデンサ（図示せず）は充電される。したがっ
て、ローパスフィルタ４８からは、電圧制御発振器２４
の発振周波数を小さくする制御信号が出力される。
【００２３】一方、図２（Ｃ）に示すように、サンプル
デ−タ（Ｓ１）がサンプルデ−タ（Ｓ２）よりも小さい
とき（Ｓ１−Ｓ２＝−ΔＥ）場合、つまり入力バ−スト
信号に対して副搬送波のサンプル位相が遅相している場
合には、比較器３２からはたとえばロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３９は、比較器３２に入力される両信号（Ｓ１およ
びＳ２）に位相差がある（Ｓ１≠Ｓ２）場合のバースト
期間中に導通状態となり、比較器３２からのロ−レベル
の信号（Ｌ）がロ−パスフィルタ４８に与えられ、ロ−
パスフィルタ４８のコンデンサが放電される。したがっ
て、ロ−パスフィルタ４８からは、電圧制御発振器２４
の発振周波数を大きくする制御信号が出力される。
デ−タ（Ｓ１）がサンプルデ−タ（Ｓ２）よりも小さい
とき（Ｓ１−Ｓ２＝−ΔＥ）場合、つまり入力バ−スト
信号に対して副搬送波のサンプル位相が遅相している場
合には、比較器３２からはたとえばロ−レベルの信号
（Ｌ）が出力される。先に述べたように、制御信号発生
回路３９は、比較器３２に入力される両信号（Ｓ１およ
びＳ２）に位相差がある（Ｓ１≠Ｓ２）場合のバースト
期間中に導通状態となり、比較器３２からのロ−レベル
の信号（Ｌ）がロ−パスフィルタ４８に与えられ、ロ−
パスフィルタ４８のコンデンサが放電される。したがっ
て、ロ−パスフィルタ４８からは、電圧制御発振器２４
の発振周波数を大きくする制御信号が出力される。
【００２４】ロ−パスフィルタ４８から出力される制御
信号によって、電圧制御発振器２４からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ４８によって、両信
号（Ｓ１およびＳ２）間に生じた位相誤差デ−タが平均
化される。したがって、電圧制御発振器２４からは、基
準周波数信号（入力バ−スト信号）に対して常に固定さ
れた位相関係にあるクロック信号が、Ａ／Ｄ変換器２２
に対して出力される。
信号によって、電圧制御発振器２４からは、位相誤差デ
−タに応じて発振周波数が変化したクロック信号が出力
される。つまり、ロ−パスフィルタ４８によって、両信
号（Ｓ１およびＳ２）間に生じた位相誤差デ−タが平均
化される。したがって、電圧制御発振器２４からは、基
準周波数信号（入力バ−スト信号）に対して常に固定さ
れた位相関係にあるクロック信号が、Ａ／Ｄ変換器２２
に対して出力される。
【００２５】上述の実施例によれば，クロック再生回路
を構成するコンポ−ネントの大部分をディジタル信号処
理回路で実施できるので、これらのディジタル信号処理
回路を１つのＤＳＰ１４内に組み込んで１チップ化する
ことができる。なお、上述の実施例では、Ａ／Ｄ変換器
２２で処理されたバ−ストデ−タを、２つの異なる周波
数（ＦSCおよびＦ′SC）信号でサンプリングしている
が、サンプリングクロックを同相とし、Ａ／Ｄ変換器２
２の出力デ−タを移相器（図示せず）に通し、その出力
（１８０°位相反転させたデ−タ）を２つのサンプル回
路（２８ａおよび２８ｂ）のいずれか一方に入力させる
構成としてもよい。
を構成するコンポ−ネントの大部分をディジタル信号処
理回路で実施できるので、これらのディジタル信号処理
回路を１つのＤＳＰ１４内に組み込んで１チップ化する
ことができる。なお、上述の実施例では、Ａ／Ｄ変換器
２２で処理されたバ−ストデ−タを、２つの異なる周波
数（ＦSCおよびＦ′SC）信号でサンプリングしている
が、サンプリングクロックを同相とし、Ａ／Ｄ変換器２
２の出力デ−タを移相器（図示せず）に通し、その出力
（１８０°位相反転させたデ−タ）を２つのサンプル回
路（２８ａおよび２８ｂ）のいずれか一方に入力させる
構成としてもよい。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例の比較器における位相比較を示す波
形図である。
形図である。
【図３】従来技術を示すブロック図である。
【図４】従来技術を示すブロック図である。
１０ …クロック再生回路 １２ …ＰＬＬ １４ …ＤＳＰ ２２ …Ａ／Ｄ変換器 ２４ …電圧制御発振器 ２８ａ …第１サンプル回路 ２８ｂ …第２サンプル回路 ２８ｃ …第３サンプル回路 ３２，３６ …比較器 ３８ …帰還回路 ３９ …制御信号発生回路 ４８ …ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78 H04N 11/00 - 11/22
Claims (3)
- 【請求項１】制御信号によってその発振周波数が変化さ
れる可変周波数発振器、 前記可変周波数発振器からの発振信号に基づいてテレビ
ジョン信号の少なくとも間欠的な基準周波数信号をＡ／
Ｄ変換するＡ／Ｄ変換器、 前記Ａ／Ｄ変換器からの出力を基準周波数でサンプリン
グしてサンプルデ−タを出力する第１サンプリング手
段、 前記Ａ／Ｄ変換器からの出力をサンプリングして前記サ
ンプルデ−タとは１８０°位相の異なるサンプルデ−タ
を出力する第２サンプリング手段、 前記第１サンプリング手段からのサンプルデ−タと前記
第２サンプリング手段からのサンプルデ−タとを比較す
る比較手段、および前記比較手段の出力に基づいて前記
制御信号を前記基準周波数信号期間中に前記可変周波数
発振器に与える制御信号発生手段を備える、クロック再
生回路。 - 【請求項２】前記基準周波数は前記テレビジョン信号の
副搬送波周波数である、請求項１記載のクロック再生回
路。 - 【請求項３】前記制御信号発生手段は、前記比較手段の
出力を積分するアナログローパスフィルタと、前記比較
手段の出力と前記アナログローパスフィルタとの間に介
挿される３状態スイッチと、前記基準周波数信号の期間
中前記比較手段の出力に応じて前記３状態スイッチを制
御するスイッチ制御手段とを含む、請求項１または２記
載のクロック再生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31210795A JP3249364B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
| DE69621313T DE69621313T2 (de) | 1995-11-30 | 1996-11-28 | Fernsehsignalverarbeitungsvorrichtung mit A/D-Wandler |
| EP96119124A EP0777391B1 (en) | 1995-11-30 | 1996-11-28 | Apparatus with A/D converter for processing television signal |
| US08/757,598 US6201578B1 (en) | 1995-11-30 | 1996-11-29 | Apparatus with A/D converter for processing television signal |
| KR1019960059394A KR100430742B1 (ko) | 1995-11-30 | 1996-11-29 | 텔레비전신호를처리하는a/d변환기를갖는장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31210795A JP3249364B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09154150A JPH09154150A (ja) | 1997-06-10 |
| JP3249364B2 true JP3249364B2 (ja) | 2002-01-21 |
Family
ID=18025330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31210795A Expired - Fee Related JP3249364B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249364B2 (ja) |
-
1995
- 1995-11-30 JP JP31210795A patent/JP3249364B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09154150A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP2587633B2 (ja) | 信号処理装置 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| KR940013256A (ko) | 영상처리 장치 있어서 화질 열화방지 및 회로 | |
| JP2001095005A (ja) | クロック発生回路 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPH10126803A (ja) | ベースバンド遅延回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
| US5041906A (en) | Digital video signal processing method and apparatus therefor | |
| JPH09154041A (ja) | 直流再生回路 | |
| JPH09154040A (ja) | 直流再生回路 | |
| JP3022729B2 (ja) | バーストロックｐｌｌ回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JP3253482B2 (ja) | 色信号復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |