JPH01175480A - ディジタルテレビジョン受像機 - Google Patents
ディジタルテレビジョン受像機Info
- Publication number
- JPH01175480A JPH01175480A JP62334310A JP33431087A JPH01175480A JP H01175480 A JPH01175480 A JP H01175480A JP 62334310 A JP62334310 A JP 62334310A JP 33431087 A JP33431087 A JP 33431087A JP H01175480 A JPH01175480 A JP H01175480A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- digital
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 8
- 238000011069 regeneration method Methods 0.000 claims description 4
- 230000008929 regeneration Effects 0.000 claims description 3
- 230000001172 regenerating effect Effects 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、NTSCi方式、PAL方式の映像信号の復
調等をディジタル信号処理により行うディジタルテレビ
ジョン受像機に関するものであり、特にNTSC方式の
場合のシステムクロックの再生方式に関するものである
。
調等をディジタル信号処理により行うディジタルテレビ
ジョン受像機に関するものであり、特にNTSC方式の
場合のシステムクロックの再生方式に関するものである
。
従来の技術
近年、半導体技術の急速な進歩により半導体集積回路の
高速化・大容量化が進展し、映像信号のリアルタイム信
号処理にまで、ディジタル信号処理を利用したLSI・
メモリ等が使用されること5 ・\−7 が多くなっている。NTSC信号処理の場合、色復調、
Y/C分離の容易なことから、バースト信号の4倍の周
波数に同期したクロックで処理されることが多い。しか
しVTR信号のような非標準信号の場合や、走査変換の
ようにフレームメモリに画像を記憶して2次元の画像処
理を行う場合には、標本点が格子状に配置されるライン
ロック方式のクロックを使う方が有利である。特開昭6
2−86722号公報、特開昭61−161092号公
報等にラインロック方式のクロックを使ったディジタル
テレビジョン受像機の例が示されているO 以下、図面を参照しながら、従来のディジタルテレビジ
ョン受像機の一例について説明する。
高速化・大容量化が進展し、映像信号のリアルタイム信
号処理にまで、ディジタル信号処理を利用したLSI・
メモリ等が使用されること5 ・\−7 が多くなっている。NTSC信号処理の場合、色復調、
Y/C分離の容易なことから、バースト信号の4倍の周
波数に同期したクロックで処理されることが多い。しか
しVTR信号のような非標準信号の場合や、走査変換の
ようにフレームメモリに画像を記憶して2次元の画像処
理を行う場合には、標本点が格子状に配置されるライン
ロック方式のクロックを使う方が有利である。特開昭6
2−86722号公報、特開昭61−161092号公
報等にラインロック方式のクロックを使ったディジタル
テレビジョン受像機の例が示されているO 以下、図面を参照しながら、従来のディジタルテレビジ
ョン受像機の一例について説明する。
第2図は従来のディジタルテレビジョン受像機の主な構
成要素を示すブロック図である。第2図において、1は
アナログ・ディジタル(A/D )変換回路である。2
はバンドパスフィルタ、3は自動色利得制御(ACC)
回路であり、バースト振幅を一定に制御している。4は
乗算器を用いた6 ・ 同期検波による色復調回路で、6はローパスフィルタ、
6はくし形フィルタ、7はパーストゲート、8はループ
フィルタ、9はループ誤差と色副搬送波周波数の設定値
を加算する加算器、10はクロック変動の影響を打ち消
すための割算回路、11は与えられた設定値により色副
搬送波を発生するディジタル発振回路であり、ディジタ
ルPLLを構成している。以上が色信号処理回路の構成
である。
成要素を示すブロック図である。第2図において、1は
アナログ・ディジタル(A/D )変換回路である。2
はバンドパスフィルタ、3は自動色利得制御(ACC)
回路であり、バースト振幅を一定に制御している。4は
乗算器を用いた6 ・ 同期検波による色復調回路で、6はローパスフィルタ、
6はくし形フィルタ、7はパーストゲート、8はループ
フィルタ、9はループ誤差と色副搬送波周波数の設定値
を加算する加算器、10はクロック変動の影響を打ち消
すための割算回路、11は与えられた設定値により色副
搬送波を発生するディジタル発振回路であり、ディジタ
ルPLLを構成している。以上が色信号処理回路の構成
である。
また12はローパスフィルタ、13は同期分離回路、1
4は位相比較回路、16はループフィルタ、16はクロ
ック周波数を設定する加算回路、17はディジタル発振
回路、18はディジタル発振回路17に安定なりロック
を供給する水晶発振回路、19はディジタル・アナログ
(D/A)変換回路、20はアナログ逓倍回路でありD
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以上で水平PLLを構成している。
4は位相比較回路、16はループフィルタ、16はクロ
ック周波数を設定する加算回路、17はディジタル発振
回路、18はディジタル発振回路17に安定なりロック
を供給する水晶発振回路、19はディジタル・アナログ
(D/A)変換回路、20はアナログ逓倍回路でありD
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以上で水平PLLを構成している。
以上のように構成されたディジタルテレビジョ7ヘー。
ン受像機について、以下その動作について説明する○
まずA/D変換回路1によりディジタル化された映像信
号は、ローパスフィルタ12によシ高域雑音を抑圧され
、同期分離回路13により黒レベルで比較され複合同期
信号成分が分離される。この信号は分周回路21により
クロックをN分周した水平パルスと位相比較され、その
誤差信号成分はループフィルタ16により水平周期(H
)毎に平滑される。平滑された誤差信号はクロック周波
数設定用加算回路16で設定値NfH/ (2Fx)と
加算される。ここでNは分周回路21の分周比、FHは
水平周波数、FXは水晶発振周波数であり、この水平発
振周波数F x il:NFHよりも高い周波数である
。加算された値はディジタル発振回路17に与えられ、
NFH/ 2の周波数の鋸歯状波データを出力する。こ
のデータは三角波に整形されD/A変換回路19により
NFHの周波数のアナログ三角波となり、アナログ逓倍
回路20によりNFHの周波数のクロックが再生される
。アナログ逓倍回路20は例えばアナログPLL回路を
利用することによって実現できる。
号は、ローパスフィルタ12によシ高域雑音を抑圧され
、同期分離回路13により黒レベルで比較され複合同期
信号成分が分離される。この信号は分周回路21により
クロックをN分周した水平パルスと位相比較され、その
誤差信号成分はループフィルタ16により水平周期(H
)毎に平滑される。平滑された誤差信号はクロック周波
数設定用加算回路16で設定値NfH/ (2Fx)と
加算される。ここでNは分周回路21の分周比、FHは
水平周波数、FXは水晶発振周波数であり、この水平発
振周波数F x il:NFHよりも高い周波数である
。加算された値はディジタル発振回路17に与えられ、
NFH/ 2の周波数の鋸歯状波データを出力する。こ
のデータは三角波に整形されD/A変換回路19により
NFHの周波数のアナログ三角波となり、アナログ逓倍
回路20によりNFHの周波数のクロックが再生される
。アナログ逓倍回路20は例えばアナログPLL回路を
利用することによって実現できる。
発明が解決しようとする問題点
しかしながら上記のような水平PLLによりクロックを
形成する構成では、VTR等から入力される非標準信号
にも対応するために、クロックの制御範囲が±7%と広
く高分周比のPLLとなり、クロックの安定度及びジッ
タの問題がある。=!だ、標準テレビ信号の場合、水平
PLLっまりラインロックはクロックの制御範囲が±0
.015%程度でよく、かつ位相比較感度も高いバース
トロックに対して劣る結果となっていた。その結果、フ
レームくし形フィルタを構成した場合のY/C分離特性
が劣化することがあるという問題点を有していた。
形成する構成では、VTR等から入力される非標準信号
にも対応するために、クロックの制御範囲が±7%と広
く高分周比のPLLとなり、クロックの安定度及びジッ
タの問題がある。=!だ、標準テレビ信号の場合、水平
PLLっまりラインロックはクロックの制御範囲が±0
.015%程度でよく、かつ位相比較感度も高いバース
トロックに対して劣る結果となっていた。その結果、フ
レームくし形フィルタを構成した場合のY/C分離特性
が劣化することがあるという問題点を有していた。
本発明は上記問題点にかんがみ、VTR等非標準の信号
に対しては従来通り水平PLLにょ9クロックを再生し
、標準TV信号に対しては色副搬’ 送波PLLによ
シクロックを再生するディジタルテレビジョン受像機を
提供することを目的とする9 へ−7 ものである。
に対しては従来通り水平PLLにょ9クロックを再生し
、標準TV信号に対しては色副搬’ 送波PLLによ
シクロックを再生するディジタルテレビジョン受像機を
提供することを目的とする9 へ−7 ものである。
問題点を解決するための手段
上記問題点を解決するため本発明のディジタルテレビジ
ョン受像機は、水平位相同期回路と色副搬送波位相同期
回路を両者ともディジタル回路で構成していることを生
かし、水平位相同期回路の第1のループフィルタ出力を
選択的に零データに固定する選択回路を具備し、色副搬
送波位相同期回路の第2ループフィルタ出力をディジタ
ル/アナログ変換回路を通じて電圧制御水晶発振回路に
加え、ディジタル発振回路の基準クロックとすることに
より、水平位相同期回路の非ロック時及び非標準信号入
力時には水平位相同期回路のループフィルタ出力を選択
し、標準信号入力時には色副搬送波位相同期回路のルー
プフィルタ出力を選択するという構成を備えたものであ
る。
ョン受像機は、水平位相同期回路と色副搬送波位相同期
回路を両者ともディジタル回路で構成していることを生
かし、水平位相同期回路の第1のループフィルタ出力を
選択的に零データに固定する選択回路を具備し、色副搬
送波位相同期回路の第2ループフィルタ出力をディジタ
ル/アナログ変換回路を通じて電圧制御水晶発振回路に
加え、ディジタル発振回路の基準クロックとすることに
より、水平位相同期回路の非ロック時及び非標準信号入
力時には水平位相同期回路のループフィルタ出力を選択
し、標準信号入力時には色副搬送波位相同期回路のルー
プフィルタ出力を選択するという構成を備えたものであ
る。
作用
上記構成によって、水平PLLの非ロック時及び非標準
信号入力時には水平位相同期回路のループフィルタ出力
を選択しラインロックモードでり10 /\ 7 0ツク再生し、標準信号入力時には色副搬送波位相同期
回路のループフィルタ出力を選択してバーストロックモ
ードでクロック再生するということとなる。その結果V
TR等の非標準信号にも追従して信号のサンプル数がラ
イン毎に一定となり、メモリ応用が容易になる。また、
標準信号に対してはバーストロックモードとなり、ジッ
タの少ない高精度なりロックが発生できる。
信号入力時には水平位相同期回路のループフィルタ出力
を選択しラインロックモードでり10 /\ 7 0ツク再生し、標準信号入力時には色副搬送波位相同期
回路のループフィルタ出力を選択してバーストロックモ
ードでクロック再生するということとなる。その結果V
TR等の非標準信号にも追従して信号のサンプル数がラ
イン毎に一定となり、メモリ応用が容易になる。また、
標準信号に対してはバーストロックモードとなり、ジッ
タの少ない高精度なりロックが発生できる。
実施例
以下本発明の一実施例のディジタルテレビジョン受像機
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第1図は本発明の実施例におけるディジタルテレビジョ
ン受像機の主要構成を示すブロック図である。第2図と
同じ構成については同じ符号を与えている。第1図にお
いて、1a、1bはアナログ・ディジタル(A/D )
変換回路である。2はバンドパスフィルタ、3は自動色
利得制御(ACC)回路で1バ一スト振幅を一定に制御
している。
ン受像機の主要構成を示すブロック図である。第2図と
同じ構成については同じ符号を与えている。第1図にお
いて、1a、1bはアナログ・ディジタル(A/D )
変換回路である。2はバンドパスフィルタ、3は自動色
利得制御(ACC)回路で1バ一スト振幅を一定に制御
している。
4は乗算器を用いた同期検波による色復調回路で、6は
ローパスフィルタ、6はくシ形フィルタ、711 ・
・ はパーストゲート、8はループフィルタ、9はループ誤
差と色副搬送波周波数の設定値を加算する加算器、10
はクロック変動の影響を打ち消すだめの割算回路、11
は与えられた設定値により色副搬送波を発生するディジ
タル発振回路であり、ディジタルPLI4−構成してい
る。以上が色信号処理回路の構成である。
ローパスフィルタ、6はくシ形フィルタ、711 ・
・ はパーストゲート、8はループフィルタ、9はループ誤
差と色副搬送波周波数の設定値を加算する加算器、10
はクロック変動の影響を打ち消すだめの割算回路、11
は与えられた設定値により色副搬送波を発生するディジ
タル発振回路であり、ディジタルPLI4−構成してい
る。以上が色信号処理回路の構成である。
また12はローパスフィルタ、13は同期分離回路、1
4は位相比較回路、16はループフィルタ、23はルー
プフィルタ出力を零データに固定する選択回路、22は
標準/非標準(TV/VTR)検出回路、16はクロッ
ク周波数を設定する加算回路、17はディジタル発振回
路、18はディジタル発振回路にクロックを供給する電
圧制御水晶発振回路、19はディジタル・アナログCD
/A )変換回路、20はアナログ逓倍回路であ5 D
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以」二で水平位相同期ループを構成している。色
副搬送波PLLのループフィルタ8の出力によV)D/
A変換回路24を通じ上記電圧制御水晶発振回路18を
制御している。
4は位相比較回路、16はループフィルタ、23はルー
プフィルタ出力を零データに固定する選択回路、22は
標準/非標準(TV/VTR)検出回路、16はクロッ
ク周波数を設定する加算回路、17はディジタル発振回
路、18はディジタル発振回路にクロックを供給する電
圧制御水晶発振回路、19はディジタル・アナログCD
/A )変換回路、20はアナログ逓倍回路であ5 D
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以」二で水平位相同期ループを構成している。色
副搬送波PLLのループフィルタ8の出力によV)D/
A変換回路24を通じ上記電圧制御水晶発振回路18を
制御している。
以上のように構成されたディジタルテレビジョン受像機
について、以下その動作について説明する。
について、以下その動作について説明する。
甘ずA/D変換回路1bによりディジタル化された映像
信号は、ローパスフィルタ12により高域雑音を抑圧さ
れ、同期分離回路13により黒レベルで比較され複合同
期信号成分が分離される。
信号は、ローパスフィルタ12により高域雑音を抑圧さ
れ、同期分離回路13により黒レベルで比較され複合同
期信号成分が分離される。
この信号は分周回路21によりクロックをN分周した水
平パルスと位相比較され、その誤差信号成分はループフ
ィルタ15により水平周期(H)毎に平滑される。
平パルスと位相比較され、その誤差信号成分はループフ
ィルタ15により水平周期(H)毎に平滑される。
VTRモードの時には選択回路23により平滑された誤
差信号はその寸まクロック周波数設定用加算回路16で
設定値NfH/(2Fx)と加算される。ここでNは分
周回路21の分周比、FHは水平周波数、Fxは水晶発
振周波数であり、NF、よりも高い周波数である。
差信号はその寸まクロック周波数設定用加算回路16で
設定値NfH/(2Fx)と加算される。ここでNは分
周回路21の分周比、FHは水平周波数、Fxは水晶発
振周波数であり、NF、よりも高い周波数である。
TVモードの時には零データが選択回路23に13 ・
\−7 より選択され、加算回路16に加算され、ディジタル発
振回路17へは固定値が与えられる。一方、ループフィ
ルタ8の出力はD/A変換回路24を通じ電圧制御水晶
発振回路18に加えられているため、ディジタル発振回
路17の出力周波数は水晶クロックに比例し、従って、
ループフィルタ8の出力によって制御される。加算回路
16において加算された値はディジタル発振回路17に
与えられ、NFH/ 2の周波数の鋸歯状波データを出
力する。このデータは三角波に整形されD/A変換回路
19によf) NFH/ 2の周波数のアナログ三角波
となり、アナログ逓倍回路2oによ5NFHの周波数の
クロックが再生される。アナログ逓倍回路20は例えば
アナログPLL回路を利用することによって実現できる
。
\−7 より選択され、加算回路16に加算され、ディジタル発
振回路17へは固定値が与えられる。一方、ループフィ
ルタ8の出力はD/A変換回路24を通じ電圧制御水晶
発振回路18に加えられているため、ディジタル発振回
路17の出力周波数は水晶クロックに比例し、従って、
ループフィルタ8の出力によって制御される。加算回路
16において加算された値はディジタル発振回路17に
与えられ、NFH/ 2の周波数の鋸歯状波データを出
力する。このデータは三角波に整形されD/A変換回路
19によf) NFH/ 2の周波数のアナログ三角波
となり、アナログ逓倍回路2oによ5NFHの周波数の
クロックが再生される。アナログ逓倍回路20は例えば
アナログPLL回路を利用することによって実現できる
。
以上のように本実施例によれば、選択回路23をTV/
VTRモー)”により、TVモモ−”(7)ときは零デ
ータ出ツバVTRモードのときは水平PLLからのルー
プフィルタ出力とを切り換えて出力するよう設けること
により、標準TV信号の場合に14 ′・ ・ はバーストロックモードとしジッタの少ない安定したク
ロックを再生することができる。
VTRモー)”により、TVモモ−”(7)ときは零デ
ータ出ツバVTRモードのときは水平PLLからのルー
プフィルタ出力とを切り換えて出力するよう設けること
により、標準TV信号の場合に14 ′・ ・ はバーストロックモードとしジッタの少ない安定したク
ロックを再生することができる。
また、水平PLLと色副搬送波PLLを両者ともディジ
タルで構成していることを生かし、各々のループフィル
タ出力の誤差・変動成分を測定することにより標準/非
標準(TV/VTR)モードが判定でき、TV/VTR
検出回路22の出力を選択回路23の制御入力に接続す
ることにより、自動的にクロックを切9換えることがで
きる。
タルで構成していることを生かし、各々のループフィル
タ出力の誤差・変動成分を測定することにより標準/非
標準(TV/VTR)モードが判定でき、TV/VTR
検出回路22の出力を選択回路23の制御入力に接続す
ることにより、自動的にクロックを切9換えることがで
きる。
尚、上記実施例ではクロック周波数等を特に規定しなか
ったが、これらは非常に柔軟性があり、自由に決めるこ
とも可能である。−例としては、クロック周波数は13
、s MHz 、分周比N=868゜水晶発振周波数2
4.6γe MHzであり、別の例としては、クロック
周波数は14.3181 sMHz 。
ったが、これらは非常に柔軟性があり、自由に決めるこ
とも可能である。−例としては、クロック周波数は13
、s MHz 、分周比N=868゜水晶発振周波数2
4.6γe MHzであり、別の例としては、クロック
周波数は14.3181 sMHz 。
分周比N=910.水晶発振周波数28.63636M
Hzである。後者の例ではディジタル発振回路17への
加算データが1/4となるため高精度な色副搬送波が発
生でき、A/D変換回路のクロックも色副搬送波の4倍
の周波数となるためビート15 ・\ 。
Hzである。後者の例ではディジタル発振回路17への
加算データが1/4となるため高精度な色副搬送波が発
生でき、A/D変換回路のクロックも色副搬送波の4倍
の周波数となるためビート15 ・\ 。
成分が直流成分となり、最適である。
発明の効果
本発明によれば、水平位相同期回路と色副搬送波位相同
期回路を両者ともディジタル回路で構成していることを
生かし、水平位相同期回路のループフィルタ出力と零デ
ータ出力を選択的に出力する選択回路を設けることによ
り、水平位相同期回路の非ロック時及び非標準信号入力
時には水平位相同期回路のループフィルタ出力を選択し
ラインロックモードでクロック再生し、標準信号入力時
には色副搬送波位相同期回路のループフィルタ出力でク
ロックが制御されバーストロックモードでクロック再生
するという構成を備えて、ラインロックモードの柔軟性
とメモリ応用の容易性、バーストロックモードのクロッ
クの安定度と低ジツタ特性を両立させることができるも
のである。
期回路を両者ともディジタル回路で構成していることを
生かし、水平位相同期回路のループフィルタ出力と零デ
ータ出力を選択的に出力する選択回路を設けることによ
り、水平位相同期回路の非ロック時及び非標準信号入力
時には水平位相同期回路のループフィルタ出力を選択し
ラインロックモードでクロック再生し、標準信号入力時
には色副搬送波位相同期回路のループフィルタ出力でク
ロックが制御されバーストロックモードでクロック再生
するという構成を備えて、ラインロックモードの柔軟性
とメモリ応用の容易性、バーストロックモードのクロッ
クの安定度と低ジツタ特性を両立させることができるも
のである。
さらに、バーストロックモードの時にD/A変換回路を
通じて電圧制御水晶発振回路を制御するように構成した
ため、制御電圧範囲がバーストロックモードとラインロ
ックモードで最適化され、より安定なりロックが発生で
きる。
通じて電圧制御水晶発振回路を制御するように構成した
ため、制御電圧範囲がバーストロックモードとラインロ
ックモードで最適化され、より安定なりロックが発生で
きる。
第1図は本発明の一実施例におけるディジタルテレビジ
ョン受像機の主要構成を示すブロック図、第2図は従来
のディジタルテレビジョン受像機の主要構成を示すブロ
ック図である。 1・・・・・・A/D変換回路、4・・・・・色復調回
路、7・・・・・・パーストゲート、8・・・・・・ル
ープフィルタ、10・・・・割算回路、11・・・・・
・ディジタル発振回路、13・・・・・・同期分離回路
、14・・−・・・位相比較回路、16・・・・・・ル
ープフィルタ、17・・・・・ディジタル発振回路、2
0・・・・・・アナログ逓倍回路、22・・・・・・標
準/非標準検出回路、23・・・・・・選択回路、18
・・・・電圧制御水晶発振回路。
ョン受像機の主要構成を示すブロック図、第2図は従来
のディジタルテレビジョン受像機の主要構成を示すブロ
ック図である。 1・・・・・・A/D変換回路、4・・・・・色復調回
路、7・・・・・・パーストゲート、8・・・・・・ル
ープフィルタ、10・・・・割算回路、11・・・・・
・ディジタル発振回路、13・・・・・・同期分離回路
、14・・−・・・位相比較回路、16・・・・・・ル
ープフィルタ、17・・・・・ディジタル発振回路、2
0・・・・・・アナログ逓倍回路、22・・・・・・標
準/非標準検出回路、23・・・・・・選択回路、18
・・・・電圧制御水晶発振回路。
Claims (3)
- (1)入力された映像信号を標本化し量子化するアナロ
グ/ディジタル変換装置と、量子化された映像信号から
少なくとも第1のループフィルタおよびディジタル発振
回路を含む水平位相同期回路により水平同期信号の整数
倍の周波数に同期した少なくとも一つのクロックを再生
するクロック再生手段と、前記クロックで動作する少な
くとも第2のループフィルタを含む色副搬送波位相同期
回路により色副搬送波を再生し同期検波により色復調を
行う色信号処理手段と、前記色副搬送波位相同期回路の
第2ループフィルタの出力をディジタル/アナログ変換
し電圧制御水晶発振回路に印加し、前記電圧制御水晶発
振回路出力を前記水平位相同期回路のディジタル発振回
路の基準クロックとして用い、前記水平位相同期回路の
第1のループフィルタ出力と零データとを選択出力する
選択回路とを具備し、前記水平位相同期回路の非ロック
時及び非標準信号入力時には水平位相同期回路の第1の
ループフィルタ出力を選択しラインロックモードでクロ
ック再生し、標準信号入力時には零データに固定してバ
ーストロックモードでクロック再生することを特徴とす
るディジタルテレビジョン受像機。 - (2)量子化された映像信号の高域雑音を抑圧するロー
パスフィルタと、同期信号を分離する同期分離回路と、
クロックを分周し水平パルスを出力する分周回路と、水
平同期信号と前記水平パルスを位相比較する位相比較回
路と、第1のループフィルタと、第1のループフィルタ
出力と零データとを選択する選択回路と、クロック周波
数を設定する第1の加算回路と、入力値により発振周波
数が制御されるディジタル発振回路と、このディジタル
発振回路にクロックを供給する電圧制御水晶発振回路と
、前記ディジタル発振回路の出力をディジタル/アナロ
グ変換する第1のディジタル/アナログ変換回路と、こ
のディジタル/アナログ変換回路の出力を逓倍するアナ
ログ逓倍回路とを具備し、アナログ逓倍回路の出力をク
ロックとして水平位相同期するクロック再生手段と、量
子化された映像信号から色信号成分を抽出するバンドパ
スフィルタと、ディジタル的に再生された色副搬送波と
乗算器による同期検波により色復調を行う色復調回路と
、復調色信号の高域成分を抑圧するローパスフィルタと
、復調された色差信号からバースト信号を抜きとるバー
ストゲートと、第2のループフィルタと、色副搬送波周
波数を設定する第2の加算回路と、第2の加算回路の出
力を水平位相同期回路の第1の加算回路出力で割算する
割算回路と、設定値によりディジタル的に色副搬送波を
発生するディジタル発振回路とを具備する色副搬送波位
相同期回路により色復調を行う色信号処理手段とを有し
、上記第2のループフィルタの出力を第2のディジタル
/アナログ変換回路を通じ、前記電圧制御水晶発振回路
に加えることを特徴とする特許請求の範囲第1項記載の
ディジタルテレビジョン受像機。 - (3)色副搬送波位相同期回路及び水平位相同期回路の
各ループフィルタ出力から標準信号か非標準信号かを検
出し選択回路の選択出力を制御する標準/非標準検出装
置を具備することを特徴とする特許請求の範囲第1項記
載のディジタルテレビジョン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62334310A JPH01175480A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62334310A JPH01175480A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01175480A true JPH01175480A (ja) | 1989-07-11 |
Family
ID=18275921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62334310A Pending JPH01175480A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01175480A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350979A (ja) * | 1989-07-19 | 1991-03-05 | Hitachi Ltd | デジタルテレビジョン受像機 |
JPH03177182A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | デジタルテレビジョン受像機 |
-
1987
- 1987-12-29 JP JP62334310A patent/JPH01175480A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350979A (ja) * | 1989-07-19 | 1991-03-05 | Hitachi Ltd | デジタルテレビジョン受像機 |
JPH03177182A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | デジタルテレビジョン受像機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4694326A (en) | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency | |
KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
CA1305786C (en) | Phase locked loop stabilization circuitry | |
FI89433B (fi) | Faslaosningskrets med analogi- och digitalkomponenter | |
US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
US5355171A (en) | Digital oscillator and color subcarrier demodulation circuit having the digital oscillator | |
JP2587633B2 (ja) | 信号処理装置 | |
US4724476A (en) | Chrominance signal processing apparatus | |
JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
JP2563418B2 (ja) | ディジタルテレビジョン受像機 | |
JP3249365B2 (ja) | サンプリングクロック再生回路 | |
JPS61161092A (ja) | デイジタルテレビジヨン受像機 | |
JP3249362B2 (ja) | クロック再生回路 | |
JP3249364B2 (ja) | クロック再生回路 | |
JP3249363B2 (ja) | クロック再生回路 | |
JP2508863B2 (ja) | ペデスタルクランプ回路 | |
JP3186547B2 (ja) | サンプリング装置 | |
JPH058630B2 (ja) | ||
JPH06101862B2 (ja) | Afc装置 | |
JPS61262392A (ja) | ビデオ信号サンプル回路 | |
JPH09154041A (ja) | 直流再生回路 | |
JPH0738922A (ja) | 磁気記録再生装置 |