JPH01175481A - ディジタルテレビジョン受像機 - Google Patents
ディジタルテレビジョン受像機Info
- Publication number
- JPH01175481A JPH01175481A JP62334312A JP33431287A JPH01175481A JP H01175481 A JPH01175481 A JP H01175481A JP 62334312 A JP62334312 A JP 62334312A JP 33431287 A JP33431287 A JP 33431287A JP H01175481 A JPH01175481 A JP H01175481A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- output
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 230000010355 oscillation Effects 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims 2
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、NTSC方式、FAI、方式の映像信号の復
調等をデインタル信号処理により行うディジタルテレビ
ジョン受像機に関するものであり、特にNTSC方式の
場合の7ステムクロツクの再生方式に関する。
調等をデインタル信号処理により行うディジタルテレビ
ジョン受像機に関するものであり、特にNTSC方式の
場合の7ステムクロツクの再生方式に関する。
従来の技術
近年、半導体技術の急速な進歩により半導体集積回路の
高速化・大容量化が進展し、映像信号のリアルタイム信
号処理に壕で、ディジタル信号処6 ・\ / 理を利用したLSI・メモリ等が使用されることが多く
なっている。NTSC:信号処理の場合、色復調、Y/
C分離の容易なことから、バースト信号の4倍の周波数
に同期したクロックで処理されることが多い。しかしV
TR信号のような非標準信号の場合や、走査変換のよう
にフレームメモリに画像を記憶して2次元の画像処理を
行う場合には、標本点が格子状に配置されるラインロッ
ク方式のクロックを使う方が有利である。特開昭52−
86722号公報、特開昭61−161092号公報等
にラインロック方式のクロックを使ったディジタルテレ
ビジョン受像機の例が示されている。
高速化・大容量化が進展し、映像信号のリアルタイム信
号処理に壕で、ディジタル信号処6 ・\ / 理を利用したLSI・メモリ等が使用されることが多く
なっている。NTSC:信号処理の場合、色復調、Y/
C分離の容易なことから、バースト信号の4倍の周波数
に同期したクロックで処理されることが多い。しかしV
TR信号のような非標準信号の場合や、走査変換のよう
にフレームメモリに画像を記憶して2次元の画像処理を
行う場合には、標本点が格子状に配置されるラインロッ
ク方式のクロックを使う方が有利である。特開昭52−
86722号公報、特開昭61−161092号公報等
にラインロック方式のクロックを使ったディジタルテレ
ビジョン受像機の例が示されている。
以下、図面を参照しながら、従来のディジタルテレビジ
ョン受像機の一例について説明する。
ョン受像機の一例について説明する。
第2図は従来のディジタルテレビジョン受像機の主な構
成要素を示すブロック図である。第2図において、1は
アナログ・ディジタル(A/D)変換回路である。2は
バントパスフィルタ、3は自動色利得制御(AcC)回
路でありバースト振幅を一定に制御している。4は乗算
器を用いた同期検波による色復調回路で、5はローパス
フィルタ、6はくし形フィルタ、アはパーストゲート、
8はループフィルタ、9はループ誤差と色副搬送波周波
数の設定値を加算する加算器、1oはクロック変動の影
響を打ち消すだめの割算回路、11は与えられた設定値
により色副搬送波を発生するディジタル発振回路であり
、ディジタルPLLを構成している。以上が色信号処理
回路の構成である。
成要素を示すブロック図である。第2図において、1は
アナログ・ディジタル(A/D)変換回路である。2は
バントパスフィルタ、3は自動色利得制御(AcC)回
路でありバースト振幅を一定に制御している。4は乗算
器を用いた同期検波による色復調回路で、5はローパス
フィルタ、6はくし形フィルタ、アはパーストゲート、
8はループフィルタ、9はループ誤差と色副搬送波周波
数の設定値を加算する加算器、1oはクロック変動の影
響を打ち消すだめの割算回路、11は与えられた設定値
により色副搬送波を発生するディジタル発振回路であり
、ディジタルPLLを構成している。以上が色信号処理
回路の構成である。
また12はローパスフィルタ、13は同期分離回路、1
4は位相比較回路、15はループフィルタ、16はクロ
ック周波数を設定する加算回路、17はディジタル発振
回路、18はディジタル発振回路1了に安定なりロック
を供給する水晶発振回路、19はディジタル・アナログ
(D/Al変換回路、20はアナログ逓倍回路でありD
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以上で水平PLLを構成している。
4は位相比較回路、15はループフィルタ、16はクロ
ック周波数を設定する加算回路、17はディジタル発振
回路、18はディジタル発振回路1了に安定なりロック
を供給する水晶発振回路、19はディジタル・アナログ
(D/Al変換回路、20はアナログ逓倍回路でありD
/A変換回路19から出力される三角波を2逓倍してク
ロックを発生し、全回路に供給する。21は分周回路で
ある。以上で水平PLLを構成している。
7・、−7
以上のように構成されたディジタルテレビジョン受像機
について、以下その動作について説明する。
について、以下その動作について説明する。
丑ずA/D変換回路1によりディジタル化された映像信
号は、ローパスフィルタ12により高域雑音を抑圧され
、同期分離回路13により黒レベルで比較され複合同期
信号成分が分離される。この信号は分周回路21により
クロックをN分周した水平パルスと位相比較され、その
誤差信号成分はループフィルタ15により水平周期(H
)iに平滑される。平滑された誤差信号はクロック周波
数設定用加算回路16で設定値NrH/(2FX)と加
算される。ここでNは分周回路21の分周比、FHは水
平周波数、F’Xは水晶発振周波数であり、このFxは
NFHよりも高い周波数である。加算された値はディジ
タル発振回路17に与えられ、N F H/ 2の周波
数の鋸歯状波データを出力する。
号は、ローパスフィルタ12により高域雑音を抑圧され
、同期分離回路13により黒レベルで比較され複合同期
信号成分が分離される。この信号は分周回路21により
クロックをN分周した水平パルスと位相比較され、その
誤差信号成分はループフィルタ15により水平周期(H
)iに平滑される。平滑された誤差信号はクロック周波
数設定用加算回路16で設定値NrH/(2FX)と加
算される。ここでNは分周回路21の分周比、FHは水
平周波数、F’Xは水晶発振周波数であり、このFxは
NFHよりも高い周波数である。加算された値はディジ
タル発振回路17に与えられ、N F H/ 2の周波
数の鋸歯状波データを出力する。
このデータは三角波に整形されD/A変換回路19によ
りNFHの周波数のアナログ三角波となり、アナログ逓
倍回路2oによJ NFHの周波数のクロックが再生さ
れる。アナログ逓倍回路20はI!ilJえばアナログ
PLL回路を利用することに!っで実現できる。
りNFHの周波数のアナログ三角波となり、アナログ逓
倍回路2oによJ NFHの周波数のクロックが再生さ
れる。アナログ逓倍回路20はI!ilJえばアナログ
PLL回路を利用することに!っで実現できる。
発明が解決しようとする問題点
しかしながら上記のよう々水子PLLによりクロックを
形成する構成では、VTR等から入力される非標準の信
号にも対応するだめに、クロックの制御範囲が±7%と
広く高分周比のPLLと々シ、クロックの安定度の低下
及びジッタの発生等の問題が生じる。捷だ、標準テレビ
信号の場合、水平PLLつまりラインロックはクロック
の制御範囲が士○、o15%程度でよく、かつ位相比較
感度も高いバーストロックに対して劣る結果となってい
た。その結果、フレームくし形フィルタを構成した場合
のr7c分離特性が劣化することがあるという問題点を
有していた。
形成する構成では、VTR等から入力される非標準の信
号にも対応するだめに、クロックの制御範囲が±7%と
広く高分周比のPLLと々シ、クロックの安定度の低下
及びジッタの発生等の問題が生じる。捷だ、標準テレビ
信号の場合、水平PLLつまりラインロックはクロック
の制御範囲が士○、o15%程度でよく、かつ位相比較
感度も高いバーストロックに対して劣る結果となってい
た。その結果、フレームくし形フィルタを構成した場合
のr7c分離特性が劣化することがあるという問題点を
有していた。
本発明は上記問題点にかんがみ、VTR等非標準の信号
に対しては従来通り水平PLLによりクロックを再生し
、標準TV倍信号対しては色副搬送波PLLによりクロ
ックを再生することができるディジタルテレビジョン受
像機を提供すること9、、−7 を目的とするものである。
に対しては従来通り水平PLLによりクロックを再生し
、標準TV倍信号対しては色副搬送波PLLによりクロ
ックを再生することができるディジタルテレビジョン受
像機を提供すること9、、−7 を目的とするものである。
問題点を解決するだめの手段
上記問題点を解決するため本発明のディジタルテレビジ
ョン受像機は、水平位相同期回路と色副搬送波位相同期
回路を両者ともディジタルで構成していることを生かし
、水平位相同期回路からのクロック出力と水晶発振回路
の出力をμ分周したクロック出力を選択的に出力する選
択回路を具備し、色副搬送波位相同期回路のループフィ
ルタ出力をD/A変換回路を通じて上記電圧制御水晶発
振回路に加え、ディジタル発振回路の基準クロックとす
ることにより、水平位相同期回路の非ロツク時及び非標
準信号入力時には水平位相同期回路からのクロック出力
を選択し、標準信号入力時には色副搬送波位相同期回路
からのクロック出力を選択するという構成を備えたもの
である。
ョン受像機は、水平位相同期回路と色副搬送波位相同期
回路を両者ともディジタルで構成していることを生かし
、水平位相同期回路からのクロック出力と水晶発振回路
の出力をμ分周したクロック出力を選択的に出力する選
択回路を具備し、色副搬送波位相同期回路のループフィ
ルタ出力をD/A変換回路を通じて上記電圧制御水晶発
振回路に加え、ディジタル発振回路の基準クロックとす
ることにより、水平位相同期回路の非ロツク時及び非標
準信号入力時には水平位相同期回路からのクロック出力
を選択し、標準信号入力時には色副搬送波位相同期回路
からのクロック出力を選択するという構成を備えたもの
である。
作用
上記構成によって、水平位相同期回路の非ロツク時及び
非標準信号入力時には水平位相同期回路のループフィル
タ出力を選択しラインロックモー10 ・、 7 ドでクロック再生し、標準信号入力時には色副搬送波位
相同期回路のループフィルタ出力を選択してバーストロ
ックモードでクロック再生するトイうこととなる。その
結果、VTR等の非標準信号にも追従して信号のサンプ
ル数がライン毎に一定となり、メモリ応用が容易になる
。まだ、標準信号に対してはバーストロックモードとな
り、ジッタの少ない高精度なりロックが発生できる。
非標準信号入力時には水平位相同期回路のループフィル
タ出力を選択しラインロックモー10 ・、 7 ドでクロック再生し、標準信号入力時には色副搬送波位
相同期回路のループフィルタ出力を選択してバーストロ
ックモードでクロック再生するトイうこととなる。その
結果、VTR等の非標準信号にも追従して信号のサンプ
ル数がライン毎に一定となり、メモリ応用が容易になる
。まだ、標準信号に対してはバーストロックモードとな
り、ジッタの少ない高精度なりロックが発生できる。
実施例
以下本発明の一実施例のディジタルテレビジョン受像機
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第1図は本発明の実施例におけるディジタルテレビジョ
ン受像機の主要構成を示すブロック図である。第2図と
同じ構成については同じ番号を与えている。第1図にお
いて、1a、1bはアナログ・ディジタル(A/D)変
換回路である。2はバンドパスフィルタ、3は自動色利
得制御(ACC)回路でありバースト振幅を一定に制御
している。
ン受像機の主要構成を示すブロック図である。第2図と
同じ構成については同じ番号を与えている。第1図にお
いて、1a、1bはアナログ・ディジタル(A/D)変
換回路である。2はバンドパスフィルタ、3は自動色利
得制御(ACC)回路でありバースト振幅を一定に制御
している。
4は乗算器を用いた同期検波による色復調回路で、5は
ローパスフィルタ、6はくシ形フィルタ、711 ・\
−ツ ババーストゲート、8はループフィルタ、9はループ誤
差と色副搬送波周波数の設定値を加算する加算器、10
はクロック変動の影響を打ち消すだめの割算回路、11
は与えられた設定値により色副搬送波を発生するディジ
タル発振回路であり、ディジタル位相同期回路(PLL
)を構成している。以上が色信号処理回路の構成であ
る。
ローパスフィルタ、6はくシ形フィルタ、711 ・\
−ツ ババーストゲート、8はループフィルタ、9はループ誤
差と色副搬送波周波数の設定値を加算する加算器、10
はクロック変動の影響を打ち消すだめの割算回路、11
は与えられた設定値により色副搬送波を発生するディジ
タル発振回路であり、ディジタル位相同期回路(PLL
)を構成している。以上が色信号処理回路の構成であ
る。
t;&12fdローパスフイルタ、13は同期分離回路
、14は位相比較回路、16はループフィルタ、16は
クロック周波数を設定する加算回路、17はディジタル
発振回路、18はディジタル発振回路17にクロックを
供給する電圧制御水晶発振回路(VCXo)、 26は
分周回路、19はディジタル・アナログ(D/A)変換
回路、2oはアナログ逓倍回路であり、D/A変換回路
19から出力される三角波を2逓倍してクロック発生す
る。
、14は位相比較回路、16はループフィルタ、16は
クロック周波数を設定する加算回路、17はディジタル
発振回路、18はディジタル発振回路17にクロックを
供給する電圧制御水晶発振回路(VCXo)、 26は
分周回路、19はディジタル・アナログ(D/A)変換
回路、2oはアナログ逓倍回路であり、D/A変換回路
19から出力される三角波を2逓倍してクロック発生す
る。
25はクロック出力を選択する選択回路、22は標準/
非標準(TV/VTR)検出回路である。
非標準(TV/VTR)検出回路である。
21は分周回路である。色副搬送波PLLのループフィ
ルタ8の出力により、D/A変換回路24を通じ電圧制
御水晶発振回路18を制御している。
ルタ8の出力により、D/A変換回路24を通じ電圧制
御水晶発振回路18を制御している。
以上のように構成されたディジタルテレビジョン受像機
について、以下その動作について説明する。
について、以下その動作について説明する。
まずA/D変換回路1bによりディジタル化された映像
信号は、ローパスフィルタ12によす高域雑音を抑圧さ
れ、同期分離回路13により黒レベルで比較され複合同
期信号成分が分離される。
信号は、ローパスフィルタ12によす高域雑音を抑圧さ
れ、同期分離回路13により黒レベルで比較され複合同
期信号成分が分離される。
この信号は分周回路21によりクロックをN分周した水
平パルスと位相比較され、その誤差信号成分はループフ
ィルタ15により水平周期(H)毎に平滑される。平滑
された誤差信号はクロック周波数設定用加算回路16で
設定値NfH/(2Fx)と加算される。ここでNは分
周回路21の分周比、FHは水平周波数、FXは水晶発
振周波数であり、このFXはNFHよシも高い周波数で
ある。
平パルスと位相比較され、その誤差信号成分はループフ
ィルタ15により水平周期(H)毎に平滑される。平滑
された誤差信号はクロック周波数設定用加算回路16で
設定値NfH/(2Fx)と加算される。ここでNは分
周回路21の分周比、FHは水平周波数、FXは水晶発
振周波数であり、このFXはNFHよシも高い周波数で
ある。
一方、ループフィルタ8の出力はD/A変換回路24を
通じ電圧制御水晶発振回路18に加えられているだめ、
ディジタル発振回路17の出力周波数は水晶クロックに
比例し、従って、ループフ137、−フ ィルタ8の出力によって制御される。加算回路16にお
いて加算された値はディジタル発振回路17に与えられ
、N F H/2の周波数の鋸歯状波データを出力する
。このデータは三角波に整形されD/A変換回路19に
よりN F H/2 の周波数のアナログ三角波となり
、アナログ逓倍回路2oによりNFHの周波数のクロッ
クが再生される。アナログ逓倍回路20は例えばアナロ
グPLL回路を利用することによって実現できる。
通じ電圧制御水晶発振回路18に加えられているだめ、
ディジタル発振回路17の出力周波数は水晶クロックに
比例し、従って、ループフ137、−フ ィルタ8の出力によって制御される。加算回路16にお
いて加算された値はディジタル発振回路17に与えられ
、N F H/2の周波数の鋸歯状波データを出力する
。このデータは三角波に整形されD/A変換回路19に
よりN F H/2 の周波数のアナログ三角波となり
、アナログ逓倍回路2oによりNFHの周波数のクロッ
クが再生される。アナログ逓倍回路20は例えばアナロ
グPLL回路を利用することによって実現できる。
TVモードの場合には電圧制御水晶発振回路18の出力
を直接μ分周回路26で分周したクロックを選択回路2
5で選択する。このとき水平PLLはオープン状態とな
る。丑だディジタル発振回路11は固定周波数3.57
9546MHzで発振させる。
を直接μ分周回路26で分周したクロックを選択回路2
5で選択する。このとき水平PLLはオープン状態とな
る。丑だディジタル発振回路11は固定周波数3.57
9546MHzで発振させる。
以上のように本実施例によれば、選択回路25をT V
/V T Rモードにより、色副搬送波PLLからのク
ロック出力と水平PLLからのクロック出力とを切り換
えて出力するよう設けることにより、標準TV倍信号場
合には・く−ストロックモー141、 。
/V T Rモードにより、色副搬送波PLLからのク
ロック出力と水平PLLからのクロック出力とを切り換
えて出力するよう設けることにより、標準TV倍信号場
合には・く−ストロックモー141、 。
ドとしジッタの少ない安定したクロックを再生すること
ができる。
ができる。
また、水平PLLと色副搬送波PLLを両者ともディジ
タルで構成していることを生かし、各々のループフィル
タ出力の誤差・変動成分を測定することにより標準/非
標準(TV/VTR)モードが判定でき、T V/V
T R検出回路22の出力を選択回路25の制御入力に
接続することにより、自動的にクロックを切シ換えるこ
とができる。
タルで構成していることを生かし、各々のループフィル
タ出力の誤差・変動成分を測定することにより標準/非
標準(TV/VTR)モードが判定でき、T V/V
T R検出回路22の出力を選択回路25の制御入力に
接続することにより、自動的にクロックを切シ換えるこ
とができる。
尚、上記実施例ではクロック周波数等を特に規定しなか
ったが、これらは非常に柔軟性があり、自由に決めるこ
とも可能である。−例としては、クロック周波数は13
.5MHzs分周比N=858、水晶発振周波数27.
0MH7であシ、別の例としては、クロック周波数は1
4.31818 M l(z、分周比N二910、水晶
発振周波数28.63636M H7である。後者の例
ではディジタル発振回路11.17への加算データが%
となるため高精度な色副搬送波が発生でき、A/D変換
回路のクロックも色副搬送波の4倍の周波数となるため
ビート成分が直15、、−。
ったが、これらは非常に柔軟性があり、自由に決めるこ
とも可能である。−例としては、クロック周波数は13
.5MHzs分周比N=858、水晶発振周波数27.
0MH7であシ、別の例としては、クロック周波数は1
4.31818 M l(z、分周比N二910、水晶
発振周波数28.63636M H7である。後者の例
ではディジタル発振回路11.17への加算データが%
となるため高精度な色副搬送波が発生でき、A/D変換
回路のクロックも色副搬送波の4倍の周波数となるため
ビート成分が直15、、−。
流成分と々す、最適である。
発明の効果
本発明によれば、水平位相同期回路と色副搬送波位相同
期回路を両者ともディジタルで構成していることを生か
し、水平位相同期回路からのクロック出力と色副搬送波
位相同期回路からのクロック出力を選択的に出力する選
択回路を設けることにより、水平位相同期回路の非ロツ
ク時及び非標準信号入力時には水平位相同期回路からの
タロツク出力を選択しラインロックモードでクロック再
生し、標準信号入力時には色副搬送波位相同期回路から
のクロック出力が選択されバーストロックモードでクロ
ック再生するという構成を備えて、ラインロックモード
の柔軟性とメモリ応用の容易性、バーストロックモード
のクロ1.ツクの安定度と低ジツタ特性を両立させるこ
とができるものである。
期回路を両者ともディジタルで構成していることを生か
し、水平位相同期回路からのクロック出力と色副搬送波
位相同期回路からのクロック出力を選択的に出力する選
択回路を設けることにより、水平位相同期回路の非ロツ
ク時及び非標準信号入力時には水平位相同期回路からの
タロツク出力を選択しラインロックモードでクロック再
生し、標準信号入力時には色副搬送波位相同期回路から
のクロック出力が選択されバーストロックモードでクロ
ック再生するという構成を備えて、ラインロックモード
の柔軟性とメモリ応用の容易性、バーストロックモード
のクロ1.ツクの安定度と低ジツタ特性を両立させるこ
とができるものである。
サラニ、バーストロックモードの時にD/A変換回路を
通じて電圧制御水晶発振回路を制御するように構成した
ため、制御電圧範囲がバーストロックモードとラインロ
ックモードで最適化され、より安定なりロックが発生で
きる。
通じて電圧制御水晶発振回路を制御するように構成した
ため、制御電圧範囲がバーストロックモードとラインロ
ックモードで最適化され、より安定なりロックが発生で
きる。
第1図は本発明の一実施例におけるディジタルテレビジ
ョン受像機の主要構成を示すブロック図、第2図は従来
のディジタルテレビジョン受像機の主要構成を示すブロ
ック図である。 1 ・・・A/D変換回路、4・・・色復調回路、7・
・・パーストゲート、8 ・・・ループフィルタ、10
・・割算回路、11・・・・ディジタル発振回路、1
3 ・・・同期分離回路、14・・・・位相比較回路、
15・・ ・ループフィルタ、17 ディジタル発振
回路、20 ・・アナログ逓倍回路、22・・ 標準/
非標準検出回路、25 ・・選択回路、18・・・電圧
制御水晶発振回路。
ョン受像機の主要構成を示すブロック図、第2図は従来
のディジタルテレビジョン受像機の主要構成を示すブロ
ック図である。 1 ・・・A/D変換回路、4・・・色復調回路、7・
・・パーストゲート、8 ・・・ループフィルタ、10
・・割算回路、11・・・・ディジタル発振回路、1
3 ・・・同期分離回路、14・・・・位相比較回路、
15・・ ・ループフィルタ、17 ディジタル発振
回路、20 ・・アナログ逓倍回路、22・・ 標準/
非標準検出回路、25 ・・選択回路、18・・・電圧
制御水晶発振回路。
Claims (2)
- (1)入力された映像信号を標本化し量子化するアナロ
グ/ディジタル変換装置と、量子化された映像信号から
少なくともディジタル発振回路を含む水平位相同期回路
により水平同期信号の整数倍の周波数に同期した少なく
とも一つのクロックを再生するクロック再生装置と、前
記クロックで動作する少なくともループフィルタを含む
色副搬送波位相同期回路により色副搬送波を再生し同期
検波により色復調を行う色信号処理装置と、前記色副搬
送波位相同期回路のループフィルタの出力をディジタル
/アナログ変換し電圧制御水晶発振回路に印加し、その
出力を前記水平位相同期回路のディジタル発振回路の基
準クロックとして用い、その基準クロックを1/2分周
したクロックと前記水平同期信号の整数倍に同期したク
ロックとを選択的に出力する選択回路とを具備し、水平
位相同期回路の非ロック時及び非標準信号入力時には水
平位相同期回路からのクロック出力を選択しラインロッ
クモードでクロック再生し、標準信号入力時には前記水
晶発振回路から1/2分周したクロック出力を選択して
バーストロックモードでクロック再生することを特徴と
するディジタルテレビジョン受像機。 - (2)量子化された映像信号の高域雑音を抑圧するロー
パスフィルタと、同期信号を分離する同期分離回路と、
クロックを分周し水平パルスを出力する分周回路と、水
平同期信号と前記水平パルスを位相比較する位相比較回
路と、第1のループフィルタと、クロック周波数を設定
する第1の加算回路と、入力された値により発振周波数
が制御されるディジタル発振回路と、ディジタル発振回
路にクロックを供給する電圧制御水晶発振回路と、前記
ディジタル発振回路の出力をディジタル/アナログ変換
するディジタル/アナログ変換回路と、このディジタル
/アナログ変換回路の出力を逓倍するアナログ逓倍回路
を具備し、アナログ逓倍回路の出力をラインロックモー
ドのクロックとして出力する水平位相同期回路を構成し
たクロック再生装置と、量子化された映像信号から色信
号成分を抽出するバンドパスフィルタと、ディジタル的
に再生された色副搬送波と乗算器による同期検波により
色復調を行う色復調回路と、復調色信号の高域成分を抑
圧するローパスフィルタと、復調された色差信号からバ
ースト信号を抜きとるバーストゲートと、第2のループ
フィルタと、色副搬送波周波数を設定する第2の加算回
路と、この第2の加算回路の出力を水平位相同期回路の
第1の加算回路出力で割算する割算回路と、設定値によ
りディジタル的に色副搬送波を発生するディジタル発振
回路とを具備する色副搬送波位相同期回路により色復調
を行う色信号処理装置とを有し、上記第2のループフィ
ルタの出力を第2のディジタル/アナログ変換回路を通
じ、前記電圧制御発振回路に加え、その1/2分周出力
をバーストロックモードのクロックとして選択すること
を特徴とする特許請求の範囲第1項記載のディジタルテ
レビジョン受像機。 (2)色副搬送波位相同期回路及び水平位相同期回路の
各ループフィルタ出力から標準信号か非標準信号かを検
出し選択回路を自動的に切り換える、標準/非標準検出
装置を具備することを特徴とする特許請求の範囲第1項
記載のディジタルテレビジョン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62334312A JPH01175481A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62334312A JPH01175481A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01175481A true JPH01175481A (ja) | 1989-07-11 |
Family
ID=18275945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62334312A Pending JPH01175481A (ja) | 1987-12-29 | 1987-12-29 | ディジタルテレビジョン受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01175481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350979A (ja) * | 1989-07-19 | 1991-03-05 | Hitachi Ltd | デジタルテレビジョン受像機 |
JPH03177182A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | デジタルテレビジョン受像機 |
-
1987
- 1987-12-29 JP JP62334312A patent/JPH01175481A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350979A (ja) * | 1989-07-19 | 1991-03-05 | Hitachi Ltd | デジタルテレビジョン受像機 |
JPH03177182A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | デジタルテレビジョン受像機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
CA1305786C (en) | Phase locked loop stabilization circuitry | |
CA1305787C (en) | Digital phase locked loop stabilization circuitry | |
EP0535945B1 (en) | Digital oscillator and color subcarrier demodulation circuit | |
US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
JP2587633B2 (ja) | 信号処理装置 | |
US4724476A (en) | Chrominance signal processing apparatus | |
JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
KR100430742B1 (ko) | 텔레비전신호를처리하는a/d변환기를갖는장치 | |
KR910005253B1 (ko) | 반송색신호의 주파수저역 변환장치 | |
JP2563418B2 (ja) | ディジタルテレビジョン受像機 | |
US4613828A (en) | Injection-locked video frequency oscillator | |
JP3249365B2 (ja) | サンプリングクロック再生回路 | |
JP2508863B2 (ja) | ペデスタルクランプ回路 | |
JPS61161092A (ja) | デイジタルテレビジヨン受像機 | |
JP3249362B2 (ja) | クロック再生回路 | |
JP3249363B2 (ja) | クロック再生回路 | |
JP3249364B2 (ja) | クロック再生回路 | |
JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
JP3186547B2 (ja) | サンプリング装置 | |
JPH1141623A (ja) | クロック生成回路 | |
JPH0946720A (ja) | ディジタルクロマデコーダ | |
JPH06101862B2 (ja) | Afc装置 |