JP2587633B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2587633B2 JP2587633B2 JP62106533A JP10653387A JP2587633B2 JP 2587633 B2 JP2587633 B2 JP 2587633B2 JP 62106533 A JP62106533 A JP 62106533A JP 10653387 A JP10653387 A JP 10653387A JP 2587633 B2 JP2587633 B2 JP 2587633B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- digital
- analog
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 239000002131 composite material Substances 0.000 abstract description 28
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000013139 quantization Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 1
- 241001558473 Gymnorhinus cyanocephalus Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003612 virological effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
- Laser Beam Processing (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、互いに異なる周波数帯域を占有する複数の
アナログ信号をそれぞれのディジタル信号に変換するた
めに唯一のアナログ／ディジタル変換器を使用する装置
に関する。
アナログ信号をそれぞれのディジタル信号に変換するた
めに唯一のアナログ／ディジタル変換器を使用する装置
に関する。
発明の背景 ２個もしくはそれ以上のアナログ信号をディジタル化
することが望ましい信号処理の応用例が存在する。本発
明の原理によれば、これは唯一のアナログ／ディジタル
変換器を含む装置によって達成される。この装置は、信
号の各々に対して別々のアナログ／ディジタル変換器を
使用する回路に比べてコスト的に有利である。
することが望ましい信号処理の応用例が存在する。本発
明の原理によれば、これは唯一のアナログ／ディジタル
変換器を含む装置によって達成される。この装置は、信
号の各々に対して別々のアナログ／ディジタル変換器を
使用する回路に比べてコスト的に有利である。
発明の概要 本発明の例示的な応用例は、予め定められる周波数帯
域を占有するアナログのビデオ信号源、このアナログの
ビデオ信号源に応答するアナログ／ディジタル変換器、
この変換器の出力に応答するディジタルのビデオ信号処
理回路を含むビデオ信号処理システムにおいて使われる
ものである。
域を占有するアナログのビデオ信号源、このアナログの
ビデオ信号源に応答するアナログ／ディジタル変換器、
この変換器の出力に応答するディジタルのビデオ信号処
理回路を含むビデオ信号処理システムにおいて使われる
ものである。
このようなシステムにおいて、本発明による構成は、
上記予め定められる周波数帯域内にない周波数の補助信
号源と、上記アナログのビデオ信号源および補助信号源
に結合されて、アナログのビデオ信号と補助信号との線
形的に合成して出力信号を発生する手段とを含んでい
る。アナログ／ディジタル変換器の信号入力は合成手段
の出力に結合され、その結果、この変換器は上記出力信
号を表わすディジタル・サンプルをその出力に発生す
る。上記変換器により発生されるディジタル・サンプル
に応答する濾波手段は、互いに除外的な周波数帯域を占
有し、それぞれ上記ビデオ信号と補助信号を表わす第１
と第２のディジタル信号を発生する。上記第１のディジ
タル信号を上記ディジタルのビデオ信号処理回路に供給
する手段が設けられ、補助信号利用回路は上記濾波手段
により発生される第２のディジタル信号に応答する。
上記予め定められる周波数帯域内にない周波数の補助信
号源と、上記アナログのビデオ信号源および補助信号源
に結合されて、アナログのビデオ信号と補助信号との線
形的に合成して出力信号を発生する手段とを含んでい
る。アナログ／ディジタル変換器の信号入力は合成手段
の出力に結合され、その結果、この変換器は上記出力信
号を表わすディジタル・サンプルをその出力に発生す
る。上記変換器により発生されるディジタル・サンプル
に応答する濾波手段は、互いに除外的な周波数帯域を占
有し、それぞれ上記ビデオ信号と補助信号を表わす第１
と第２のディジタル信号を発生する。上記第１のディジ
タル信号を上記ディジタルのビデオ信号処理回路に供給
する手段が設けられ、補助信号利用回路は上記濾波手段
により発生される第２のディジタル信号に応答する。
本発明の例示的な実施例において、補助信号は、水晶
制御のアナログ発振器により発生される正弦状の振動信
号を含んでおり、所定周波数のカラー基準信号成分を含
む複合カラー・ビデオ信号と合成される。アナログ／デ
ィジタル変換器のクロック周波数は、上記所定周波数の
４倍に相当し、上記アナログ発振器の周波数は上記所定
周波数の1 1/2倍に相当する。この例示的な実施例にお
いて、補助信号利用回路は、制御信号に応答して可変周
波数のディジタルの振動信号を発生するディジタル発振
器と、該ディジタル発振器および上記濾波手段に結合さ
れる位相比較手段とを含んでいる。位相比較手段は、上
記第２のディジタル信号および上記ディジタルの振動信
号間の位相差に比例した信号を発生し、位相差に比例し
た信号は、上記ディジタル発振器に上記制御信号として
供給される。
制御のアナログ発振器により発生される正弦状の振動信
号を含んでおり、所定周波数のカラー基準信号成分を含
む複合カラー・ビデオ信号と合成される。アナログ／デ
ィジタル変換器のクロック周波数は、上記所定周波数の
４倍に相当し、上記アナログ発振器の周波数は上記所定
周波数の1 1/2倍に相当する。この例示的な実施例にお
いて、補助信号利用回路は、制御信号に応答して可変周
波数のディジタルの振動信号を発生するディジタル発振
器と、該ディジタル発振器および上記濾波手段に結合さ
れる位相比較手段とを含んでいる。位相比較手段は、上
記第２のディジタル信号および上記ディジタルの振動信
号間の位相差に比例した信号を発生し、位相差に比例し
た信号は、上記ディジタル発振器に上記制御信号として
供給される。
実施例 各図面において、太い矢印は多ビットの並列ディジタ
ル信号のためのバスを表わし、細かい矢印はアナログ信
号もしくは単一ビットのディジタル信号を伝える結線を
表わす。各装置の処理速度により、ある信号経路には補
償用遅延が必要である。ディジタル回路の設計の分野の
当業者は、このような遅延が個々のシステムにおいてど
こで必要であるかを容易に知ることができる。
ル信号のためのバスを表わし、細かい矢印はアナログ信
号もしくは単一ビットのディジタル信号を伝える結線を
表わす。各装置の処理速度により、ある信号経路には補
償用遅延が必要である。ディジタル回路の設計の分野の
当業者は、このような遅延が個々のシステムにおいてど
こで必要であるかを容易に知ることができる。
以下に説明する本発明の実施例は、ディジタル・テレ
ビジョン受像器に関連している。第１図に示すテレビジ
ョン受像器の一部は、受信ビデオ信号の水平ライン同期
信号の成分に位相固定されているクロック信号（すなわ
ち、ライン固定のクロック信号）CKを発生する位相ロッ
クループ（以下、PLLという。）200を含んでいる。第２
のPLL250は、受信ビデオ信号の色基準バースト成分に位
相固定される再生副搬送波信号を発生する。この再生副
搬送波信号は、ビデオ信号のクロミナンス信号成分を同
期的に復調し、直角位相関係にある２つの色差信号を発
生するために使われる。
ビジョン受像器に関連している。第１図に示すテレビジ
ョン受像器の一部は、受信ビデオ信号の水平ライン同期
信号の成分に位相固定されているクロック信号（すなわ
ち、ライン固定のクロック信号）CKを発生する位相ロッ
クループ（以下、PLLという。）200を含んでいる。第２
のPLL250は、受信ビデオ信号の色基準バースト成分に位
相固定される再生副搬送波信号を発生する。この再生副
搬送波信号は、ビデオ信号のクロミナンス信号成分を同
期的に復調し、直角位相関係にある２つの色差信号を発
生するために使われる。
PLL200により発生されるライン固定のクロック信号CK
は、入力ビデオ信号がビデオテープレコーダー（VTR）
あるいはビデオディスクプレーヤーのような非標準の信
号源から得られるとき周波数の不安定性を示す。非標準
の信号源から供給されるビデオ信号は、一般に比較的安
定な色バースト信号の成分を有するが、ラインからライ
ンで位相および／または周波数が相当変動する水平ライ
ン同期信号成分を有する。これらの変動は、VTRにおけ
るビデオヘッドの不整合もしくはテープの伸び、ディス
クの欠陥やディスクプレヤーにおけるモーターの速度変
動により生じる。PLL200により発生されるクロック信号
の周波数は、水平ライン同期信号の位相および／または
周波数の変化に追従し、１フィールドもしくは１フレー
ムに亘ってライン当たりのサンプル数をほぼ一定に確保
するように変化する。この機能は、フィールドもしくは
フレーム蓄積メモリを含んでいるテレビジョン信号処理
システムにおいて望ましいものである。
は、入力ビデオ信号がビデオテープレコーダー（VTR）
あるいはビデオディスクプレーヤーのような非標準の信
号源から得られるとき周波数の不安定性を示す。非標準
の信号源から供給されるビデオ信号は、一般に比較的安
定な色バースト信号の成分を有するが、ラインからライ
ンで位相および／または周波数が相当変動する水平ライ
ン同期信号成分を有する。これらの変動は、VTRにおけ
るビデオヘッドの不整合もしくはテープの伸び、ディス
クの欠陥やディスクプレヤーにおけるモーターの速度変
動により生じる。PLL200により発生されるクロック信号
の周波数は、水平ライン同期信号の位相および／または
周波数の変化に追従し、１フィールドもしくは１フレー
ムに亘ってライン当たりのサンプル数をほぼ一定に確保
するように変化する。この機能は、フィールドもしくは
フレーム蓄積メモリを含んでいるテレビジョン信号処理
システムにおいて望ましいものである。
しかしながら、以下に説明するテレビジョン受像機の
一部において、この追従機能によりクロック信号の周波
数に相当の変化が生じ、PLL250により発生される再生副
搬送波信号に周波数の不安定性が引き起こされ、そのた
め再生色差信号が歪む。
一部において、この追従機能によりクロック信号の周波
数に相当の変化が生じ、PLL250により発生される再生副
搬送波信号に周波数の不安定性が引き起こされ、そのた
め再生色差信号が歪む。
再生副搬送波信号におけるこれらの周波数の不安定性
を補正するために、以下に説明するテレビジョン受像機
は第２図に示す第３のPLL300を含んでいる。PLL300は、
アナログの水晶発振器310から供給される基準信号に位
相固定される振動信号を発生するディジタルのPLLであ
る。この基準信号の周波数は実質的に不変であるので、
PLL300はクロック信号CKにより引き起こされる振動信号
中の周波数の不安定性に追従する。PLL300により発生さ
れる内部制御信号であって、これによりPLL300がこれら
の周波数の不安定性に追従することができるようにする
内部制御信号が再生副搬送波信号の周波数を安定させ、
以って再生色差信号の歪みの量を減少させるためにPLL2
50に供給される。
を補正するために、以下に説明するテレビジョン受像機
は第２図に示す第３のPLL300を含んでいる。PLL300は、
アナログの水晶発振器310から供給される基準信号に位
相固定される振動信号を発生するディジタルのPLLであ
る。この基準信号の周波数は実質的に不変であるので、
PLL300はクロック信号CKにより引き起こされる振動信号
中の周波数の不安定性に追従する。PLL300により発生さ
れる内部制御信号であって、これによりPLL300がこれら
の周波数の不安定性に追従することができるようにする
内部制御信号が再生副搬送波信号の周波数を安定させ、
以って再生色差信号の歪みの量を減少させるためにPLL2
50に供給される。
クロック信号の不安定性に関連する色信号の歪みを著
しく減少させる前記のシステムの場合、アナログの水晶
制御発振器を使用してPLL300用の基準信号を発生させる
ことが望ましい。この基準信号はクロック信号とは実質
的に関係がない。この基準信号は、以下に説明する実施
例に示されるように、個別のAD変換器によりディジタル
化されるが、もしくは基準信号とディジタル・テレビジ
ョン受像機のAD変換機211に供給されるアナログの複合
ビデオ信号とを合成し、次いでAD変換器211により供給
されるディジタル信号からディジタル化された基準信号
を分離することによりディジタル化される。ディジタル
化された基準信号はPLL300の位相比較器に供給される。
しく減少させる前記のシステムの場合、アナログの水晶
制御発振器を使用してPLL300用の基準信号を発生させる
ことが望ましい。この基準信号はクロック信号とは実質
的に関係がない。この基準信号は、以下に説明する実施
例に示されるように、個別のAD変換器によりディジタル
化されるが、もしくは基準信号とディジタル・テレビジ
ョン受像機のAD変換機211に供給されるアナログの複合
ビデオ信号とを合成し、次いでAD変換器211により供給
されるディジタル信号からディジタル化された基準信号
を分離することによりディジタル化される。ディジタル
化された基準信号はPLL300の位相比較器に供給される。
第１図および第２図に示すテレビジョン受像機の各部
分における本発明の実施例の動作は、クロック信号CKの
周波数、AD変換器の量子化解像度およびPLL300に供給さ
れる基準信号の量子化解像度によって決まる。第１図お
よび第２図に示す回路に関する以下の詳細な説明は、こ
れらのパラメーターの重要性を理解するのに役立つよう
に行なわれる。
分における本発明の実施例の動作は、クロック信号CKの
周波数、AD変換器の量子化解像度およびPLL300に供給さ
れる基準信号の量子化解像度によって決まる。第１図お
よび第２図に示す回路に関する以下の詳細な説明は、こ
れらのパラメーターの重要性を理解するのに役立つよう
に行なわれる。
第２図において、複合ビデオ信号源210は、例えば、
通常のディジタル・テレビジョン受像機におけるチュー
ナ、中間周波増幅器およびビデオ検波器を含んでおり、
複合ビデオ信号をAD変換器211に供給する。AD変換器211
は、サンプリング・クロック信号CKに応答して複合ビデ
オ信号を表わすディジタル・サンプルを発生する。典型
的なディジタル・テレビジョン受像機において、AD変換
器に供給されるアナログ信号は、AD変換器により変換さ
れる値の範囲により小さい振幅値の範囲（すなわち、AD
変換器のアナログ信号の範囲）にあるように調整され
る。例えば、本実施例は、０と255間の範囲にあるディ
ジタル値を発生する８ビットのAD変換器を含んでいる。
AD変換器に供給されるアナログのビデオ信号のダイナミ
ックレンジは、ディジタル値10に対応する最小値とディ
ジタル値245に対応する最大値をとるように制限され
る。AD変換器の範囲の両端における使用されない量子化
値は正負のオーバーフロー状態を検出するための緩衝領
域として使われる。従って、本実施例において、緩衝領
域は、使用されない20個の量子化レベルのダイナミック
レンジを定める。
通常のディジタル・テレビジョン受像機におけるチュー
ナ、中間周波増幅器およびビデオ検波器を含んでおり、
複合ビデオ信号をAD変換器211に供給する。AD変換器211
は、サンプリング・クロック信号CKに応答して複合ビデ
オ信号を表わすディジタル・サンプルを発生する。典型
的なディジタル・テレビジョン受像機において、AD変換
器に供給されるアナログ信号は、AD変換器により変換さ
れる値の範囲により小さい振幅値の範囲（すなわち、AD
変換器のアナログ信号の範囲）にあるように調整され
る。例えば、本実施例は、０と255間の範囲にあるディ
ジタル値を発生する８ビットのAD変換器を含んでいる。
AD変換器に供給されるアナログのビデオ信号のダイナミ
ックレンジは、ディジタル値10に対応する最小値とディ
ジタル値245に対応する最大値をとるように制限され
る。AD変換器の範囲の両端における使用されない量子化
値は正負のオーバーフロー状態を検出するための緩衝領
域として使われる。従って、本実施例において、緩衝領
域は、使用されない20個の量子化レベルのダイナミック
レンジを定める。
本発明にとって重要であるAD変換器のもう１つの属性
は、そのサンプリング周波数である。本実施例におい
て、アナログのビデオ信号は、水平ライン周波数Ｈの
910倍にほぼ等しい周波数、すなわち、標準信号の場
合、色副搬送波信号SCの４倍に等しい周波数CKでサ
ンプリングされる。従って、ナイキスト（Nyquist）の
基準の下では、455Ｈの閾値周波数（例えば２Ｈす
なわち標準のNTSC信号の場合7.16MHz）以下の周波数を
有するアナログ信号は、折返し歪みを導入することなく
ディジタル化される。AD変換器211に供給されるアナロ
グのビデオ信号の最高周波数成分は、この閾値（例え
ば、NTSC方式のビデオ信号の場合4.2MHz）より相当低
い。
は、そのサンプリング周波数である。本実施例におい
て、アナログのビデオ信号は、水平ライン周波数Ｈの
910倍にほぼ等しい周波数、すなわち、標準信号の場
合、色副搬送波信号SCの４倍に等しい周波数CKでサ
ンプリングされる。従って、ナイキスト（Nyquist）の
基準の下では、455Ｈの閾値周波数（例えば２Ｈす
なわち標準のNTSC信号の場合7.16MHz）以下の周波数を
有するアナログ信号は、折返し歪みを導入することなく
ディジタル化される。AD変換器211に供給されるアナロ
グのビデオ信号の最高周波数成分は、この閾値（例え
ば、NTSC方式のビデオ信号の場合4.2MHz）より相当低
い。
AD変換器211により供給されるサンプルは同期分離器2
12に供給される。同期分離器212は、例えば、複合ビデ
オ信号の水平ライン同期信号の成分を表わす信号H SYNC
を発生する。信号H SYNCは位相比較器214の第１の入力
端子に供給される。内部的に発生される水平ライン同期
信号HSは、位相比較器214の第２の入力端子に供給され
る。信号HSを発生する回路については以下に説明する。
位相比較器214は、例えば、“符号出力および大きさ出
力を発生するディジタルの位相比較器回路”という名称
の米国特許第4,506,175号明細書に開示されている回路
と同様のものでよい。位相比較器214により発生される
信号は、例えば、パルス信号H SYNCおよびHSの各前縁間
の時間遅延である。この信号は、H SYNCパルスの前縁が
HSパルスの前縁より先に生じると正の値をとり、H SYNC
パルスの前縁がHSパルスの前縁より後に生じると負の値
をとる。
12に供給される。同期分離器212は、例えば、複合ビデ
オ信号の水平ライン同期信号の成分を表わす信号H SYNC
を発生する。信号H SYNCは位相比較器214の第１の入力
端子に供給される。内部的に発生される水平ライン同期
信号HSは、位相比較器214の第２の入力端子に供給され
る。信号HSを発生する回路については以下に説明する。
位相比較器214は、例えば、“符号出力および大きさ出
力を発生するディジタルの位相比較器回路”という名称
の米国特許第4,506,175号明細書に開示されている回路
と同様のものでよい。位相比較器214により発生される
信号は、例えば、パルス信号H SYNCおよびHSの各前縁間
の時間遅延である。この信号は、H SYNCパルスの前縁が
HSパルスの前縁より先に生じると正の値をとり、H SYNC
パルスの前縁がHSパルスの前縁より後に生じると負の値
をとる。
位相比較器214によって発生される信号は低域通過フ
ィルタ216に供給される。フィルタ216はPLL200のループ
フィルタである。低域通過フィルタ216から発生される
濾波済みの位相差信号はディジタル・アナログ変換器
（以下、DA変換器という。）218に供給される。DA変換
器218は、濾波された位相差信号を表わすアナログの電
圧値を発生し、この値を水平ライン周波数で電圧制御発
振器（以下、VCOという。）220に供給する。VCO220は、
Ｒ×Ｈなる自走周波数を有するように同調される。こ
の実施例において、Ｒは、色副搬送波周波数の倍数に近
い、水平ライン周波数Ｈの1/2の高調波の順序数であ
る。例えば、NTSC方式の場合、色副搬送波信号の周波数
SCは、水平ライン周波数の1/2の455番目の高調波であ
り、標準信号についてのサンプリング・クロック信号の
周波数CKは色副搬送波信号の周波数の４倍、すなわち
４SCである。従って、この実施例で使われるVCOは、
水平ライン周波数の約910倍（Ｒ＝910）の自走周波数を
有する。
ィルタ216に供給される。フィルタ216はPLL200のループ
フィルタである。低域通過フィルタ216から発生される
濾波済みの位相差信号はディジタル・アナログ変換器
（以下、DA変換器という。）218に供給される。DA変換
器218は、濾波された位相差信号を表わすアナログの電
圧値を発生し、この値を水平ライン周波数で電圧制御発
振器（以下、VCOという。）220に供給する。VCO220は、
Ｒ×Ｈなる自走周波数を有するように同調される。こ
の実施例において、Ｒは、色副搬送波周波数の倍数に近
い、水平ライン周波数Ｈの1/2の高調波の順序数であ
る。例えば、NTSC方式の場合、色副搬送波信号の周波数
SCは、水平ライン周波数の1/2の455番目の高調波であ
り、標準信号についてのサンプリング・クロック信号の
周波数CKは色副搬送波信号の周波数の４倍、すなわち
４SCである。従って、この実施例で使われるVCOは、
水平ライン周波数の約910倍（Ｒ＝910）の自走周波数を
有する。
VCOの正弦波出力信号は、ＲＨに等しい周波数CK
を有する方形波クロック信号CKを発生するシュミット・
トリガー回路221に供給される。信号CKは分周器222に供
給される。分周器222は、信号CKの周波数をＲで割り算
し、Ｈにほぼ等しい周波数を有する信号HSを発生す
る。先に説明したように、信号HSは位相比較器214の第
２の入力端子に供給される。
を有する方形波クロック信号CKを発生するシュミット・
トリガー回路221に供給される。信号CKは分周器222に供
給される。分周器222は、信号CKの周波数をＲで割り算
し、Ｈにほぼ等しい周波数を有する信号HSを発生す
る。先に説明したように、信号HSは位相比較器214の第
２の入力端子に供給される。
分周器222は、例えば、910の計数値になるとリセット
されるように構成される10ビットのカウンタ（図示せ
ず）を含んでいる。分周器222は、このカウンタに結合
され、バースト期間の始まりと終りに対応する計数値を
検出し、各水平ライン期間における計数値によって決ま
る時間間隔を測るバースト・ゲート信号BGを発生する回
路要素（図示せず）も含んでいる。
されるように構成される10ビットのカウンタ（図示せ
ず）を含んでいる。分周器222は、このカウンタに結合
され、バースト期間の始まりと終りに対応する計数値を
検出し、各水平ライン期間における計数値によって決ま
る時間間隔を測るバースト・ゲート信号BGを発生する回
路要素（図示せず）も含んでいる。
PLL200は、非標準信号の変化するライン周波数に追従
するクロック信号CKを発生し、ライン当たりほぼ一定数
のサンプリング・クロック・パルスを発生させる。この
実施例において、位相比較器214、低域フィルタ216、DA
変換器218、VCO220、シュミット・トリガー回路221およ
び分周器222の利得因子は、ループの時定数が約15水平
ライン期間であり、減衰定数が２となるように選定され
る。これらの利得値は、PLLに使われる回路要素によっ
て決まり、位相ロックループの設計分野の当業者は容易
に計算することができる。利得値、減衰定数およびPLL
の時定数間の関係に関する説明については、1953年８月
に発行された、アイ・アール・イーのプロシーデイング
（Proceedings of the IRE）の第1043頁−第1048頁に掲
載されているグルーエン・ダブリュー・ジェイ（Gruen,
W.J、）氏による“自動周波数制御による同期理論”（T
heory of AFC Synchronization）という論文を参照され
たい。
するクロック信号CKを発生し、ライン当たりほぼ一定数
のサンプリング・クロック・パルスを発生させる。この
実施例において、位相比較器214、低域フィルタ216、DA
変換器218、VCO220、シュミット・トリガー回路221およ
び分周器222の利得因子は、ループの時定数が約15水平
ライン期間であり、減衰定数が２となるように選定され
る。これらの利得値は、PLLに使われる回路要素によっ
て決まり、位相ロックループの設計分野の当業者は容易
に計算することができる。利得値、減衰定数およびPLL
の時定数間の関係に関する説明については、1953年８月
に発行された、アイ・アール・イーのプロシーデイング
（Proceedings of the IRE）の第1043頁−第1048頁に掲
載されているグルーエン・ダブリュー・ジェイ（Gruen,
W.J、）氏による“自動周波数制御による同期理論”（T
heory of AFC Synchronization）という論文を参照され
たい。
信号源210からの複合ビデオ信号は、Y/C分離フィルタ
回路230にも供給される。フィルタ回路230は、例えば、
複合ビデオ信号からルミナンス帯域信号成分とクロミナ
ンス帯域信号成分をそれぞれ分離する低域通過フィルタ
および帯域通過フィルタを含んでいる。ルミナンス帯域
信号およびクロミナンス帯域信号は、フィルタ回路230
の出力バスYBおよびCBにそれぞれ得られる。
回路230にも供給される。フィルタ回路230は、例えば、
複合ビデオ信号からルミナンス帯域信号成分とクロミナ
ンス帯域信号成分をそれぞれ分離する低域通過フィルタ
および帯域通過フィルタを含んでいる。ルミナンス帯域
信号およびクロミナンス帯域信号は、フィルタ回路230
の出力バスYBおよびCBにそれぞれ得られる。
分離されたクロミナンス帯域成分は乗算器232および2
34に供給される。この乗算器232および234は、PLL250に
より発生される信号を使って、クロミナンス信号を直角
位相関係にある２つのベースバンドの色差信号、例え
ば、ＩおよびＱに復調する。色差信号は位相誤差検出器
236に供給される。位相誤差検出器236は、復調された色
基準バースト信号の位相および基準位相値間の差を表す
出力信号を発生する。位相誤差検出器236は、例えば、
バースト期間の間、ベースバンドのＩおよびＱのサンプ
ル値を別々に累積し、ＩおよびＱのサンプルのサンプリ
ング時点に対するバースト信号の位相を表す値を発生す
るために累積されたＱの値で累積されたＩの値を割り算
する回路（図示せず）を含んでいる。これらの値は所望
のバースト位相を表わす基準値から引き算され、PLL250
を制御する位相誤差値を発生する。検出器236から発生
される位相誤差値は低域通過フィルタ238に供給され
る。低域フィルタ238はPLL250のループフィルタであ
る。低域フィルタ238から発生される濾波済みの位相誤
差信号は加算器240の一方の入力ポートに供給される。
値供給源242から供給される一定の増分値K1は、加算器2
40の他方の入力ポートに供給される。加算器240から発
生される信号は、入力増分値として離散時間発振器（di
screte time oscillator,DTOと略す。）252に供給され
る。この離散時間発振器252は、加算器244、累算器レジ
スター246およびアドレス入力ポートに供給される値の
２πラジアンに正規化された余弦および正弦を第１およ
び第２の各出力ポートに発生するようにプログラムされ
ているROM248を含んでいる。この実施例において、２π
SCtの余弦および正弦の各信号は、先に説明したよう
に、クロミナンス信号を同期的に復調し、直角位相関係
にある２つの色差信号を再生するために、乗算器232お
よび234にそれぞれ供給される。
34に供給される。この乗算器232および234は、PLL250に
より発生される信号を使って、クロミナンス信号を直角
位相関係にある２つのベースバンドの色差信号、例え
ば、ＩおよびＱに復調する。色差信号は位相誤差検出器
236に供給される。位相誤差検出器236は、復調された色
基準バースト信号の位相および基準位相値間の差を表す
出力信号を発生する。位相誤差検出器236は、例えば、
バースト期間の間、ベースバンドのＩおよびＱのサンプ
ル値を別々に累積し、ＩおよびＱのサンプルのサンプリ
ング時点に対するバースト信号の位相を表す値を発生す
るために累積されたＱの値で累積されたＩの値を割り算
する回路（図示せず）を含んでいる。これらの値は所望
のバースト位相を表わす基準値から引き算され、PLL250
を制御する位相誤差値を発生する。検出器236から発生
される位相誤差値は低域通過フィルタ238に供給され
る。低域フィルタ238はPLL250のループフィルタであ
る。低域フィルタ238から発生される濾波済みの位相誤
差信号は加算器240の一方の入力ポートに供給される。
値供給源242から供給される一定の増分値K1は、加算器2
40の他方の入力ポートに供給される。加算器240から発
生される信号は、入力増分値として離散時間発振器（di
screte time oscillator,DTOと略す。）252に供給され
る。この離散時間発振器252は、加算器244、累算器レジ
スター246およびアドレス入力ポートに供給される値の
２πラジアンに正規化された余弦および正弦を第１およ
び第２の各出力ポートに発生するようにプログラムされ
ているROM248を含んでいる。この実施例において、２π
SCtの余弦および正弦の各信号は、先に説明したよう
に、クロミナンス信号を同期的に復調し、直角位相関係
にある２つの色差信号を再生するために、乗算器232お
よび234にそれぞれ供給される。
定常状態において、復調されたバースト信号の位相値
と基準の位相値間に差がなければ、離散時間発振器（DT
O）から発生される信号の周波数は、累算器レジスター2
46におけるビット数Ｎ、値供給源242から供給される増
分値K1および下記の式によるクロック信号CKの周波数
CKによって決まる。DTO ＝（K1/2N）CK 累算器レジスター246が20ビットのレジスターであ
り、クロック信号CKの周波数が４scに等しいものとす
ると、262,144（すなわち、218）に等しいK1の値はSC
の周波数を有する出力信号を発生する。動的な動作にお
いて、バース位相が基準位相と一致しないと、位相誤差
検出器236により発生される位相誤差値は低減フィルタ2
38により累積され、補正項を発生する。この補正項は、
加算器240により値K1に加算され、位相誤差を減少させ
る傾向にDTOの周波数を変化させる。
と基準の位相値間に差がなければ、離散時間発振器（DT
O）から発生される信号の周波数は、累算器レジスター2
46におけるビット数Ｎ、値供給源242から供給される増
分値K1および下記の式によるクロック信号CKの周波数
CKによって決まる。DTO ＝（K1/2N）CK 累算器レジスター246が20ビットのレジスターであ
り、クロック信号CKの周波数が４scに等しいものとす
ると、262,144（すなわち、218）に等しいK1の値はSC
の周波数を有する出力信号を発生する。動的な動作にお
いて、バース位相が基準位相と一致しないと、位相誤差
検出器236により発生される位相誤差値は低減フィルタ2
38により累積され、補正項を発生する。この補正項は、
加算器240により値K1に加算され、位相誤差を減少させ
る傾向にDTOの周波数を変化させる。
雑音の影響を減少させ、また同期復調する乗算器232
および234に供給される信号に対して高レベルの位相精
度を与えるためには、PLL250の時定数が比較的長いこと
が望ましい。この実施例において、例えば、PLL250中の
各種の回路要素の利得因子は、約１フレーム期間（NTSC
信号の場合、1/30秒）のループ時定数を発生する値に設
定される。PLL250の時定数がPLL200に時定数よりずっと
長いから、PLL250は、クロック信号CKの周波数の変化に
より引き起こされる再生色副搬送波信号中の周波数変化
に追従することのできないことがある。第１図に示すシ
ステムにおけるこの問題点により、ＩおよびＱの色差信
号中にランダム誤差が発生されたり、PLL250により、ラ
イン周波数の間違った高調波に固定された、間違った周
波数を有する色副搬送波信号が発生されたりする。
および234に供給される信号に対して高レベルの位相精
度を与えるためには、PLL250の時定数が比較的長いこと
が望ましい。この実施例において、例えば、PLL250中の
各種の回路要素の利得因子は、約１フレーム期間（NTSC
信号の場合、1/30秒）のループ時定数を発生する値に設
定される。PLL250の時定数がPLL200に時定数よりずっと
長いから、PLL250は、クロック信号CKの周波数の変化に
より引き起こされる再生色副搬送波信号中の周波数変化
に追従することのできないことがある。第１図に示すシ
ステムにおけるこの問題点により、ＩおよびＱの色差信
号中にランダム誤差が発生されたり、PLL250により、ラ
イン周波数の間違った高調波に固定された、間違った周
波数を有する色副搬送波信号が発生されたりする。
第２図は、クロック信号CKにおける周波数変動に対し
てPLL250を補償し、本発明を具体化する回路のブロック
図である。この回路は、AD変換器211の16の量子化レベ
ル（すなわち、４ビット）に等しい振幅値の範囲を占
め、共振水晶312によって決まる周波数OSCを有する正
弦波出力信号を発生する発振器310を含んでいる。この
実施例において、周波数OSCは、NTSC方式の複合ビデ
オ信号における最高周波数（4.2MHz）よりかなり高い３
SC/2（5.37MHz）にほぼ等しい。発振器310の出力信号
は、アナログの合計回路314に供給され、そこで複合ビ
デオ信号源210から供給される複合ビデオ信号に加えら
れる。この合計回路314は、例えば、複合ビデオ信号と
発振器310により発生される信号とを線形的に合成し、
ヘテロダイン効果が生じないようにする抵抗回路網（破
線で示す）を含んでいる。合計回路314は、振動信号お
よび複合ビデオ信号を合成する前に、これらの信号のス
ケール化を行なうように設計することもできる。この例
において、発振器310から供給される信号は前記の16の
量子化レベルより大きな振幅値の範囲を占めることがあ
る。合計回路314により発生される合成信号は、第１図
に示すように複合ビデオ信号の代わりにAD変換器211に
供給される。AD変換器211から供給されるディジタル信
号は、ディジタル複合ビデオ信号のすべての周波数成分
をわずかな減衰で通過させるかもしくは全く減衰させな
いで通過させるが、発振器310の出力を表わす合成信号
の成分を実質的に阻止する周波数応答特性を有する低域
通過フィルタ301に供給される。低域フィルタ301によっ
て発生される複合ビデオ信号は、第１図に示されるよう
にAD変換器211から直接供給される信号の代わりに同期
分離器212およびY/C分離フィルタ回路230に供給され
る。AD変換器211に供給される複合ビデオ信号は発振器3
10から発生される信号により効果的にディザ化される。
従って、低域通過フィルタ301から供給される複合ビデ
オ信号は、第１図に示されるように直接ディジタル化さ
れる複合ビデオ信号より高い量子化解像度を有する。
てPLL250を補償し、本発明を具体化する回路のブロック
図である。この回路は、AD変換器211の16の量子化レベ
ル（すなわち、４ビット）に等しい振幅値の範囲を占
め、共振水晶312によって決まる周波数OSCを有する正
弦波出力信号を発生する発振器310を含んでいる。この
実施例において、周波数OSCは、NTSC方式の複合ビデ
オ信号における最高周波数（4.2MHz）よりかなり高い３
SC/2（5.37MHz）にほぼ等しい。発振器310の出力信号
は、アナログの合計回路314に供給され、そこで複合ビ
デオ信号源210から供給される複合ビデオ信号に加えら
れる。この合計回路314は、例えば、複合ビデオ信号と
発振器310により発生される信号とを線形的に合成し、
ヘテロダイン効果が生じないようにする抵抗回路網（破
線で示す）を含んでいる。合計回路314は、振動信号お
よび複合ビデオ信号を合成する前に、これらの信号のス
ケール化を行なうように設計することもできる。この例
において、発振器310から供給される信号は前記の16の
量子化レベルより大きな振幅値の範囲を占めることがあ
る。合計回路314により発生される合成信号は、第１図
に示すように複合ビデオ信号の代わりにAD変換器211に
供給される。AD変換器211から供給されるディジタル信
号は、ディジタル複合ビデオ信号のすべての周波数成分
をわずかな減衰で通過させるかもしくは全く減衰させな
いで通過させるが、発振器310の出力を表わす合成信号
の成分を実質的に阻止する周波数応答特性を有する低域
通過フィルタ301に供給される。低域フィルタ301によっ
て発生される複合ビデオ信号は、第１図に示されるよう
にAD変換器211から直接供給される信号の代わりに同期
分離器212およびY/C分離フィルタ回路230に供給され
る。AD変換器211に供給される複合ビデオ信号は発振器3
10から発生される信号により効果的にディザ化される。
従って、低域通過フィルタ301から供給される複合ビデ
オ信号は、第１図に示されるように直接ディジタル化さ
れる複合ビデオ信号より高い量子化解像度を有する。
第２図のAD変換器211から発生されるディジタル化さ
れた合成信号は、発振器310の出力信号を表す成分を通
過させるが、複合ビデオ信号成分を実質的に阻止する周
波数応答特性を有する帯域通過フィルタ304にも供給さ
れる。帯域通過フィルタ304から発生される振動信号
は、位相ロックループ300の位相比較器316に基準信号と
して供給される。PLL300は、位相比較器316の外に低域
通過フィルタ318、加算器320、ディジタル値源322、お
よび加算器324、累算器レジスター326、ROM327を含むDT
O302を含んでいる。このPLL300は、例えば、帯域通過フ
ィルタ304から発生される信号にほぼ等しい量子化範囲
を有し、発振器310から発生される信号に周波数および
位相が固定されているディジタル信号をROM327の出力ポ
ートに発生する。位相検出器316は、ROM327から発生さ
れる信号と帯域通過フィルタ304から発生される基準信
号とを比較する。一旦PLL300が基準信号に固定される
と、位相検出器316によって発生される位相差信号は、D
TO302により発生される信号においてクロック信号によ
って引き起こされる位相変化を表わす。この位相差信号
は低域通過フィルタ318に供給される。フィルタ318はPL
L300のループフィルタである。フィルタ318の利得因子
は、PLL200の時定数（すなわち、15の水平ライン期間）
以下か、もしくは、それにほぼ等しいループ時定数を与
えるためにループ中の他の要素の利得因子と共に設定さ
れる。フィルタ318から発生される濾波された位相差信
号は、加算器320により一定値源322からの一定のディジ
タル値K2に加算される。加算器320から発生される信号
は、DTO302の入力増分信号として供給される。DTO302の
出力信号は帰還ループを完成させるために位相検出器31
6に供給される。
れた合成信号は、発振器310の出力信号を表す成分を通
過させるが、複合ビデオ信号成分を実質的に阻止する周
波数応答特性を有する帯域通過フィルタ304にも供給さ
れる。帯域通過フィルタ304から発生される振動信号
は、位相ロックループ300の位相比較器316に基準信号と
して供給される。PLL300は、位相比較器316の外に低域
通過フィルタ318、加算器320、ディジタル値源322、お
よび加算器324、累算器レジスター326、ROM327を含むDT
O302を含んでいる。このPLL300は、例えば、帯域通過フ
ィルタ304から発生される信号にほぼ等しい量子化範囲
を有し、発振器310から発生される信号に周波数および
位相が固定されているディジタル信号をROM327の出力ポ
ートに発生する。位相検出器316は、ROM327から発生さ
れる信号と帯域通過フィルタ304から発生される基準信
号とを比較する。一旦PLL300が基準信号に固定される
と、位相検出器316によって発生される位相差信号は、D
TO302により発生される信号においてクロック信号によ
って引き起こされる位相変化を表わす。この位相差信号
は低域通過フィルタ318に供給される。フィルタ318はPL
L300のループフィルタである。フィルタ318の利得因子
は、PLL200の時定数（すなわち、15の水平ライン期間）
以下か、もしくは、それにほぼ等しいループ時定数を与
えるためにループ中の他の要素の利得因子と共に設定さ
れる。フィルタ318から発生される濾波された位相差信
号は、加算器320により一定値源322からの一定のディジ
タル値K2に加算される。加算器320から発生される信号
は、DTO302の入力増分信号として供給される。DTO302の
出力信号は帰還ループを完成させるために位相検出器31
6に供給される。
加算器320から発生される入力増分信号は、DTO302に
よって発生される信号の周波数および位相を制御する。
この入力増分信号は、標準ビデオ信号が処理されている
と、DTO302を基準信号の周波数に保持する一定の成分
K2,および非標準ビデオ信号が処理されているときに起
こることのある出力信号の周波数の不安定性をDTOが追
従することのできる、低域通過フィルタ318から供給さ
れる可変の成分を含んでいる。加算器320から供給され
る入力増分信号は、この信号に1/K2にほぼ等しい因数KS
を掛けるスケーリング回路323に供給される。スケーリ
ング回路323の出力信号は、乗算器328の一方の入力ポー
トに供給され、乗算器328の他方の入力ポートはPLL250
の加算器240から供給される信号を受け取るように結合
される。乗算器328の出力信号はDTO252に入力増分信号
として供給される。この変更された入力増分信号はクロ
ック信号CKの周波数変化に対して補償される。従って、
PLL250は、複号ビデオ信号色基準バースト信号成分に追
従し、ライン固定のクロック信号の周波数不安定性に実
質的に関係のない直角位相関係にある色副搬送波信号を
再生する。
よって発生される信号の周波数および位相を制御する。
この入力増分信号は、標準ビデオ信号が処理されている
と、DTO302を基準信号の周波数に保持する一定の成分
K2,および非標準ビデオ信号が処理されているときに起
こることのある出力信号の周波数の不安定性をDTOが追
従することのできる、低域通過フィルタ318から供給さ
れる可変の成分を含んでいる。加算器320から供給され
る入力増分信号は、この信号に1/K2にほぼ等しい因数KS
を掛けるスケーリング回路323に供給される。スケーリ
ング回路323の出力信号は、乗算器328の一方の入力ポー
トに供給され、乗算器328の他方の入力ポートはPLL250
の加算器240から供給される信号を受け取るように結合
される。乗算器328の出力信号はDTO252に入力増分信号
として供給される。この変更された入力増分信号はクロ
ック信号CKの周波数変化に対して補償される。従って、
PLL250は、複号ビデオ信号色基準バースト信号成分に追
従し、ライン固定のクロック信号の周波数不安定性に実
質的に関係のない直角位相関係にある色副搬送波信号を
再生する。
第２図に示す本発明の実施例において、発振器310か
ら発生される基準信号および信号源210から発生される
複合ビデオ信号の振幅値の範囲の和は、AD変換器211に
より変換される信号の範囲（すなわち、16＋236＝252で
あって、256より小さい）以下であることに注目するこ
とが重要である。さらに、基準信号および複合ビデオ信
号の周波数スペクトルは重なり合わない。本発明の実施
例で使用されている基準信号の周波数（5.37MHz）はAD
変換器211のナイキスト周波数（7.16MHz）以下であるけ
れども、その折返し周波数が複合ビデオ信号によって占
有される周波数帯域以内にない限り、ナイキストの限界
以上の基準信号を使用することも考えられる。この場
合、PLL300に供給される基準信号の周波数は折返し周波
数である。
ら発生される基準信号および信号源210から発生される
複合ビデオ信号の振幅値の範囲の和は、AD変換器211に
より変換される信号の範囲（すなわち、16＋236＝252で
あって、256より小さい）以下であることに注目するこ
とが重要である。さらに、基準信号および複合ビデオ信
号の周波数スペクトルは重なり合わない。本発明の実施
例で使用されている基準信号の周波数（5.37MHz）はAD
変換器211のナイキスト周波数（7.16MHz）以下であるけ
れども、その折返し周波数が複合ビデオ信号によって占
有される周波数帯域以内にない限り、ナイキストの限界
以上の基準信号を使用することも考えられる。この場
合、PLL300に供給される基準信号の周波数は折返し周波
数である。
第１図は、従来技術によるディジタル・テレビジョン受
像機の一部を示すブロック図である。 第２図は、第１図に示す回路を変更するために使われ
る、本発明を具体化する回路のブロック図である。 210……複合ビデオ信号源、211……アナログ／ディジタ
ル変換器（AD変換器）、300……位置ロックループ、301
……低域通過フィルタ、304……帯域通過フィルタ、314
……合計回路。
像機の一部を示すブロック図である。 第２図は、第１図に示す回路を変更するために使われ
る、本発明を具体化する回路のブロック図である。 210……複合ビデオ信号源、211……アナログ／ディジタ
ル変換器（AD変換器）、300……位置ロックループ、301
……低域通過フィルタ、304……帯域通過フィルタ、314
……合計回路。
フロントページの続き (72)発明者 チャンドラカント バイラルバイ パテ ル アメリカ合衆国ニュージャージ州ホープ ウェル アムウェル・ロード 47 (72)発明者 ワルター ハインリッヒ デンマー アメリカ合衆国ニュージャージ州プレイ ンズボロ ソロー・ドライブ 125
Claims (1)
- 【請求項１】所定の周波数帯域を占有するアナログビデ
オ信号源、前記アナログビデオ信号に応答し且つ所定の
周波数でクロック制御されるアナログ／ディジタル変換
器、および前記アナログ／ディジタル変換器の出力に応
答するディジタルビデオ信号処理回路を含むビデオ信号
処理システムにおいて、 前記所定の周波数帯域内にない周波数の補助信号源と、 前記アナログビデオ信号源および前記補助信号源に結合
され、前記アナログビデオ信号と前記補助信号を線形的
に合成して出力信号を発生する信号合成手段と、 前記信号合成手段の出力に結合され、前記出力信号を表
わすディジタル・サンプルを発生する前記アナログ／デ
ィジタル変換器と、 前記アナログ／ディジタル変換器の出力に結合され、該
変換器により発生される前記ディジタル・サンプルに応
答し、互いに排他的な周波数帯域を占有し且つ前記ビデ
オ信号と前記補助信号をそれぞれ表わす第１と第２のデ
ィジタル信号を発生する濾波手段と、 前記第１のディジタル信号を前記ディジタルビデオ信号
処理回路に供給する手段と、 前記濾波手段から発生される前記第２のディジタル信号
に応答する補助信号利用回路とを具えた、信号処理装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US858720 | 1986-05-02 | ||
| US06/858,720 US4703340A (en) | 1986-05-02 | 1986-05-02 | Frequency division multiplexed analog to digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272696A JPS62272696A (ja) | 1987-11-26 |
| JP2587633B2 true JP2587633B2 (ja) | 1997-03-05 |
Family
ID=25329003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62106533A Expired - Lifetime JP2587633B2 (ja) | 1986-05-02 | 1987-05-01 | 信号処理装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4703340A (ja) |
| EP (1) | EP0245060B1 (ja) |
| JP (1) | JP2587633B2 (ja) |
| KR (1) | KR950004116B1 (ja) |
| AT (1) | ATE91584T1 (ja) |
| AU (1) | AU597969B2 (ja) |
| CA (1) | CA1246206A (ja) |
| DE (1) | DE3786488T2 (ja) |
| ES (1) | ES2041683T3 (ja) |
| FI (1) | FI84127C (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227794A (en) * | 1991-12-23 | 1993-07-13 | Ford Motor Company | Frequency multiplexed analog-digital conversion |
| JP3241079B2 (ja) * | 1992-02-24 | 2001-12-25 | 株式会社日立製作所 | ディジタル位相同期回路 |
| US5327132A (en) * | 1992-11-23 | 1994-07-05 | Ford Motor Company | Composite signal generation and decoding in digital signal processing automotive audio system |
| KR950003284B1 (ko) * | 1993-03-12 | 1995-04-07 | 삼성전자 주식회사 | 영상신호의 주파수변조(fm) 장치 및 그 자동조정 방법 |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| JP3304036B2 (ja) * | 1996-04-22 | 2002-07-22 | モトローラ株式会社 | ディジタル映像処理装置のクロック発生回路 |
| US5796392A (en) * | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| JPH10336487A (ja) * | 1997-06-02 | 1998-12-18 | Sony Corp | アナログ／ディジタル変換回路 |
| US6380980B1 (en) * | 1997-08-25 | 2002-04-30 | Intel Corporation | Method and apparatus for recovering video color subcarrier signal |
| US6330034B1 (en) * | 1997-10-31 | 2001-12-11 | Texas Instruments Incorporated | Color phase-locked loop for video decoder |
| DE10111402B4 (de) * | 2001-03-09 | 2006-01-19 | Harman Becker Automotive Systems (Becker Division) Gmbh | Verfahren und Phasenregelkreis zur Synchronisation auf einen in einem Nutzsignal enthaltenen Hilfsträger |
| US7080169B2 (en) * | 2001-12-11 | 2006-07-18 | Emulex Design & Manufacturing Corporation | Receiving data from interleaved multiple concurrent transactions in a FIFO memory having programmable buffer zones |
| US20070206712A1 (en) * | 2002-03-11 | 2007-09-06 | Stefan Gierl | Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal |
| US7330217B1 (en) * | 2004-10-20 | 2008-02-12 | Cirrus Logic, Inc. | Chroma phase error correction circuitry and methods and systems utilizing the same |
| US8212942B2 (en) * | 2010-04-14 | 2012-07-03 | Newport Media, Inc. | All digital front-end architecture for television with sigma-delta ADC input |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111591A (ja) * | 1983-11-21 | 1985-06-18 | Victor Co Of Japan Ltd | カラ−映像信号の記録方法及び記録再生方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514760A (en) * | 1983-02-17 | 1985-04-30 | Rca Corporation | Digital television receiver with time-multiplexed analog-to-digital converter |
| US4562456A (en) * | 1983-10-17 | 1985-12-31 | Rca Corporation | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded |
| US4626894A (en) * | 1984-10-04 | 1986-12-02 | Rca Corporation | Signal filtering system having adaptively cascaded filter stages for developing a variable bandwidth frequency characteristic |
| AU594649B2 (en) * | 1984-10-19 | 1990-03-15 | Stephens, John D. | Fetal anatomic sex assignment by ultrasonography during early pregnancy |
| US4635102A (en) * | 1984-10-24 | 1987-01-06 | Rca Corporation | Chroma signal amplitude control apparatus |
-
1986
- 1986-05-02 US US06/858,720 patent/US4703340A/en not_active Expired - Lifetime
-
1987
- 1987-04-24 FI FI871806A patent/FI84127C/fi not_active IP Right Cessation
- 1987-04-28 AU AU72164/87A patent/AU597969B2/en not_active Ceased
- 1987-05-01 EP EP87303969A patent/EP0245060B1/en not_active Expired - Lifetime
- 1987-05-01 KR KR1019870004278A patent/KR950004116B1/ko not_active IP Right Cessation
- 1987-05-01 DE DE87303969T patent/DE3786488T2/de not_active Expired - Fee Related
- 1987-05-01 AT AT87303969T patent/ATE91584T1/de active
- 1987-05-01 CA CA000536182A patent/CA1246206A/en not_active Expired
- 1987-05-01 ES ES198787303969T patent/ES2041683T3/es not_active Expired - Lifetime
- 1987-05-01 JP JP62106533A patent/JP2587633B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111591A (ja) * | 1983-11-21 | 1985-06-18 | Victor Co Of Japan Ltd | カラ−映像信号の記録方法及び記録再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI84127B (fi) | 1991-06-28 |
| EP0245060A2 (en) | 1987-11-11 |
| FI871806A (fi) | 1987-11-03 |
| KR950004116B1 (ko) | 1995-04-25 |
| ATE91584T1 (de) | 1993-07-15 |
| JPS62272696A (ja) | 1987-11-26 |
| ES2041683T3 (es) | 1993-12-01 |
| KR870011799A (ko) | 1987-12-26 |
| FI871806A0 (fi) | 1987-04-24 |
| AU597969B2 (en) | 1990-06-14 |
| DE3786488D1 (de) | 1993-08-19 |
| EP0245060A3 (en) | 1990-10-10 |
| FI84127C (fi) | 1991-10-10 |
| DE3786488T2 (de) | 1994-02-10 |
| CA1246206A (en) | 1988-12-06 |
| US4703340A (en) | 1987-10-27 |
| EP0245060B1 (en) | 1993-07-14 |
| AU7216487A (en) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
| US4694326A (en) | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency | |
| US4686560A (en) | Phase locked loop system including analog and digital components | |
| JP2587633B2 (ja) | 信号処理装置 | |
| US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| US5041906A (en) | Digital video signal processing method and apparatus therefor | |
| JP2563418B2 (ja) | ディジタルテレビジョン受像機 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPS61161092A (ja) | デイジタルテレビジヨン受像機 | |
| JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
| JPH01317089A (ja) | タイムベースコレクタ | |
| JPH05268633A (ja) | ビデオテープレコーダーの色信号処理回路 | |
| JPH07114486B2 (ja) | ディスク再生装置 | |
| JPH09154149A (ja) | クロック再生回路 |