JPS61262392A - ビデオ信号サンプル回路 - Google Patents
ビデオ信号サンプル回路Info
- Publication number
- JPS61262392A JPS61262392A JP60102593A JP10259385A JPS61262392A JP S61262392 A JPS61262392 A JP S61262392A JP 60102593 A JP60102593 A JP 60102593A JP 10259385 A JP10259385 A JP 10259385A JP S61262392 A JPS61262392 A JP S61262392A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- color killer
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデジタルテレビジ嘗ン回路に関し、特にビデオ
信号をＮ勺変換する際に用いられるビデオ信号サンプル
回路に関する。
信号をＮ勺変換する際に用いられるビデオ信号サンプル
回路に関する。
デジタルテレビジ璽ン受像機は、ベースバンドでのビデ
オ信号処理をデジタル的に行うことにより、従来のアナ
ログテレビに比べ優れた性能を実現するものとして最近
注目を集めている。デジタルテレビでは、アナログビデ
オ信号をデジタルビデオ信号に変換する際にサンプリン
グを行う。このサンプリングは、通常、カラーバースト
に同期し、周波数が４ ｆｓｃ （ｆｓｃ：カラーサブ
キャリア周波数）のサンプルパルスを用いて行われるっ
サンプルパルスをこのように選定することくよυ、以後
のデジタルでの色信号処理が簡単化される。このサンプ
ルパルスを作るには位相同期（ＰｈａｓｅＬｏｃｋｅｄ
Ｌａｏｐ 、以後ＰＩ、Ｌ ）回路が用いられること
はよく知られている。デジタルテレビにおけるＰＬＬ回
路の実施例は米国特許４２９１３３２等に詳しい０ 上述のサンプリング処理により、アナログビデオ信号は
９００毎の所定の色相位相（例えばＩ 、Ｑ。
オ信号処理をデジタル的に行うことにより、従来のアナ
ログテレビに比べ優れた性能を実現するものとして最近
注目を集めている。デジタルテレビでは、アナログビデ
オ信号をデジタルビデオ信号に変換する際にサンプリン
グを行う。このサンプリングは、通常、カラーバースト
に同期し、周波数が４ ｆｓｃ （ｆｓｃ：カラーサブ
キャリア周波数）のサンプルパルスを用いて行われるっ
サンプルパルスをこのように選定することくよυ、以後
のデジタルでの色信号処理が簡単化される。このサンプ
ルパルスを作るには位相同期（ＰｈａｓｅＬｏｃｋｅｄ
Ｌａｏｐ 、以後ＰＩ、Ｌ ）回路が用いられること
はよく知られている。デジタルテレビにおけるＰＬＬ回
路の実施例は米国特許４２９１３３２等に詳しい０ 上述のサンプリング処理により、アナログビデオ信号は
９００毎の所定の色相位相（例えばＩ 、Ｑ。
−Ｉ、−Ｑ）のタイミングでデジタルビデオ信号に変換
される。上記サンプルパルスはこのほかデジタル回路全
体を動作させる基本クロックとしても用いられる。従っ
て信号処理はすべてサンプルパルスの周期を時間基準と
して行われるため、サンプルパルスの安定度は処理によ
る信号の遅れ時間、デジタルフィルタの特性、デジタル
周期再生などの安定度や精度にも大きく影響する。
される。上記サンプルパルスはこのほかデジタル回路全
体を動作させる基本クロックとしても用いられる。従っ
て信号処理はすべてサンプルパルスの周期を時間基準と
して行われるため、サンプルパルスの安定度は処理によ
る信号の遅れ時間、デジタルフィルタの特性、デジタル
周期再生などの安定度や精度にも大きく影響する。
上述したよう罠、サンプルパルスの安定度はＮつ変換時
のサンプル位相のみならずテレビとしての基本性能に大
きく影響するため、ＰＬＬ回路には十分な性能が要求さ
れる。しかるに、白黒ＴＶ信号入力時にはこれにカラー
バーストが存在しない場合が多く、この時はサンプルパ
ルスに対シて位相同期が行われない。とのため、水平走
査周期とサンプル周期との間にジッターが生じ、この結
果、細かい絵柄の部分が不規則にゆらいだり、画面全体
としての横ゆれも生じ易くなる。
のサンプル位相のみならずテレビとしての基本性能に大
きく影響するため、ＰＬＬ回路には十分な性能が要求さ
れる。しかるに、白黒ＴＶ信号入力時にはこれにカラー
バーストが存在しない場合が多く、この時はサンプルパ
ルスに対シて位相同期が行われない。とのため、水平走
査周期とサンプル周期との間にジッターが生じ、この結
果、細かい絵柄の部分が不規則にゆらいだり、画面全体
としての横ゆれも生じ易くなる。
本発明の目的は、デジタルテレビジ習ン受像機において
、白黒ＴＶ信号が入力された場合に生ずる絵柄細部の不
規則なゆらぎや画面の横ゆれを改善することにある。
、白黒ＴＶ信号が入力された場合に生ずる絵柄細部の不
規則なゆらぎや画面の横ゆれを改善することにある。
本発明は、カラーバーストの振幅が所定値以下の時に動
作するカラーキラーの情報を用いてサンプルパルスの周
波数を強制的に固定することにより白黒ＴＶ信号入力時
に生ずる水平周期とサンプル周期との間のジッタを減少
させ、絵柄細部の不規則なゆらぎや画面の横ゆれを改善
するものである。
作するカラーキラーの情報を用いてサンプルパルスの周
波数を強制的に固定することにより白黒ＴＶ信号入力時
に生ずる水平周期とサンプル周期との間のジッタを減少
させ、絵柄細部の不規則なゆらぎや画面の横ゆれを改善
するものである。
第１図は本発明に係るビデオ信号サンプル回路を含むデ
ィジタルテレビ回路全体を示す図である。
ィジタルテレビ回路全体を示す図である。
アナログビデオ信号１０１はＮつ変換器１０２において
、サンプルパルス１２５のタイミングでデジタルビデオ
信号１０３に変換される。サンプルパルス１２５の周波
数は４ｆｓｃでその位相はＰＬＬ回路１１７により１色
信号の土工、±Ｑ位相に同期している。
、サンプルパルス１２５のタイミングでデジタルビデオ
信号１０３に変換される。サンプルパルス１２５の周波
数は４ｆｓｃでその位相はＰＬＬ回路１１７により１色
信号の土工、±Ｑ位相に同期している。
従って、デジタルビデオ信号１０３は、±Ｉ、±Ｑのう
信号１１９を演算する。この赤考誤差信号１１９はルー
プフィルタ１２０において所定の制御時定数を与えられ
た後、ＤＡ変換器１２２によりアナログ制御信号１２３
に変換される。この制御信号１２３は電圧制御発振器（
ＶＣＯ）１２４の出力信号であるサンプルパルス１２５
の周波数を制御する。この結果、所定振幅以上のカラー
バーストを有す・る通常のカラーＴＶ信号に対してはサ
ンプルパルス１２５０位相が色相軸上の土工、±Ｑ位相
へ収束する。
信号１１９を演算する。この赤考誤差信号１１９はルー
プフィルタ１２０において所定の制御時定数を与えられ
た後、ＤＡ変換器１２２によりアナログ制御信号１２３
に変換される。この制御信号１２３は電圧制御発振器（
ＶＣＯ）１２４の出力信号であるサンプルパルス１２５
の周波数を制御する。この結果、所定振幅以上のカラー
バーストを有す・る通常のカラーＴＶ信号に対してはサ
ンプルパルス１２５０位相が色相軸上の土工、±Ｑ位相
へ収束する。
一方、上記ＤＡ変換器１２２には、ＡＣＣカラーキラー
回路１０９よりカラーキラー信号１１０が入力され、カ
ラーキラー動作時、つまりカラーバーストの振幅が所定
値よυ小さい時に、制御信号１２３をサンプルパルス１
２５の周波数がａｆｓｃとなる値に固定する。
回路１０９よりカラーキラー信号１１０が入力され、カ
ラーキラー動作時、つまりカラーバーストの振幅が所定
値よυ小さい時に、制御信号１２３をサンプルパルス１
２５の周波数がａｆｓｃとなる値に固定する。
デジタルビデオ信号１０３は、ＹＣ分離回路１０４如お
いてＹ信号１０５とＣ信号１０６とに分離されるっＹ信
号１０５はＹ信号処理回路１０７においてコントラスト
、プライトの調整が行われた後マトリクス回路１１３に
入力される。Ｃ信号１０６は、ＡＣＣカラーキラー回路
１０９に入力される。
いてＹ信号１０５とＣ信号１０６とに分離されるっＹ信
号１０５はＹ信号処理回路１０７においてコントラスト
、プライトの調整が行われた後マトリクス回路１１３に
入力される。Ｃ信号１０６は、ＡＣＣカラーキラー回路
１０９に入力される。
ＡＣＣ・カラーキラー回路１０９ではカラーバーストの
振幅を検出し、これをもとにＡ ＣＣ（Ａｕ ｔｏｍａ
ｔ １ｃＣｏｌｏｕｒＣｏｎｔｒｏｌ ）とカラーキラ
ー回路御が行われ、カラーキラー動作時には出力される
色信号１３６はゼロになる。この時、カラーキラーが動
作していることを示す、カラーキラー信号１１０がＰＬ
Ｌ回路１１７に出力される） 前記色信号１３６は色復調回路１２７において■信号１
１１とＣ信号１１２に復調され、マトリクス回路１１３
へ入力される。マトリクス回路１１３は入力されたＹ信
号１０８、■信号１１１、Ｃ信号１１２を所定のマトリ
クス演算によりＲＧＢ信号１１４へ変換する。これらＫ
ＧＢ信号１１４は、ＤＡ変換器１１５によりアナログ几
ＧＢ信号１１６へ変換された後、出力回路を介してＣＲ
Ｔをドライブする。
振幅を検出し、これをもとにＡ ＣＣ（Ａｕ ｔｏｍａ
ｔ １ｃＣｏｌｏｕｒＣｏｎｔｒｏｌ ）とカラーキラ
ー回路御が行われ、カラーキラー動作時には出力される
色信号１３６はゼロになる。この時、カラーキラーが動
作していることを示す、カラーキラー信号１１０がＰＬ
Ｌ回路１１７に出力される） 前記色信号１３６は色復調回路１２７において■信号１
１１とＣ信号１１２に復調され、マトリクス回路１１３
へ入力される。マトリクス回路１１３は入力されたＹ信
号１０８、■信号１１１、Ｃ信号１１２を所定のマトリ
クス演算によりＲＧＢ信号１１４へ変換する。これらＫ
ＧＢ信号１１４は、ＤＡ変換器１１５によりアナログ几
ＧＢ信号１１６へ変換された後、出力回路を介してＣＲ
Ｔをドライブする。
次Ｋ、上記ＰＬＬ回路１１７とＡＣＣ・カラーキラー回
路１０９を第２図を用いてさらに詳細に説明する。
路１０９を第２図を用いてさらに詳細に説明する。
まず、ＡＣＣ動作について説明する。第２図において、
ＹＣ分離回路１０４から出力されたＣ信号１０６は、Ａ
ＣＣ・カラーキラー回路１０９の中のＡＣＣ乗算器２０
１に入力され、ｉｃｅ信号２１１により利得制御が行わ
れる。乗算器２０１から出力された色信号２０２は、バ
ースト抜取９回路２０３によりカラーバースト２０４だ
けが取抄出される。これはバースト振幅検出回路２０５
に入力され、振幅値２０８が求められる０振幅値２０８
は減算器２０９に供給されＡＣＣ基準値２１０との間で
減算が行われ、この結果誤差信号２０６が計算される。
ＹＣ分離回路１０４から出力されたＣ信号１０６は、Ａ
ＣＣ・カラーキラー回路１０９の中のＡＣＣ乗算器２０
１に入力され、ｉｃｅ信号２１１により利得制御が行わ
れる。乗算器２０１から出力された色信号２０２は、バ
ースト抜取９回路２０３によりカラーバースト２０４だ
けが取抄出される。これはバースト振幅検出回路２０５
に入力され、振幅値２０８が求められる０振幅値２０８
は減算器２０９に供給されＡＣＣ基準値２１０との間で
減算が行われ、この結果誤差信号２０６が計算される。
この誤差信号２０６は、ＡＣＣ制御時定数を与えるため
のＬ Ｐ Ｆ ２０７に導かれＡＣＣ信号２１１として
前記ＡＣＣ乗算器２０１に入力される。以上のＡＣＣ制
御により、色信号２０２のカラーバーストの振幅はＡＣ
Ｃ基準値２１０の値に収束する。
のＬ Ｐ Ｆ ２０７に導かれＡＣＣ信号２１１として
前記ＡＣＣ乗算器２０１に入力される。以上のＡＣＣ制
御により、色信号２０２のカラーバーストの振幅はＡＣ
Ｃ基準値２１０の値に収束する。
次に、カラーキラー動作について説明する。前記バース
ト振幅検出回路２０５の出力する振幅値２０８は比較器
２１３にも入力され、カラーキラー基準値２１２との間
で大小比較が行われる。比較器２１３の出力する比較信
号２２０は両者の大小関係に応じて１１１またはｌ□Ｉ
となるものである。この比較信号２２０はカラーキラ一
時定数を４えるために積分器２２１へ導かれる。積分器
２１１では、振幅値２０８がカラーキラー基準値２１２
以上の状態（状態Ａ）と、そうでない状態（状態Ｂ）と
に対応してカウンタをアップ、ダウンさせる。その結果
、カウンタ値が所定値以上の時（状態Ａが頻繁に生ずる
時）は出力信号としてのカラーキラー信号１１０を１１
°、その逆の場合は１０ｍとする。つまり、検出された
振幅値２０８がカラーキラー基準値２１２により小さい
状態（状態Ｂ）が頻繁に起こる時にはカラーキラー信号
１１０を１０１として、出力色信号１２６を消す、すな
わち、カラーキラーを動作させるものである、 第３図は、ここで述べたＡＣＣ・カラーキラー回路１０
９の入出力特性（直流特性）を示すものである０ＡＣＣ
動作範囲では出力Ｃ信号１２６のバーストはＡＣＣ基準
値２１０に等しくなり、ＡＣＣ動作範囲外においては乗
算器出力信号２０２の振幅がカラーキラー基準値２１２
より小さい時にカラーキラーが動作し、出力Ｃ信号１２
６をゼロとすることを表わしている。以上がカラーキラ
ー動作の詳細である。
ト振幅検出回路２０５の出力する振幅値２０８は比較器
２１３にも入力され、カラーキラー基準値２１２との間
で大小比較が行われる。比較器２１３の出力する比較信
号２２０は両者の大小関係に応じて１１１またはｌ□Ｉ
となるものである。この比較信号２２０はカラーキラ一
時定数を４えるために積分器２２１へ導かれる。積分器
２１１では、振幅値２０８がカラーキラー基準値２１２
以上の状態（状態Ａ）と、そうでない状態（状態Ｂ）と
に対応してカウンタをアップ、ダウンさせる。その結果
、カウンタ値が所定値以上の時（状態Ａが頻繁に生ずる
時）は出力信号としてのカラーキラー信号１１０を１１
°、その逆の場合は１０ｍとする。つまり、検出された
振幅値２０８がカラーキラー基準値２１２により小さい
状態（状態Ｂ）が頻繁に起こる時にはカラーキラー信号
１１０を１０１として、出力色信号１２６を消す、すな
わち、カラーキラーを動作させるものである、 第３図は、ここで述べたＡＣＣ・カラーキラー回路１０
９の入出力特性（直流特性）を示すものである０ＡＣＣ
動作範囲では出力Ｃ信号１２６のバーストはＡＣＣ基準
値２１０に等しくなり、ＡＣＣ動作範囲外においては乗
算器出力信号２０２の振幅がカラーキラー基準値２１２
より小さい時にカラーキラーが動作し、出力Ｃ信号１２
６をゼロとすることを表わしている。以上がカラーキラ
ー動作の詳細である。
一方、ＰＬＬ回路１１７に入力された上記カラーキラ信
号１１０は、ＤＡ変換器１２２の中のデータセレクタを
制御する。つまり、カラーキラー信号１１０がｌＯ＠の
時（カラーキラー動作時）にはデータセレクタ２１６の
出力信号２１８としてｖＣＯ基準値２１５を選び、１１
１の時はＬ Ｐ Ｆ １２１からの制御信号１２１を選
ぶことにより通常のＰＬＬ動作を行わせる。前記ｖＣＯ
基準値２１５は、サンプルパルス１２５の周波数を４ｆ
ｓｃにする値である。データセレクタ２１６の出力信号
２１８はＤＡコンバータ本体２１７によυアナログ制御
信号２１３に変換され、ｖＣ０１２４をコントロールす
る。この操作により、白黒テレビ信号入力時には自動的
にカラーキラーが動作するため、サンプルパルス１２５
の周波数も固定され、水平周波数との間の不規則なジッ
タを抑えることができる。
号１１０は、ＤＡ変換器１２２の中のデータセレクタを
制御する。つまり、カラーキラー信号１１０がｌＯ＠の
時（カラーキラー動作時）にはデータセレクタ２１６の
出力信号２１８としてｖＣＯ基準値２１５を選び、１１
１の時はＬ Ｐ Ｆ １２１からの制御信号１２１を選
ぶことにより通常のＰＬＬ動作を行わせる。前記ｖＣＯ
基準値２１５は、サンプルパルス１２５の周波数を４ｆ
ｓｃにする値である。データセレクタ２１６の出力信号
２１８はＤＡコンバータ本体２１７によυアナログ制御
信号２１３に変換され、ｖＣ０１２４をコントロールす
る。この操作により、白黒テレビ信号入力時には自動的
にカラーキラーが動作するため、サンプルパルス１２５
の周波数も固定され、水平周波数との間の不規則なジッ
タを抑えることができる。
以上、詳細に説明したように、本発明によれば従来の回
路に僅な回路を付加するだけで、カラーバーストの存在
しない白黒テレビ信号が入力した時にも、絵柄細部の不
規則なゆらぎや画面の横ゆれを抑えることができる。
路に僅な回路を付加するだけで、カラーバーストの存在
しない白黒テレビ信号が入力した時にも、絵柄細部の不
規則なゆらぎや画面の横ゆれを抑えることができる。
第１図は本発明に係るビデオ信号サンプル回路を含むデ
ジタルテレビ回路の全体構成図、第２図は本発明に係る
ビデオ信号サンプル回路を構成するＰＬＬ回路及びＡＣ
Ｃカラーキラー回路の構成図、第３図は上記ＡＣＣカラ
ーキラー回路の人出特性図。 １０１・・・アナログビデオ信号、１０２・・・Ａ／Ｄ
変換器、１２５・・・サンプルパルス、１０３・・・デ
ジタルビデオ信号。 １０４・・・Ｙ／Ｃ分離回路、１０９・・・ＡＣＣ・カ
ラーキラー回路、１１０・・・カラーキラー信号、１１
７・・・ＰＬＬ回路。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第３悶 第２図
ジタルテレビ回路の全体構成図、第２図は本発明に係る
ビデオ信号サンプル回路を構成するＰＬＬ回路及びＡＣ
Ｃカラーキラー回路の構成図、第３図は上記ＡＣＣカラ
ーキラー回路の人出特性図。 １０１・・・アナログビデオ信号、１０２・・・Ａ／Ｄ
変換器、１２５・・・サンプルパルス、１０３・・・デ
ジタルビデオ信号。 １０４・・・Ｙ／Ｃ分離回路、１０９・・・ＡＣＣ・カ
ラーキラー回路、１１０・・・カラーキラー信号、１１
７・・・ＰＬＬ回路。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第３悶 第２図
Claims (1)
- アナログビデオ信号の供給を受けこれをサンプルパルス
に基づきデジタルビデオ信号に変換するＡＤ変換器と、
前記デジタルビデオ信号より輝度信号及び色信号を分離
出力するＹＣ分離回路と、前記色信号中のカラーバスト
の振幅を検出しこれと所定値との大小比較結果を表わす
カラーキラー信号を出力するカラーキラー回路と、前記
カラーキラー信号に応じ前記サンプルパルスを前記カラ
ーバーストに位相同期したものとして出力するかもしく
はその周波数を一定値に固定して出力する位相同期回路
とを有することを特徴とするビデオ信号サンプル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102593A JPS61262392A (ja) | 1985-05-16 | 1985-05-16 | ビデオ信号サンプル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102593A JPS61262392A (ja) | 1985-05-16 | 1985-05-16 | ビデオ信号サンプル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262392A true JPS61262392A (ja) | 1986-11-20 |
Family
ID=14331533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102593A Pending JPS61262392A (ja) | 1985-05-16 | 1985-05-16 | ビデオ信号サンプル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0421434A2 (en) * | 1989-10-03 | 1991-04-10 | Sanyo Electric Co., Ltd. | Circuit for removing jitter of chrominance signal and television set using the same |
-
1985
- 1985-05-16 JP JP60102593A patent/JPS61262392A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0421434A2 (en) * | 1989-10-03 | 1991-04-10 | Sanyo Electric Co., Ltd. | Circuit for removing jitter of chrominance signal and television set using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621478A (en) | Multistandard decoder for video signals and video signal decoding method | |
| US4860090A (en) | Digital signal processing circuit driven by a switched clock and used in television receiver for processing standard and nonstandard television signals | |
| US5268760A (en) | Motion adaptive impulse noise reduction circuit | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| US5353066A (en) | Method for preventing the deterioration of picture quality in a video processor and circuit thereof | |
| US6538702B1 (en) | Digital color signal reproducing circuit | |
| JPH09135456A (ja) | ビデオ表示装置 | |
| US4609938A (en) | Digital TV receiver with digital video processing circuit | |
| JP2603096B2 (ja) | クロマ復調装置 | |
| US7538823B1 (en) | Luminance/chrominance video data separation circuits and methods and video systems utilizing the same | |
| JPS61262392A (ja) | ビデオ信号サンプル回路 | |
| KR100320881B1 (ko) | 크로미넌스신호처리장치및그방법 | |
| WO2004080085A1 (ja) | 映像信号処理回路、映像信号処理方法 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| CA1268539A (en) | Digital television receiver with digital video processing circuit | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
| US5132782A (en) | Interleave detector of composite video signal | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JPS6080385A (ja) | Ａｐｃ回路 | |
| JPH05219522A (ja) | Ｙｃ分離回路 | |
| Makino et al. | A high quality digital TV utilizing 2 CMOS chips | |
| JPS6245756B2 (ja) |