JP2968619B2 - サンプリングクロック発生回路 - Google Patents
サンプリングクロック発生回路Info
- Publication number
- JP2968619B2 JP2968619B2 JP3184877A JP18487791A JP2968619B2 JP 2968619 B2 JP2968619 B2 JP 2968619B2 JP 3184877 A JP3184877 A JP 3184877A JP 18487791 A JP18487791 A JP 18487791A JP 2968619 B2 JP2968619 B2 JP 2968619B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- subcarrier
- outputting
- phase difference
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像信号を標本化する
ときに用いられるサンプリングクロック発生回路に利用
する。特に、第一の発明はＮＴＳＣコンポジット画像信
号のカラーバースト軸に位相同期したサンプリングクロ
ックを発生するクロック発生回路に関し、第二の発明は
ＮＴＳＣコンポジット画像信号のカラーバーストの任意
の位相に位相同期したサンプリングクロックを発生する
クロック発生回路に関する。
ときに用いられるサンプリングクロック発生回路に利用
する。特に、第一の発明はＮＴＳＣコンポジット画像信
号のカラーバースト軸に位相同期したサンプリングクロ
ックを発生するクロック発生回路に関し、第二の発明は
ＮＴＳＣコンポジット画像信号のカラーバーストの任意
の位相に位相同期したサンプリングクロックを発生する
クロック発生回路に関する。
【０００２】
【従来の技術】従来、この種のクロック発生回路はアナ
ログ回路でＰＬＬ回路を構成していた。
ログ回路でＰＬＬ回路を構成していた。
【０００３】
【発明が解決しようとする課題】このような従来のクロ
ック発生回路はアナログ回路構成であるので、安定性が
悪く調整を必要とし、さらにアナログ部品で構成される
ので、ＬＳＩ化しにくい欠点があった。
ック発生回路はアナログ回路構成であるので、安定性が
悪く調整を必要とし、さらにアナログ部品で構成される
ので、ＬＳＩ化しにくい欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、一部分がディジタル化されたサンプリングクロック
発生回路を提供することを目的とする。
で、一部分がディジタル化されたサンプリングクロック
発生回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】第一の本発明は、ＮＴＳ
Ｃコンポジット画像信号が入力される入力端子と、この
ＮＴＳＣコンポジット画像信号を標本化するサンプリン
グクロック信号を出力する出力端子とを備えたサンプリ
ングクロック発生回路において、上記ＮＴＳＣコンポジ
ット画像信号のカラーバースト信号に位相同期したサブ
キャリア信号を発生する手段と、このサブキャリア信号
をサンプリングクロック信号でアナログディジタル変換
しサブキャリアデータを出力する手段と、このサブキャ
リアデータから上記サブキャリア信号と上記サンプリン
グクロック信号との位相差を演算し位相差データとして
出力する手段と、この位相差データをディジタルアナロ
グ変換して周波数制御信号として出力する手段と、上記
サブキャリア信号の整数倍の中心周波数を有しかつ上記
周波数制御信号に応じてこの中心周波数を可変し上記サ
ンプリングクロック信号として出力する手段とを備えた
ことを特徴とする。
Ｃコンポジット画像信号が入力される入力端子と、この
ＮＴＳＣコンポジット画像信号を標本化するサンプリン
グクロック信号を出力する出力端子とを備えたサンプリ
ングクロック発生回路において、上記ＮＴＳＣコンポジ
ット画像信号のカラーバースト信号に位相同期したサブ
キャリア信号を発生する手段と、このサブキャリア信号
をサンプリングクロック信号でアナログディジタル変換
しサブキャリアデータを出力する手段と、このサブキャ
リアデータから上記サブキャリア信号と上記サンプリン
グクロック信号との位相差を演算し位相差データとして
出力する手段と、この位相差データをディジタルアナロ
グ変換して周波数制御信号として出力する手段と、上記
サブキャリア信号の整数倍の中心周波数を有しかつ上記
周波数制御信号に応じてこの中心周波数を可変し上記サ
ンプリングクロック信号として出力する手段とを備えた
ことを特徴とする。
【０００６】第二の発明は、ＮＴＳＣコンポジット画像
信号が入力される入力端子と、このＮＴＳＣコンポジッ
ト画像信号を標本化するサンプリングクロック信号を出
力する出力端子とを備えたサンプリングクロック発生回
路において、上記ＮＴＳＣコンポジット画像信号のカラ
ーバースト信号に位相同期したサブキャリア信号を発生
する手段と、このサブキャリア信号の振幅を所定の振幅
に制御し新たなサブキャリア信号として出力する手段
と、上記新たなサブキャリア信号をサンプリングクロッ
ク信号でアナログディジタル変換しサブキャリアデータ
を出力する手段と、このサブキャリアデータから上記新
たなサブキャリア信号と上記サンプリングクロック信号
との位相差を演算し位相差データとして出力する手段
と、この位相差データを上記新たなサブキャリア信号に
対して所定の位相差に対応する位相シフトデータを加算
し新たな位相差データとして出力する手段と、この新た
な位相差データをディジタルアナログ変換し周波数制御
信号として出力する手段と、上記新たなサブキャリア信
号の整数倍の中心周波数を有しかつ上記周波数制御信号
に応じてこの中心周波数を可変し上記サンプリングクロ
ック信号として出力する手段とを備えたことを特徴とす
る。
信号が入力される入力端子と、このＮＴＳＣコンポジッ
ト画像信号を標本化するサンプリングクロック信号を出
力する出力端子とを備えたサンプリングクロック発生回
路において、上記ＮＴＳＣコンポジット画像信号のカラ
ーバースト信号に位相同期したサブキャリア信号を発生
する手段と、このサブキャリア信号の振幅を所定の振幅
に制御し新たなサブキャリア信号として出力する手段
と、上記新たなサブキャリア信号をサンプリングクロッ
ク信号でアナログディジタル変換しサブキャリアデータ
を出力する手段と、このサブキャリアデータから上記新
たなサブキャリア信号と上記サンプリングクロック信号
との位相差を演算し位相差データとして出力する手段
と、この位相差データを上記新たなサブキャリア信号に
対して所定の位相差に対応する位相シフトデータを加算
し新たな位相差データとして出力する手段と、この新た
な位相差データをディジタルアナログ変換し周波数制御
信号として出力する手段と、上記新たなサブキャリア信
号の整数倍の中心周波数を有しかつ上記周波数制御信号
に応じてこの中心周波数を可変し上記サンプリングクロ
ック信号として出力する手段とを備えたことを特徴とす
る。
【０００７】
【作用】カラーバースト制御ＰＬＬ回路３によりＮＴＳ
Ｃ信号から得たサブキャリア信号をＡＤ変換したサブキ
ャリアデータを用いて、サブキャリア位相検出回路５で
サブキャリアとサンプリングクロックとの位相差を演算
し、これに位相シフト回路による任意の位相量を加算
し、これをＤＡ変換してＶＣＯ１７を制御するループを
構成する。
Ｃ信号から得たサブキャリア信号をＡＤ変換したサブキ
ャリアデータを用いて、サブキャリア位相検出回路５で
サブキャリアとサンプリングクロックとの位相差を演算
し、これに位相シフト回路による任意の位相量を加算
し、これをＤＡ変換してＶＣＯ１７を制御するループを
構成する。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】図１は、第一の発明の原理を説明する図で
ある。この図で、１はＮＴＳＣコンポジット画像信号が
入力される入力端子、２はカラーバースト信号に位相同
期したｎｆscのサンプリングクロックを出力する出力端
子、３はＮＴＳＣコンポジット画像信号０１０３のカラ
ーバースト信号に位相同期したサブキャリア信号０３０
４を発生するカラーバースト制御ＰＬＬ回路、４はサブ
キャリア信号０３０４をカラーバースト制御ＰＬＬ回路
３の出力信号であるサブキャリア信号０３０４の整数倍
（ｎ倍）の中心周波数を有する電圧制御発振器（以下、
ＶＣＯという）の出力であるサンプリングクロック信号
０７０４でＡＤ変換するＡＤ変換回路、５はサブキャリ
アデータ０４０５からサブキャリア信号０３０４と前記
サンプリングクロック信号０７０４との位相差を演算す
るサブキャリア位相検出回路、６は位相差データ０５０
６をＤＡ変換するＤＡ変換回路、７はＤＡ変換回路の出
力信号０６０７により制御されるＶＣＯである。カラー
バースト制御ＰＬＬ回路３でＮＴＳＣコンポジットビデ
オ信号中のカラーバースト部分を抜取り、これに位相同
期した連続のサブキャリア信号０３０４を発生させ、こ
れをＡＤ変換回路４によりサンプリングクロック０７０
４（ｎｆsc）でＡＤ変換し、サブキャリアデータを得
る。さらに、このサブキャリアデータからサブキャリア
位相検出回路５でサンプリングクロックとサブキャリア
信号との位相差を演算し、ＤＡ変換回路６でＤＡ変換
し、このアナログ信号でＶＣＯを制御する。以上のルー
プ構成により、ＮＴＳＣコンポジット画像信号のカラー
バーストに位相同期したサンプリングクロックを得るこ
とができる。
ある。この図で、１はＮＴＳＣコンポジット画像信号が
入力される入力端子、２はカラーバースト信号に位相同
期したｎｆscのサンプリングクロックを出力する出力端
子、３はＮＴＳＣコンポジット画像信号０１０３のカラ
ーバースト信号に位相同期したサブキャリア信号０３０
４を発生するカラーバースト制御ＰＬＬ回路、４はサブ
キャリア信号０３０４をカラーバースト制御ＰＬＬ回路
３の出力信号であるサブキャリア信号０３０４の整数倍
（ｎ倍）の中心周波数を有する電圧制御発振器（以下、
ＶＣＯという）の出力であるサンプリングクロック信号
０７０４でＡＤ変換するＡＤ変換回路、５はサブキャリ
アデータ０４０５からサブキャリア信号０３０４と前記
サンプリングクロック信号０７０４との位相差を演算す
るサブキャリア位相検出回路、６は位相差データ０５０
６をＤＡ変換するＤＡ変換回路、７はＤＡ変換回路の出
力信号０６０７により制御されるＶＣＯである。カラー
バースト制御ＰＬＬ回路３でＮＴＳＣコンポジットビデ
オ信号中のカラーバースト部分を抜取り、これに位相同
期した連続のサブキャリア信号０３０４を発生させ、こ
れをＡＤ変換回路４によりサンプリングクロック０７０
４（ｎｆsc）でＡＤ変換し、サブキャリアデータを得
る。さらに、このサブキャリアデータからサブキャリア
位相検出回路５でサンプリングクロックとサブキャリア
信号との位相差を演算し、ＤＡ変換回路６でＤＡ変換
し、このアナログ信号でＶＣＯを制御する。以上のルー
プ構成により、ＮＴＳＣコンポジット画像信号のカラー
バーストに位相同期したサンプリングクロックを得るこ
とができる。
【００１０】図４は、第二の発明の原理を説明する図で
ある。この図で、１はＮＴＳＣコンポジット画像信号が
入力される入力端子、２はカラーバースト信号の任意の
位相に位相同期したｆscのｎ倍のサンプリングクロック
を出力する出力端子、３はＮＴＳＣコンポジット画像信
号０１０３のカラーバースト信号に位相同期したサブキ
ャリア信号０３０８を発生するカラーバースト制御ＰＬ
Ｌ回路、８はサブキャリア信号０３０８をあらかじめ定
めた一定の振幅Ａに制御する自動利得制御回路（以下、
ＡＧＣ回路という）、４はサブキャリア信号０８０４を
ＡＧＣ回路８の出力信号であるサブキャリア信号０８０
４の整数倍（ｎ倍）の中心周波数を有するＶＣＯの出力
であるサンプリングクロック信号０７０４でＡＤ変換す
るＡＤ変換回路、５はサブキャリアデータ０４０５から
サブキャリア信号０８０４とサンプリングクロック信号
０７０４との位相差を演算し、位相差データとして出力
するサブキャリア位相検出回路、９は振幅Ａのカラーバ
ースト信号０８０４に対して任意の位相差に相当する位
相シフトデータ０９０３を出力する位相シフト回路、３
０はサブキャリア位相検出回路５の出力である位相差デ
ータ０５３０と位相シフト回路９の出力である位相シフ
トデータ０９３０を加算する加算器、６は位相差データ
３００６をＤＡ変換し、アナログの周波数制御信号０６
０７を出力するＤＡ変換回路、７は周波数制御信号０６
０７により制御されるＶＣＯである。カラーバースト制
御ＰＬＬ回路３でＮＴＳＣコンポジット画像信号中のカ
ラーバースト部分を抜き取り、これに位相同期した連続
のサブキャリア信号０３０８を発生させ、これをＡＧＣ
回路８で振幅を一定にしサブキャリア信号を得る。さら
に、この信号をＡＤ変換回路４によりサンプリングクロ
ック０７０４（ｎｆsc）でＡＤ変換し、サブキャリアデ
ータ０４０５を得る。さらに、このサブキャリアデータ
からサブキャリア位相検出回路５でサンプリングクロッ
クとサブキャリア信号との位相差を演算し、位相差デー
タを得る。さらに、位相シフト回路９でサブキャリア信
号に対してあらかじめ定めた位相差に相当する位相シフ
トデータを加算し、位相データとしてＤＡ変換回路６で
ＤＡ変換することによりカラーバーストの任意の位相に
位相同期したサンプリングクロックを得ることができ
る。
ある。この図で、１はＮＴＳＣコンポジット画像信号が
入力される入力端子、２はカラーバースト信号の任意の
位相に位相同期したｆscのｎ倍のサンプリングクロック
を出力する出力端子、３はＮＴＳＣコンポジット画像信
号０１０３のカラーバースト信号に位相同期したサブキ
ャリア信号０３０８を発生するカラーバースト制御ＰＬ
Ｌ回路、８はサブキャリア信号０３０８をあらかじめ定
めた一定の振幅Ａに制御する自動利得制御回路（以下、
ＡＧＣ回路という）、４はサブキャリア信号０８０４を
ＡＧＣ回路８の出力信号であるサブキャリア信号０８０
４の整数倍（ｎ倍）の中心周波数を有するＶＣＯの出力
であるサンプリングクロック信号０７０４でＡＤ変換す
るＡＤ変換回路、５はサブキャリアデータ０４０５から
サブキャリア信号０８０４とサンプリングクロック信号
０７０４との位相差を演算し、位相差データとして出力
するサブキャリア位相検出回路、９は振幅Ａのカラーバ
ースト信号０８０４に対して任意の位相差に相当する位
相シフトデータ０９０３を出力する位相シフト回路、３
０はサブキャリア位相検出回路５の出力である位相差デ
ータ０５３０と位相シフト回路９の出力である位相シフ
トデータ０９３０を加算する加算器、６は位相差データ
３００６をＤＡ変換し、アナログの周波数制御信号０６
０７を出力するＤＡ変換回路、７は周波数制御信号０６
０７により制御されるＶＣＯである。カラーバースト制
御ＰＬＬ回路３でＮＴＳＣコンポジット画像信号中のカ
ラーバースト部分を抜き取り、これに位相同期した連続
のサブキャリア信号０３０８を発生させ、これをＡＧＣ
回路８で振幅を一定にしサブキャリア信号を得る。さら
に、この信号をＡＤ変換回路４によりサンプリングクロ
ック０７０４（ｎｆsc）でＡＤ変換し、サブキャリアデ
ータ０４０５を得る。さらに、このサブキャリアデータ
からサブキャリア位相検出回路５でサンプリングクロッ
クとサブキャリア信号との位相差を演算し、位相差デー
タを得る。さらに、位相シフト回路９でサブキャリア信
号に対してあらかじめ定めた位相差に相当する位相シフ
トデータを加算し、位相データとしてＤＡ変換回路６で
ＤＡ変換することによりカラーバーストの任意の位相に
位相同期したサンプリングクロックを得ることができ
る。
【００１１】図２はこの一実施例を示すブロック図であ
る。この実施例では、サンプリングクロックはｎ＝４と
して４ｆscとする。図１中のＡＤ変換回路４、ＤＡ変換
回路６およびＶＣＯ１７は図２のそれと一対一に対応し
ている。カラーバースト制御ＰＬＬ回路３は図２中のバ
ースト抜取り回路１０、同期分離回路１３、位相比較回
路１１およびＶＣＯ１２から構成されている。また、サ
ブキャリア位相検出回路５はレジスタ１４、１５、１
８、加算器１６、減算器１７、論理積を行うアンド回路
２１、４ｆscクロックを４分周する分周回路２２、水平
同期信号１３２３によりリセットされ４ｆSCクロックで
カウントされるカウンタ２３、ＡＤ変換したサンプル点
位置の傾きの正負を判定する正負判定回路２０および積
分回路１９から構成される。すなわち、この第一実施例
は、図１に示すように、ＮＴＳＣコンポジット画像信号
が入力される入力端子１と、このＮＴＳＣコンポジット
画像信号を標本化するサンプリングクロック信号を出力
する出力端子２とを備え、さらに、本発明の特徴とする
手段として、上記ＮＴＳＣコンポジット画像信号のカラ
ーバースト信号に位相同期したサブキャリア信号を発生
する手段であるカラーバースト制御ＰＬＬ回路３と、こ
のサブキャリア信号をサンプリングクロック信号でアナ
ログディジタル変換しサブキャリアデータを出力する手
段であるＡＤ変換回路４と、このサブキャリアデータか
ら上記サブキャリア信号と上記サンプリングクロック信
号との位相差を演算し位相差データとして出力する手段
であるサブキャリア位相検出回路５と、この位相差デー
タをディジタルアナログ変換し周波数制御信号として出
力する手段であるＤＡ変換回路６と、上記サブキャリア
信号の整数倍の中心周波数を有しかつ上記周波数制御信
号に応じてこの中心周波数を可変し上記サンプリングク
ロック信号として出力する手段であるＶＣＯ７とを備え
る。
る。この実施例では、サンプリングクロックはｎ＝４と
して４ｆscとする。図１中のＡＤ変換回路４、ＤＡ変換
回路６およびＶＣＯ１７は図２のそれと一対一に対応し
ている。カラーバースト制御ＰＬＬ回路３は図２中のバ
ースト抜取り回路１０、同期分離回路１３、位相比較回
路１１およびＶＣＯ１２から構成されている。また、サ
ブキャリア位相検出回路５はレジスタ１４、１５、１
８、加算器１６、減算器１７、論理積を行うアンド回路
２１、４ｆscクロックを４分周する分周回路２２、水平
同期信号１３２３によりリセットされ４ｆSCクロックで
カウントされるカウンタ２３、ＡＤ変換したサンプル点
位置の傾きの正負を判定する正負判定回路２０および積
分回路１９から構成される。すなわち、この第一実施例
は、図１に示すように、ＮＴＳＣコンポジット画像信号
が入力される入力端子１と、このＮＴＳＣコンポジット
画像信号を標本化するサンプリングクロック信号を出力
する出力端子２とを備え、さらに、本発明の特徴とする
手段として、上記ＮＴＳＣコンポジット画像信号のカラ
ーバースト信号に位相同期したサブキャリア信号を発生
する手段であるカラーバースト制御ＰＬＬ回路３と、こ
のサブキャリア信号をサンプリングクロック信号でアナ
ログディジタル変換しサブキャリアデータを出力する手
段であるＡＤ変換回路４と、このサブキャリアデータか
ら上記サブキャリア信号と上記サンプリングクロック信
号との位相差を演算し位相差データとして出力する手段
であるサブキャリア位相検出回路５と、この位相差デー
タをディジタルアナログ変換し周波数制御信号として出
力する手段であるＤＡ変換回路６と、上記サブキャリア
信号の整数倍の中心周波数を有しかつ上記周波数制御信
号に応じてこの中心周波数を可変し上記サンプリングク
ロック信号として出力する手段であるＶＣＯ７とを備え
る。
【００１２】次に、この実施例の動作を説明する。図２
中、同期分離回路１３は画像信号０１１０から同期信号
を分離し、水平同期信号１３２３およびカラーバースト
の位置を示すバーストフラグ信号１３１０を出力する。
さらに、バースト抜取り回路１０で画像信号０１１０か
らバーストフラグ信号１３１０を用いてカラーバースト
信号部分のみが抜取られる。そしてこのカラーバースト
信号１０１１とＶＣＯ１２の出力であるカラーサブキャ
リア（周波数はｆscである）信号１２１１とを用いて位
相比較回路１１で位相比較を行い、ＶＣＯ１２を制御す
ることによりカラーバースト信号に位相同期した連続し
たサブキャリア信号１２０４を得ることができる。この
サブキャリア信号１２０４はＡＤ変換回路４によりサブ
キャリア周波数ｆscの４倍の周波数（４ｆsc）でＡＤ変
換される。
中、同期分離回路１３は画像信号０１１０から同期信号
を分離し、水平同期信号１３２３およびカラーバースト
の位置を示すバーストフラグ信号１３１０を出力する。
さらに、バースト抜取り回路１０で画像信号０１１０か
らバーストフラグ信号１３１０を用いてカラーバースト
信号部分のみが抜取られる。そしてこのカラーバースト
信号１０１１とＶＣＯ１２の出力であるカラーサブキャ
リア（周波数はｆscである）信号１２１１とを用いて位
相比較回路１１で位相比較を行い、ＶＣＯ１２を制御す
ることによりカラーバースト信号に位相同期した連続し
たサブキャリア信号１２０４を得ることができる。この
サブキャリア信号１２０４はＡＤ変換回路４によりサブ
キャリア周波数ｆscの４倍の周波数（４ｆsc）でＡＤ変
換される。
【００１３】次に、ＡＤ変換されたサブキャリアデータ
０４１４からサブキャリア信号とサンプリングクロック
との位相検出を行う動作について図３を用いて説明す
る。図３はカラーサブキャリア信号が４ｆscのサンプリ
ングクロックでサンプリングしたときの様子を表したも
のである。本発明の目的はカラーバーストに位相同期し
たサンプリングクロックを得るものであり、すなわち同
図で○印のサンプリング位相となるような制御を行うこ
とで達成される。具体的には、図３で、サブキャリア信
号データ０４１４のフィルタリングを行い、その出力を
積分してその値の正、負、ゼロによりＶＣＯ７を制御す
る。例えば、×印のサンプル位相の場合には積分出力は
負の値となるので、ＶＣＯ７の発振周波数を低くサンプ
ル点が右側にくるような制御を行う。
０４１４からサブキャリア信号とサンプリングクロック
との位相検出を行う動作について図３を用いて説明す
る。図３はカラーサブキャリア信号が４ｆscのサンプリ
ングクロックでサンプリングしたときの様子を表したも
のである。本発明の目的はカラーバーストに位相同期し
たサンプリングクロックを得るものであり、すなわち同
図で○印のサンプリング位相となるような制御を行うこ
とで達成される。具体的には、図３で、サブキャリア信
号データ０４１４のフィルタリングを行い、その出力を
積分してその値の正、負、ゼロによりＶＣＯ７を制御す
る。例えば、×印のサンプル位相の場合には積分出力は
負の値となるので、ＶＣＯ７の発振周波数を低くサンプ
ル点が右側にくるような制御を行う。
【００１４】また、□印のサンプル位相の場合に積分出
力は正になるので、ＶＣＯ７の発信周波数を高くしサン
プル点が左側にくるような制御を行う。
力は正になるので、ＶＣＯ７の発信周波数を高くしサン
プル点が左側にくるような制御を行う。
【００１５】図２ではレジスタ１４および１５と加算器
１６および減算器１７とにより下記に示す係数を有する
フィルタを構成している。
１６および減算器１７とにより下記に示す係数を有する
フィルタを構成している。
【００１６】（−１ ２ −１）／４ ただし、フィルタ係数演算はビットシフトで行うものと
し、図２中には×１／４等の記述のみとしている。ま
た、正負判定回路２０は立ち上がり位相のフィルタ出力
のみを積分するために立ち上がりのサンプル点を検出
し、このサンプル点のみを有効とする正負制御信号２０
２１を出力するものである。さらに、カウンタ２３は水
平同期信号１３２３に同期してカウントし、１ライン中
の有効サンプルのみフィルタリングした積分値を得るた
めの有効サンプル制御信号２３２１を出力する。したが
って、フィルタ出力１７１８をアンド回路２１で正負制
御信号２０２１、有効サンプル制御信号２３２１および
４ｆscを４分周した信号２１２２の論理積をとった信号
２１１８を用いてレジスタ１８でラッチすることによ
り、１ライン中の立ち上がりの数サンプル分のフィルタ
出力を積分回路１９で積分することができる。ＤＡ変換
回路６はこの積分値１９１６をＤＡ変換してＶＣＯ１７
に出力し、サンプリングクロックの制御を行う。
し、図２中には×１／４等の記述のみとしている。ま
た、正負判定回路２０は立ち上がり位相のフィルタ出力
のみを積分するために立ち上がりのサンプル点を検出
し、このサンプル点のみを有効とする正負制御信号２０
２１を出力するものである。さらに、カウンタ２３は水
平同期信号１３２３に同期してカウントし、１ライン中
の有効サンプルのみフィルタリングした積分値を得るた
めの有効サンプル制御信号２３２１を出力する。したが
って、フィルタ出力１７１８をアンド回路２１で正負制
御信号２０２１、有効サンプル制御信号２３２１および
４ｆscを４分周した信号２１２２の論理積をとった信号
２１１８を用いてレジスタ１８でラッチすることによ
り、１ライン中の立ち上がりの数サンプル分のフィルタ
出力を積分回路１９で積分することができる。ＤＡ変換
回路６はこの積分値１９１６をＤＡ変換してＶＣＯ１７
に出力し、サンプリングクロックの制御を行う。
【００１７】次に、第二の発明の一実施例について図面
を参照して説明する。図５はこの実施例を示すブロック
図である。この実施例では、サンプリングクロックはｎ
＝４として４ｆscとする。図４中のＡＤ変換回路４、Ｄ
Ａ変換回路６、ＶＣＯ１７、ＡＧＣ８、位相シフト回路
９および加算器３０は図５のそれと一対一に対応してい
る。カラーバースト制御ＰＬＬ回路３は、図５中のバー
スト抜取り回路１０、同期分離回路１３、位相比較回路
１１およびＶＣＯ１２から構成され、また、サブキャリ
ア位相検出回路５は、レジスタ１４、１５、１８、加算
器１６、減算器１７、論理積を行うアンド回路２１、４
ｆscクロックを４分周する分周回路２２、水平同期信号
１３２３によりリセットされ４ｆscクロックでカウント
されるカウンタ２３、ＡＤ変換したサンプル点位置の傾
きの正負を判定する正負判定回路２０および積分回路１
９から構成される。また、加算器３０の位置は図１と若
干変更している。
を参照して説明する。図５はこの実施例を示すブロック
図である。この実施例では、サンプリングクロックはｎ
＝４として４ｆscとする。図４中のＡＤ変換回路４、Ｄ
Ａ変換回路６、ＶＣＯ１７、ＡＧＣ８、位相シフト回路
９および加算器３０は図５のそれと一対一に対応してい
る。カラーバースト制御ＰＬＬ回路３は、図５中のバー
スト抜取り回路１０、同期分離回路１３、位相比較回路
１１およびＶＣＯ１２から構成され、また、サブキャリ
ア位相検出回路５は、レジスタ１４、１５、１８、加算
器１６、減算器１７、論理積を行うアンド回路２１、４
ｆscクロックを４分周する分周回路２２、水平同期信号
１３２３によりリセットされ４ｆscクロックでカウント
されるカウンタ２３、ＡＤ変換したサンプル点位置の傾
きの正負を判定する正負判定回路２０および積分回路１
９から構成される。また、加算器３０の位置は図１と若
干変更している。
【００１８】すなわち、この実施例は、図１に示すよう
に、ＮＴＳＣコンポジット画像信号が入力される入力端
子１と、このＮＴＳＣコンポジット画像信号を標本化す
るサンプリングクロック信号を出力する出力端子２とを
備え、さらに、本発明の特徴とする手段として、上記Ｎ
ＴＳＣコンポジット画像信号のカラーバースト信号に位
相同期したサブキャリア信号を発生する手段であるカラ
ーバースト制御ＰＬＬ回路３と、このサブキャリア信号
の振幅をあらかじめ定めた一定の振幅に制御し新たなサ
ブキャリア信号として出力する手段であるＡＧＣ８と、
この新たなサブキャリア信号をサンプリングクロック信
号でアナログディジタル変換しサブキャリアデータを出
力する手段であるＡＤ変換回路４と、このサブキャリア
データから上記新たなサブキャリア信号と上記サンプリ
ングクロック信号との位相差を演算し位相差データとし
て出力する手段であるサブキャリア位相検出回路５と、
この位相差データを上記新たなサブキャリア信号に対し
て所定の位相差に対応する位相シフトデータを加算し新
たな位相差データとして出力する手段である位相シフト
回路９および加算器３０と、この新たな位相差データを
ディジタルアナログ変換し周波数制御信号として出力す
る手段であるＤＡ変換回路６と、上記新たなサブキャリ
ア信号の整数倍の中心周波数を有しかつ上記周波数制御
信号に応じてこの中心周波数を可変し上記サンプリング
クロック信号として出力する手段であるＶＣＯ７とを備
える。
に、ＮＴＳＣコンポジット画像信号が入力される入力端
子１と、このＮＴＳＣコンポジット画像信号を標本化す
るサンプリングクロック信号を出力する出力端子２とを
備え、さらに、本発明の特徴とする手段として、上記Ｎ
ＴＳＣコンポジット画像信号のカラーバースト信号に位
相同期したサブキャリア信号を発生する手段であるカラ
ーバースト制御ＰＬＬ回路３と、このサブキャリア信号
の振幅をあらかじめ定めた一定の振幅に制御し新たなサ
ブキャリア信号として出力する手段であるＡＧＣ８と、
この新たなサブキャリア信号をサンプリングクロック信
号でアナログディジタル変換しサブキャリアデータを出
力する手段であるＡＤ変換回路４と、このサブキャリア
データから上記新たなサブキャリア信号と上記サンプリ
ングクロック信号との位相差を演算し位相差データとし
て出力する手段であるサブキャリア位相検出回路５と、
この位相差データを上記新たなサブキャリア信号に対し
て所定の位相差に対応する位相シフトデータを加算し新
たな位相差データとして出力する手段である位相シフト
回路９および加算器３０と、この新たな位相差データを
ディジタルアナログ変換し周波数制御信号として出力す
る手段であるＤＡ変換回路６と、上記新たなサブキャリ
ア信号の整数倍の中心周波数を有しかつ上記周波数制御
信号に応じてこの中心周波数を可変し上記サンプリング
クロック信号として出力する手段であるＶＣＯ７とを備
える。
【００１９】次に、この実施例の動作を説明する。図５
中、同期分離回路１３は画像信号０１１０から同期信号
を分離し、水平同期信号１３２３およびカラーバースト
の位置を示すバーストフラグ信号１３１０を出力する。
さらに、バースト抜取り回路１０で画像信号０１１０か
らバーストフラグ信号１３１０を用いてカラーバースト
信号部分のみが抜取られる。そしてこのカラーバースト
信号１０１１とＶＣＯ１２の出力であるカラーサブキャ
リア（周波数はｆscである）信号１２１１とを用いて位
相比較回路１１で位相比較を行い、ＶＣＯ１２を制御す
ることによりカラーバースト信号に位相同期した連続し
たサブキャリア信号１２０８を得ることができる。この
サブキャリア信号１２０８はＡＧＣ回路８により一定の
振幅Ａに制御され、カラーバースト信号２としてＡＤ変
換回路４でサブキャリア周波数ｆscの４倍の周波数（４
ｆsc）でＡＤ変換され、サブキャリアデータ０４１４を
得る。
中、同期分離回路１３は画像信号０１１０から同期信号
を分離し、水平同期信号１３２３およびカラーバースト
の位置を示すバーストフラグ信号１３１０を出力する。
さらに、バースト抜取り回路１０で画像信号０１１０か
らバーストフラグ信号１３１０を用いてカラーバースト
信号部分のみが抜取られる。そしてこのカラーバースト
信号１０１１とＶＣＯ１２の出力であるカラーサブキャ
リア（周波数はｆscである）信号１２１１とを用いて位
相比較回路１１で位相比較を行い、ＶＣＯ１２を制御す
ることによりカラーバースト信号に位相同期した連続し
たサブキャリア信号１２０８を得ることができる。この
サブキャリア信号１２０８はＡＧＣ回路８により一定の
振幅Ａに制御され、カラーバースト信号２としてＡＤ変
換回路４でサブキャリア周波数ｆscの４倍の周波数（４
ｆsc）でＡＤ変換され、サブキャリアデータ０４１４を
得る。
【００２０】次に、サブキャリアデータ０４１４からサ
ブキャリア信号とサンプリングクロックとの位相検出を
行う動作について図６を用いて説明する。図６はカラー
サブキャリア信号が４ｆscのサンプリングクロックでサ
ンプリングしたときの様子を表したものである。同図の
波形１はカラーバースト信号０８０４そのものであり、
波形２は位相シフト回路９で位相シフト（この図の例で
はα）分の位相シフトデータを減算したものであり、制
御ループではこの波形で制御される。本発明の目的はカ
ラーバーストに位相同期したサンプリングクロックを得
るものであり、すなわち同図波形２で、○印のサンプリ
ング位相となるような制御を行うことで達成される。具
体的には、図６で、サブキャリアデータ０４１４のフィ
ルタリングを行い、その出力を積分しその値を正、負、
ゼロによりＶＣＯ７を制御する。例えば、×印のサンプ
ル位相の場合に積分出力は負の値となるので、ＶＣＯ７
の発振周波数を低くサンプル点が右側にくるような制御
を行う。
ブキャリア信号とサンプリングクロックとの位相検出を
行う動作について図６を用いて説明する。図６はカラー
サブキャリア信号が４ｆscのサンプリングクロックでサ
ンプリングしたときの様子を表したものである。同図の
波形１はカラーバースト信号０８０４そのものであり、
波形２は位相シフト回路９で位相シフト（この図の例で
はα）分の位相シフトデータを減算したものであり、制
御ループではこの波形で制御される。本発明の目的はカ
ラーバーストに位相同期したサンプリングクロックを得
るものであり、すなわち同図波形２で、○印のサンプリ
ング位相となるような制御を行うことで達成される。具
体的には、図６で、サブキャリアデータ０４１４のフィ
ルタリングを行い、その出力を積分しその値を正、負、
ゼロによりＶＣＯ７を制御する。例えば、×印のサンプ
ル位相の場合に積分出力は負の値となるので、ＶＣＯ７
の発振周波数を低くサンプル点が右側にくるような制御
を行う。
【００２１】また、□印のサンプル位相の場合に積分出
力は正になるので、ＶＣＯ７の発信周波数を高くしサン
プル点が左側にくるような制御を行う。波形１に対して
この制御を行うには、フィルタ出力１８３０に位相シフ
トデータ０９３０を加算することにより達成される。
力は正になるので、ＶＣＯ７の発信周波数を高くしサン
プル点が左側にくるような制御を行う。波形１に対して
この制御を行うには、フィルタ出力１８３０に位相シフ
トデータ０９３０を加算することにより達成される。
【００２２】図５ではレジスタ１４および１５と加算器
１６および減算器１７により下記に示す係数を有するフ
ィルタを構成している。
１６および減算器１７により下記に示す係数を有するフ
ィルタを構成している。
【００２３】（−１ ２ −１）／４ ただし、フィルタ係数演算はビットシフトで行うものと
し、図２中には×１／４等の記述のみとしている。ま
た、正負判定回路２０は立ち上がり位相のフィルタ出力
のみを積分するために立ち上がりのサンプル点を検出
し、このサンプル点のみを有効とする正負制御信号２０
２１を出力するものである。さらに、カウンタ２３は水
平同期信号１３２３に同期してカウントし、１ライン中
の有効サンプルのみフィルタリングした積分値を得るた
めの有効サンプル制御信号２３２１を出力する。したが
って、フィルタ出力１７１８をアンド回路２１で正負制
御信号２０２１、有効サンプル制御信号２３２１および
４ｆscを４分周した信号２１２２の論理積をとった信号
２１１８を用いてレジスタ１８でラッチすることによ
り、１ライン中の立ち上がりの数サンプル分のフィルタ
出力を積分回路１９で積分することができる。さらに、
位相シフト回路９により振幅Ａより位相差αに相当する
位相シフトデータを加算器３０でフィルタ振幅１８３０
に加算することにより、サンプリング点が位相差αにな
るような制御を行うことができる。ＤＡ変換回路６はこ
の積分値１９０６をＤＡ変換してＶＣＯ１７に出力し、
サンプリングクロックの周波数制御を行う。
し、図２中には×１／４等の記述のみとしている。ま
た、正負判定回路２０は立ち上がり位相のフィルタ出力
のみを積分するために立ち上がりのサンプル点を検出
し、このサンプル点のみを有効とする正負制御信号２０
２１を出力するものである。さらに、カウンタ２３は水
平同期信号１３２３に同期してカウントし、１ライン中
の有効サンプルのみフィルタリングした積分値を得るた
めの有効サンプル制御信号２３２１を出力する。したが
って、フィルタ出力１７１８をアンド回路２１で正負制
御信号２０２１、有効サンプル制御信号２３２１および
４ｆscを４分周した信号２１２２の論理積をとった信号
２１１８を用いてレジスタ１８でラッチすることによ
り、１ライン中の立ち上がりの数サンプル分のフィルタ
出力を積分回路１９で積分することができる。さらに、
位相シフト回路９により振幅Ａより位相差αに相当する
位相シフトデータを加算器３０でフィルタ振幅１８３０
に加算することにより、サンプリング点が位相差αにな
るような制御を行うことができる。ＤＡ変換回路６はこ
の積分値１９０６をＤＡ変換してＶＣＯ１７に出力し、
サンプリングクロックの周波数制御を行う。
【００２４】
【発明の効果】本発明は、以上説明したように、従来の
カラーバーストクロックＰＬＬ回路の一部をディジタル
化したので、安定度に優れ、調整が不要であり、さらに
ＬＳＩ化できるため小型化にできる効果がある。
カラーバーストクロックＰＬＬ回路の一部をディジタル
化したので、安定度に優れ、調整が不要であり、さらに
ＬＳＩ化できるため小型化にできる効果がある。
【図１】本発明の第一実施例の原理を示すブロック構成
図。
図。
【図２】本発明の第一実施例の構成を示すブロック構成
図。
図。
【図３】本発明の第一実施例の動作を示す波形図。
【図４】本発明の第二実施例の原理を示すブロック構成
図。
図。
【図５】本発明の第二実施例の構成を示すブロック構成
図。
図。
【図６】本発明の第二実施例の動作を示す波形図。
１ 入力端子 ２ 出力端子 ３ カラーバースト制御ＰＬＬ回路 ４ ＡＤ変換回路 ５ サブキャリア位相検出回路 ６ ＤＡ変換回路 ７ 電圧制御発振器（ＶＣＯ） ８ 自動利得制御回路（ＡＧＣ） ９ 位相シフト回路 １０ バースト抜取り回路 １１ 位相比較回路（位相比較） １２ 電圧制御発振器（ＶＣＯ） １３ 同期分離回路 １４、１５、１８ レジスタ（Ｄ） １６ 加算器 １７ 減算器 １９ 積分回路 ２０ 正負判定回路 ２１ アンド回路（ＡＮＤ） ２２ 分周回路（１／４） ２３ カウンタ（ＣＴＲ） ３０ 加算器
フロントページの続き (56)参考文献 特開 昭61−267480（ＪＰ，Ａ) 特開 昭61−43086（ＪＰ，Ａ) 特開 平２−177688（ＪＰ，Ａ) 特開 昭64−108889（ＪＰ，Ａ) 特開 昭50−3221（ＪＰ，Ａ) 特開 平１−171369（ＪＰ，Ａ) 実開 昭57−171364（ＪＰ，Ｕ) 実開 昭61−1978（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 9/45 H04N 11/04
Claims (2)
- 【請求項１】 ＮＴＳＣコンポジット画像信号が入力さ
れる入力端子と、 この ＮＴＳＣコンポジット画像信号のカラーバースト信
号を抽出しこのカラーバースト信号に位相同期したサブ
キャリア信号を発生する手段と、上記 サブキャリア信号のｎ倍（ｎは２以上の整数）の周
波数を有するサンプリングクロック信号で上記サブキャ
リア信号をアナログディジタル変換しサブキャリアデー
タを出力するアナログディジタル変換手段と、 このサブキャリアデータのフィルタリングを行いその値
を積分してサブキャリアデータと上記サンプリングクロ
ック信号との位相差を正、負、零で表される位相差デー
タとして出力する位相差検出手段と、 この位相差データをディジタルアナログ変換して周波数
制御信号として出力するディジタルアナログ手段と、 上記サブキャリア信号のｎ倍の中心周波数を有しかつ上
記周波数制御信号に応じてこの中心周波数を可変し上記
サンプリングクロック信号として出力する電圧制御発振
手段と、上記サンプリングクロック信号をＮＴＳＣコンポジット
画像信号の標本化信号として出力する出力端子と を備え
たことを特徴とするサンプリングクロック発生回路。 - 【請求項２】 ＮＴＳＣコンポジット画像信号が入力
される入力端子と、 この ＮＴＳＣコンポジット画像信号のカラーバースト信
号を抽出しこのカラーバースト信号に位相同期したサブ
キャリア信号を発生する手段と、上記 サブキャリア信号のｎ倍（ｎは２以上の整数）の周
波数を有するサンプリングクロック信号で上記サブキャ
リア信号をアナログディジタル変換しサブキャリアデー
タを出力するアナログディジタル変換手段と、 このサブキャリア信号の振幅を所定の振幅に制御し新た
なサブキャリア信号として出力する手段と、 上記新たなサブキャリアデータのフィルタリングを行い
その値を積分してサブキャリアデータと上記サンプリン
グクロック信号との位相差を正、負、零で表される位相
差データとして出力する位相差検出手段と、 この位相差データをディジタルアナログ変換して周波数
制御信号として出力するディジタルアナログ手段と、 この位相差データを上記新たなサブキャリア信号に対し
て所定の位相差に対応する位相シフトデータを加算し新
たな位相差データとして出力する手段と、 この新たなサブキャリア信号のｎ倍の中心周波数を有し
かつ上記周波数制御信号に応じてこの中心周波数を可変
し上記サンプリングクロック信号として出力する電圧制
御発振手段と、上記サンプリングクロック信号をＮＴＳＣコンポジット
画像信号の標本化信号として出力する出力端子と を備え
たことを特徴とするサンプリングクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184877A JP2968619B2 (ja) | 1991-07-24 | 1991-07-24 | サンプリングクロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184877A JP2968619B2 (ja) | 1991-07-24 | 1991-07-24 | サンプリングクロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530521A JPH0530521A (ja) | 1993-02-05 |
| JP2968619B2 true JP2968619B2 (ja) | 1999-10-25 |
Family
ID=16160880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184877A Expired - Lifetime JP2968619B2 (ja) | 1991-07-24 | 1991-07-24 | サンプリングクロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968619B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503221A (ja) * | 1973-05-11 | 1975-01-14 | ||
| JPS57171364U (ja) * | 1981-04-24 | 1982-10-28 | ||
| JPS611978U (ja) * | 1984-06-12 | 1986-01-08 | カシオ計算機株式会社 | タイミング信号発生回路 |
| JPS6143086A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | Ｐｌｌ装置 |
| JPH0638663B2 (ja) * | 1985-05-22 | 1994-05-18 | 株式会社日立製作所 | デジタルテレビジョン信号処理装置用のクロック発生回路 |
| JP2647876B2 (ja) * | 1987-12-25 | 1997-08-27 | 日本電気株式会社 | 標準周波数発生回路 |
| JPH02177688A (ja) * | 1988-12-27 | 1990-07-10 | Nec Eng Ltd | バースト制御発振器 |
-
1991
- 1991-07-24 JP JP3184877A patent/JP2968619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530521A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| EP0400021A1 (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| KR930011590B1 (ko) | Pll 회로 | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| JP2603096B2 (ja) | クロマ復調装置 | |
| JP2001095005A (ja) | クロック発生回路 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| US4710802A (en) | Television receiver including a circuit arrangement for demodulating an NTSC-coded color signal | |
| KR100320881B1 (ko) | 크로미넌스신호처리장치및그방법 | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPS62230286A (ja) | デイジタルテレビジヨン受像機 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP2808981B2 (ja) | 映像信号処理装置と映像信号の時間軸補正装置 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JPS61262392A (ja) | ビデオ信号サンプル回路 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JPH0644219Y2 (ja) | テレビジヨン信号のデイジタル処理装置 | |
| JP3318632B2 (ja) | 自動位相制御回路 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JP2563418B2 (ja) | ディジタルテレビジョン受像機 |