JPH02177688A - バースト制御発振器 - Google Patents
バースト制御発振器Info
- Publication number
- JPH02177688A JPH02177688A JP33305888A JP33305888A JPH02177688A JP H02177688 A JPH02177688 A JP H02177688A JP 33305888 A JP33305888 A JP 33305888A JP 33305888 A JP33305888 A JP 33305888A JP H02177688 A JPH02177688 A JP H02177688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- digital
- burst
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 claims 1
- 239000000284 extract Substances 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバースト制御発振器に関し、特に、テレビジョ
ンを含む映像信号系において、映像信号に含まれるバー
スト信号の副搬送波より、副搬送波周波数に対応する所
定のクロ・・ｌり信号を抽出するために用いられるバー
スト制御発振器に関する。
ンを含む映像信号系において、映像信号に含まれるバー
スト信号の副搬送波より、副搬送波周波数に対応する所
定のクロ・・ｌり信号を抽出するために用いられるバー
スト制御発振器に関する。
従来、この種のバースト制御発振器においては、入力さ
れるバースト信号を含む映像信号に対して、前記バース
ト信号の副搬送波に対応するアナログ位相同期系が形成
されており、前記副搬送波に位相同期した信号を前記ア
ナログ位相同期系内の電圧制御発振器により発生させ、
この信号より副搬送波周波数に対応する所定のクロック
信号を生成して、同期用等に用いているのが一般である
。
れるバースト信号を含む映像信号に対して、前記バース
ト信号の副搬送波に対応するアナログ位相同期系が形成
されており、前記副搬送波に位相同期した信号を前記ア
ナログ位相同期系内の電圧制御発振器により発生させ、
この信号より副搬送波周波数に対応する所定のクロック
信号を生成して、同期用等に用いているのが一般である
。
上述した従来のバースト制御発振器においては、映像信
号に含まれるバースト信号より副搬送波周波数に対応す
るクロック信号を抽出する手段としてアナログ位相同期
系が用いられており、所謂アナログ処理によるクロック
抽出が行なわれている。
号に含まれるバースト信号より副搬送波周波数に対応す
るクロック信号を抽出する手段としてアナログ位相同期
系が用いられており、所謂アナログ処理によるクロック
抽出が行なわれている。
このために、前記アナログ位相同期系に付随する調整上
ならびに動作玉の問題点が介在し、保守運用の面におい
て安定性に欠けるという欠点がある。
ならびに動作玉の問題点が介在し、保守運用の面におい
て安定性に欠けるという欠点がある。
本発明のバースト制御発振器は、映像信号系において、
バースト信号を含む映像信号を、前記バースト信号より
抽出される副搬送波周波数の２倍の周波数のクロック信
号によりサンプリングし、デジタル信号に変換して出力
するＡ、Ｄ変換器と、前記デジタル信号を入力して、前
記バースト信号より抽出される副搬送波周波数の２倍の
周波数のクロック信号を介して、バースト信号の副搬送
波周波数成分に対応するデジタル信号を選択して出力す
るデジタル帯域フィルタと、前記バースト信号より抽出
される副搬送波周波数のクロック信号を介して、前記デ
ジタル帯域フィルタから出力されるデジタル信号を位相
検波し、所定のデジタル位相差信号を出力するデジタル
位相検波器と、前記バースト信号より抽出される副搬送
波周波数の２倍の周波数のクロック信号を介して、前記
デジタル位相検波器から出力されるデジタル位相差信号
を積分して出力するノイズフィルタと、所定のバースト
フラグを介して、前記ノイズフィルタから出力されるデ
ジタル位相差信号を前記バースト信号の時間帯に亘って
平均化し、サンプルホールドして出力するレジスタと、
前記レジスタから出力されるデジタル位相差信号をアナ
ログ位相差信号に変換して出力するＤＡ変換器と、前記
ＤＡ変換器から出力されるアナログ位相差信号により発
信周波数を制御され、前記バースト信号の副搬送波周波
数の４倍の周波数に対応するクロック信号を出力する電
圧制御発振器と、前記電圧制御発振器から出力されるク
ロック信号の周波数を変換し、前記バースト信号の副搬
送波周波数の１倍ならびに２倍の周波数に相当するクロ
ック信号を出力して、前者のクロック信号の一部を前記
デジタル位相検波器に送出し、後者のクロック信号を前
記ＡＤ変換器およびデジタル帯域フィルタに送出する周
波数カウンタと、を備えて構成される。
バースト信号を含む映像信号を、前記バースト信号より
抽出される副搬送波周波数の２倍の周波数のクロック信
号によりサンプリングし、デジタル信号に変換して出力
するＡ、Ｄ変換器と、前記デジタル信号を入力して、前
記バースト信号より抽出される副搬送波周波数の２倍の
周波数のクロック信号を介して、バースト信号の副搬送
波周波数成分に対応するデジタル信号を選択して出力す
るデジタル帯域フィルタと、前記バースト信号より抽出
される副搬送波周波数のクロック信号を介して、前記デ
ジタル帯域フィルタから出力されるデジタル信号を位相
検波し、所定のデジタル位相差信号を出力するデジタル
位相検波器と、前記バースト信号より抽出される副搬送
波周波数の２倍の周波数のクロック信号を介して、前記
デジタル位相検波器から出力されるデジタル位相差信号
を積分して出力するノイズフィルタと、所定のバースト
フラグを介して、前記ノイズフィルタから出力されるデ
ジタル位相差信号を前記バースト信号の時間帯に亘って
平均化し、サンプルホールドして出力するレジスタと、
前記レジスタから出力されるデジタル位相差信号をアナ
ログ位相差信号に変換して出力するＤＡ変換器と、前記
ＤＡ変換器から出力されるアナログ位相差信号により発
信周波数を制御され、前記バースト信号の副搬送波周波
数の４倍の周波数に対応するクロック信号を出力する電
圧制御発振器と、前記電圧制御発振器から出力されるク
ロック信号の周波数を変換し、前記バースト信号の副搬
送波周波数の１倍ならびに２倍の周波数に相当するクロ
ック信号を出力して、前者のクロック信号の一部を前記
デジタル位相検波器に送出し、後者のクロック信号を前
記ＡＤ変換器およびデジタル帯域フィルタに送出する周
波数カウンタと、を備えて構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、副搬送波周波数の２倍の周
波数でサンプリングされるＡＤ変換器１と、デジタル信
号系の帯域フィルタを形成するレジスタ２および引算回
路３と、デジタル位相検波器を形成する位相反転回路４
およびセレクタ５と、副搬送波の数サイクル分を積分す
るノイズフィルタを形成する加算回路６およびレジスタ
７と、前記ノイズフィルタにより積分されたデジタル信
号を蓄積しておくレジスタ９と、インバータ８と、ＤＡ
変換器１１）と、電圧制御発振器１１と、周波数カウン
タ１２とを備えて構成される。
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、副搬送波周波数の２倍の周
波数でサンプリングされるＡＤ変換器１と、デジタル信
号系の帯域フィルタを形成するレジスタ２および引算回
路３と、デジタル位相検波器を形成する位相反転回路４
およびセレクタ５と、副搬送波の数サイクル分を積分す
るノイズフィルタを形成する加算回路６およびレジスタ
７と、前記ノイズフィルタにより積分されたデジタル信
号を蓄積しておくレジスタ９と、インバータ８と、ＤＡ
変換器１１）と、電圧制御発振器１１と、周波数カウン
タ１２とを備えて構成される。
第１図において、端子５１からは、所定のバースト信号
を含んだ映像信号が入力され、ＡＤ変換器１において１
周波数カウンタ１２から送られてくる副搬送波周波数の
２倍の周波数のクロック信号によるサンプリング作用を
介して、デジタル信号に変換されて出力される。このデ
ジタル信号は、レジスタ２および引算回路３により形成
されるデジタル帯域フィルタに入力される。レジスタ２
には周波数カウンタ１２から送られてくる副搬送波周波
数の２倍の周波数のクロック信号が入力されており、こ
のクロック信号を介して、レジスタ２に残留している１
クロツク前のデジタル信号と引算回路３において引算処
理され、前記バースト信号の副搬送波周波数成分が選択
されて、次段の位相反転回路４およびセレクタ５に供給
される。位相反転回路４においては、前記デジタル信号
は極性反転されてセレクタ５に入力される。セレクタ５
においては、周波数カウンタ１２から送られてくる副搬
送波周波数のクロック信号を介して、副搬送波周波数に
対応する１７０ツクごとに交互に行なわれる選択作用に
より、前記デジタル信号に対する位相検波が行なわれて
、デジタル位相差信号が出力される。このデジタル位相
差信号は、端子５１から入力された映像信号と、本発明
のバースト制御回路における電圧制御発振器１１におい
て発生される副搬送波信号と間の位相差を現わしている
。
を含んだ映像信号が入力され、ＡＤ変換器１において１
周波数カウンタ１２から送られてくる副搬送波周波数の
２倍の周波数のクロック信号によるサンプリング作用を
介して、デジタル信号に変換されて出力される。このデ
ジタル信号は、レジスタ２および引算回路３により形成
されるデジタル帯域フィルタに入力される。レジスタ２
には周波数カウンタ１２から送られてくる副搬送波周波
数の２倍の周波数のクロック信号が入力されており、こ
のクロック信号を介して、レジスタ２に残留している１
クロツク前のデジタル信号と引算回路３において引算処
理され、前記バースト信号の副搬送波周波数成分が選択
されて、次段の位相反転回路４およびセレクタ５に供給
される。位相反転回路４においては、前記デジタル信号
は極性反転されてセレクタ５に入力される。セレクタ５
においては、周波数カウンタ１２から送られてくる副搬
送波周波数のクロック信号を介して、副搬送波周波数に
対応する１７０ツクごとに交互に行なわれる選択作用に
より、前記デジタル信号に対する位相検波が行なわれて
、デジタル位相差信号が出力される。このデジタル位相
差信号は、端子５１から入力された映像信号と、本発明
のバースト制御回路における電圧制御発振器１１におい
て発生される副搬送波信号と間の位相差を現わしている
。
次に、セレクタ５より出力される前記デジタル位相差信
号は加算回路６に入力されるが、加算回路６およびレジ
スタ７は、レジスタ７に対して、周波数カウンタ１２か
ら送られてくる副搬送波周波数のクロック信号ならびに
端子５２よりインバータ８を経由して人力されるバース
トフラグを介し。
号は加算回路６に入力されるが、加算回路６およびレジ
スタ７は、レジスタ７に対して、周波数カウンタ１２か
ら送られてくる副搬送波周波数のクロック信号ならびに
端子５２よりインバータ８を経由して人力されるバース
トフラグを介し。
て、前記デジタル位相差信号に対する積分作用を呈する
ノイズフィルタを形成しており、レジスタ７からは、デ
ジタル位相差信号の積分出力が出力されてレジスタ９に
送られる６ レジスタ９においては、前記デジタル位相差信号の積分
出力は、端子５２から入力されるバーストフラグを介し
て、バースト信号の継続時間帯に亘って平均ｆヒされ、
サンプルホールドされて出力される。レジスタ９のデジ
タル位相差信号出力は、ＤＡ変換器１０に入力されてＤ
Ａ変換され、アナログ位相箋信号として出力されて、電
圧制御発振器１１に入力される。電圧制御発振器１１は
、前記アナログ位相差信号の入力に対応して発信周波数
が制御され、バースト信号の副搬送波周波数の４倍の周
波数のクロック信号を発生して、端子５３より出力する
とともに、周波数カウンタ１２に送出する。
ノイズフィルタを形成しており、レジスタ７からは、デ
ジタル位相差信号の積分出力が出力されてレジスタ９に
送られる６ レジスタ９においては、前記デジタル位相差信号の積分
出力は、端子５２から入力されるバーストフラグを介し
て、バースト信号の継続時間帯に亘って平均ｆヒされ、
サンプルホールドされて出力される。レジスタ９のデジ
タル位相差信号出力は、ＤＡ変換器１０に入力されてＤ
Ａ変換され、アナログ位相箋信号として出力されて、電
圧制御発振器１１に入力される。電圧制御発振器１１は
、前記アナログ位相差信号の入力に対応して発信周波数
が制御され、バースト信号の副搬送波周波数の４倍の周
波数のクロック信号を発生して、端子５３より出力する
とともに、周波数カウンタ１２に送出する。
周波数カウンタ１２においては、前記副搬送波周波数の
４倍の周波数のクロック信号は、１／２および１／４の
周波数に分周されて、前者のクロック信号は、ＡＤ変換
器１およびレジスタ２，７に送られ、後者のクロック信
号は、端子５４より出力されるとともにセレクタ５に送
られる。
４倍の周波数のクロック信号は、１／２および１／４の
周波数に分周されて、前者のクロック信号は、ＡＤ変換
器１およびレジスタ２，７に送られ、後者のクロック信
号は、端子５４より出力されるとともにセレクタ５に送
られる。
すなわち、本バースト制御発振器は、デジタル回路要素
を含むデジタル位相制御系を形成しており、端子５１よ
り入力される映像信号に含まれるバースト信号の副搬送
波周波数に対応するクロック信号が、電圧制御発振器１
１より出力されることは自明のところである。
を含むデジタル位相制御系を形成しており、端子５１よ
り入力される映像信号に含まれるバースト信号の副搬送
波周波数に対応するクロック信号が、電圧制御発振器１
１より出力されることは自明のところである。
以ト、詳細に説明したように、本発明は、映像信号に含
まれるバースト信号より、所定の副搬送波周波数に対応
するクロック信号を抽出するバースト制御発振器を、デ
ジタル信号処理作用を付与されて形成される回路要素を
加えて構成することにより、運用動作の安定したバース
ト制御発振器を供給することができるという効果がある
。
まれるバースト信号より、所定の副搬送波周波数に対応
するクロック信号を抽出するバースト制御発振器を、デ
ジタル信号処理作用を付与されて形成される回路要素を
加えて構成することにより、運用動作の安定したバース
ト制御発振器を供給することができるという効果がある
。
第１図は、本発明の一実施例のブロック図である。
図において、１・・・・−・ＡＤ変換器、２，７．９・
・・・・・レジスタ、３・・・・・・引算回路、４・・
・・・・位相反転回路、５−・・・・・セレクタ、６・
・−・・・加算回路、８・・・・−・インバ−タ、 １０・・・・・・ＤＡ変換器、 １１・・・・・・電圧制御発振 器、 １２・・・・・−周波数カウンタ。
・・・・・レジスタ、３・・・・・・引算回路、４・・
・・・・位相反転回路、５−・・・・・セレクタ、６・
・−・・・加算回路、８・・・・−・インバ−タ、 １０・・・・・・ＤＡ変換器、 １１・・・・・・電圧制御発振 器、 １２・・・・・−周波数カウンタ。
Claims (1)
- 【特許請求の範囲】 映像信号系において、バースト信号を含む映像信号を
、前記バースト信号より抽出される副搬送波周波数の２
倍の周波数のクロック信号によりサンプリングし、デジ
タル信号に変換して出力するＡＤ変換器と、 前記デジタル信号を入力して、前記バースト信号より抽
出される副搬送波周波数の２倍の周波数のクロック信号
を介して、バースト信号の副搬送波周波数成分に対応す
るデジタル信号を選択して出力するデジタル帯域フィル
タと、 前記バースト信号より抽出される副搬送波周波数のクロ
ック信号を介して、前記デジタル帯域フィルタから出力
されるデジタル信号を位相検波し、所定のデジタル位相
差信号を出力するデジタル位相検波器と、 前記バースト信号より抽出される副搬送波周波数の２倍
の周波数のクロック信号を介して、前記デジタル位相検
波器から出力されるデジタル位相差信号を積分して出力
するノイズフィルタと、所定のバーストフラグを介して
、前記ノイズフィルタから出力されるデジタル位相差信
号を前記バースト信号の時間帯に亘つて平均化し、サン
プルホールドして出力するレジスタと、 前記レジスタから出力されるデジタル位相差信号をアナ
ログ位相差信号に変換して出力するＤＡ変換器と、 前記ＤＡ変換器から出力されるアナログ位相差信号によ
り発信周波数を制御され、前記バースト信号の副搬送波
周波数の４倍の周波数に対応するクロック信号を出力す
る電圧制御発振器と、前記電圧制御発振器から出力され
るクロック信号の周波数を変換し、前記バースト信号の
副搬送波周波数の１倍ならびに２倍の周波数に相当する
クロック信号を出力して、前者のクロック信号の一部を
前記デジタル位相検波器に送出し、後者のクロック信号
を前記ＡＤ変換器およびデジタル帯域フィルタに送出す
る周波数カウンタと、 を備えることを特徴とするバースト制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33305888A JPH02177688A (ja) | 1988-12-27 | 1988-12-27 | バースト制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33305888A JPH02177688A (ja) | 1988-12-27 | 1988-12-27 | バースト制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177688A true JPH02177688A (ja) | 1990-07-10 |
Family
ID=18261797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33305888A Pending JPH02177688A (ja) | 1988-12-27 | 1988-12-27 | バースト制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530521A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | サンプリングクロツク発生回路 |
-
1988
- 1988-12-27 JP JP33305888A patent/JPH02177688A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530521A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | サンプリングクロツク発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03175833A (ja) | Ｍｕｓｅ信号の同期再生装置 | |
| JPH02177688A (ja) | バースト制御発振器 | |
| JPS6269776A (ja) | Ｐｌｌ装置 | |
| FR2786340B1 (fr) | Dispositif de demodulation de frequence et procede pour celui-ci | |
| KR860003517A (ko) | 위상비교회로 | |
| US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
| EP0328207A1 (en) | Color television signal decoding circuit | |
| JPS61150473A (ja) | 雑音除去装置 | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| JPH0129341B2 (ja) | ||
| JP2522308B2 (ja) | クロック形成回路 | |
| JPS6444194A (en) | Sampling clock generator for video signal | |
| RU1807424C (ru) | Устройство дл измерени средней скорости изменени частоты и линейности модул ционных характеристик частотно-модулированных генераторов | |
| JPH0218636B2 (ja) | ||
| JPS6018079A (ja) | サンプリングパルス発生回路 | |
| JPH02149249A (ja) | 脈波検出装置 | |
| JPS63187874A (ja) | 同期結合回路 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPH01264368A (ja) | 垂直同期信号検出回路 | |
| JPH02290393A (ja) | 色信号同期回路 | |
| JPH01171368A (ja) | 位相同期装置 | |
| JPS6193792A (ja) | 色信号処理装置 | |
| JPS62213488A (ja) | ミユ−テイング回路 |