JP2808981B2 - 映像信号処理装置と映像信号の時間軸補正装置 - Google Patents

映像信号処理装置と映像信号の時間軸補正装置

Info

Publication number
JP2808981B2
JP2808981B2 JP4140222A JP14022292A JP2808981B2 JP 2808981 B2 JP2808981 B2 JP 2808981B2 JP 4140222 A JP4140222 A JP 4140222A JP 14022292 A JP14022292 A JP 14022292A JP 2808981 B2 JP2808981 B2 JP 2808981B2
Authority
JP
Japan
Prior art keywords
frequency
video signal
oscillator
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4140222A
Other languages
English (en)
Other versions
JPH05207514A (ja
Inventor
時和 松本
文明 古賀
坦 北浦
貴司 井上
伸幸 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4140222A priority Critical patent/JP2808981B2/ja
Publication of JPH05207514A publication Critical patent/JPH05207514A/ja
Application granted granted Critical
Publication of JP2808981B2 publication Critical patent/JP2808981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はビデオディスクプレーヤ
の様な映像再生装置に於て、映像信号をサンプリングし
てディジタル処理する映像信号処理装置と、サンプリン
グした映像信号のジッタを除去するための時間軸補正装
置に関するものである。
【0002】
【従来の技術】近年、ビデオディスクやVTRなどの映
像信号をサンプリングし、さらにディジタル信号に変換
することにより、各種の高性能な信号処理を行い画質を
改善することが盛んに行われている。例えば再生された
映像信号の時間軸を補正するために時間軸補正装置が用
いられている。このような装置ではサンプリング周波数
を映像信号の水平同期信号周波数や色副搬送波周波数と
同期させることが多い。
【0003】以下に、従来の映像信号の時間軸補正装置
について説明する。図6はこの従来の映像信号の時間軸
補正装置の構成を示したブロック図である。図6におい
て、映像信号はサンプリング手段30によってサンプリ
ングされ、FIFOメモリ31に書き込まれる。この時
の書き込みクロックはPLL回路32で発生する。PL
L回路32は入力された映像信号の水平同期信号や色副
搬送波に同期したクロックを発生するので、FIFOメ
モリ31に書き込まれたデータを固定のクロックで読み
出せば入力映像信号のジッタ(時間軸変動)を除去でき
る。さらに従来例では、PLL回路32が応答しきれな
かった速いジッタ成分を除去するために読み出しクロッ
クの位相をシフトする、いわゆるベロシティーエラー補
正を行っている。
【0004】カウンタ35で構成される可変位相発振器
34、固定発振器38、EX-OR(排他的論理和)回路3
6を用いた乗算器37がFIFOメモリ31の読み出し
クロックを発生する。その動作を次に説明する。
【0005】色副搬送波の周波数の4倍の周波数をfck
とし、固定発振器38の発振周波数を64/65×fckとす
る。カウンタ35を64進カウンタとすると、その出力
の周波数はfck/65となる。カウンタ35と固定発振器3
8の出力は矩形波であるとすると、この2つの出力をEX
-OR回路36に通すことはアナログ的に2つの波形を乗
算することと等価である。従ってその出力には、2つの
入力の周波数の和と差の周波数成分が得られる。一方が
64/65×fck-fck/65即ち63/65×fck、もう一方は64/65×
fck+fck/65即ちfckの周波数成分である。この出力のう
ちfckの成分をバンドパスフィルタ39で抜き出すこと
により周波数fck即ち色副搬送波の4倍の周波数のクロ
ックが得られる。
【0006】ところでカウンタ35をプリセット可能な
カウンタとして、カウンタがゼロになった瞬間にプリセ
ットすればカウンタの出力の位相はシフトすることにな
り、結果的にバンドパスフィルタ39の出力位相もシフ
トする。例えば今の例ではカウンタは64進カウンタで
あるので、プリセット値1につき360/64即ち5.625度位
相をシフトできる。この方法は位相シフト量をディジタ
ル値で設定できるので、制御回路をディジタル回路で実
現する場合に有利である。
【0007】このような位相制御可能なクロックの発生
装置としては、特開平2−58949号公報「位相変調
回路」に示されている。
【0008】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、バンドパスフィルタ39で63/65×fck成
分を十分に除去できないと、テレビ画面上で色信号に薄
い縦縞の妨害が現われる欠点があった。その理由を以下
に述べる。
【0009】NTSC方式の映像信号の場合、水平同期信号
の周波数をfHとすると、fck=910fHである。一方、バン
ドパスフィルタ39で十分に除去できなかった63/65×f
ck成分とクロック周波数fckとの差は2/65×fck、fHで表
現すれば2/65×910fH、即ち56fHである。
【0010】つまり、バンドパスフィルタ39の出力と
して得られたクロックは56fH離れたサイドバンドのた
め、ジッタをもつことになる。そして、このジッタの周
波数は56fHであり、それはfHの整数倍である。したがっ
て、このようなクロックでFIFOメモリ31から映像
信号を読み出せば、搬送波色信号もこの周波数の僅かな
ジッタを生じる。これは最終的には色相の変化となって
画面に現れ、しかも水平同期信号の整数倍であるので縦
縞となる。この妨害は非常に検知限が高いため、バンド
パスフィルタ39でサイドバンドを50dB以上抑圧する必
要があるが、このような特性のフィルタは高価であると
いう欠点があった。
【0011】本発明は上記従来の問題点を解決するもの
で、色信号に縦縞ノイズを生じない映像信号処理装置を
提供することを目的とする。
【0012】また本発明は色信号に縦縞ノイズを生じ
ず、効果的に映像信号のジッタを除去できる映像信号の
時間軸補正装置を提供することも目的とする。
【0013】さらに本発明は1つの固定発振器だけでNT
SC方式とPAL方式の両方に対応できる時間軸補正装置を
提供することも更なる目的とする。
【0014】
【課題を解決するための手段】この目的を達成するため
に本発明の映像信号処理装置は、色副搬送波で変調され
た搬送色信号を含む映像信号をサンプリングするサンプ
リング手段と所定の周波数を発振する第1の発振器と、
前記第1の発振器の周波数より低い周波数であって、且
つ、その周波数が(n+1/4)・fH(但し、nは任意の整数、f
Hは映像信号の水平同期周波数)となるような第2の発
振器と、前記第1と第2の発振器の出力を乗算する乗算
器と、前記乗算器の出力のスペクトラムのうち上側波あ
るいは下側波のどちらか一方だけを濾波し、前記サンプ
リング手段のクロックとするバンドパスフィルタを有し
ている。
【0015】
【作用】本発明は上記の構成により、乗算器の出力の2
つのスペクトラムの周波数差を、(m+1/2)・fH、(但しm
は整数)とすることにより色信号の妨害を斜め縞にし、
斜め線が視覚的感度の低い特性を利用して妨害を見えな
くするものである。
【0016】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
【0017】図1は本発明の第1の実施例における映像
信号処理装置の構成を示すブロック図である。入力映像
信号はサンプリング手段1でサンプリングされ、FIF
Oメモリ2に書き込まれる。サンプリング手段1は以降
の処理をディジタルで行う場合、具体的にはA/D変換
器を用いる。FIFOメモリ2は一定の容量を持ち、先
に書き込まれたデータから順次読み出されるタイプのメ
モリで、書き込みと読み出しクロックを独立できるもの
である。サンプリング手段1とFIFOメモリ2の書き
込みクロックは、入力映像信号の例えば搬送波色信号に
ロックしたクロックをPLL回路3で発生させて供給す
る。従って、入力信号にジッタがあっても、そのジッタ
に同期したクロックでFIFOメモリ2に書き込まれる
ので、一定周波数のクロックで読み出せばジッタのない
映像信号が得られる。
【0018】本発明では読み出しクロックを発振器4と
5、乗算器7として作用するEX-OR(エクスクルーシブ
オア)回路6を組み合わせて発生させている。この原理
を図3を参照しながら説明する。例えば発振器4が発振
器5より周波数が低いとし、発振器4の周波数をf4発振
器5の周波数をf5とする。この時f4=(n+1/4)fHである。
これら周波数を示したのが図3(a)である。次に、この
2つの周波数を乗算器7で掛け合わせると(b)に示すよ
うにf5-f4とf5+f4の周波数成分が現われる。この2つの
成分の周波数差は(f5+f4)-(f5-f4)、即ち2・f4となり、
先の関係から2・f4=(2・n+1/2)fHとなる(図3(b))。つ
まり、周波数差は水平同期信号の整数プラス2分の1
倍、いわゆる2分の1ラインオフセットの関係になる。
このとき、例えば高い方の周波数成分を色副搬送波周波
数fscの4倍即ち4fscに選んでおく。これをバンドパス
フィルタ8で抜き出すと4fscの周波数の信号が得られ
(図3(b))、これをFIFOメモリ2の読み出しクロ
ックとする。
【0019】本実施例によれば、バンドパスフィルタ8
の遮断特性が悪く、下側波f5-f4成分が多少残っても、
この成分は4fscのクロックに対して2分の1ラインオフ
セットがかかっているため、FIFOメモリ2から読み
出された映像信号の搬送色信号への位相変動としての妨
害成分もラインオフセットがかかる。この成分はテレビ
画面上では色の斜め線であり、斜め線に対する目の検知
限は低く、全く目だたない。
【0020】つまり、バンドパスフィルタ8にコストの
低い遮断特性の多少甘いフィルタを使用しても、色信号
への妨害がないという特徴がある。
【0021】次に、図2を参照して本発明の第2の実施
例について説明する。入力された映像信号は第1の実施
例と同様にサンプリング手段10でサンプリングされ、
FIFOメモリ11に書き込まれる。書き込みクロック
は入力映像信号に同期したクロックをPLL回路12で
発生させて与える。このときPLL回路12は入力映像
信号のバースト信号や水平同期信号に同期するよう動作
させるが、これらの信号からは1H(Hは水平同期期
間)毎にしか位相誤差を検出できないので、入力信号の
速いジッタには応答できない。そこで、応答できずに残
った誤差をFIFOメモリ11を読み出すときに、読み
出しクロックの位相をシフトしてフィードホワード制御
し、除去する。これは従来よりベロシティーエラー補正
と呼ばれている。本実施例では、このクロック位相のシ
フトをディジタルで制御できる特徴を有するが、次にそ
の方法について説明する.本実施例では可変位相発振器
15と固定発振器24の出力をEX-OR22を用いた乗算
器23で乗算し、出力の一方の側帯波をバンドパスフィ
ルタ25で抜き出してFIFOメモリ11の読み出しク
ロックとしている。このとき、可変位相発振器15の出
力位相を制御回路13で制御することによって、バンド
パスフィルタ25の出力として得られるFIFOメモリ
11の読み出しクロックの位相をシフトさせている。
【0022】更に、可変位相発振器15の動作について
詳しく説明する。可変位相発振器15は発振周波数に相
当するデータを発生するデータ発生回路14、そのデー
タに基づき鋸波のデータを発生するための加算器16と
Dフリップフロップ17、さらにこの鋸波データの位相
をシフトするための加算器18から構成される。加算器
16の出力はDフリップフロップ回路17に送られ、入
力に帰還される。この構成により1クロック毎に入力デ
ータが累積されてゆく。累積値が加算器16のダイナミ
ックレンジを越えるとオーバーフローするので、出力デ
ータは鋸波状に変化する。この鋸波の周波数は加算器1
6への入力値xとDフリップフロップ17のクロック周
波数に比例する。いま、加算器16のダイナミックレン
ジをDとし、Dフリップフロップ17のクロック周波数
即ち固定発振器24の発振周波数をfckとすると、入力
データ1当りの発振周波数はfck/Dとなる。従って、入
力データがxのときの発振周波数はx・fck/Dとなる。
【0023】次に、具体的値を用いて説明する。加算器
16を9ビット加算器、固定発振器24の発振周波数を
893.75fHとする。つまり、D=512,fck=893.75fHであ
る。またx=9+17/55とすると、可変位相発振器15の発
振周波数は(9+17/55)・893.75fH/512即ち16.25fHであ
る。xの与え方は後で説明する。この16.25fHの周波数
を持つ鋸波データに制御回路13の出力を加算すること
により位相をシフトできる。加算器16は9ビットであ
るから512が位相360度に相当する。従って、加算
器18でデータを1加算すれば360/512=0.73125度位相
シフトできる。次に、加算器18の出力の最上位ビット
だけを取り出すと、この信号は16.25fHの発振周波数を
持つ矩形波であるから、EX-OR22を用いて固定発振器
24の出力とアナログ的に乗算できる。固定発振器24
の発振周波数は893.75fHであるから、EX-OR22の出力
は893.75fH+16.25fH=910fH,893.75fH-16.25fH=877.5fH
の2つの周波数が現われる。そして、910fHの方をバン
ドパスフィルタ25で抜き出してクロックとする。この
ときバンドパスフィルタ25の特性が多少甘く877.5fH
成分が残っても、その差は32.5fHであり、第1の実施例
で述べたように2分の1ラインオフセットがかかってい
るため色信号の妨害は見えない。
【0024】つぎに、xの与え方について説明する。い
ままで説明した動作を行わせるためには、例えばx=9+1
7/55というような小数部を含む値を与える必要がある。
そこで、xを整数部aと小数部bに分ける。つまり、こ
の場合a=9,b=17/55である。これらのデータを発生させ
るのがデータ発生回路14である。データ発生回路14
はaについては加算器16に直接整数値を与える。この
場合9である。bについては55回中17回1となるようなデ
ータ列を小数部発生回路27から発生し、加算器16の
キャリー入力に与える。つまり、bについては平均値が1
7/55となるデータを与える。
【0025】例えば、55回中17回1となるようなデータ
は次のようにして発生できる。加算器16とDフリップ
フロップ17と同様の組合せで、ただし加算器のダイナ
ミックレンジを55とし、入力に17を加算して累積すれば
55回の内17回オーバーフローが生じる。つまり、加算器
の出力のMSB(最上位ビット)に求めるデータが現わ
れる。しかしながら、一般に2のべき乗以外、ダイナミ
ックレンジの加算器の構成は複雑になる。そこで本実施
例では、加算器20の出力をDフリップフロップ19で
1クロック遅延させて帰還させるとき、加算器20の出
力を比較回路26で一定値と比較し、その値より大きい
ときに固定値発生回路21を切り換えて違う値を加算す
ることにより2のべき乗の加算器でデータ列発生を実現
している。 具体的数値を使って説明する。固定値発生
回路21で切り換える2つの値をd1,d2とし、d1=17,d
2=26とし、比較回路26はデータが38以上の時d2を、そ
れ以外はd1をスイッチ回路21が選択するように制御す
る。このことにより、加算器20は等価的に55でオーバ
ーフローする。例えばDフリップフロップ19の出力が
38のとき、d1即ち値17が加算器20で加算されて、その
出力は一旦38+17=55となるが、次の瞬間加算器20の入
力はd2=26に切り換わり、その出力は38+26=64となり、
加算器20がオーバーフローして0となる。つまり、出
力が55を越えればオーバーフローしたわけで、2のべき
乗の加算器で任意(この場合55)のオーバーフローを実
現できる。
【0026】以上の構成により、色信号に妨害がなく、
且つベロシティーエラー補正をディジタル処理で正確に
実現できる。
【0027】次に本発明の第3の実施例について、図面
を参照しながら説明する。図4は本発明の第3の実施例
における映像信号処理装置の構成を示すブロック図であ
る。第2の実施例と構成上異なるのはバンドパスフィル
タ27とスイッチ回路28が追加されたことである。本
実施例は第2の実施例をNTSC方式とPAL方式の両方に対
応させる場合に有効であるである。本実施例の基本動作
は第2の実施例の動作と同じであり、異なるのはFIFOメ
モリ11の読みだしクロックをNTSC方式場合とPAL方式の
場合でバンドパスフィルタ27 か25の出力をスイッチ28
で切り換えて選択していることである。本実施例をレー
ザーディスクプレーヤに用いる場合、サンプリングクロ
ックの周波数としてNTSCでは910fHn倍、PALでは960fHp
を用いると有利である。ここでfHnはNTSC方式の水平同
期信号周波数、fHpはPAL方式の水平同期信号周波数であ
る。NTSCの場合910fHnはサブキャリアの4倍であり、PAL
方式の場合960fHpはレーザーディスクプレーヤのパイロ
ットバースト信号周波数の4倍であるのでこの周波数を
選択する。
【0028】図5を用いて今述べたNTSCとPALの場合の
クロック周波数の発生について説明する。図5(a)と(c)
は固定発振器24の発振周波数f5と可変位相発振器15
の発振周波数f4を示している。また(b)と(d)は乗算器23
の出力の周波数を示している。NTSC方式の場合f4として
(21+27/112)fHnを、f5を910fHn+f4に選択すると、(b)に
示すように乗算器23の出力の下側波は910fHnとなる。こ
の場合スイッチ28で910fHnを抜き取るバンドパスフィル
タ27を選択する。PALの場合f4として(22+19/77)fHp
を、f5を960fHp+f4に選択すると、(d)に示すように乗算
器23の出力の上側波は960fHpとなる。この場合スイッチ
28で960fHpを抜き取るバンドパスフィルタ25を選択す
る。
【0029】f4をこのような周波数に選ぶ理由は次の2
点である。(1)NTSCとPALの場合でf5の絶対周波数が等し
くなること。
【0030】この条件によりNTSCのときとPALのときで
固定発振器24の周波数が等しくなるので、例えば水晶発
振子が1種類で済む。
【0031】(2)f4はなるべく1/4ラインオフセットに近
いこと。1/4ラインオフセットを選ぶ理由は第2の実施
例で述べたが、丁度1/4で(1)を満たす条件がない。しか
し1/4に十分近ければ第2の実施例と同等の効果が得ら
れる。次に本実施例で用いたf4が(1)の条件を満たすこ
とを証明する。fHnとfHpに関し次の条件を満たすことが
知られている。即ち858fHn=864fHp=13.5MHzである。
【0032】つまりfHnは13.5/858MHz、fHpは13.5/864M
Hzである。従ってf5=(931+27/112)×13.5/858=(938-19/
77)×13.5/864=14.6523945MHzとなる。なお以上述べた
ようなf4を発生するためのデータ発生回路14における整
数部aと小数部発生回路の設定方法は第2の実施例で述
べたのと同様にできる。具体値としては加算器20を9ビ
ットとすると、NTSCのときはa=11、小数部は平均値が54
43/8023、PALのときはa=12、小数部は平均値が3524/240
69となる。
【0033】
【発明の効果】以上のように本発明は 映像信号に同期
したクロックでFIFOメモリ2に書き込まれたデータ
を読み出す際の読み出しクロックを、低い方の周波数が
(n+1/4)・fHであるような周波数を発振する2つの発振器
4,5の出力を乗算して、その一方の側帯波をバンドパ
スフィルタ8で濾波して得ることにより、簡単な構成で
色信号に妨害の無い映像信号処理装置を実現できる。
【0034】また本発明はベロシティーエラー補正を正
確にディジタル処理するために、固定発振器24とその
固定発振器24の出力をクロックとして動作する可変位
相発振器15を組み合わせることにより、FIFOメモ
リ11の読み出しクロックを発生させ、色信号に妨害が
なく、速いジッタにも応答できる映像信号の時間軸補正
装置を実現できる。
【0035】さらに本発明はNTSC方式とPAL方式に対応
出来且つ、どちらの方式でも同じ周波数の固定発振器で
対応でき回路を簡略化できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における映像信号処理装
置の構成を示すブロック図
【図2】本発明の第2の実施例における映像信号の時間
軸補正装置の構成を示すブロック図
【図3】第1の実施例の動作説明のための周波数スペク
トルを表わした特性図
【図4】本発明の第3の実施例における映像信号の時間
軸補正装置の構成を示すブロック図
【図5】第3の実施例の動作説明のための周波数スペク
トルを表わした特性図
【図6】従来例の映像信号の時間軸補正装置の構成を示
すブロック図
【符号の説明】
1 サンプリング手段 2 FIFOメモリ 3 PLL回路 4,5 発振器 6 エクスクルーシブオア 8 バンドパスフィルタ 13 制御回路 15 可変位相発振器 24 固定発振器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 貴司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小川 伸幸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平2−58949(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 9/79 - 9/898 H04N 5/91 - 5/956

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項1】 色副搬送波で変調された搬送色信号を含
    む映像信号をサンプリングするサンプリング手段と、 所定の周波数を発振する第1の発振器と、 前記第1の発振器の周波数より低い周波数であって、且
    つ、その周波数が(n+1/4)・fH(但し、nは任意の整数、f
    Hは映像信号の水平同期周波数)となるような第2の発
    振器と、 前記第1と第2の発振器の出力を乗算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波あるいは
    下側波のどちらか一方だけを濾波し、前記サンプリング
    手段のクロックとするバンドパスフィルタと、を具備す
    る映像信号処理装置。
  2. 【請求項2】 第1と第2の発振器の出力は矩形波であ
    り、乗算器にはEX-OR(エクスクルーシブ・オア)回路
    を用いることを特徴とする請求項1記載の映像信号処理
    装置 。
  3. 【請求項3】 第1と第2の発振器の周波数の和または
    差が、色副搬送波の4倍になることを特徴とする請求項
    1記載の映像信号処理装置。
  4. 【請求項4】 色副搬送波で変調された搬送色信号を含
    む映像信号に同期したクロックを発生するPLL(位相
    同期ループ)回路と、 このPLL回路で発生させたクロックで前記映像信号を
    サンプリングするサンプリング手段と、 書き込みと読み出しを独立したクロックで行え、前記サ
    ンプリング手段でサンプリングされた映像信号が前記P
    LL回路で発生させたクロックで書き込まれるFIFO
    (ファーストイン・ファーストアウト)メモリと、 所定の周波数を発振する第1の発振器と、 前記第1の発振器の周波数より低い周波数であって、且
    つ、その周波数が(n+1/4)・fH(但し、nは任意の整数、f
    Hは映像信号の水平同期周波数)となるような第2の発
    振器と、 前記第1と第2の発振器の出力を乗算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波あるいは
    下側波のどちらか一方だけを濾波し、前記FIFOメモ
    リの読み出しクロックとするバンドパスフィルタと、を
    具備する映像信号の時間軸補正装置。
  5. 【請求項5】 第1と第2の発振器の出力は矩形波であ
    り、乗算器にはEX-OR(エクスクルーシブ・オア)回路
    を用いることを特徴とする請求項4記載の映像信号の時
    間軸補正装置。
  6. 【請求項6】 第1と第2の発振器の周波数の和または
    差が、色副搬送波の4倍になることを特徴とする請求項
    4記載の映像信号の時間軸補正装置。
  7. 【請求項7】 色副搬送波で変調された搬送色信号を含
    む映像信号に同期したクロックを発生するPLL(位相
    同期ループ)回路と、 このPLL回路で発生させたクロックで前記映像信号を
    サンプリングするサンプリング手段と、 書き込みと読み出しを独立したクロックで行え、前記サ
    ンプリング手段でサンプリングされた映像信号が前記P
    LL回路で発生させたクロックで書き込まれるFIFO
    (ファーストイン・ファーストアウト)メモリと、 発振周波数の低い方の発振器の発振周波数が(n+1/4)・fH
    (但しnは任意の整数、fHは映像信号の水平同期周波
    数)であるような2つの発振器であって、一方は位相制
    御可能な可変位相発振器、他方は一定周波数を発振する
    固定発振器と、 前記可変位相発振器の出力と前記固定発振器の出力を乗
    算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波あるいは
    下側波のどちらか一方だけを濾波し、前記FIFOメモ
    リの読み出しクロックとするバンドパスフィルタと、 前記PLL回路で応答できなかった位相誤差成分に応じ
    て前記可変位相発振器の位相を制御する制御回路と、を
    具備する映像信号の時間軸補正装置。
  8. 【請求項8】 可変制御発振器は、周波数に比例したデ
    ータを発生するデータ発生回路と、そのデータ発生回路
    の出力データを加算する第1の加算器と、その第1の加
    算器の出力を1クロック遅延させ前記第1の加算器に帰
    還するDフリップフロップ回路と、そのDフリップフロ
    ップ回路の出力に位相に比例した入力データを加算する
    第2の加算器から構成され、 前記第2の加算器の出力の最上位ビットを前記可変制御
    発振器の出力とし、乗算器はEX-OR(エクスクルーシブ
    ・オア)回路を用い、前記Dフリップフロップのクロッ
    クは固定発振器の出力とする請求項7記載の映像信号の
    時間軸補正装置。
  9. 【請求項9】 可変位相発振器と固定発振器の周波数の
    和または差が、色副搬送波の4倍になることを特徴とす
    る請求項8記載の映像信号の時間軸補正装置。
  10. 【請求項10】 データ発生回路は、周波数を表わすデ
    ータの整数部をa、小数部をbとするとき、固定値aを
    発生する整数発生部と、平均値がbとなるような1か0
    のデータ列を発生する小数部発生回路からなることを特
    徴とする請求項8記載の映像信号の時間軸補正装置。
  11. 【請求項11】 小数部発生回路は、2つの固定値を切
    り換えられる固定値発生回路と、その出力を加算する加
    算器と、その加算器の出力を1クロック遅延させて再び
    前記加算器に帰還するDフリップフロップ回路と、前記
    加算器の出力を一定値と比較しその結果に応じて前記固
    定値発生回路の出力値を切り換える比較回路とを具備
    し、前記加算器の出力の最上位ビットを出力とする請求
    項10記載の映像信号の時間軸補正装置。
  12. 【請求項12】 色副搬送波で変調された搬送色信号を
    含む映像信号をサンプリングするサンプリング手段と、 所定の周波数を発振する第1の発振器と、 前記第1の発振器の周波数より低い周波数であって、且
    つ、その周波数が(n+a)・fH(但し、nは任意の整数、aは
    1/4に等しいか又は1/4に近い有理数、fHは映像信号の水
    平同期周波数)を満たす複数の周波数の切り換えが可能
    な第2の発振器と、 前記第1と第2の発振器の出力を乗算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波を濾波す
    る第1のバンドパスフィルタと、下側波を濾波する第2
    のバンドパスフィルタと、 前記第1と第2のバンドパスフィルタの出力を切り換
    え、前記サンプリング手段のクロックとするスイッチ手
    段と、を具備する映像信号処理装置。
  13. 【請求項13】 第1と第2の発振器の出力は矩形波で
    あり、乗算器にはEX-OR(エクスクルーシブ・オア)回
    路を用いることを特徴とする請求項12記載の映像信号
    処理装置 。
  14. 【請求項14】 第2の発振器は、第1と第2の2種類
    の周波数切り換えが可能であって、前記第1の発振周波
    数と第1の発振器の発振周波数との差が、NTSC方式の水
    平同期信号周波数の910倍であり、前記第2の発振周波
    数と前記第1の発振器の発振周波数との和がPAL方式の
    水平同期信号周波数の960倍となることを特徴とする請
    求項12記載の映像信号処理装置。
  15. 【請求項15】 色副搬送波で変調された搬送色信号を
    含む映像信号に同期したクロックを発生するPLL(位
    相同期ループ)回路と、 このPLL回路で発生させたクロックで前記映像信号を
    サンプリングするサンプリング手段と、 書き込みと読み出しを独立したクロックで行え、前記サ
    ンプリング手段でサンプリングされた映像信号が前記P
    LL回路で発生させたクロックで書き込まれるFIFO
    (ファーストイン・ファーストアウト)メモリと、 所定の周波数を発振する第1の発振器と、 前記第1の発振器の周波数より低い周波数であって、且
    つ、その周波数が(n+a)・fH(但し、nは任意の整数、aは
    1/4に等しいか又は1/4に近い有理数、fHは映像信号の水
    平同期周波数)を満たす複数の周波数の切り換えが可能
    な第2の発振器と、 前記第1と第2の発振器の出力を乗算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波を濾波す
    る第1のバンドパスフィルタと、下側波を濾波する第2
    のバンドパスフィルタと、 前記第1と第2のバンドパスフィルタの出力を切り換
    え、前記サンプリング手段のクロックとするスイッチ手
    段と、を具備する映像信号の時間軸補正装置。
  16. 【請求項16】 第1と第2の発振器の出力は矩形波で
    あり、乗算器にはEX-OR(エクスクルーシブ・オア)回
    路を用いることを特徴とする請求項15記載の映像信号
    の時間軸補正装置。
  17. 【請求項17】 第2の発振器は、第1と第2の2種類
    の周波数切り換えが可能であって、前記第1の発振周波
    数と第1の発振器の発振周波数との差が、NTSC方式の水
    平同期信号周波数の910倍であり、前記第2の発振周波
    数と前記第1の発振器の発振周波数との和がPAL方式の
    水平同期信号周波数の960倍となることを特徴とする請
    求項15記載の映像信号の時間軸補正装置。
  18. 【請求項18】 色副搬送波で変調された搬送色信号を
    含む映像信号に同期したクロックを発生するPLL(位
    相同期ループ)回路と、 このPLL回路で発生させたクロックで前記映像信号を
    サンプリングするサンプリング手段と、 書き込みと読み出しを独立したクロックで行え、前記サ
    ンプリング手段でサンプリングされた映像信号が前記P
    LL回路で発生させたクロックで書き込まれるFIFO
    (ファーストイン・ファーストアウト)メモリと、 発振周波数の低い方の発振器の発振周波数が(n+a)・fH
    (但し、nは任意の整数、aは1/4に等しいか又は1/4に近
    い有理数、fHは映像信号の水平同期周波数)であるよう
    な2つの発振器であって、一方は複数の周波数の切り換
    えが可能で位相制御可能な可変位相発振器、他方は一定
    周波数を発振する固定発振器と、 前記可変位相発振器の出力と前記固定発振器の出力を乗
    算する乗算器と、 前記乗算器の出力のスペクトラムのうち上側波を濾波す
    る第1のバンドパスフィルタと、下側波を濾波する第2
    のバンドパスフィルタと、 前記第1と第2のバンドパスフィルタの出力を切り換
    え、前記FIFOメモリの読み出しクロックとするスイ
    ッチ手段と、 前記PLL回路で応答できなかった位相誤差成分に応じ
    て前記可変位相発振器の位相を制御する制御回路と、を
    具備する映像信号の時間軸補正装置。
  19. 【請求項19】 可変位相発振器は、周波数に比例した
    データを発生するデータ発生回路と、そのデータ発生回
    路の出力データを加算する第1の加算器と、その第1の
    加算器の出力を1クロック遅延させ前記第1の加算器に
    帰還するDフリップフロップ回路と、そのDフリップフ
    ロップ回路の出力に位相に比例した入力データを加算す
    る第2の加算器から構成され、 前記第2の加算器の出力の最上位ビットを前記可変位相
    発振器の出力とし、乗算器はEX-OR(エクスクルーシブ
    ・オア)回路を用い、前記Dフリップフロップのクロッ
    クは固定発振器の出力とする請求項18記載の映像信号
    の時間軸補正装置。
  20. 【請求項20】 可変位相発振器は、第1と第2の2種
    類の周波数切り換えが可能であって、前記第1の発振周
    波数と固定発振器の発振周波数との差が、NTSC方式の水
    平同期信号周波数の910倍であり、前記第2の発振周波
    数と前記固定発振器の発振周波数との和がPAL方式の水
    平同期信号周波数の960倍となることを特徴とする請求
    項19記載の映像信号の時間軸補正装置。
  21. 【請求項21】 データ発生回路は、周波数を表わすデ
    ータの整数部をa、小数部をbとするとき、切り換え可
    能な固定値aを発生する整数発生部と、平均値がbとな
    るような1か0のデータ列を発生し、平均値bが切り換
    え可能な小数部発生回路からなることを特徴とする請求
    項19記載の映像信号の時間軸補正装置。
  22. 【請求項22】 小数部発生回路は、2つの固定値を一
    組みとし、複数組みの固定値が選択可能で、各組の2つ
    の固定値が切り換え可能な固定値発生回路と、その出力
    を加算する加算器と、その加算器の出力を1クロック遅
    延させて再び前記加算器に帰還するDフリップフロップ
    回路と、前記加算器の出力を切り換え可能な一定値と比
    較しその結果に応じて前記固定値発生回路の出力値を切
    り換える比較回路とを具備し、前記加算器の出力の最上
    位ビットを出力とする請求項21記載の映像信号の時間
    軸補正装置。
JP4140222A 1991-06-18 1992-06-01 映像信号処理装置と映像信号の時間軸補正装置 Expired - Fee Related JP2808981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4140222A JP2808981B2 (ja) 1991-06-18 1992-06-01 映像信号処理装置と映像信号の時間軸補正装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-145812 1991-06-18
JP14581291 1991-06-18
JP4140222A JP2808981B2 (ja) 1991-06-18 1992-06-01 映像信号処理装置と映像信号の時間軸補正装置

Publications (2)

Publication Number Publication Date
JPH05207514A JPH05207514A (ja) 1993-08-13
JP2808981B2 true JP2808981B2 (ja) 1998-10-08

Family

ID=26472818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4140222A Expired - Fee Related JP2808981B2 (ja) 1991-06-18 1992-06-01 映像信号処理装置と映像信号の時間軸補正装置

Country Status (1)

Country Link
JP (1) JP2808981B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970078270A (ko) * 1996-05-11 1997-12-12 김광호 키폰용 자동응답장치에서 호출링 응답방법

Also Published As

Publication number Publication date
JPH05207514A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
US4745463A (en) Generalized chrominance signal demodulator for a sampled data television signal processing system
KR0157088B1 (ko) 디지탈 색 신호 처리 회로
US4178606A (en) Color video signal recording and/or reproducing system
JPH09507015A (ja) 時間基準補正を用いるテレビジョンデジタル信号処理装置
US5303061A (en) Apparatus for rejecting time base error of video signal
CA1246206A (en) Frequency division multiplexed analog to digital converter
KR930011590B1 (ko) Pll 회로
US4024572A (en) PAL alternate line color phase detector
JP2808981B2 (ja) 映像信号処理装置と映像信号の時間軸補正装置
KR910005253B1 (ko) 반송색신호의 주파수저역 변환장치
EP0865213B1 (en) VTR signal processing circuit
KR0142291B1 (ko) 색신호의 주파수 대역변환을 위한 디지탈 반송파 발생장치
KR930000484B1 (ko) 디지틀 영상신호 처리장치
JP3070053B2 (ja) デジタルpll回路
JP3511821B2 (ja) 映像信号処理回路
JP2001094821A (ja) サンプリングクロック生成回路
JP3053910B2 (ja) 磁気再生装置
JPH07312699A (ja) ディジタル映像再生装置
JP2508443B2 (ja) サンプリングレ−ト変換回路のクロック同期回路
JP2968619B2 (ja) サンプリングクロック発生回路
JPH07274208A (ja) 時間軸補正回路
JPH06101862B2 (ja) Afc装置
JPH0832072B2 (ja) 自動周波数制御装置
JPS6046879B2 (ja) 色副搬送波発生方式
JPH0666771B2 (ja) 位相同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees