JPH0832049B2 - ディジタルテレビジョン信号のコンポーネント入力処理装置 - Google Patents
ディジタルテレビジョン信号のコンポーネント入力処理装置Info
- Publication number
- JPH0832049B2 JPH0832049B2 JP60247035A JP24703585A JPH0832049B2 JP H0832049 B2 JPH0832049 B2 JP H0832049B2 JP 60247035 A JP60247035 A JP 60247035A JP 24703585 A JP24703585 A JP 24703585A JP H0832049 B2 JPH0832049 B2 JP H0832049B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- component
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタルテレビジョンに係り、特に、ディ
ジタルＲ（赤）,G（緑）,B（青）等のコンポーネント入
力信号を、高品質に映出するのに好適な処理装置、特
に、クロック信号の処理装置に関する。
ジタルＲ（赤）,G（緑）,B（青）等のコンポーネント入
力信号を、高品質に映出するのに好適な処理装置、特
に、クロック信号の処理装置に関する。
最近のテレビは、AV,ニューメディア対応を契機とし
て、高解像度化，高画質化，および多機能化が必須とな
ってきた。一方、高速半導体技術の進歩により、ビデオ
信号をディジタル処理することが可能となり、従来のア
ナログ技術では難しかった画質改善や機能向上が可能と
なってきた。このように、ディジタル信号処理の導入に
より、高画質化を狙ったディジタルテレビの例を第６図
に示す（日経エレクトロニクス NEレポート 1983.8.2
9 P90〜92）。
て、高解像度化，高画質化，および多機能化が必須とな
ってきた。一方、高速半導体技術の進歩により、ビデオ
信号をディジタル処理することが可能となり、従来のア
ナログ技術では難しかった画質改善や機能向上が可能と
なってきた。このように、ディジタル信号処理の導入に
より、高画質化を狙ったディジタルテレビの例を第６図
に示す（日経エレクトロニクス NEレポート 1983.8.2
9 P90〜92）。
第６図において、601はアンテナ、602はテレビチュー
ナ、603,609はA/D変換器、604はYC分離くし形フイルタ
（Ｙは輝度信号、Ｃは色信号）、605は色差復調，画質
補正などのYC信号処理回路、608は倍速変換回路、606,6
07はラインメモリ、610はD/A変換器、611はRGB信号処理
回路、612は同期偏向回路、613はRGB信号入力端子、614
はブラウン管である。この例は、チューナ出力に対して
はラインメモリ606を用いてYC分離を行い、得られたＹ
信号とＣ信号をYC信号処理回路にて信号処理とした後今
度はラインメモリ607を用いて倍密度に走査線変換し、
画像をきめ細かくして高画質化するものである。
ナ、603,609はA/D変換器、604はYC分離くし形フイルタ
（Ｙは輝度信号、Ｃは色信号）、605は色差復調，画質
補正などのYC信号処理回路、608は倍速変換回路、606,6
07はラインメモリ、610はD/A変換器、611はRGB信号処理
回路、612は同期偏向回路、613はRGB信号入力端子、614
はブラウン管である。この例は、チューナ出力に対して
はラインメモリ606を用いてYC分離を行い、得られたＹ
信号とＣ信号をYC信号処理回路にて信号処理とした後今
度はラインメモリ607を用いて倍密度に走査線変換し、
画像をきめ細かくして高画質化するものである。
一方、外部RGB入力に対しては、これをA/D変換器609
にてディジタル信号とし、やはり、ラインメモリ607を
用いて倍密度に走査線変換する。
にてディジタル信号とし、やはり、ラインメモリ607を
用いて倍密度に走査線変換する。
ここで、外部RGB信号には２種類の形態がある。１に
は、文字多重放送やキャプテンシステムおよび、業務用
カメラで使用されるアナログRGBであり、他の１つはパ
ソコンや、将来実用化すると思われるディジタルVTR
等、周辺のディジタル機器から送られるディジタルRGB
である。第６図のシステムはアナログRGBについては問
題ないが、ディジタルRGBについては以下のように不都
合を生じる。
は、文字多重放送やキャプテンシステムおよび、業務用
カメラで使用されるアナログRGBであり、他の１つはパ
ソコンや、将来実用化すると思われるディジタルVTR
等、周辺のディジタル機器から送られるディジタルRGB
である。第６図のシステムはアナログRGBについては問
題ないが、ディジタルRGBについては以下のように不都
合を生じる。
すなわち、テレビ側において、ディジタル信号処理を
行うためのクロックは、色復調を行ったり走査線間の演
算を行ったりするため、４SC（14.32MHz;SCは色副
搬送波で3.58MHz）に選ばれることが多い。
行うためのクロックは、色復調を行ったり走査線間の演
算を行ったりするため、４SC（14.32MHz;SCは色副
搬送波で3.58MHz）に選ばれることが多い。
一方、外部ディジタルRGB信号源では、例えばパソコ
ンのクロック周波数は6,8,12,16MHzのものがあり、４
SCと異った多種多様の周波数である。したがって、信号
源側とテレビ側でクロックの周波数が異なるため、以下
のような問題があった。
ンのクロック周波数は6,8,12,16MHzのものがあり、４
SCと異った多種多様の周波数である。したがって、信号
源側とテレビ側でクロックの周波数が異なるため、以下
のような問題があった。
（１）信号源とテレビを直接接続すると、ビートが発生
し、大きな画質劣化となる。
し、大きな画質劣化となる。
（２）ディジタルRGB信号に対し、テレビ側のクロック
周波数の半分である２SC（7.2MHz）に帯域制限を加え
て、アナログRGBに変換し、これを再度A/D変換して、デ
ィジタル処理することも考えられる。しかし、クロック
周波数が16MHzのパソコンにとって、信号の周波数は8MH
zである。これを7.2MHzに帯域制限すると、高調波成分
が失なわれるばかりでなく、基本波成分も欠落するた
め、解像度の劣化は避けられない。
周波数の半分である２SC（7.2MHz）に帯域制限を加え
て、アナログRGBに変換し、これを再度A/D変換して、デ
ィジタル処理することも考えられる。しかし、クロック
周波数が16MHzのパソコンにとって、信号の周波数は8MH
zである。これを7.2MHzに帯域制限すると、高調波成分
が失なわれるばかりでなく、基本波成分も欠落するた
め、解像度の劣化は避けられない。
本発明の目的は、上記した従来技術の欠点を除き、チ
ューナ出力やアナログRGB入力は勿論のこと、ディジタ
ルRGB入力をも高品質に映出できるディジタルテレビジ
ョンのコンポーネント入力処理装置を提供するにある。
ューナ出力やアナログRGB入力は勿論のこと、ディジタ
ルRGB入力をも高品質に映出できるディジタルテレビジ
ョンのコンポーネント入力処理装置を提供するにある。
上記目的を達成するため、本発明においては、（１）
テレビ側は、ディジタルRGB信号源から、直接クロック
信号を受け入れる端子を設けるか、（２）ディジタルRG
B信号源は、その出力信号中にクロック信号をそう入し
ておき、テレビ側はこれを検出してクロック信号として
利用して信号処理に利用し、高品質な映像を得をことを
特徴とする。
テレビ側は、ディジタルRGB信号源から、直接クロック
信号を受け入れる端子を設けるか、（２）ディジタルRG
B信号源は、その出力信号中にクロック信号をそう入し
ておき、テレビ側はこれを検出してクロック信号として
利用して信号処理に利用し、高品質な映像を得をことを
特徴とする。
以下に、本発明の具体的実施例を図面を用いて説明す
る。第１図は本発明の第１の実施例を示す図であり、同
図において101はテレビチューナ出力（ビデオ信号）の
入力端子、102はアナログRGB信号入力端子、103はその
同期信号入力端子、104はディジタルRGB信号入力端子、
105はその同期信号入力端子、106はクロック入力端子、
107は信号選択端子でテレビチューナ出力を選択する端
子、108は同じくアナログRGBを選択する端子、109は同
じくディジタルRGBを選択する端子、110はカラーバース
ト信号検出回路、111,112はクロック発生回路、113はス
イッチ、114はクロック検出回路、115〜117はスイッ
チ、118〜121は論理ゲートである。
る。第１図は本発明の第１の実施例を示す図であり、同
図において101はテレビチューナ出力（ビデオ信号）の
入力端子、102はアナログRGB信号入力端子、103はその
同期信号入力端子、104はディジタルRGB信号入力端子、
105はその同期信号入力端子、106はクロック入力端子、
107は信号選択端子でテレビチューナ出力を選択する端
子、108は同じくアナログRGBを選択する端子、109は同
じくディジタルRGBを選択する端子、110はカラーバース
ト信号検出回路、111,112はクロック発生回路、113はス
イッチ、114はクロック検出回路、115〜117はスイッ
チ、118〜121は論理ゲートである。
本実施例においては、各種入力信号に対応して、クロ
ック信号を切換えることとし、特に、ディジタルRGB信
号入力に対しては、専用のクロック入力端子を設けてお
いて、クロック入力がある場合にはこれを利用すること
を特徴とする。
ック信号を切換えることとし、特に、ディジタルRGB信
号入力に対しては、専用のクロック入力端子を設けてお
いて、クロック入力がある場合にはこれを利用すること
を特徴とする。
まず、テレビチューナ出力101に対しては、映像信号
中のカラーバースト信号を、カラーバースト信号検出回
路110にて検出し、クロック発生回路111へ送る。クロッ
ク発生回路111は、検出したバースト信号に基づいて、
クロックを発生させ、スイッチ115へ送る。スイッチ115
はテレビチューナ出力が選択されると閉じ、このクロッ
クを信号処理用のクロックとして利用する。
中のカラーバースト信号を、カラーバースト信号検出回
路110にて検出し、クロック発生回路111へ送る。クロッ
ク発生回路111は、検出したバースト信号に基づいて、
クロックを発生させ、スイッチ115へ送る。スイッチ115
はテレビチューナ出力が選択されると閉じ、このクロッ
クを信号処理用のクロックとして利用する。
次にRGB信号であるが、アナログRGBについては、入力
された同期信号103を、スイッチ113を介してクロック発
生回路112へ送る。クロック発生回路112は、送られた同
期信号に基づいて、クロックを発生させ、スイッチ116
へ送る。スイッチ116はアナログRGBが選択されると閉
じ、このクロックを信号処理に利用する。
された同期信号103を、スイッチ113を介してクロック発
生回路112へ送る。クロック発生回路112は、送られた同
期信号に基づいて、クロックを発生させ、スイッチ116
へ送る。スイッチ116はアナログRGBが選択されると閉
じ、このクロックを信号処理に利用する。
ディジタルRGB信号については、クロック入力端子106
に、RGB信号源からクロック信号が送られている時は、
前述のように、これをそのまま利用し、スイッチ117へ
送る。スイッチ117はディジタルRGBが選択されると閉
じ、このクロックを信号処理回路で使用する。
に、RGB信号源からクロック信号が送られている時は、
前述のように、これをそのまま利用し、スイッチ117へ
送る。スイッチ117はディジタルRGBが選択されると閉
じ、このクロックを信号処理回路で使用する。
一方、RGB信号源には、そのクロックを外部に出力す
るよう処置されていないものも依然存在すると思われ、
その場合には、アナログRGBと同様、同期信号入力105に
基づいて、クロック発生回路112にてクロックを発生さ
せ、このクロック信号を信号処理で使用する。
るよう処置されていないものも依然存在すると思われ、
その場合には、アナログRGBと同様、同期信号入力105に
基づいて、クロック発生回路112にてクロックを発生さ
せ、このクロック信号を信号処理で使用する。
クロック検出回路114、および、論理ゲート118〜121
はこの判定制御を行うものである。すなわち、クロック
入力端子106にクロックが入力されている場合には、ク
ロック検出回路114はクロックが存在することを検出
し、その出力をＨとする。したがって、ANDゲート120は
ディジタルRGBであって、かつ、クロック入力があるこ
とを検知して、スイッチ117を閉じ、入力されたクロッ
クを、信号処理用のクロックとして利用する。
はこの判定制御を行うものである。すなわち、クロック
入力端子106にクロックが入力されている場合には、ク
ロック検出回路114はクロックが存在することを検出
し、その出力をＨとする。したがって、ANDゲート120は
ディジタルRGBであって、かつ、クロック入力があるこ
とを検知して、スイッチ117を閉じ、入力されたクロッ
クを、信号処理用のクロックとして利用する。
一方、クロック入力端子106にクロックが入力されて
いない場合には、クロック検出回路114の出力はＬとな
る。したがって、ANDゲート119はディジタルRGBであっ
て、かつ、クロックが存在しないことを検出して、今度
はスイッチ116を閉じ、同期信号によって発生させたク
ロックを、信号処理用のクロックとして利用する。
いない場合には、クロック検出回路114の出力はＬとな
る。したがって、ANDゲート119はディジタルRGBであっ
て、かつ、クロックが存在しないことを検出して、今度
はスイッチ116を閉じ、同期信号によって発生させたク
ロックを、信号処理用のクロックとして利用する。
第２図と第３図は、第１図のクロック発生回路111と
クロック検出回路114を示す図であり、同図において、2
1は位相比較器、22はローパスフィルタ、23は電圧制御
発振器（VCO）、24は分周回路、31は検波器、32はレベ
ル変換回路である。
クロック検出回路114を示す図であり、同図において、2
1は位相比較器、22はローパスフィルタ、23は電圧制御
発振器（VCO）、24は分周回路、31は検波器、32はレベ
ル変換回路である。
まず、第２図のクロック発生回路111について説明す
る。この回路はいわゆるPLL（位相ロックループ）と呼
ばれている。これは、VCO23の出力を分周回路24にて分
周した信号と、バースト検出回路110の出力とを位相比
較器21にて位相を比較し、その出力をローパスフィルタ
22にて積分して、VCO23の制御電圧とするものである。
例えば分周回路23の分周比を４とすれば、バーストの周
波数はSCであるからVCO23の出力を４SCに保つこと
ができる。
る。この回路はいわゆるPLL（位相ロックループ）と呼
ばれている。これは、VCO23の出力を分周回路24にて分
周した信号と、バースト検出回路110の出力とを位相比
較器21にて位相を比較し、その出力をローパスフィルタ
22にて積分して、VCO23の制御電圧とするものである。
例えば分周回路23の分周比を４とすれば、バーストの周
波数はSCであるからVCO23の出力を４SCに保つこと
ができる。
なお、クロック発生回路112も全く同様に構成するこ
とができる。ただし、この場合は基準となる同期信号の
周波数がＨ（15.75KHz）であるから、分周回路24の分
周比を910として、やはり、VCO23の出力を４SCに保
つ。
とができる。ただし、この場合は基準となる同期信号の
周波数がＨ（15.75KHz）であるから、分周回路24の分
周比を910として、やはり、VCO23の出力を４SCに保
つ。
次にクロック検出回路114について説明する。これ
は、振幅検波器31とレベル変換回路32より成り、クロッ
ク信号が端子105に入力されれば検波器31には直流の検
波出力が得られ、レベル変換回路32はこれを論理レベル
に変換する。
は、振幅検波器31とレベル変換回路32より成り、クロッ
ク信号が端子105に入力されれば検波器31には直流の検
波出力が得られ、レベル変換回路32はこれを論理レベル
に変換する。
本発明の第２の実施例を第４図に示す。同図におい
て、41はタイミング発生回路、42はゲート回路であり、
前提の部品と同一物には同一番号を符してある。本実施
例は、RGB信号源からクロックを専用の端子にて受け入
れるのではなく、信号に重畳されたクロックを検出し、
更にこれを連続波に変換して、信号処理に使用する。
て、41はタイミング発生回路、42はゲート回路であり、
前提の部品と同一物には同一番号を符してある。本実施
例は、RGB信号源からクロックを専用の端子にて受け入
れるのではなく、信号に重畳されたクロックを検出し、
更にこれを連続波に変換して、信号処理に使用する。
まず、RGB信号は、第５図（ａ）に示すようにその水
平帰線期間内にクロックを重畳して、テレビ側の信号入
力端子104に入力されるものとする。テレビ側では同期
信号入力端子105に入力された同期信号（ｂ）図に基づ
いてタイミング発生回路41により（ｃ）図のようなパル
スを発生させゲート回路42にて、RGB信号から（ｄ）図
のようにクロック信号のみを取出す。以下、位相比較器
21、ローパスフィルタ22、VCO23にてPLL回路を構成し、
抽出されたクロックと同一周波数の接続波を得る。この
連続波はスイッチ117へ送られる。なお、映像信号中に
クロックが重畳されていない場合には、前述と同様にし
て、同期信号から発生させたクロックを使用する必要が
ある。これについては第５図（ｄ）の出力を検波して、
検波出力が得られない場合には、同期信号から発生させ
たクロックに切換えれば良い。また、既に述べたよう
に，本実施例では，クロック入力端子は必要でないの
で，第１図のクロック検出回路114は，機能的には，タ
イミング発生回路41とゲート回路42に相当し，更に，こ
の出力を位相比較器21,ローパスフィルタ22,電圧制御発
振器23で処理した連続波クロック信号がスイッチ117に
送られることになる。
平帰線期間内にクロックを重畳して、テレビ側の信号入
力端子104に入力されるものとする。テレビ側では同期
信号入力端子105に入力された同期信号（ｂ）図に基づ
いてタイミング発生回路41により（ｃ）図のようなパル
スを発生させゲート回路42にて、RGB信号から（ｄ）図
のようにクロック信号のみを取出す。以下、位相比較器
21、ローパスフィルタ22、VCO23にてPLL回路を構成し、
抽出されたクロックと同一周波数の接続波を得る。この
連続波はスイッチ117へ送られる。なお、映像信号中に
クロックが重畳されていない場合には、前述と同様にし
て、同期信号から発生させたクロックを使用する必要が
ある。これについては第５図（ｄ）の出力を検波して、
検波出力が得られない場合には、同期信号から発生させ
たクロックに切換えれば良い。また、既に述べたよう
に，本実施例では，クロック入力端子は必要でないの
で，第１図のクロック検出回路114は，機能的には，タ
イミング発生回路41とゲート回路42に相当し，更に，こ
の出力を位相比較器21,ローパスフィルタ22,電圧制御発
振器23で処理した連続波クロック信号がスイッチ117に
送られることになる。
なお、第１図，第４図の実施例においては、外部コン
ポーネント入力としてRGB信号を例にとり説明したが、
本発明はこれに限られるものではなく、輝度、色差につ
いても全く同様に動作するものである。
ポーネント入力としてRGB信号を例にとり説明したが、
本発明はこれに限られるものではなく、輝度、色差につ
いても全く同様に動作するものである。
以上述べたように本発明に従えば、従来ディジタルRG
Bを映出する際に問題となった、クロック周波数の相違
によるビートや解像度の劣化を防いで高品質な画像を得
ることができる。また、RGB信号源がクロックを外部へ
出力するか否かの装備の相違にも自動的に対応でき、適
応的に最良の画質が得られるという効果もある。
Bを映出する際に問題となった、クロック周波数の相違
によるビートや解像度の劣化を防いで高品質な画像を得
ることができる。また、RGB信号源がクロックを外部へ
出力するか否かの装備の相違にも自動的に対応でき、適
応的に最良の画質が得られるという効果もある。
【図面の簡単な説明】 第１図は本発明による第１のクロック信号処理装置を示
すブロック図、第２図，第３図はクロック発生回路とク
ロック検出回路を示すブロック図、第４図は本発明によ
る第２のクロック信号処理装置を示すブロック図、第５
図は信号波形図である。第６図は従来のディジタルテレ
ビのブロック図である。 101……テレビチューナ出力入力端子、102……アナログ
RGB入力端子、103……同期信号入力端子、104……ディ
ジタルRGB入力端子、105……同期信号入力端子、106…
…クロック入力端子、107……テレビチューナ選択端
子、108……アナログRGB選択端子、109……ディジタルR
GB選択端子、110……カラーバースト検出回路、111,112
……クロック発生回路、113,115〜117……スイッチ、11
4……クロック検出回路、118〜121……論理ゲート、41
……タイミング発生回路、42……ゲート回路。
すブロック図、第２図，第３図はクロック発生回路とク
ロック検出回路を示すブロック図、第４図は本発明によ
る第２のクロック信号処理装置を示すブロック図、第５
図は信号波形図である。第６図は従来のディジタルテレ
ビのブロック図である。 101……テレビチューナ出力入力端子、102……アナログ
RGB入力端子、103……同期信号入力端子、104……ディ
ジタルRGB入力端子、105……同期信号入力端子、106…
…クロック入力端子、107……テレビチューナ選択端
子、108……アナログRGB選択端子、109……ディジタルR
GB選択端子、110……カラーバースト検出回路、111,112
……クロック発生回路、113,115〜117……スイッチ、11
4……クロック検出回路、118〜121……論理ゲート、41
……タイミング発生回路、42……ゲート回路。
Claims (3)
- 【請求項１】コンポーネント信号を処理するディジタル
テレビジョン信号のコンポーネント入力処理装置におい
て、コンポーネント信号源からコンポーネント信号を受
け入れる入力端子と、コンポーネント信号源からクロッ
ク信号を受け入れる入力端子と、前記入力されたコンポ
ーネント信号に含まれる同期信号からクロック信号を発
生させるクロック発生手段と、前記クロック入力端子に
クロック信号が入力されたことを検知する検知手段と、
該検知手段がクロック信号を検知した場合には該クロッ
クを、また、前記検知手段がクロック信号を検知しない
場合には、前記クロック発生手段の出力するクロック信
号を選択する選択手段とを備え、該選択手段の出力をク
ロックとして利用して前記コンポーネント信号を処理す
ることを特徴とするディジタルテレビジョン信号のコン
ポーネント入力処理装置。 - 【請求項２】コンポーネント信号を処理するディジタル
テレビジョン信号のコンポーネント入力処理装置におい
て、コンポーネント信号源からコンポーネント信号を受
け入れる入力端子と、該コンポーネント信号中に含まれ
るクロック信号を検出する検出手段と、該検出手段によ
って検出されたクロック信号から連続波クロックを発生
するクロック発生手段と、該クロック発生手段の出力に
よって、前記コンポーネント信号を処理することを特徴
とするディジタルテレビジョン信号のコンポーネント入
力処理装置。 - 【請求項３】コンポーネント信号を処理するディジタル
テレビジョン信号のコンポーネント入力処理装置におい
て、コンポーネント信号源からコンポーネント信号を受
け入れる入力端子と、該入力されたコンポーネント信号
に含まれる同期信号からクロック信号を発生させる第１
のクロック発生手段と、該入力されたコンポーネント信
号に含まれるクロック信号を検出する検出手段と、該検
出手段によって検出されたクロック信号から連続波クロ
ックを発生する第２のクロック発生手段と、前記検出手
段がクロック信号を検出した場合には前記第２のクロッ
ク発生手段の出力を、また、前記検出手段がクロック信
号を検知しない場合には、前記第１のクロック発生手段
の出力するクロック信号を選択する選択手段とを備え、
該選択手段の出力をクロックとして利用して前記コンポ
ーネント信号を処理することを特徴とするディジタルテ
レビジョン信号のコンポーネント入力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247035A JPH0832049B2 (ja) | 1985-11-06 | 1985-11-06 | ディジタルテレビジョン信号のコンポーネント入力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247035A JPH0832049B2 (ja) | 1985-11-06 | 1985-11-06 | ディジタルテレビジョン信号のコンポーネント入力処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62107589A JPS62107589A (ja) | 1987-05-18 |
| JPH0832049B2 true JPH0832049B2 (ja) | 1996-03-27 |
Family
ID=17157440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247035A Expired - Fee Related JPH0832049B2 (ja) | 1985-11-06 | 1985-11-06 | ディジタルテレビジョン信号のコンポーネント入力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832049B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2314977A1 (en) * | 1998-10-15 | 2000-04-20 | Matsushita Electric Industrial Co., Ltd. | Component video signal switch |
-
1985
- 1985-11-06 JP JP60247035A patent/JPH0832049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62107589A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621478A (en) | Multistandard decoder for video signals and video signal decoding method | |
| US5801789A (en) | Method and apparatus for overlaying digitally generated graphics over an analog video signal | |
| JPH0644830B2 (ja) | ビデオ信号処理システム | |
| WO2002060188A1 (fr) | Procede et circuit de separations de signaux y-c | |
| US8233092B2 (en) | Video signal processing device | |
| JPH03238973A (ja) | 映像重合せ制御回路 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| JPH07105963B2 (ja) | 非標準信号検出器 | |
| CA1240388A (en) | Digital scan converter | |
| JPH09135456A (ja) | ビデオ表示装置 | |
| US4609938A (en) | Digital TV receiver with digital video processing circuit | |
| US4600937A (en) | Digital television receiver with digital sync/reproduction circuit | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
| US7456903B2 (en) | Video signal processing circuit | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
| JP2523738B2 (ja) | テレビジョン受像機 | |
| JP2869087B2 (ja) | デジタルオーディオ処理装置 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP2001352561A (ja) | ビデオ信号処理装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JPS6245756B2 (ja) | ||
| JPS61262392A (ja) | ビデオ信号サンプル回路 | |
| JPS62164379A (ja) | ブランキング用信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |