JPH0793709B2 - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JPH0793709B2 JPH0793709B2 JP62243736A JP24373687A JPH0793709B2 JP H0793709 B2 JPH0793709 B2 JP H0793709B2 JP 62243736 A JP62243736 A JP 62243736A JP 24373687 A JP24373687 A JP 24373687A JP H0793709 B2 JPH0793709 B2 JP H0793709B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- horizontal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号をディジタル処理し、水平同期信号
のｎ倍の周波数で走査するテレビジョン受像機に係わ
り、入力水平同期信号に同期したシステムクロックを発
生するクロック発生回路に関する。
のｎ倍の周波数で走査するテレビジョン受像機に係わ
り、入力水平同期信号に同期したシステムクロックを発
生するクロック発生回路に関する。
我が国の標準テレビジョン信号はNTSC方式で色副搬送波
（fsc）と水平同期信号（fH）との関係は、 fsc＝455/2・fH ……（１） という関係がある。従って、映像信号をディジタル信号
処理する場合、色副搬送波（fsc）に同期したシステム
クロックを用いて信号処理すれば、色信号の復調等に都
合がよい。しかし、最近のビデオ機器で上記の関係を満
たしているものはすくない。これらのビデオ機器から出
力される映像信号をディジタル信号処理するために、色
副搬送波に同期したシステムクロックを用いると、同期
信号の再生が難しく、複雑な回路構成が必要となり、ま
た、サンプリングポイントがラインごとに水平方向に異
なってしまうため、ノイズリテューサ等の処理ができな
い。よって、これらの映像信号をディジタル信号処理す
るためには、水平同期信号に同期したシステムクロック
を用いた方がよい。また、水平同期信号に同期したシス
テムクロックを用いた方が、映像信号の速度変換が容易
にでき、倍密度走査を行なうことが出来る。そのときの
同期信号の発生方式として次の方式がある。第２図に従
来例のブロック図を示す。第２図（ａ）および（ｂ）に
おいて１は入力水平同期信号入力端子、２は位相比較器
（PD）、３はローバスフィルタ（LPF）、４は電圧制御
発振器（VCO）、５はシステムクロック出力端子、６は
ｍ分周回路、７は水平出力回路、８はフライバックトラ
ンス（FBT）、９はｎ分周回路、10は同期信号、11はク
ロック発生回路、12は水平偏向回路である。まず、
（ａ）について説明する。入力水平同期信号入力端子１
から入力された水平同期信号にクロック発生回路11が同
期してｍ倍のfHのシステムクロックを発生さる。さら
に、同様に水平偏向回路12に入力水平同期が入力されて
水平出力回路７を駆動し、水平DYを駆動する。この様に
システムクロックおよび水平偏向パルスがそれぞれ独立
に並列に入力水平同期信号と同期する方式である。
（ｂ）においては、まず、入力水平同期信号入力端子１
より入力される水平同期信号にクロック発生回路11が同
期し、システムクロック出力端子５よりシステムクロッ
クを発生する。このシステムクロックをｍ分周すること
で走査周波数の水平同期信号を得、この同期信号10を水
平偏向回路12へ入力し、この同期信号10に同期した水平
偏向パルスを発生し、水平DYを駆動するという方式で、
２つのPLL回路が直列に接続された形である。
（fsc）と水平同期信号（fH）との関係は、 fsc＝455/2・fH ……（１） という関係がある。従って、映像信号をディジタル信号
処理する場合、色副搬送波（fsc）に同期したシステム
クロックを用いて信号処理すれば、色信号の復調等に都
合がよい。しかし、最近のビデオ機器で上記の関係を満
たしているものはすくない。これらのビデオ機器から出
力される映像信号をディジタル信号処理するために、色
副搬送波に同期したシステムクロックを用いると、同期
信号の再生が難しく、複雑な回路構成が必要となり、ま
た、サンプリングポイントがラインごとに水平方向に異
なってしまうため、ノイズリテューサ等の処理ができな
い。よって、これらの映像信号をディジタル信号処理す
るためには、水平同期信号に同期したシステムクロック
を用いた方がよい。また、水平同期信号に同期したシス
テムクロックを用いた方が、映像信号の速度変換が容易
にでき、倍密度走査を行なうことが出来る。そのときの
同期信号の発生方式として次の方式がある。第２図に従
来例のブロック図を示す。第２図（ａ）および（ｂ）に
おいて１は入力水平同期信号入力端子、２は位相比較器
（PD）、３はローバスフィルタ（LPF）、４は電圧制御
発振器（VCO）、５はシステムクロック出力端子、６は
ｍ分周回路、７は水平出力回路、８はフライバックトラ
ンス（FBT）、９はｎ分周回路、10は同期信号、11はク
ロック発生回路、12は水平偏向回路である。まず、
（ａ）について説明する。入力水平同期信号入力端子１
から入力された水平同期信号にクロック発生回路11が同
期してｍ倍のfHのシステムクロックを発生さる。さら
に、同様に水平偏向回路12に入力水平同期が入力されて
水平出力回路７を駆動し、水平DYを駆動する。この様に
システムクロックおよび水平偏向パルスがそれぞれ独立
に並列に入力水平同期信号と同期する方式である。
（ｂ）においては、まず、入力水平同期信号入力端子１
より入力される水平同期信号にクロック発生回路11が同
期し、システムクロック出力端子５よりシステムクロッ
クを発生する。このシステムクロックをｍ分周すること
で走査周波数の水平同期信号を得、この同期信号10を水
平偏向回路12へ入力し、この同期信号10に同期した水平
偏向パルスを発生し、水平DYを駆動するという方式で、
２つのPLL回路が直列に接続された形である。
この種の装置として関連するものには、特開昭62−8117
7号が挙げられる。
7号が挙げられる。
しかしながら、上記従来技術の方式でシステムクロック
の発生および水平偏向を行なうと、スキュー等が含まれ
た信号が入力された時に、画面が揺いだり、画面上でス
キューが強調されたりするという問題があった。これに
ついては、第３図を用いて説明する。第３図は第２図の
（ａ）および（ｂ）におけるクロック発生回路11と水平
偏向回路12のステップ位相誤差応答を示したもので、ｔ
＝０の時に位相差Φが生じた時の出力の入力に対する応
答である。まず、（ａ）について説明する。今、第２図
（ａ）におけるクロック発生回路11と水平偏向回路12の
ステップ位相誤差応答が第３図（ａ）の実線と点線のよ
うな特性であったとすると、クロック発生回路11の特性
によって信号系の応答が決り、水平偏向回路12の特性に
よって偏向系の応答が決まるため、画面上ではこれらの
応答の差が横揺れとなって現われてしまう。また、第２
図（ｂ）におけるクロック発生回路11のステップ位相誤
差応答が第３図（ｂ）の点線のような特性であったとす
ると水平偏向回路12の入力同期信号はクロック発生回路
11の出力であるから、画面上の応答は実線のような応答
となり、入力の信号のスキューを強調してしまうといっ
た問題があった。
の発生および水平偏向を行なうと、スキュー等が含まれ
た信号が入力された時に、画面が揺いだり、画面上でス
キューが強調されたりするという問題があった。これに
ついては、第３図を用いて説明する。第３図は第２図の
（ａ）および（ｂ）におけるクロック発生回路11と水平
偏向回路12のステップ位相誤差応答を示したもので、ｔ
＝０の時に位相差Φが生じた時の出力の入力に対する応
答である。まず、（ａ）について説明する。今、第２図
（ａ）におけるクロック発生回路11と水平偏向回路12の
ステップ位相誤差応答が第３図（ａ）の実線と点線のよ
うな特性であったとすると、クロック発生回路11の特性
によって信号系の応答が決り、水平偏向回路12の特性に
よって偏向系の応答が決まるため、画面上ではこれらの
応答の差が横揺れとなって現われてしまう。また、第２
図（ｂ）におけるクロック発生回路11のステップ位相誤
差応答が第３図（ｂ）の点線のような特性であったとす
ると水平偏向回路12の入力同期信号はクロック発生回路
11の出力であるから、画面上の応答は実線のような応答
となり、入力の信号のスキューを強調してしまうといっ
た問題があった。
本発明の目的は、スキュー等が含まれた入力信号が入力
された時にも、応答を改善し、より良好な画像を得るこ
とにある。
された時にも、応答を改善し、より良好な画像を得るこ
とにある。
上記目的は、水平偏向回路の水平偏向パルスを、クロッ
ク発生回路より発生するクロックを分周し波形整形する
ことで得る手段と、クロック発生回路の位相比較器の入
力信号を水平偏向回路のフライバックトランスより発生
するフライバックパルスを用いるという手段を用いて、
クロック発生回路と水平偏向回路を一つのPLL回路で構
成するようにすることで達成される。
ク発生回路より発生するクロックを分周し波形整形する
ことで得る手段と、クロック発生回路の位相比較器の入
力信号を水平偏向回路のフライバックトランスより発生
するフライバックパルスを用いるという手段を用いて、
クロック発生回路と水平偏向回路を一つのPLL回路で構
成するようにすることで達成される。
クロック発生回路により発生されるクロックを適当な分
周比で分周し、波形整形すれば、この信号は水平偏向回
路の水平偏向パルスのように動作する。したがって、こ
の信号を用いて水平偏向回路を動作させ、また、水平偏
向回路のフライバックトランスより発生するフライバッ
クパルスをクロック発生回路の位相比較回路の入力信号
とすればクロック発生回路と水平偏向回路は１つのPLL
回路として動作する。これにより、クロックによって作
られる信号系の水平同期と水平偏向回路によって作られ
る偏向系の水平同期にずれが生じないためスキュー等に
よる画面への影響は軽減される。
周比で分周し、波形整形すれば、この信号は水平偏向回
路の水平偏向パルスのように動作する。したがって、こ
の信号を用いて水平偏向回路を動作させ、また、水平偏
向回路のフライバックトランスより発生するフライバッ
クパルスをクロック発生回路の位相比較回路の入力信号
とすればクロック発生回路と水平偏向回路は１つのPLL
回路として動作する。これにより、クロックによって作
られる信号系の水平同期と水平偏向回路によって作られ
る偏向系の水平同期にずれが生じないためスキュー等に
よる画面への影響は軽減される。
以下、本発明のｎ＝２における一実施例を第１図を用い
て説明する。
て説明する。
第１図において、13はビデオ信号入力端子、14はライン
くし形フィルタ、15は色復調回路、16はA/D変換器、17
はフレームくし形フィルタ、18は倍速変換・補間回路、
19はD/A変換器、20は混合・映像出力回路、21はブラウ
ン管、22は同期分離回路である。まず、動作の概要につ
いて説明する。ビデオ信号入力端子13より入力された映
像信号はラインくし形フィルタに入力され、輝度信号
（Ｙ）と色信号（Ｃ）とに分離される。色信号（Ｃ）は
さらに色復調回路15に入力され、Ｒ−ＹとＢ−Ｙの二つ
の色差信号に復調される。輝度信号と色差信号はA/D変
換器16によってディジタル信号に変換され、フレームく
し形フィルタ17を通過して、倍速変換・補間回路18に入
力され、倍速の映像信号としてD/A変換器19により、ア
ナログ信号に戻され、混合・映像出力回路20により、RG
B信号に変換されてブラウン管21に出力される。一方、
同期系は、水平同期分離22がビデオ信号入力端子13より
入力された映像信号を入力し、水平同期信号をクロック
発生回路11に出力する。クロック発生回路11では1820fH
のシステムクロックを発生し、ディジタル信号処理回路
へ出力する。さらにシステムクロックを910分周した信
号を水平出力回路７に出力し、水平偏向回路を駆動す
る。
くし形フィルタ、15は色復調回路、16はA/D変換器、17
はフレームくし形フィルタ、18は倍速変換・補間回路、
19はD/A変換器、20は混合・映像出力回路、21はブラウ
ン管、22は同期分離回路である。まず、動作の概要につ
いて説明する。ビデオ信号入力端子13より入力された映
像信号はラインくし形フィルタに入力され、輝度信号
（Ｙ）と色信号（Ｃ）とに分離される。色信号（Ｃ）は
さらに色復調回路15に入力され、Ｒ−ＹとＢ−Ｙの二つ
の色差信号に復調される。輝度信号と色差信号はA/D変
換器16によってディジタル信号に変換され、フレームく
し形フィルタ17を通過して、倍速変換・補間回路18に入
力され、倍速の映像信号としてD/A変換器19により、ア
ナログ信号に戻され、混合・映像出力回路20により、RG
B信号に変換されてブラウン管21に出力される。一方、
同期系は、水平同期分離22がビデオ信号入力端子13より
入力された映像信号を入力し、水平同期信号をクロック
発生回路11に出力する。クロック発生回路11では1820fH
のシステムクロックを発生し、ディジタル信号処理回路
へ出力する。さらにシステムクロックを910分周した信
号を水平出力回路７に出力し、水平偏向回路を駆動す
る。
以下、同期回路について説明する。第４図は同期回路の
ブロック図で、１は水平同期信号入力端子、２は位相比
較器（PD）、３はローパスフィルタ（LPF）、４は電圧
制御発振器（VCO）、７は水平出力回路、８はフライバ
ックトランス（FBT）、11はクロック発生回路、12は水
平偏向回路、41は910分周回路、42は２分周回路、43は1
820fHシステムクロック出力端子である。動作について
説明する。水平同期信号入力端子１より入力された水平
同期信号は位相比較器２へ入力され、位相比較器の出力
はローバスフィルタ３を通過し、電圧制御発振器４を発
振させる。電圧制御発振器４の出力は1820fHシステムク
ロック出力端子43より1820fHシステムクロックとしてデ
ィジタル信号処理回路へ出力される。さらに電圧制御発
振器４の出力は910分周回路41へ入力され2fHの水平偏向
パルスとして水平偏向回路12へ出力される。水平偏向回
路12では水平出力回路７が水平DYを駆動し、フライバッ
クトランス８へ信号を出力する。フライバックトランス
８から発生するフライバックパルスはクロック発生回路
11へ入力され、２分周回路42によって分周された後に位
相比較回路２へ入力され、入力水平同期信号と出力信号
の位相を合せる。この様にシステムクロックと水平偏向
パルスは同一のPLL回路より発生しているので常に同期
している。
ブロック図で、１は水平同期信号入力端子、２は位相比
較器（PD）、３はローパスフィルタ（LPF）、４は電圧
制御発振器（VCO）、７は水平出力回路、８はフライバ
ックトランス（FBT）、11はクロック発生回路、12は水
平偏向回路、41は910分周回路、42は２分周回路、43は1
820fHシステムクロック出力端子である。動作について
説明する。水平同期信号入力端子１より入力された水平
同期信号は位相比較器２へ入力され、位相比較器の出力
はローバスフィルタ３を通過し、電圧制御発振器４を発
振させる。電圧制御発振器４の出力は1820fHシステムク
ロック出力端子43より1820fHシステムクロックとしてデ
ィジタル信号処理回路へ出力される。さらに電圧制御発
振器４の出力は910分周回路41へ入力され2fHの水平偏向
パルスとして水平偏向回路12へ出力される。水平偏向回
路12では水平出力回路７が水平DYを駆動し、フライバッ
クトランス８へ信号を出力する。フライバックトランス
８から発生するフライバックパルスはクロック発生回路
11へ入力され、２分周回路42によって分周された後に位
相比較回路２へ入力され、入力水平同期信号と出力信号
の位相を合せる。この様にシステムクロックと水平偏向
パルスは同一のPLL回路より発生しているので常に同期
している。
以下、ラインくし形フィルタ14,フレームくし形フィル
タ17,および、倍速変換・補間回路18の動作について詳
しく説明する。まず、ラインくし形フィルタについて説
明する。第５図はラインくし形フィルタのブロック図
で、44は1H遅延回路、45は加算器、46は減算器である。
入力ビデオ信号が標準信号であれば、入力ビデオ信号の
水平同期信号（fH）とカラーパースト信号（fsc）との
間には（１）式の関係が成立つため、入力の水平同期信
号に同期したシステムクロックで入力ビデオ信号をA/D
変換してもディジタル的にY/C分離や色復調が可能であ
る。しかしながら、入力ビデオ信号として入力してくる
信号は標準信号ばかりではなく、例えば、VTRやVDPの特
殊再生信号のように水平同期信号とカラーパースト信号
との関係が、 455/2・fH≠fsc である信号が入力された場合には水平同期信号に同期し
たシステムクロックでA/D変換し、ディジタル的にY/C分
離しようとしても不完全であったり、あるいは、場合に
よってはできないこともある。そこで、これらの信号に
対しても対応出来るように入力ビデオ信号をA/D変換す
る前にガラス遅延線を用いたアナログくし形フィルタを
用い、Y/C分離を行ない、Ｙ信号とＣ信号に分離してい
る。その動作について説明すると、入力された信号は1H
離れた点ではその色調搬送波の位相が反転していること
を利用して、現信号と1H前の信号との和をとることでＹ
信号が得られ、差をとることでＣ信号が得られる。
タ17,および、倍速変換・補間回路18の動作について詳
しく説明する。まず、ラインくし形フィルタについて説
明する。第５図はラインくし形フィルタのブロック図
で、44は1H遅延回路、45は加算器、46は減算器である。
入力ビデオ信号が標準信号であれば、入力ビデオ信号の
水平同期信号（fH）とカラーパースト信号（fsc）との
間には（１）式の関係が成立つため、入力の水平同期信
号に同期したシステムクロックで入力ビデオ信号をA/D
変換してもディジタル的にY/C分離や色復調が可能であ
る。しかしながら、入力ビデオ信号として入力してくる
信号は標準信号ばかりではなく、例えば、VTRやVDPの特
殊再生信号のように水平同期信号とカラーパースト信号
との関係が、 455/2・fH≠fsc である信号が入力された場合には水平同期信号に同期し
たシステムクロックでA/D変換し、ディジタル的にY/C分
離しようとしても不完全であったり、あるいは、場合に
よってはできないこともある。そこで、これらの信号に
対しても対応出来るように入力ビデオ信号をA/D変換す
る前にガラス遅延線を用いたアナログくし形フィルタを
用い、Y/C分離を行ない、Ｙ信号とＣ信号に分離してい
る。その動作について説明すると、入力された信号は1H
離れた点ではその色調搬送波の位相が反転していること
を利用して、現信号と1H前の信号との和をとることでＹ
信号が得られ、差をとることでＣ信号が得られる。
次に、フレームくし形フィルタ17について説明する。第
６図はフレームくし形フィルタのブロック図で、23はフ
レームメモリ、24は減算器、25はローバスフィルタ、26
は動き検出回路、27は加算器、28は混合回路、29は信号
入力端子、30は信号出力端子である。動作について説明
すると、信号入力端子29より入力された信号はフレーム
メモリ23へ入力され１フレーム遅延した信号として出力
される。信号入力端子29より入力された信号とフレーム
メモリ23からの信号は減算器24によって差が出力されロ
ーバスフィルタ25を通過して動き検出回路26へ入力さ
れ、動き信号が混合回路28に出力される。混合回路28で
は動き検出回路26の出力信号に応じて、現在入力されて
いる信号と１フレーム遅延した信号とが加算器27によっ
て加算された信号と、現在入力されている信号とを適当
な混合比で混合し、信号出力端子30へ出力する。ここ
で、まず、Ｙ信号について説明すると、Ｙ信号への妨害
としてＣ信号の漏れ込みがある。これはドット妨害と呼
ばれるもので色のついているところのエッジ部分や色の
変り目の所に網目状のぶつぶつが画面の上の方へ流れて
いるように見える妨害である。入力信号が（１）式を満
たすような標準信号であればドット妨害の信号はフレー
ム間で反転しているのでフレーム間の信号を加算するこ
とでドット妨害の抑圧されたＹ信号が得られる。これは
入力信号の水平同期信号と色副搬送波との関係が（１）
式の関係にあり、また映像が制止画であるときに抑圧の
効果があるわけれあるが、非標準信号の場合でも（１）
式の関係にちかい信号であればある程度の抑圧効果はあ
る。信号が動画の場合には、フレーム間での信号に相関
はないのでフレーム間信号の差の低域の信号をとり、動
きを検出し、その動きに応じて現信号とフレーム間信号
の和の信号を適当な混合比で混合し出力する。色差信号
に付いても同様である。色信号への妨害はＹ信号の高域
がＣ信号へもこれこむために生じるクロスカラーと呼ば
れるもので細い斜め縞の信号のところに色が付いてしま
う妨害である。色差信号では本来の色信号はフレーム間
では同相であり、クロスカラーはフレームごとに反転し
ているのでＹ信号と同様にフレーム間信号の和をとれば
クロスカラーは抑圧できる。
６図はフレームくし形フィルタのブロック図で、23はフ
レームメモリ、24は減算器、25はローバスフィルタ、26
は動き検出回路、27は加算器、28は混合回路、29は信号
入力端子、30は信号出力端子である。動作について説明
すると、信号入力端子29より入力された信号はフレーム
メモリ23へ入力され１フレーム遅延した信号として出力
される。信号入力端子29より入力された信号とフレーム
メモリ23からの信号は減算器24によって差が出力されロ
ーバスフィルタ25を通過して動き検出回路26へ入力さ
れ、動き信号が混合回路28に出力される。混合回路28で
は動き検出回路26の出力信号に応じて、現在入力されて
いる信号と１フレーム遅延した信号とが加算器27によっ
て加算された信号と、現在入力されている信号とを適当
な混合比で混合し、信号出力端子30へ出力する。ここ
で、まず、Ｙ信号について説明すると、Ｙ信号への妨害
としてＣ信号の漏れ込みがある。これはドット妨害と呼
ばれるもので色のついているところのエッジ部分や色の
変り目の所に網目状のぶつぶつが画面の上の方へ流れて
いるように見える妨害である。入力信号が（１）式を満
たすような標準信号であればドット妨害の信号はフレー
ム間で反転しているのでフレーム間の信号を加算するこ
とでドット妨害の抑圧されたＹ信号が得られる。これは
入力信号の水平同期信号と色副搬送波との関係が（１）
式の関係にあり、また映像が制止画であるときに抑圧の
効果があるわけれあるが、非標準信号の場合でも（１）
式の関係にちかい信号であればある程度の抑圧効果はあ
る。信号が動画の場合には、フレーム間での信号に相関
はないのでフレーム間信号の差の低域の信号をとり、動
きを検出し、その動きに応じて現信号とフレーム間信号
の和の信号を適当な混合比で混合し出力する。色差信号
に付いても同様である。色信号への妨害はＹ信号の高域
がＣ信号へもこれこむために生じるクロスカラーと呼ば
れるもので細い斜め縞の信号のところに色が付いてしま
う妨害である。色差信号では本来の色信号はフレーム間
では同相であり、クロスカラーはフレームごとに反転し
ているのでＹ信号と同様にフレーム間信号の和をとれば
クロスカラーは抑圧できる。
次に、倍速変換・補間回路について説明する。第７図は
倍速変換・補間回路のブロック図で、31は信号入力端
子、32はフィールドメモリ、33はラインメモリ、34は加
算器、35は補間回路、36はラインメモリ、37は書込みク
ロック入力端子、38は読み出しクロック入力端子、39は
信号出力端子、40は動き検出信号入力端子である。ま
ず、信号入力端子31より入力された信号は現信号として
直接補間回路35へ入力される。補間信号としてはフィー
ルドメモリ32を用いて１フィールド遅延した信号と、現
信号とラインメモリ33を用いて1H遅延した信号とを加算
器34によって作った平均信号とを、動き検出信号入力端
子40より入力されてくる信号によって補間回路35で切替
えてラインメモリ36に出力する、ラインメモリ36では書
込みクロオク入力端子37より入力してくる4fscクロック
でデータを書込み、読みだしクロック入力端子36より入
力してくる8fscクロックで読み出すことで倍速の信号に
変換し信号出力端子39へ出力している。
倍速変換・補間回路のブロック図で、31は信号入力端
子、32はフィールドメモリ、33はラインメモリ、34は加
算器、35は補間回路、36はラインメモリ、37は書込みク
ロック入力端子、38は読み出しクロック入力端子、39は
信号出力端子、40は動き検出信号入力端子である。ま
ず、信号入力端子31より入力された信号は現信号として
直接補間回路35へ入力される。補間信号としてはフィー
ルドメモリ32を用いて１フィールド遅延した信号と、現
信号とラインメモリ33を用いて1H遅延した信号とを加算
器34によって作った平均信号とを、動き検出信号入力端
子40より入力されてくる信号によって補間回路35で切替
えてラインメモリ36に出力する、ラインメモリ36では書
込みクロオク入力端子37より入力してくる4fscクロック
でデータを書込み、読みだしクロック入力端子36より入
力してくる8fscクロックで読み出すことで倍速の信号に
変換し信号出力端子39へ出力している。
本実施例によれば、システムクロックも倍速の水平偏向
パルスもおなじ１つのPLL回路から発生しているので入
力信号にスキュー等が含まれていても画面上でこのスキ
ューを強調することはなく、画質の劣化を防ぐことがで
きる。
パルスもおなじ１つのPLL回路から発生しているので入
力信号にスキュー等が含まれていても画面上でこのスキ
ューを強調することはなく、画質の劣化を防ぐことがで
きる。
本発明によれば、クロック発生回路と水平偏向回路は１
つのPLL回路内に構成されているので入力信号中に含ま
れるスキュー等に対する応答はシステムクロックと偏向
信号とも等しいので信号処理系の同期と偏向系の同期に
差がなく、画面の横揺れやスキューを強調すると言うよ
うなことはなく、画質の劣化を軽減することができると
いう効果がある。また、クロック発生回路と水平偏向回
路を１つのPLL回路で構成できるため、部品点数の削減
ができると言う効果もある。
つのPLL回路内に構成されているので入力信号中に含ま
れるスキュー等に対する応答はシステムクロックと偏向
信号とも等しいので信号処理系の同期と偏向系の同期に
差がなく、画面の横揺れやスキューを強調すると言うよ
うなことはなく、画質の劣化を軽減することができると
いう効果がある。また、クロック発生回路と水平偏向回
路を１つのPLL回路で構成できるため、部品点数の削減
ができると言う効果もある。
第１図は本発明の実施例のブロック図、第２図は従来例
を示すブロック図、第３図は従来例におけるステップ位
相誤差応答の波形図、第４図は本発明の同期回路のブロ
ック図、第５図はラインくし形フィルタのブロック図、
第６図はフレームくし形フィルタのブロック図、第７図
は倍速変換・補間回路のブロック図である。 符号の説明 ２…位相比較器、４…電圧制御発振器、７…水平出力回
路、８…フライバックトランス、11…クロック発生回
路、12…水平偏向回路、14…ラインくし形フィルタ、17
…フレームくし形フィルタ、18…倍速変換・補間回路、
41…910分周回路、42…２分周回路。
を示すブロック図、第３図は従来例におけるステップ位
相誤差応答の波形図、第４図は本発明の同期回路のブロ
ック図、第５図はラインくし形フィルタのブロック図、
第６図はフレームくし形フィルタのブロック図、第７図
は倍速変換・補間回路のブロック図である。 符号の説明 ２…位相比較器、４…電圧制御発振器、７…水平出力回
路、８…フライバックトランス、11…クロック発生回
路、12…水平偏向回路、14…ラインくし形フィルタ、17
…フレームくし形フィルタ、18…倍速変換・補間回路、
41…910分周回路、42…２分周回路。
Claims (1)
- 【請求項１】入力する映像信号をディジタル処理するデ
ィジタル回路を有し、入力水平同期信号のｎ倍（ｎ＝1,
2,…）の周波数で走査するテレビジョン受像機におい
て、ディジタル回路に用いるシステムクロックを発生さ
せる回路は第一の入力として入力映像信号の水平同期信
号を入力する位相比較器と該位相比較器に接続されるロ
ーパスフィルタと該ローパスフィルタに接続され、入力
水平同期信号の周波数（fH）のｎ×ｍ倍（n,m＝1,2,
…）の周波数（ｎ×mfH）で発振する電圧制御発振器と
該電圧制御発振器より発生するシステムクロック（ｍ×
nfH）をｍ分周する回路、および、該位相比較器の第二
の入力に接続されるｎ分周回路から成り、該ｍ分周回路
からの信号を水平偏向回路へ水平偏向パルス信号として
出力し、水平偏向回路のフライバックトランスより発生
するフライバックパルス信号を入力し、この信号をｎ分
周し入力する水平同期信号と位相比較することを特徴と
するテレビジョン受像機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62243736A JPH0793709B2 (ja) | 1987-09-30 | 1987-09-30 | テレビジョン受像機 |
| US07/248,375 US4870490A (en) | 1987-09-30 | 1988-09-23 | Television receiver |
| KR8812538A KR910009558B1 (en) | 1987-09-30 | 1988-09-28 | Television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62243736A JPH0793709B2 (ja) | 1987-09-30 | 1987-09-30 | テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489683A JPS6489683A (en) | 1989-04-04 |
| JPH0793709B2 true JPH0793709B2 (ja) | 1995-10-09 |
Family
ID=17108225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62243736A Expired - Lifetime JPH0793709B2 (ja) | 1987-09-30 | 1987-09-30 | テレビジョン受像機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4870490A (ja) |
| JP (1) | JPH0793709B2 (ja) |
| KR (1) | KR910009558B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2714112B2 (ja) * | 1989-03-10 | 1998-02-16 | 株式会社日立製作所 | テレビジョン受像機 |
| CA1318972C (en) * | 1989-09-25 | 1993-06-08 | Alain Tessier | Video overlay circuit |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| CA2038778C (en) * | 1990-03-26 | 1995-10-24 | Ronald Eugene Fernsler | Synchronized horizontal scanning at horizontal frequency multiples |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| US6169587B1 (en) * | 1997-03-31 | 2001-01-02 | Acer Peripherals Inc. | Raster V-size adjustment circuit |
| US6486922B1 (en) | 1998-02-20 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Synchronization method of image decoder |
| JP4491164B2 (ja) * | 2001-03-29 | 2010-06-30 | 株式会社日立製作所 | 映像信号送信機器及び映像信号受信機器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821470A (en) * | 1973-05-21 | 1974-06-28 | Zenith Radio Corp | Phase correction for horizontal oscillator in cmos form |
| JPS52146836A (en) * | 1976-06-01 | 1977-12-06 | Seiko Instr & Electronics | Silver peroxide battery |
| US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
| JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
| US4591910A (en) * | 1984-03-14 | 1986-05-27 | Zenith Electronics Corporation | Horizontal picture centering |
| US4729024A (en) * | 1985-03-19 | 1988-03-01 | Canon Kabushiki Kaisha | Synchronizing pulse signal generation device |
| US4636861A (en) * | 1985-04-01 | 1987-01-13 | Rca Corporation | Two-loop line deflection system |
| US4754330A (en) * | 1985-04-03 | 1988-06-28 | Hazeltine Corporation | Display deflection control loop |
| US4769705A (en) * | 1987-06-30 | 1988-09-06 | Rca Licensing Corporation | Deflection synchronizing apparatus |
| US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
| JPH06281177A (ja) * | 1993-03-30 | 1994-10-07 | Noritz Corp | 給湯器等における逆流防止装置 |
-
1987
- 1987-09-30 JP JP62243736A patent/JPH0793709B2/ja not_active Expired - Lifetime
-
1988
- 1988-09-23 US US07/248,375 patent/US4870490A/en not_active Expired - Lifetime
- 1988-09-28 KR KR8812538A patent/KR910009558B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489683A (en) | 1989-04-04 |
| US4870490A (en) | 1989-09-26 |
| KR890006059A (ko) | 1989-05-18 |
| KR910009558B1 (en) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349385A (en) | Adaptive scan converter | |
| KR920000299B1 (ko) | 디지털 비디오 신호처리회로 | |
| JP2502829B2 (ja) | 画像表示装置 | |
| JPH0644830B2 (ja) | ビデオ信号処理システム | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JPH05199543A (ja) | デジタルビデオ信号処理回路 | |
| KR930000484B1 (ko) | 디지틀 영상신호 처리장치 | |
| US4374396A (en) | Chrominance sub-carrier modifier for PAL-color television signals | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP2523738B2 (ja) | テレビジョン受像機 | |
| JPH07312699A (ja) | ディジタル映像再生装置 | |
| EP0290183A1 (en) | Pal video signal processing device | |
| JPH011389A (ja) | テレビジョン受信機の信号処理回路 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JPH05219522A (ja) | Ｙｃ分離回路 | |
| JPS60180290A (ja) | テレビジヨン受像機 | |
| KR0138576B1 (ko) | 화면 크기 변환장치 | |
| JP3183884B2 (ja) | テレビジョン受像機 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH0352717B2 (ja) | ||
| JPS637078B2 (ja) | ||
| JPH03133265A (ja) | テレビジョン受像機 |