KR920000299B1 - 디지털 비디오 신호처리회로 - Google Patents

디지털 비디오 신호처리회로 Download PDF

Info

Publication number
KR920000299B1
KR920000299B1 KR1019880012815A KR880012815A KR920000299B1 KR 920000299 B1 KR920000299 B1 KR 920000299B1 KR 1019880012815 A KR1019880012815 A KR 1019880012815A KR 880012815 A KR880012815 A KR 880012815A KR 920000299 B1 KR920000299 B1 KR 920000299B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
clock
color
digital video
Prior art date
Application number
KR1019880012815A
Other languages
English (en)
Other versions
KR890006090A (ko
Inventor
세이찌로 야즈키
마사히로 야마다
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR890006090A publication Critical patent/KR890006090A/ko
Application granted granted Critical
Publication of KR920000299B1 publication Critical patent/KR920000299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/04—Colour television systems using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

디지털 비디오 신호처리회로
제1도는 본 발명의 디지털 비디오 신호처리 시스템에 관한 1실시예를 가리키는 회로도.
제2a도는 제1도에 표시된 실시예의 동작 상태를 나타내는 회로도.
제2b도 및 제2c도는 제1도에 표시된 신호 판정 회로의 구체적인 실시예를 나타내는 구성도와 그 판정 동작을 설명하기 위한 디지털 타이밍도.
제3도는 종래의 텔레비젼 수신기를 나타내는 회로도.
제4도 및 제5도는 제3도에 표시된 회로의 동작에 대한 설명도.
* 도면의 주요부분에 대한 부호의 설명
101-106,151,159 : 스위치 130 : fH로크 PLL
131-133 : 샘플레이트 변환기 150 : 신호 판정 회로
202,203 : 라인 메모리 206 : fsc로크 PLL
211,212 : 필드 메모리
본 발명은 표준 비디오 신호와 다른 비디오 테이프 레코더(VTR)로부터의 재생 신호와 같은 비표준 비디오 신호 입력시에 있어서도 고품질의 칼라 화상이 재생 가능한 텔레비젼 수신기에 최적한 디지털 비디오 신호처리회로에 관한 것이다.
디지털 기술의 진보에 따라 화상 메모리를 이용한 텔레비젼 화상의 화질을 개선하는 연구 개발이 행하여지고 있다. 이와 같은 텔레비젼 화상의 화질을 개선하는 수법에는 화상 메모리를 사용한 휘도 신호/색신호(Y/C)분리 및 논인터레이스 변환이 있다. 이때, 종래에는 소정수의 필드 메모리를 (Y/C)분리 및 논인터페이스 변환에 공통적으로 사용하여 행하는 기법이 알려져 있는데, 이와 같은 기법을 채용한 텔레비젼 수상기는 필드 메모리를 공유하고 있으므로 하드웨어 규모가 각기 따로따로 갖춘 텔레비젼 수상기보다 작아도 된다.
그러나, 이와 같은 수상기에는 VTR등에서의 재생 비디오 신호와 같이 동기 신호가 지터되면, 즉 시간축 흔들림을 받은 비표준 비디오 신호가 입력될 경우, 큰 화질 열화가 생겨버린다. 이것은 VTR의 신호가 항상 색부 반송파 fsc의 정수배의 길이의 수평 주사 시간을 가지고 있다고 할 수 없고 지터를 포함하고 있다.
본 발명의 제1목적은 표준 비디오 신호 및 비표준 비디오 신호의 어느쪽의 입력에 대해서도 고품질의 칼라 화상이 얻어지도록한 디지털 비디오 신호처리회로를 제공하는데 있다.
본 발명의 제2목적은 비표준 비디오 신호의 입력에 대하여 고품위의 칼라 화상이 얻어지도록 처리할 수 있는 디지털 비디오 신호처리회로를 제공하는데 있다.
본 발명의 제3의 목적은 표준 및 비표준 비디오 신호의 어느것에나 대응 가능한 디지털 비디오 신호처리 방법을 제공하는데 있다.
본 발명에 의한 디지털 비디오 신호처리회로는 실시예로서, 복합 칼라 디지털 비디오 신호를 받아 라인간 연산을 행하여, 휘도 신호와 색신호를 각 데이터로 분리하는 신호 분리 수단과; 상기 신호 분리 수단에 의하여 분리된 상기 휘도 신호의 색신호와의 각 데이터를 각각 별도로 배속 변환을 행함으로서, 순차 주사에 의하여 데이터로 변환하는 주사 변환 수단과; 상기 복합 칼라 디지털 비디오 신호가 표준 비디오 신호인가 비표준 비디오 신호인가를 판정하는 신호 판정 수단과; 상기 복합 칼라 디지털 비디오 신호에 따라서 색부 반송파에 위상 동기한 제1의 클록을 생성하는 제1클록 생성 수단과; 상기 복합 칼라 디지털 비디오 신호에 따라서 수평 동기 신호에 위상 동기한 제2의 클록을 생성하는 제2클록 생성 수단과; 상기 신호 판정 수단의 판정 결과가 상기 표준 비디오 신호인때, 상기 신호 분리 수단 및 상기 주사 변환 수단에 상기 제1클록 생성 수단에 의하여 생성된 상기 제1클록에 의한 동작을 가져오는 제1제어 수단과; 상기 신호 판정 수단의 판정 결과가 상기 비표준 비디오 신호인때, 상기 신호 분리 수단에 상기 제1클록 생성 수단에 의하여 생성된 상기 제1클록에 의한 동작을 발생함과 아울러, 상기 주사 변환 수단에 상기 제2클록 생성 수단에 의하여 생성된 상기 제2클록에 의한 동작을 발생하고, 또한 상기 신호 분리 수단에 의하여 상기 제1클록에 따라서 분리된 상기 휘도신호와 색 신호와의 각 데이터의 샘플레이터를 상기 제2클록에 의한 레이트로 변환하는 제2제어 수단을 구비한 것이다.
본 발명에서는 상기 구성에 의하여 순차 주사 변환 수단의 동작을 규정하는 클록을 비표준 비디오 신호 수신기에 색부반송파로부터 수평 동기 신호 로크에 전환하기 위하여 VTR등으로부터의 재생 비디오 신호와 같은 비표준 비디오 신호에 대하여도 지터가 없는 고품질의 화상을 재생할 수 있다.
본 발명의 디지털 비디오 신호처리회로에 관한 실시예를 설명하기에 앞서, 본 발명의 이해를 돕기 위하여, 상술한 종래의 기법 및 그의 문제점에 대하여 기술한다.
제3도에는 종래의 기법에 의한 디지털 비디오 신호처리회로를 나타낸다. 입력단자(200)로부터 복합 비디오 신호가 입력된다. 입력된 복합 비디오 신호는 A/D변환기(201)에서 디지털 신호로 변환된 후, 복합 비디오 신호에 포함되는 색신호의 위상이 상하 라인에서 반전하고 있는 것을 이용하여, Y(휘도)신호와 C(색)신호에 분리하는 콤(comb)필터에 입력된다. 콤필터는 라인 메모리(202),(203), 가산기(230) 하이패스 필터(HPF)(205) 및 가산기(204)로 구성되어 있다. 입력 단자(200)에 입력된 신호는 안정한 클록 신호를 발생하기 위한 위상 동기 회로(PLL)(206)로부터 출력되어 서브 반송 주파수 fsc의 정수배(예컨대 4fsc)의 클록으로 A/D변환기(201)에 의하여 디지털 신호로 변환된다. 이 디지털 신호는 라인 메모리(202) 및 가산기(230)에 입력된다. 라인 메모리(202)의 출력은 가산기(230) 및 라인 메모리(203)에 입력되어, 분리하는 화소에 관하여 그 1라인앞의 화소와 1라인뒤의 화소와의 3화소간의 감산을 가산기(230)로 행하여 출력한다. 가산기(230)의 출력은 하이패스 필터(205), (이하 HPF라고 한다)에 입력되어, 제1색신호를 분리한다. 이 제1색신호를 (이하 C1신호라고 한다)분리된 C1신호와 라인 메모리(202)의 출력과의 사이의 감산을 가산기(204)로 행하여 그 차액분인 신호를 분리한다. 이 제1휘도신호를 이와 Y1신호라고 한다.
라인 메모리(202)의 출력신호는 다시 필드 메모리(211) 및 가산기(209),(213)의 각 일단에 입력된다. 필드 메모리(211)는 263라인분의 용량을 가지고, 그 출력은 별도의 필드 메모리(212) 및 가산기(210)의 일단에 입력된다. 필드 메모리(212)는 262라인분의 용량을 가지며, 그 출력은 상기 가산기(213)의 다른 쪽 끝에 입력된다. 가산기(213)는 1프레임간에 있어서 디지털 신호의 차를 산출하여, 색신호의 위상이 프레임간에서 반전하고 있는 것을 이용하여 색신호의 분리를 행하는 것으로, 가산기(213)의 출력을 HPF(214)에 입력하여 제2의 색신호를 얻는다. HPF(214)에 의하여 분리된 제2색신호(이하 C2신호라 한다)는 상기 가산기(209)의 다른쪽 끝에 입력되게 되어, 라인 메모리(202)의 출력신호와의 사이의 감산을 행함으로서 제2의 휘도 신호를 분리한다. 이 신호를 이하 Y2신호라고 한다. 한편 C2신호는 필드 메모리(215)에 입력되어 263라인분 지연된다. 필드 메모리(215)의 출력 신호(이하 C3신호라고 한다)는 상기 가산기(210)의 다른쪽 끝에 입력되어 필드 메모리(211)의 출력과의 사이의 감산을 행하고, 제3의 휘도 신호를 분리한다. 이 신호를 이하 Y3신호라고 한다. 상기 Y1신호와 Y2신호는 믹서(217)에 입력된다. Y1신호와 이 Y1신호를 라인 메모리(207)에 의하여 1라인 지연시킨 신호와를 가산기(208)에 의하여 가산한 신호(이하 Y4신호라고 한다)와 Y3신호는 믹서(218)에 입력된다. 한편, C1신호와 C2신호는 믹서(219)에 입력된다. 믹서(217),(218),(219)는 각각 Y1과 Y2,Y3과 Y4,C1과 C2신호의 혼합비를 이동 검출기(216)의 제어에 의하여 가변하여 각각 혼합한다.
믹서(217),(218)의 출력은 배속 변환기(220)에 입력되어 순차 주사되며 출력 단자(222)로부터 출력된다. 한편, 믹서(219)의 출력은 승산기(231)에 의하여 복조 검파한 후, 배속 변환기(221)에 입력되어 같은 모양으로 순차 주사가되며, 출력단자(223)에 의하여 출력된다.
상기 이동 검출기(216)는 가산기(213)의 출력신호인 프레임간 차신호를 기본으로 이동 부분을 검출하는 것으로서, 이동이 많은 경우, 그 검출 출력은 Y1,Y4,C1의 쪽을 크게 하도록, 이동이 적은 경우 Y2,Y3,C2의 쪽을 크게 하도록 믹서(217),(218),(219)의 혼합비를 변화시킨다.
이상의 동작은 서브 반송 주파수 fsc의 정수배의 클록, 예컨대 4fsc에 의하여 행하여진다. 이 클록은 칼라 서브 반송파에 로크하는 fsc로크 PLL(206)로부터 각부에 공급되어 있다.
이상의 동작을 제4도를 참조하여 설명한다. 제4도는 비디오 신호를 시간 및 수직 방향에서 본 도면으로서, 필드 및 주사선에 의하여 구성되어 있다. 제4도에서 라인 메모리(202)의 출력 신호를 주사선(302)으로 하면, 상기 Y1,C1신호는 주사선(303),(302),(301)를 써서 각각 분리되어 있다. 또 상기 Y4신호는 주사선(306),(303),(302)에 의하여 분리된 신호와, 주사선(303),(302),(301)에 의하여 분리된 신호와의 합계가 된다. 이상은 필드내에서만의 처리이다.
한편, 상기 Y2,C2신호는 주사선(302)와 (304)에 의하여 각각 분리한 것으로서, 상기 Y3,C3신호는 주사선(307),(305)에 의하여 각각 분리된 신호이다. 정지화상의 경우에는 Y2신호와 Y3신호에 의하여 프레임간에서 처리한 신호로서 화상을 구성하며, 동화상의 경우는 Y4신호와 Y1신호에 의하여 필드내에서 처리한 신호로서 화상을 구성하고 있다.
이하, 이와 같은 종래 회로에 의한 신호처리의 문제점에 대하여 제5도를 사용하여 설명한다. 제5도에 사선부(51)로서 도시된 바와 같은 세로방향 긴 막대형의 화상을 VTR로부터 신호로 재생한 경우, 제5도의 (52)로서 도시된 바와 같이 항상 지터가 수반하여 1수평 주사의 길이가 L1,L2,L3과 같이 화면의 중앙부와 상하부에 있어서 변화하고 있다. 다만 색신호는 VTR의 APC,AFC회로에 의하여, 고정도로 안정화된 반송파에 의하여 다중 변조되어 있기 때문에 Y/C의 분리는 고정 주파수의 클록으로서 행한다.
이 VTR재생 비디오 신호에 대하여 제3도의 처리회로와 같이 fsc의 정수배의 고정된 클록에 의하여 샘플링하여 메모리를 사용하여 논인터레이스 변환을 행하면, 제5도의 부호(52)로서 도시된 바와 같이, 1수평 기간중의 샘플수가 A1-H1, A2-F2, A3-G3과 같이 화상의 각부에서 다같이 정수배가 되지 않고, 제5도의 부호(53)으로 도시된 바와 같이 본래 막대형의 화상이 굴곡 화상으로 찌그러짐이 생기게 된다.
본 발명은 상기 종래의 문제를 해결하기 위하여, 휘도 1색신호 분리부와 순차 주사 변환부를 갖는 디지털 비디오 신호처리 시스템에 있어서, VTR등의 재생 비디오 신호와 같은 비표준 비디오 신호에 대해서는 수평 동기 신호에 추종하는 PLL에 의하여 재생된 클록에 의하여, 한편 표준 비디오 신호에 대하여는 색부 반송파에 로크한 PLL에 의하여 재생된 클록에 의하여 상기 순차 주사 변환이 동작하도록 클록을 전환하는 것을 특징으로 한다.
본 발명에서는 이와 같은 구성에 의하여 순차 주사 변환부의 동작을 규정하는 클록을 비표준 비디오 신호 수신시에 색부 반송파 로크로부터 수평동기신호 로크에 전환하기 위하여 VTR등의 재생 비디오 신호와 같은 비표준 비디오 신호에 대해서도 지터가 없는 고품질의 화상 재생을 가능케하도록 처리할 수가 있다.
이하, 본 발명에 의한 디지털 비디오 신호처리회로의 실시예를 도면에 의거 상세히 설명한다.
제1도에는 본 발명의 1실시예를 도시하는데, 제1도에 있어서 제3도와 동일 기능을 갖는 부분에는 동일 부호를 붙여서 그 설명은 생략한다.
이 실시예에서 특징이 있는 부분은, 수평 동기신호에 로크하는 fH로크 PLL(130) 및 스위치(101)-(106),(151),(159), 신호 판정 회로(150), 샘플레이트 변환기(131),(132),(133)이다. 이하 이들의 부분을 중심으로 설명한다.
입력 비디오 신호가 텔레비젼 반송 신호와 같은 표준 비디오 신호인 경우에는 후술하는 신호 판정 회로(150)에 의하여 스위치(101)-(106), (135),(151),(159)는 a측에 접속되며, fsc로크 PLL(206)의 클록에 의하여 전체 회로가 동작한다. 이 경우의 동작은 제3도에 도시된 종래의 처리회로와 마찬가지이다.
입력신호가 VTR등의 재생 비디오 신호와 같이 수평주기 H가 항상 지터를 포함하고 있는 비표준 비디오 신호인 경우에는 신호 판정회로(150)에 의하여 스위치(135)는 b측에 접속되어 샘플 레이트 변환기(131),(132),(133)에 도시된 우측 부분은 fH로크 PLL(130)으로부터 주어지는 수평 동기 신호 fH에 동기한 시스템 클록에 의하여 동작한다.
또, 스위치(101)-(104)는 b측에 접속되어 스위치(105),(106),(151),(159)는 off된다. 이 경우의 접속상태를 제1도에 도시된 처리회로로서 신호처리가 행하여지는 부분만을 제2a도에 표시한다.
이하, 입력 비디오 신호가 비표준 비디오 신호인 경우에 대하여 제2a도를 사용하여 설명한다.
제2a도에서, 파선부터 좌측 부분은 fsc로크의 클록으로 동작하고, 파선으로부터 우측 부분은 fH로크의 클록으로 동작한다. HPF(205)로부터 C신호가 출력되어, 가산기(204)에서 Y신호가 출력된다. 가산기(204)의 출력은 샘플레이트 변환기(131)에 입력된다. 샘플레이트 변환기(131),(132),(133)는 예컨대 소정 클록의 디지털 입력을 그 클록으로 D/A 변환한 후, 그 아날로그 신호를 별도의 소정 출력 클록으로서 재차 A/D 변환함으로서, 디지털 데이터의 샘플레이터를 변환하는 것이다.
HPF(205)의 출력은 복조기(158)에 의하여 복조가 행하여지고, 선택기(155)에 의하여, 예컨대 I신호 및 Q신호에 변환하게 된다. 복조된 I신호와 Q신호는 각각 샘플레이트 변환기(132),(133)에 입력된다.
샘플레이트 변환기(131),(132),(133)는 fsc의 정수배의 클록레이트의 데이터를 fH로크의 클록레이트의 데이터에 변환한다. 샘플레이트 변환기(131)의 출력은 배속 변환기(220)에 입력되어 가산기(208)이 일단과 라인 메모리(107)에 입력된다. 이 메모리(207)의 출력은 가산기(208)의 다른 일단에 제공되어 가산기(208)는 1라인간의 합계를 산출함으로서, 동화상용의 보간신호를 출력한다. 또 샘플레이트 변환기(131)의 출력은 필드 메모리(211)에 의하여 263라인분 지연되어, 정지 화상용의 보간 신호가 된다.
필드 메모리(211) 및 가산기(208)의 출력은 믹서 회로(218)에 입력되며, 여기서 이동 검출기(216)에 의하여 그들의 혼합비를 제어하고 혼합 신호 배속 변환기(220)에 입력된다. 샘플레이트 변환기(132),(133)의 출력은 선택기(156)에 의하여 시분할 다중 변조되어 배속 변환기(221)에 입력된다. 그리고, 제1도의 믹서(217),(219)는 비표준 비디오 신호 입력시에는 동화상용 신호만을 출력하므로, 제2도에서는 그 도시를 생략하고 있다.
상술한 동작에 있어서, 필드 메모리(211),(212) 및 라인 메모리(207)는 fH로크의 클록으로서 동작하고 있다. 따라서 비표준 비디오 신호 입력시에 있어서 화상에 찌그러짐이 생기는 일은 없고 고품질의 화상 재생을 행할 수 있도록 처리할 수가 있다.
이것은 1수평 기간중의 샘플수가 제5도의 (52)에 있어서 H로크 클록에 대응하여 화면의 각부에서 a1-f1, a2-f2, a3-f3과 같이 일정한 정수배가 되어 있기 때문이다.
제2b도는 상기 신호 판정 회로(150)의 구체예를 나타낸다. 입력단자(1)에는 예컨대 상기 fsc로크 PLL(206)로부터의 4fsc의 클록이 입력되고, 입력단자(2)에는 예컨대 상기 fH로크 PLL(130)로부터의 수평동기 신호에 동기한 신호 HSYNC가 입력된다. 4fsc의 클록은 분주회로(3)에서 910분주된후, D플립플롭 회로(4)의 클록 단자에 입력된다. 이에 따라 D플립플롭회로(4)의 데이터 단자 D에 입력되는 수평 동기 신호에 동기한 신호 HSYNC가 래치됨과 동시에 래치된 출력이 출력 단자(5)로부터 출력된다. 이 출력 신호가 제1도, 제2a도의 입력단자(200)에 입력되는 비디오 신호가 표준 비디오 신호인지, 비표준 비디오 신호인지를 판정하는 판정 신호가 된다. 이 제2b도에 판정회로(150)에서의 판정 동작을 제2c도를 참조하여 설명한다. 제2c도에 있어서, 부호(21)은 입력단자(1)의 4fsc의 클록, 부호(22)는 분주 회로(3)에서 910분주된 신호를 가리키고 있다. 그런데, 입력 비디오 신호가 표준 비디오 신호인때, 입력단자(2)로부터 입력되는 신호 HSYNC는 제2c도의 부호(23)으로 도시된 바와 같이 910분주된 신호(22)와 동기 관계에 있다. 따라서, D플립플롭 회로(4)에서 래치된 신호, 즉 출력 단자(5)로부터의 출력신호는 이 상태에서는 항상 저레벨에 있다.
한편, 입력 비디오 신호가 비표준 비디오 신호이면, 입력단자(2)에 입력되는 신호 HSYNC는 제2c도의 부호(24)로서 도시된 것같이, 910분주된 신호(22)와 동기관계를 가지고 있지 않다. 이 때문에 래치된 신호, 즉 출력단자(5)로부터의 출력 신호는 이 상태에서는 항상 고레벨이 된다.
즉, 제2b도의 신호 판정회로(150)는 입력 비디오 신호가 표준 비디오 신호인때에는 저레벨, 비표준 비디오 신호인때에는 고레벨 신호를 출력하게 된다.
상술한 바와 같이, 본 발명의 디지털 비디오 신호처리 시스템에 의하면 VTR등에서 얻어지는 재생 비디오 신호와 같은 비표준 비디오 신호 입력시에 있어서도, 수평 지터가 없는 고품질의 논인터페이스 화상이 재생되고, 또한 표준 비디오 신호 수신시에도 종래와 동등한 화질의 화상 재생이 가능하도록 처리할 수가 있다.

Claims (14)

  1. 복합 칼라 디지털 비디오 신호를 수신하여 라인간의 연산을 행하여 휘도 신호와 색신호를 각 데이터로 분리하는 신호 분리 수단(202,203,204,205,230)과, 상기 신호 분리 수단에 의하여 분리된 상기 휘도신호와 색신호에 대한 각 데이터를 각기 별도로 배속 변환을 행하여 순차 주사에 의하여 데이터로 변환하는 주사 변환 수단(220,221)으로 구성된 디지털 비디오 신호처리회로에 있어서, 상기 복합 칼라 디지털 비디오 신호가 표준 비디오 신호인가 비표준 비디오 신호인가를 판정하는 신호 판정수단(150); 상기 복합 칼라 디지털 비디오 신호에 따라서 색부 반송파에 위상 동기한 제1의 클록을 생성하는 제1클록 생성 수단(206); 상기 복합 칼라 디지털 비디오 신호에 따라서 수평 동기 신호에 위상 동이한 제2의 클록을 생성하는 제2클록 생성 수단(130); 상기 신호 판정수단(150)의 판정 결과가 상기 표준 비디오 신호인때, 상기 신호 분리수단 및 상기 주사 변환수단(220,221)에 상기 제1클록 생성 수단(206)에 의하여 생성된 상기 제1클록에 의한 동작을 발생하는 제1제어수단(135); 상기 신호 판정수단(150)의 판정 결과가 상기 비표준 비디오 신호인때, 상기 신호 분리 수단에 상기 제1클록 생성 수단(206)에 의하여 생성된 상기 제1클록에 의한 동작을 발생함과 아울러, 상기 주사 변환수단(220,221)에 상기 제2클록 생성 수단(130)에 의하여 생성된 상기 제2클록에 의한 동작을 발생하고, 또한 상기 신호 분리 수단에 의하여 상기 제1클록에 의하여 분리된 상기 휘도신호와 색신호와의 각 데이터의 샘플레이터를 상기 제2클록에 의한 레이트로 변환하는 제2제어수단(131,132,133)을 구비하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  2. 제1항에 있어서, 아날로그 복합 칼라 비디오 신호를 수신하여 대응하는 상기 복합 칼라 디지털 비디오 신호로서 출력하는 A/D변환수단(201)을 추가로 구비하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  3. 제2항에 있어서, 상기 제1클록 생성 수단은 상기 아날로그 복합 칼라 비디오 신호를 수신하여 상기 색부 반송파에 로크하는 위상 동기 회로(206)를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  4. 제2항에 있어서, 상기 제2클록 생성 수단은 상기 아날로그 칼라 비디오 신호를 수신하여 상기 수평 동기 신호에 로크하는 위상 동기 회로(130)를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  5. 제1항에 있어서, 상기 신호 판정 수단(150)은 상기 제1클록 생성 수단(206)에 의하여 생성된 상기 제1클록을 소정 분주하는 분주기(3)와, 이 분주기(3)로부터의 분주 출력으로서 상기 제2클록 생성 수단(130)에 의하여 생성된 상기 제2클록을 래치하는 수단(4)을 포함하고, 상기 분주 출력과 상기 제2클록이 소정의 동기 관계에 있을 때 상기 표준 비디오 신호인 것을 판정하며, 비동기 관계에 있을때 상기 비표준 비디오 신호인 것을 판정하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  6. 제1항에 있어서, 상기 표준 비디오 신호가 텔레비전 방송 신호인때, 상기 비표준 비디오 신호는 그 이외의 신호를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  7. 제6항에 있어서, 상기 그 이외의 신호는 VTR의 재생 비디오 신호를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  8. 제1항에 있어서, 상기 제2제어수단은 상기 휘도 신호와 색신호와의 각 데이터의 샘플레이트를 상기 제1클록의 레이트로부터 제2클록의 레이트로 변환하기 위한 소정수의 샘플레이트 변환 회로(131,132,133)를 포함하고, 상기 제1제어수단(135)은 상기 소정수의 샘플레이트 변환 회로를 각각 별도로 바이패스하기 위한 소정수의 스위치 수단(101,102,103)을 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  9. 텔레비전 방송 신호와 다른 비표준 비디오 신호로서의 복합 칼라 디지털 비디오 신호를 입력하는 입력수단(200); 상기 입력 수단(200)에 의하여 입력된 상기 비표준 비디오 신호로서의 복합 칼라 디지털 비디오 신호에 따라서 색부 반송파에 위상 동기한 제1의 클록을 생성하는 제1클록 생성 수단(206); 상기 입력수단(200)에 의하여 입력된 상기 비표준 비디오 신호로서의 복합 칼라 디지털 비디오 신호에 따라서 수평부 반송파에 위상 동기한 제2의 클록을 생성하는 제2클록 생성 수단(130); 상기 입력수단(200)에 의하여 입력된 상기 비표준 비디오 신호로서의 복합 칼라 디지털 비디오 신호를 상기 제1클록 생성 수단(206)에 의하여 생성된 상기 제1의 클록에 따라서 라인간에 연산을 행함으로써, 휘도 신호와 색신호와의 각 데이터로 분리하는 신호 분리 수단(202,203,204,205,230); 상기 신호 분리 수단에 의하여 분리된 상기 휘도신호와 색신호와의 각 데이터의 샘플레이트를 상기 제2클록 생성수단(130)에 의하여 생성된 상기 제2의 클록으로 하는 레이트로 변환하는 샘플레이트 변환수단(131,132,133) 및; 상기 샘플레이트 변환수단(131,132,133)에 의하여 변환된 상기 휘도 신호와 색신호와의 각 데이터를 상기 제2클록 생성 수단(130)에 의하여 생성된 상기 제2클록에 따라서 각각 별도로 배속 변환함으로서, 순차 주사에 의한 데이터로 변환하는 주사 변환 수단(220,221)을 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  10. 제9항에 있어서, 상기 입력수단(200)은 비표준 비디오 신호로서의 아날로그 복합 칼라 비디오 신호를 수신하여 대응하는 상기 비표준 비디오 신호로서의 복합 칼라 디지털 비디오 신호로서 출력하는 A/D변환수단(201)를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  11. 제10항에 있어서, 상기 제1클록 생성 수단은 상기 아날로그 복합 칼라 비디오 신호를 수신하여 상기 색부 반송파에 로크하는 위상 동기회로(206)를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  12. 제9항에 있어서, 상기 제2클록 생성 수단은 상기 아날로그 복합 칼라 비디오 신호를 수신하여 상기 수평 동기 신호에 로크하는 위상 동기 회로(130)를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  13. 제9항에 있어서, 상기 비표준 비디오 신호는 VTR의 재생 비디오 신호를 포함하는 것을 특징으로 하는 디지털 비디오 신호처리회로.
  14. 수신한 복합 칼라 비디오 신호를 라인간의 연산에 의하여 휘도신호와 색신호로 분리하는 휘도/색 신호 분리 수단(202,203,204,205,230)과, 이 휘도 색도 분리 수단으로부터 출력되는 휘도 신호와 색신호를 각각 배속 변환하여 순차 주사에 변환하는 순차 주사 변환수단(220,221)을 갖는 텔레비젼 수신기에서 사용되는 디지털 비디오 신호처리 방법에 있어서, 수신한 복합 칼라 텔레비젼 신호의 동기 신호가 일정한 시간축 간격을 가질때, 상기 휘도/색 신호 분리수단(202,203,204,205,230) 및 순차 주사 변환수단(220,221)을 색부 반송파에 위상 동기한 클록으로 동작시키는 단계와; 상기 동기 신호가 시간축상의 흔들림을 가질때, 상기 휘도/색신호 분리수단(202,203,204,205,230)을 색부 반송파에 위상 동기한 클록으로, 상기 순차 주사 변환 수단을 수평 동기 신호에 위상 동기한 클록으로 동작시키는 단계를 구비하는 것을 특징으로 하는 디지털 비디오 신호처리 방법.
KR1019880012815A 1987-09-30 1988-09-30 디지털 비디오 신호처리회로 KR920000299B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?62-244013 1987-09-30
JP62244013A JP2601840B2 (ja) 1987-09-30 1987-09-30 映像表示装置
JP62-244013 1987-09-30

Publications (2)

Publication Number Publication Date
KR890006090A KR890006090A (ko) 1989-05-18
KR920000299B1 true KR920000299B1 (ko) 1992-01-11

Family

ID=17112411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012815A KR920000299B1 (ko) 1987-09-30 1988-09-30 디지털 비디오 신호처리회로

Country Status (4)

Country Link
US (1) US4985757A (ko)
JP (1) JP2601840B2 (ko)
KR (1) KR920000299B1 (ko)
CA (1) CA1298909C (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609657B2 (ja) * 1988-01-29 1997-05-14 株式会社日立製作所 テレビジョン受信機
JPH01305689A (ja) * 1988-06-03 1989-12-08 Hitachi Ltd 画像信号処理回路
JPH03112291A (ja) * 1989-09-27 1991-05-13 Toshiba Corp テレビジョン方式変換器
JP3006850B2 (ja) * 1990-05-29 2000-02-07 松下電器産業株式会社 くし型フィルタ
KR0170630B1 (ko) * 1990-06-20 1999-03-20 강진구 휘도/색신호 전처리장치
JP2603363B2 (ja) * 1990-09-28 1997-04-23 シャープ株式会社 輝度／カラー信号分離回路
US5231478A (en) * 1991-12-26 1993-07-27 The Grass Valley Group, Inc. Adaptive control signal generator for an adaptive luminance/chrominance separator
US5428398A (en) * 1992-04-10 1995-06-27 Faroudja; Yves C. Method and apparatus for producing from a standard-bandwidth television signal a signal which when reproduced provides a high-definition-like video image relatively free of artifacts
WO1993023825A1 (en) 1992-05-20 1993-11-25 Seiko Epson Corporation Cartridge for electronic apparatus
KR0137197B1 (ko) * 1992-11-05 1998-04-28 윤종용 영상처리장치에 있어서 화질 열화방지회로
JPH06181580A (ja) * 1992-12-14 1994-06-28 Sony Corp ディジタルｖｔｒ
JP3355689B2 (ja) * 1993-04-19 2002-12-09 ソニー株式会社 記録再生装置
KR0126658B1 (ko) * 1993-10-05 1997-12-29 구자홍 비표준 텔레비젼 신호처리를 위한 샘플률 변환장치
JP3149124B2 (ja) * 1995-03-06 2001-03-26 株式会社コンテック 色信号サンプリング方法
GB9607592D0 (en) * 1996-04-12 1996-06-12 Snell & Wilcox Ltd Encoding and decoding of composite video signals
DE19618350A1 (de) * 1996-05-08 1997-11-13 Thomson Brandt Gmbh Verfahren und Schaltungsanordnung zum Unterscheiden zwischen Standard- und Nicht-Standard-FBAS-Signalen
US6366327B1 (en) * 1997-12-22 2002-04-02 Texas Instruments Incorporated Vertical sync detection and output for video decoder
JP3517118B2 (ja) * 1998-07-24 2004-04-05 富士通株式会社 システムボード装置及びこれが組み込まれている機器
US6657675B1 (en) * 2000-04-13 2003-12-02 Ndsp Corporation Method and apparatus for converting non-standard video broadcast signals to display capable video signals
US7161998B2 (en) * 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
JP4583755B2 (ja) 2001-08-30 2010-11-17 富士通株式会社 プリント板ユニット及び電子機器
US7298418B2 (en) * 2004-02-06 2007-11-20 Broadcom Corporation Method and system for processing in a non-line locked system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593315A (en) * 1984-05-29 1986-06-03 Rca Corporation Progressive scan television receiver for non-standard signals
US4612568A (en) * 1984-11-05 1986-09-16 Rca Corporation Burst-to-line-locked clock digital video signal sample rate conversion apparatus
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
JPS63108284U (ko) * 1986-12-27 1988-07-12

Also Published As

Publication number Publication date
JP2601840B2 (ja) 1997-04-16
CA1298909C (en) 1992-04-14
US4985757A (en) 1991-01-15
JPS6489791A (en) 1989-04-04
KR890006090A (ko) 1989-05-18

Similar Documents

Publication Publication Date Title
KR920000299B1 (ko) 디지털 비디오 신호처리회로
KR940006625B1 (ko) 비디오 신호 처리 시스템
EP0406698B1 (en) Method and apparatus for correcting timing errors for a multi-picture display
CA1310405C (en) Image signal correction circuit and image signal processor using thecircuit
US4870482A (en) Motion-adaptive type signal separator with data companding function
CA2020871C (en) Television signal converter
US4870490A (en) Television receiver
KR920007606B1 (ko) 영상 신호 처리 방법 및 장치
KR100469233B1 (ko) 티브이영상신호디코딩장치
EP0524618B1 (en) Image signal processing device
JP2525431B2 (ja) Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機
KR930009180B1 (ko) 텔레비젼 방식 변환기
KR0138576B1 (ko) 화면 크기 변환장치
JP2765936B2 (ja) クロマノイズリデューサ
JPH0720271B2 (ja) Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路
JPH0654343A (ja) 映像信号処理装置
JP2914268B2 (ja) 映像信号処理装置およびその処理方法
JPH06335028A (ja) ワイドアスペクトテレビジョン受像機
JPH06292151A (ja) ハイビジョン信号変換装置
JP3183884B2 (ja) テレビジョン受像機
JPH0744699B2 (ja) Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路
JPH011389A (ja) テレビジョン受信機の信号処理回路
JPH05219522A (ja) Ｙｃ分離回路
JPH07101948B2 (ja) Ｓｅｃａｍ方式テレビジョン受像機におけるフリッカーフリー回路
JPH10164618A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee