JPH06292151A

JPH06292151A - ハイビジョン信号変換装置

Info

Publication number: JPH06292151A
Application number: JP5073342A
Authority: JP
Inventors: Yasuhei Nakama; 泰平中間; Shinobu Torigoe; 忍鳥越; Shigeru Hirahata; 茂平畠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-31
Filing date: 1993-03-31
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】ＭＵＳＥ／ＮＴＳＣコンバータにおいて、複雑
な映像、音声処理系の同期システムの合理化を図り、映
像、音声系の性能向上、装置の小型、低価格化を実現す
る、ハイビジョン信号変換装置を提供することにある。【構成】上記目的を達成するため、本発明では、ＭＵＳ
Ｅ同期処理回路と走査線変換回路からなるＭＵＳＥ信号
処理回路、ＭＵＳＥ系からＮＴＳＣ系へデータレート変
換する手段、ＮＴＳＣ信号処理回路、ＮＴＳＣエンコー
ダ、また音声処理回路を有し、上記映像／音声信号処理
において必要なすべての同期クロックを発生させるため
に、位相誤差信号生成手段、マスタークロック発生用の
電圧制御形発振器、クロック生成回路を備える。また該
クロック生成回路は、所望クロック周波数の位相データ
累積手段とラッチ回路と位相−振幅変換手段と波形整形
手段とから成る。【効果】本発明をＭＵＳＥ／ＮＴＳＣコンバータに適用
することで、性能の安定化、装置の大幅な小型、低価格
化に効果を奏する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン信号の変
換装置に係わり、更に詳しくは、ＭＵＳＥ方式の映像信
号をＮＴＳＣ方式の映像信号に変換する信号処理装置の
同期処理システムに関する。

【０００２】

【従来の技術】ハイビジョン放送は、ＭＵＳＥ方式で圧
縮されて、衛星波により伝送される。このＭＵＳＥ方式
の原理、信号処理方式、受信装置の構成等については、
「ＮＨＫ技術研究誌、第３９巻第２号ｐｐ１８〜５３
”ＭＵＳＥ方式の開発”、（１９８７）」に記載され
ており、その特徴としては、走査線数１１２５本、画面
のアスペクト比が１６：９となっている。これを受信す
るには、ＭＵＳＥデコーダ、もしくはもっと簡易にハイ
ビジョンのＭＵＳＥ信号を現行ＮＴＳＣ信号に変換する
ＭＵＳＥ／ＮＴＳＣコンバータが必要であり、これらの
製品の開発が現在進展している。このうち、後者のＭＵ
ＳＥ信号をＮＴＳＣ信号に変換する方式については、
「ＴＶ学会誌、ＶＯＬ．４４，ＮＯ．６ｐｐ７０５〜７
１２”ＭＵＳＥ−５２５本コンバータの開発”、（１９
９０）」に報告されている。

【０００３】このＭＵＳＥ／ＮＴＳＣコンバータの信号
処理としては、大きく分けて、ＭＵＳＥ信号処理部、Ｍ
ＵＳＥ系からＮＴＳＣ系へのデータレート変換を行なう
時間軸変換処理部、走査線変換とアスペクト変換処理を
行ない、ＮＴＳＣフォーマット信号に直すためのＮＴＳ
Ｃ系信号処理部等から構成される。またアスペクト比１
６：９のＭＵＳＥ原画像をアスペクト比４：３のＮＴＳ
Ｃ用ディスプレイに表示する方法としては、１）１６：
９画像を水平方向に圧縮し、縦長に表示する。（フルモ
ード）２）１６：９の横長画像をそのまま表示し、画
面上下を空白エリアとする。（ワイドモード）３）１
６：９画像の左右部分を切捨て、中心部分を抜き出して
拡大表示する。（ズームモード）がある。

【０００４】一方、音声信号は映像信号の垂直帰線期間
にディジタルデータとして多重され、伝送される。受信
機側では、ＭＵＳＥ信号から音声データを抜き出し、時
間伸長し、ＰＣＭ復調する。

【０００５】

【発明が解決しようとする課題】上記従来のＭＵＳＥ／
ＮＴＳＣコンバータの映像処理部において、同期処理部
の同期クロックとして、ＭＵＳＥ同期処理部でのマスタ
ークロック発生回路（通常は３２．４ＭHz）の他、ＮＴ
ＳＣ系データレート変換を行なうためのメモリからの読
みだしクロック発生回路が必要である。そして、これら
の各表示モードにおいては、再生データレートが異なる
ため、これら複数種類の表示モードに対応して、前記読
みだしクロック周波数レートを切り換えなければなら
ず、そのため複数個のＰＬＬもしくはクロック発生器が
備えられている。その他さらに、ＮＴＳＣ系色差信号を
クロマ信号にエンコードするために必要な色副搬送波信
号(３.５８ＭHzクロック、サブキャリア）発生回路を要
する。また音声デコーダにおいては、１６．２ＭHzのＭ
ＵＳＥ信号サンプリングデータに対し、これと同期した
ＰＣＭ出力信号を得るための、クロック生成用ＰＬＬが
必要である。

【０００６】以上説明したＭＵＳＥ／ＮＴＳＣコンバー
タに必要なこれらのクロックは、非常に高精度の周波数
安定度を要するために、その発生回路に高性能のＰＬＬ
回路を使用している。そのため、高価な水晶発振器を含
むＰＬＬ回路が多数必要となり、回路規模の増大、コス
トアップ等の問題があった。

【０００７】本発明の目的は、上記問題点を解消し、Ｍ
ＵＳＥ／ＮＴＳＣコンバータにおける複雑な映像、音声
処理系同期システムの合理化を図り、性能を安定化し、
小型、低価格化を可能とする、ハイビジョン信号変換装
置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ＭＵＳＥ同期処理回路と走査線変換回
路からなるＭＵＳＥ信号処理回路、ＭＵＳＥ系からＮＴ
ＳＣ系へデータレート変換する手段、ＮＴＳＣ信号処理
回路、ＮＴＳＣエンコーダ、また音声処理回路を有し、
上記映像／音声信号処理において必要なすべての同期ク
ロックを発生させるために、位相誤差信号生成手段、マ
スタークロック発生用の電圧制御形発振器、クロック生
成回路を備える。また該クロック生成回路は、所望クロ
ック周波数の位相データ累積手段とラッチ回路と位相−
振幅変換手段と波形整形手段とから成る。

【０００９】

【作用】上記ＭＵＳＥ同期処理回路内において、上記位
相誤差信号生成手段により、ＭＵＳＥ処理用同期クロッ
クの位相誤差を検出して、前記電圧制御発振器に入力
し、所定高周波数のマスタークロックを発生させる。上
記クロック生成回路においては該マスタークロックをも
とに、ＭＵＳＥ／ＮＴＳＣコンバータで必要なすべての
同期クロックを合成する。即ち、ＭＵＳＥ処理用同期ク
ロックのほか、上記ＮＴＳＣデータレート変換用クロッ
ク、クロマ変調用サブキャリアクロック、さらに、音声
出力処理用クロックすべてを供給する。これらのクロッ
クはすべてマスタークロックに同期しているので、個別
のクロック発生器やＰＬＬ回路は不要であり、性能の安
定化、回路の小型、低価格化を実現できる。

【００１０】

【実施例】以下、本発明を図面を用いて詳細に説明す
る。図１は、本発明を適用したＭＵＳＥ／ＮＴＳＣコン
バータの１実施例を示す図である。図１において、１は
ＭＵＳＥ信号の入力端子、２は該ＭＵＳＥ信号をサンプ
リング周波数１６．２ＭHzのディジタル信号に変換する
Ａ／Ｄ変換器、３はＭＵＳＥ入力処理回路であり、ここ
ではディエンファシス処理、ＡＬＣ(Automatic Level C
ontrol）動作等を行う。４はＭＵＳＥ同期処理回路、５
は位相誤差信号生成回路であり、これは同期処理回路４
に内蔵される。該回路５では、詳しくは後述するが、Ｍ
ＵＳＥ同期信号の基準位置からの位相差を検出して、信
号処理に必要なマスタークロッックの同期再生に供する
ためのものである。同期処理回路３では、後述のクロッ
ク生成回路で生成されたクロック、及び検出した同期信
号を基準にして、後述の信号処理に必要な各種クロック
やタイミング信号を作成する。６は走査線変換回路であ
り、ここでは垂直フィルタや内挿処理回路により、１１
２５本の走査線を５２５本に変換する。

【００１１】７はデータレート変換回路であり、該回路
７ではＭＵＳＥ系のデータレートをＮＴＳＣ系にレート
変換する。これには通常、数メガビットのフィールドメ
モリを使用する。該回路７においては、前記走査線変換
回路６からの走査線数の変換された映像データＤｗを、
ＭＵＳＥ同期処理回路４からのＭＵＳＥ系データ書き込
みクロックＣＫｗで書き込むと同時に、後述のクロック
生成回路からのクロックＣＫｎをＮＴＳＣ系データ読出
しクロックとして入力し、ＮＴＳＣ系にレート変換され
たデータＤｒとして読出される。８はＮＴＳＣ系処理回
路である。該ＮＴＳＣ系処理回路８では、前記回路７か
らの映像信号を輝度（Ｙ）信号と色差（Ｒ−Ｙ，Ｂ−
Ｙ）信号に分離したり、ＭＵＳＥ伝送規格に則り、線順
次ＴＣＩ（Time-Compressed Integration）伝送されて
いる色差信号をデコードしたり、映出した画像が所定の
アスペクト表示になる様に映像信号にブランキングを付
加するなどの処理が施される。９はＤ／Ａ変換器であ
り、前記ＮＴＳＣ系処理回路８からのディジタル輝度信
号Ｙ、色差信号Ｒ−Ｙ，Ｂ−Ｙを入力し、それぞれアナ
ログ信号に変換する。１０はＮＴＳＣエンコーダであ
り、前記Ｄ／Ａ変換器９からの輝度信号、色差信号か
ら、ＮＴＳＣフォーマットの輝度信号Ｙ、クロマ信号
Ｃ、あるいはコンポジットビデオ信号C.Videoを出力
し、それぞれ端子１２、１３、１４にＹ信号、Ｃ信号、
C.Video信号として出力する。１１はエンコーダ１０内
のクロマ変調回路であり、後述するが、前記色差信号Ｒ
−Ｙ，Ｂ−Ｙを、後述のクロック生成回路からのクロッ
クＣＫｓｃを用いて変調し、前記クロマ信号Ｃを生成す
る。

【００１２】次にクロック生成システムの構成を説明す
る。、１５はローパスフィルタであり、前述の位相誤差
信号生成回路５からの信号を平滑する。１６は電圧制御
形発振器であり、フィルタ１５からの信号を入力して、
例えば９７．２ＭHzの信号を発振する。１７はクロック
生成回路であり、前記発振器１６からの発振信号をもと
に、上述した各種信号処理に必要なクロックを供給す
る。即ち、ＭＵＳＥ同期処理回路４へ供給するＭＵＳＥ
系マスタークロックＣＫM、データレート変換回路７及
びＮＴＳＣ処理回路８に供給するクロックＣＫｎ、クロ
マ変調回路１１に供給するサブキャリア用クロックＣＫ
ｓｃである。さらに、後述の音声処理部のＰＣＭデコー
ダへも音声処理用クロックＣＫａを供給する。

【００１３】次に音声処理部について説明する。１８は
音声復調回路である。該回路１８では、Ａ／Ｄ変換器２
からのＭＵＳＥ信号より、垂直帰線期間に多重されたデ
ィジタル音声信号を抜き出し、時間伸長する。１９はＰ
ＣＭデコーダであり、ここでは前記回路１８からのディ
ジタル音声信号の誤り訂正、ＰＣＭ復号化、所定の音声
出力処理を行う。また該デコーダ１９では、後述する
が、前述のクロック生成回路１７からのクロックＣＫａ
に基づいて、所定形式の４チャンネルのディジタル音声
信号を出力すると同時に、後段のディジタルフィルタ処
理に必要なビットクロックやタイミング信号、システム
クロック等を生成する。２０はＤ／Ａ変換器であり、前
記デコーダ１９からのディジタル音声信号をアナログ信
号に変換し、４チャンネル音声信号（ｃｈ１，ｃｈ２，
ｃｈ３，ｃｈ４）として出力し、それぞれ、端子２１、
２２、２３、２４に供給する。

【００１４】以上説明したように、本発明のＭＵＳＥ／
ＮＴＳＣコンバータでは、映像／音声信号処理に必要な
すべての同期クロックを一つの発振器１６とクロック生
成回路１７で供給できることを特徴とする。次にクロッ
ク生成回路１７の詳細構成を説明する。図２はクロック
生成回路１７の１実施例を示す。図において、２５は発
振器１６からの発振クロックＣＫｏの入力端子である。
２６は分周回路である。該回路２６からはＭＵＳＥ系ク
ロックＣＫMを生成し、端子２７に出力する。２８、３
３、４０、４６はレジスタであり、出力周波数に合った
位相インクリメント値を表すディジタルデータ値を設定
する。２９、３４、４１、４７は加算器であり、前記レ
ジスタからの、ディジタル値で示された位相インクリメ
ント値を前に出力した値に、次々に加算していく。３
０、３５、４２、４８はラッチ回路であり、クロックＣ
Ｋｏを入力する毎に前記加算器からの位相累積データ
（ディジタル値）を出力する。３１、３６、４３、４９
は正弦波変換器であり、前記ラッチ回路からの各々の位
相データに対応する振幅値を計算し、正弦波に変換す
る。該変換器は通常ＲＯＭ（Read Only Memory）を用い
て構成する。３２、３７、４４、５０は波形整形回路で
あり、前記正弦波変換器からのクロックを波形整形し、
後段のディジタル信号処理にインタフェースできるよう
に、所定レベルの矩形波に変換する。該波形整形回路
は、ローパスフィルタ、レベル変換器、コンパレータ等
からなる。３８はセレクタであり、波形整形回路３２、
３７から出力される２種類のＮＴＳＣ処理系クロックＣ
Ｋｎ１，ＣＫｎ２を該セレクタ３８のそれぞれａ点、ｂ
点に導き、その一方を選択し、端子３９に導く。これら
のクロックは２種類の画面表示モードに対応して、切り
替える。すなわち後述するが、クロックＣＫｎ１は上記
フルモード表示、クロックＣＫｎ２はワイドモード表示
で用いる。４５、５１はそれぞれ、波形整形回路４４、
５０からのクロックを導く端子であり、端子４５にはサ
ブキャリア用クロックＣＫｓｃを、端子５１には音声処
理用クロックＣＫａを出力する。

【００１５】次に上記クロック生成回路１７における、
クロック発生動作を具体的な周波数発生の例で説明す
る。まず本発明のＭＵＳＥ／ＮＴＳＣコンバータで必要
なクロックの周波数について簡単に説明する。ＭＵＳＥ
信号のサンプリング周波数は１６．２ＭHzであり、その
マスタークロックＣＫMとして３２．４ＭHzをＭＵＳＥ
同期処理回路４に供給する。従って、発振器１６の原振
ＣＫｏを９７．２ＭHzとし、分周回路２６は１／３分周
動作を行う。また、前述のデータレート変換回路７で使
用するＮＴＳＣ系読み出しクロックとしては、上述ＭＵ
ＳＥ／ＮＴＳＣコンバータ出力表示モードにより、その
最適サンプリング周波数が異なる。本発明の実施例で示
すと、上記２種類の表示モードでの表示エリア、及び縦
横比を正しく表示するには、フルモードでのサンプル数
は１水平走査当たり８９８ドットが良く、これよりサン
プリングクロックＣＫｎ１の周波数を求めると、水平走
査周波数が３１．５ｋHzであることより、８９８×３
１．５ｋHz＝２８．２８７ＭHzとなる。同様に上記ワイ
ドモードでのサンプル数は１水平走査当たり９２０ドッ
トが良く、サンプリングクロックＣＫｎ２の周波数は、
９２０×３１．５ｋHz＝２８．９８ＭHzとなる。またク
ロマ変調回路１１で使用するクロックＣＫｓｃは、承知
のように、カラーサブキャリア周波数３．５８ＭHzの４
倍の周波数１４．３１８ＭHzとする。さらに、ディジタ
ル音声処理用クロックＣＫａは、通常８倍オーバーサン
プリングディジタルフィルタ用システムクロックとし
て、サンプリング周波数の３８４倍のクロックを使用す
るので、３８４×４８ｋHz＝１８．４３２ＭHzとする。

【００１６】以上説明した各種クロックＣＫｎ１，ＣＫ
ｎ２，ＣＫｓｃ，ＣＫａの生成法は、同様の原理である
ので、次にその一つである、図２の破線部５２で示す、
クロックＣＫｓｃの生成方法について説明する。レジス
タ４０に蓄える位相インクリメント値（整数）をΔφと
し、周波数分解能を２Hzとすると、求める周波数Ｆｓｃ
は、Ｆｓｃ＝９７．２ＭHz×Δφ／（２のＸ乗）で表
される。ここでＸはΔφが整数となる最小値をとればよ
い。したがって、今Ｆｓｃ＝１４．３１８ＭHzである
から、Ｘ＝３３として、Δφ＝１２６５３３６２３５に
なる。よって、クロックＣＫｓｃの周波数はＦｓｃ＝
９７．２ＭHz×Δφ／（２の３３乗）＝１４．３１８Ｍ
Hz のように求まる。この時、図３に示すように、原振
クロック９７．２ＭHzは求めるクロックの１周期を１
４．３１８／９７．２＝１／６．７９に分割するので、
１位相インクリメント当たり、すなわち上記レジスタ４
０に与える位相データΔφとしては５３°に対応する。
よって、図２のラッチ回路４２からの位相情報出力は、
クロックを入力する毎に、５３°ずつ加算していく。即
ち、図３において、初期状態０＝０°とすると、クロッ
クを入力する毎に、＝５３°→＝１０６°→＝１
５９°→＝２１２°→＝２６５°→＝３１８°→
０＝３７１°（１１°）のように推移していく。これら
の演算は、すべて、位相量に対応したディジタル信号の
状態で行う。従って、１周期毎に位相は若干量ずれる
が、図３（ｂ）に示すように各位相の推移に対応した振
幅値を出力すれば、所望の周波数の正弦波クロックＣＫ
ｓｃが得られる。この正弦波変換機能を持つ回路が変換
回路４３である。なおレジスタ４０、加算器４１、ラッ
チ回路４２からの出力信号はすべて、最大値が２³³のデ
ィジタル位相データであるから、当然それらの信号伝送
経路は３３ビットのバスになる。その他のクロック生成
動作もこれと同様である。例えば、ＮＴＳＣ系クロック
ＣＫｎ１を生成するには、Δφ＝１２４９９１５０２０
として、レジスタ２８にこの値を蓄え、９７．２ＭHz×
Δφ／２³²＝２８．２８７ＭHz を合成する。またクロ
ックＣＫｎ２を生成するには、Δφ＝１２８０５３６５
４６として、レジスタ３３にこの値を蓄え、９７．２Ｍ
Hz×Δφ／２³²＝２８．９８ＭHz を合成する。音声処
理用クロックＣＫａを生成するには、Δφ＝１６２８９
０６０９７として、レジスタ４６にこの値を蓄え、９
７．２ＭHz×Δφ／２³³＝１８．４３２ＭHz を合成す
る。

【００１７】次に、本発明のＭＵＳＥ／ＮＴＳＣコンバ
ータにおいて、上記のように生成した各クロックに基づ
く信号処理の実施例について、その概略を説明する。図
４（ａ）は図１における再生クロックの位相誤差信号生
成回路５の実施例を示す図である。図において、５３は
ＭＵＳＥ入力処理回路３からのＭＵＳＥ信号入力端子、
５４、５５は２サンプル遅延回路、５６は加算回路、５
７は１／２掛算器、５８は減算器、５９は絶対値信号形
成回路、６０はラッチ回路、６１は水平同期信号ＨＤの
入力端子、６２はＤ／Ａ変換器、６３は位相誤差信号の
出力端子である。次に動作を説明する。再生クロックの
位相誤差は水平同期信号ＨＤの位相誤差より求める。Ｈ
Ｄ波形は図４（ｂ）に示すように、１ラインごとに反転
して、サンプル番号６で立ち上がるかまたは立ち下がる
かどちらかであり、このレベルは１２８／２５６であ
る。そこでこの点を基準にして前後に２サンプル離れた
サンプル番号８と４の和を加算器５６で取り、この値に
掛算器５７で１／２を乗じた後、サンプル番号６との差
を減算器５８で取る。この値が１ラインごとに１回確定
する位相誤差である。該位相誤差信号は、ＨＤ信号がラ
インごとに極性が違うので、正負極の値となっているた
め、絶対値形成回路５９で絶対値に直す。この信号をラ
ッチ回路６０でＨＤ信号が到来する毎に出力し、Ｄ／Ａ
変換器６２でアナログ信号にした後、端子６３に出力す
る。該位相誤差信号は、この後ローパスフィルタ１５を
介して、電圧制御形発振器１６へ帰還され、同期クロッ
クＣＫｏを再生する。

【００１８】図５はデータレート変換回路７の実施例を
示す。図において６４はフィールドメモリである。走査
線変換回路６からの映像信号データは端子６５から入力
され、アドレスカウンタ７０からの書き込みクロックで
書き込む。この場合、書き込みクロックＣＫｍは端子６
７から入力し、端子６８からの信号により、アンドゲー
ト６９でゲートされて後、入力する。このゲート回路
は、詳述はしないが、上述の画面表示モードで１水平走
査中での表示エリアが異なるため、その表示エリアに対
応して書き込み制御を行うのに必要である。一方クロッ
ク生成回路１７からのＮＴＳＣ系読みだしクロックＣＫ
ｎは端子７４からアドレスカウンタ７３を介して、前記
フィールドメモリ６４に入力し、ＮＴＳＣレートの読み
だしデータを端子６６に出力する。７１、７５はそれぞ
れ、書き込み、読み出し用のリセット入力端子、７２、
７６はそれぞれ、書き込み、読み出し用のイネーブル信
号入力端子である。

【００１９】図６（ａ）はクロマ変調回路１１の実施例
を示す。図において、７７はクロック生成回路１７から
のサブキャリア用クロックＣＫｓｃの入力端子、７８、
７９はそれぞれ、ＮＴＳＣ処理回路８からの色差信号Ｂ
−Ｙ，Ｒ−Ｙの入力端子である。８０はサブキャリア発
生回路、９２は９０°移相器、８１、８２は平衡変調
器、８３はミキサー、８４はバンドパスフィルタ、８５
は変調後のクロマ信号出力端子である。その概略動作
は、色差信号Ｂ−Ｙ，Ｒ−Ｙはサブキャリア発生回路８
０からのサブキャリア信号とこれと９０°の位相差のあ
る位相器９２からのサブキャリア信号によって、変調器
８１、８２で平衡変調し、ミキサー８４で合成してクロ
マ信号を作成する。図６（ｂ）はクロマ変調回路１１の
他の実施例を示す。前記実施例と異なる点は、９０°の
位相差をも２種類のサブキャリア信号を直接クロック生
成回路１７から供給する点であり、変調回路１１内には
サブキャリア発生回路８０と位相器９２は持たない。８
６、８７がそれぞれ３．５８ＭHzのサブキャリア信号
と、これと９０°の位相差を持つ信号の入力端子であ
る。図７は、この場合の、クロック生成回路１７におけ
る、サブキャリア用クロック発生部５２の実施例を示
す。図２に示した実施例と同機能部品は同記号とする。

【００２０】図で８６は原振クロックＣＫｏの入力端子
である。９３は９０°位相差の信号を発生させるための
制御信号入力端子であり、変換器８７に制御信号を入力
する。る。８７は正弦波変換回路であるるが、図２の変
換回路４３と異なる点は、９０°位相の異なる２種類の
正弦波を出力することである。これらの２種類の信号は
波形整形回路８８、８９を介して、それぞれ端子９０、
９１に位相差９０°の２つのサブキャリア信号を出力す
る。

【００２１】図８（ａ）は音声処理部の１実施例を示す
図である。図２に示した部品と同機能のものは同記号で
示す。図において、破線部のＰＣＭデコーダ１９は、Ｄ
ＰＣＭデコーダ９６、出力処理回路９７、ディジタルフ
ィルタ９８で構成される。９３、９４はそれぞれ音声復
調回路１８から入力するディジタル音声データと同期ク
ロックの入力端子である。これらのデータとクロック
は、ＭＵＳＥ同期処理回路４で作成した１６．２ＭHzの
同期クロック、すなわち、クロック生成回路１７で生成
したＭＵＳＥ系クロックＣＫMに同期している。該音声
データはデコーダ９６において、同期信号の検出、誤り
訂正、差分ＰＣＭのＰＣＭ復調等の処理を行う。出力処
理回路９７では、端子９５からの音声処理クロックＣＫ
ａに基づいてディジタル音声信号を所定の出力フォーマ
ットに変換するとともに、後段のディジタルフィルタ９
８での処理に必要な、チャンネル識別信号ＬＲ、ビット
クロックＢＣＫを出力する。クロックＣＫａは前記クロ
ック生成回路１７から供給され、前記端子９３、９４か
らのデータとクロックに同期している。ディジタルフィ
ルタ９８では、前記回路９７からの音声データ、クロッ
クと、システムクロックとして働く端子９５からのクロ
ックＣＫａに基づいて、例えば８倍オーバーサンプリン
グのフィルタ処理を行う。その後のＤ／Ａ変換後の動作
は前に説明した通りである。図８（ｂ）は前記出力処理
回路からの信号ＬＲ、ビットクロックＢＣＫと、システ
ムクロックとして働くクロックＣＫａ、出力音声データ
のタイミング波形図を示す。以上説明したように、音声
処理系においても、その同期処理動作として別個に発振
器やＰＬＬ回路を持つことなく、クロック生成回路１７
から直接供給されるクロックＣＫａのみで、すべての音
声同期処理を行うことができる。

【００２２】

【発明の効果】以上述べたように、本発明をＭＵＳＥ／
ＮＴＳＣコンバータに適用することで、性能の安定化、
装置の大幅な小型、低価格化に効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施例を示す構成図である。

【図２】本発明の構成要素であるクロック生成回路を示
す図である。

【図３】本発明の構成要素であるクロック発生機構を説
明する図である。

【図４】本発明の構成要素である位相誤差信号生成回路
を説明する図である。

【図５】本発明の構成要素であるデータレート変換回路
の実施例を示す図である。

【図６】本発明の構成要素であるクロマ変調回路を示す
図である。

【図７】本発明の構成要素であるサブキャリア信号発生
回路を示す図である。

【図８】本発明の構成要素である音声処理回路を説明す
る図である。

【符号の説明】

４…ＭＵＳＥ同期処理回路、５…位相誤差信号生成回路、６…走査線変換回路、７…データレート変換回路、８…ＮＴＳＣ系処理回路、１０…ＮＴＳＣエンコーダ、１６…電圧制御形発振器、１７…クロック生成回路、１９…ＰＣＭデコーダ。

Claims

【特許請求の範囲】

【請求項１】ハイビジョン信号を受信して、標準テレビ
ジョン信号の走査線数とアスペクト比に変換し、標準テ
レビジョン映像信号を出力する装置において、ハイビジ
ョン同期処理手段と、該同期処理手段で検出した同期信
号の位相誤差信号生成手段と、走査線数変換手段と、ハ
イビジョンレート信号を標準テレビジョン信号のデータ
レートへ変換する手段と、クロマエンコーダを含み、標
準テレビジョンの所定フォーマット映像信号に変換処理
する手段とからなる映像処理装置と、音声処理装置とを
有し、上記位相誤差信号生成手段からの位相誤差信号を
もとに、所定周波数のマスタークロックを発生する発振
手段と、該発振手段からのクロックをもとに、前記、映
像、音声処理装置に必要な、互いに同期した複数のクロ
ックを生成するクロック生成手段とを備えたことを特徴
とするハイビジョン信号変換装置。
【請求項２】請求項１項記載の装置において、上記クロ
ック生成手段は、少なくともハイビジョン信号処理用同
期クロックと、標準テレビジョン信号処理用同期クロッ
クと、上記クロマエンコーダにおけるサブキャリア発生
用のクロックと、音声信号出力処理用同期クロックのす
べて、あるいは複数種類のクロックを生成することを特
徴とするハイビジョン信号変換装置。
【請求項３】ハイビジョン信号を受信して、標準テレビ
ジョン信号の走査線数とアスペクト比に変換し、画面表
示状態の異なる複数種類の標準テレビジョン映像信号を
選択出力する装置において、ハイビジョン同期処理手段
と、該同期処理手段で検出した同期信号の位相誤差信号
生成手段と、走査線数変換手段と、ハイビジョンレート
信号を標準テレビジョン信号のデータレートへ変換する
手段と、クロマエンコーダを含み、標準テレビジョンの
所定フォーマット映像信号に変換処理する手段とからな
る映像処理装置と、音声処理装置とを有し、上記位相誤
差信号生成手段からの位相誤差信号をもとに、所定周波
数のマスタークロックを発生する発振手段と、該発振手
段からのクロックをもとに、少なくとも互いに同期し
た、ハイビジョン信号処理用同期クロックと標準テレビ
ジョン信号処理用同期クロックとを、さらに上記クロマ
エンコーダにおけるサブキャリア発生用のクロックと、
音声信号出力処理用同期クロックを生成するクロック生
成手段を備え、かつ該クロック生成手段の出力する、前
記標準テレビジョン信号処理用同期クロックとしては、
上記複数の画面表示モードに対応して、複数種類の周波
数のクロックを生成し、前記表示モードに応じて切り換
えて供給することを特徴とするハイビジョン信号変換装
置。
【請求項４】請求項１又は３項記載の装置において、上
記クロック生成手段の生成するサブキャリア発生用のク
ロックとして、所定のサブキャリア周波数の第１のクロ
ックと、該第１のクロックと９０°の位相差をもつ第２
のクロックの２種類のクロックを生成することを特徴と
するハイビジョン信号変換装置。
【請求項５】請求項１又は３項記載の装置において、上
記クロック生成手段として、所望周波数のクロックに関
連する位相データを格納し出力する手段と、上記マスタ
ークロックが到来する毎に該位相データを累積する手段
と、該累積位相データを、データ値に対応して所定の振
幅信号に変換する手段と、該振幅信号を波形整形する手
段とを、複数種類備えたことを特徴とするハイビジョン
信号変換装置。