JPS63199596A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理装置に係り、特に互いに異なる第
１及び第２の映像信号を一つの画面上の互いに異なる領
域に夫々同時に再生出力する映像信号処理装置に関する
。

従来の技術 第２図は従来の映像信号処理装置の一例のブロック系統
図を示す。同図中、入力端子１及び２には、例えばパー
ソナルコンピュータの出力及びＮＴＳＣ方式のテレビジ
ョン信号の如く互いに異なる第１及び第２の映６ｉ！信
号が夫々供給されている。

尚、本明細書では上記第１及び第２の映像信号は水平同
期信号等も含まれた複合映像信号の形態で夫々入力され
るものとする。　　　　　　　　　′ここで、ＲＧＢ１
１調回路３は、入力端子１よりの第１の映像信号を色復
調してＲ（赤）信号、Ｇ（緑）信号及び８（青）信号に
変−し、夫々をＡ／Ｄコンバータ４，５及び６に供給す
る。

一方、クロック発生回路７は、入力端子２よりの第２の
映像信号中の第２の水平同期信号に位相周期した水平走
査周波数の第２のクロック信号を発生出力する。前記Ａ
／Ｄコンバータ４，５及び６は上記第２のクロック信号
に基づいて、入来するＲ信号、Ｇ信号及びＢ信号を夫々
各県色毎のディジタルデータに変換する。

次に、ＰＩＦ（ピクチャー・イン・ピクチャー）回路８
．９及び１０はＰＩＰ処理口路１１を構成している。こ
のＰＩＦ処理回路１１は、ピクチャー・イン・ピクチャ
ー機能を有する公知の回路であるため、その訂細な図示
は省略するが、その概要は、第１の映像及び第２の映像
が一つの画面上の互いに異なる領域に同時に再生出力さ
れるように、第１の映像になる第１のディジタルデータ
（すなわち、Ａ／Ｄコンバータ４．５及び６の出力ディ
ジタルデータ）と第２の映像になる第２のディジタルデ
ータ（図示は省略する）とのうちいずれか一方を前記第
２のクロック信号に応じたタイミングで切換えて出力す
る如きものである。

次に、Ｄ／Ａコンバータ１２．１３及び１４は上記のＰ
ＩＰ処理が行なわれたＰＩＰ回路８，９及び１０の出力
ディジタルデータを第２のクロック信号に応じたタイミ
ングでアナログのＲ，Ｇ。

Ｂの３原色信号に変換して夫々を出力端子１５゜１６及
び１７へ出力する。

発明が解決しようとする問題点 しかるに、上記の従来装置において、第１及び第２の映
像信号が共に例えばＮＴＳＣ方式の基準に合っていれば
よいが、いずれか一方がその基準から外れると、２つの
映像信号中の同期信号（垂直及び水平同期信号９色ｆ３
１搬送波等）の周波数が合わずに再生画面上の２画面の
うち例えば小さい方の画面で表示される画像が水平方向
に乱れてしまうという問題点があった。

そこで、本発明は２つの映像信号を互いに位相同期させ
ることにより、上記問題を解決した映像信号処理装置を
提供することを目的とする。

問題点を解決するための手段 本発明になる映像信号処理装置は、第１のクロック信号
を発生する手段、第２のクロック信号を発生する手段、
Ａ／Ｄコンバータ、記憶手段及び供給手段を具備してい
る。

作用 上記第１及び第２のクロック信号は、ビクブヤー・イン
・ピクチャー表示が行なわれるべき互いに異なる第１及
び第２の映像信号中の夫々の水平同期信号に位相同期し
ている。第１の映像信号は、Ａ／Ｄ変換器にて第１のク
ロック信号に基づいて第１のディジタルデータに変換さ
れる。この第１のディジタルデータは第１のり【Ｉツク
信号に応じたタイミングで記憶手段に裏ぎ込まれる。

次に、記憶手段に既に書き込まれた第１のディジタルデ
ータは、第２のクロック信号に応じたタイミングで読み
出されて供給手段により、第２のクロック信号に基づい
て再び前記ディジタル処理回路へ供給される。

実施例 第１図は本発明になる映像信号処理装置の一実施例の１
０ツク系統図を示す。同図中、第２図と同一構成部分に
は同一の符号を付し、その説明を適宜省略する。同期分
離回路２１は、入力端子１よりの第１の映像信号から第
１の水平周期信号を分離して取り出し、位相比較器２２
へ出力する。

位相比較１ｎ２２は、電圧制御発振器（ＶＣＯ）２３及
び分周回路２４と共に゛フェーズ・０ツクト・ループ（
ＰＬＬ）を構成しており、第１の水平同期信号と分周回
路２４の出力信号との佼相差に応じたレベルの位相誤差
信号を発生する。ｖＣ０２３は、位相誤差信号のレベル
に応じて位相誤差が低減される方向にその周波数が変化
する第１のクロック信号を発生する。分周回路２４は、
第１のクロック信号をその周波数が常に水平走査周波数
となるように分周して前記位相比較器２２へ出力する。

上記ＰＬＬにより、周知の如く、第１の水平同期信号に
位相同期した水平走査周波数の第１のりロック信号が得
られる。

次に、Ａ／Ｄコンバータ２５．２６及び２７は、前記Ｒ
ＧＢＩ調回路３よりのＲＦ３号、Ｇ信号及びＢ信号を夫
々ＶＣＯ２３よりの第１のり［１ツク信号に基づいて各
原色毎のディジタルデータに変換する。メモリ２８．２
９及び３０は、例えば周知のＦＩＦＯメモリより構成さ
れるものであり、まず、Ａ／Ｄコンバータ２５．２６及
び２７よりの各原色毎のディジタルデータを第１のクロ
ック信号に応じたタイミングで書き込む。

その後、メモリ２８．２９及び３０に既に書き込まれた
各原色毎のディジタルデータが前記りロック発生回路７
よりの第２のクロック信号に応じたタイミングで読み出
されて前記ＰＩＰ回路８〜１０に夫々供給される。ＩＩ
Ｐ回路８〜１０にて前記所要のＰＩＰ処理が行なわれた
各原色毎のディジタルデータは、前記Ｄ／Ａコンバータ
１２へ１４にて第２のクロック信号に基づいてディジタ
ル・アナログ変換される。

このように、メモリ２８〜３０の読み出しタイミンクを
第２のクロック信号に応じて設定することにより、ディ
ジタル化された前記第１の映像信号は前記８ｆ１２の映
像信号に位相同期せしめられる。

なお、本発明の構成及び動作は本実施例に限定されるも
のではなく、メｔす２８〜３０としてＦＩＦＯメモリ以
外に例えばランダム・アクセス・メモリ（ＲＡＭ）等の
如きデータ履き込み及び読み出しタイミングを互いに異
ならせしめることのできる記憶手段を適用してもよい。

発明の効果 上述の如く、本発明によれば、ビクブヤー・イン・ピク
チャー表示を行なうに当って２つの映像信号を互いに位
相同期させたので、２つの映像信号中の同期信号の周波
数が合わないことによる前記画像の水平方向の乱れの発
生を防止することができ、よって、安定した画像を得る
ことができる等の特長を有する。

【図面の簡単な説明】

第１図は本発明になる映像信号処理装Ｕの一実施例を示
す−ブロック系統図、第２図は従来の映俄信号処理装置
の一例を示すブロック系統図である。 １・・・第１の映像信号入力端子、２・・・第２の映像
信号入力端子、７・・・クロック発生回路、１２〜１４
・・−Ｄ／Ａコンバータ、２１・・・同期分離回路、２
２・・・位相比較器、２３・・・電圧制御発振器（ＶＣ
Ｏ）、２４・・・分周回路、２５〜２７・・−Ａ／Ｄコ
ンバータ、２８〜３０・・・メモリ。

Claims (1)

【特許請求の範囲】
1. 互いに異なる第１及び第２の映像信号を夫々ディジタル
   化した後にディジタル処理回路において所要のディジタ
   ル信号処理を行なって、第１及び第２の映像を一つの画
   面上の互いに異なる領域に夫々同時に再生出力する映像
   信号処理装置において、該第１の映像信号中の水平周期
   信号に位相同期した第１のクロック信号を発生する手段
   と、該第２の映像信号中の水平同期信号に位相同期した
   第２のクロック信号を発生する手段と、該第１のクロッ
   ク信号に基づいて該第１の映像信号を第１のディジタル
   データに変換するＡ／Ｄコンバータと、該第１のクロッ
   ク信号に応じたタイミングで該第１のディジタルデータ
   をメモリに書き込み、既に書き込まれた該第１のディジ
   タルデータを該第２のクロック信号に応じたタイミング
   で該メモリから読み出す記憶手段と、該記憶手段から読
   み出された該第１のディジタルデータを該第２のクロッ
   ク信号に基づいて前記ディジタル処理回路へ供給する手
   段とを具備したことを特徴とする映像信号処理装置。