JPS583482A - ビデオ信号デジタル処理装置 - Google Patents
ビデオ信号デジタル処理装置Info
- Publication number
- JPS583482A JPS583482A JP57102364A JP10236482A JPS583482A JP S583482 A JPS583482 A JP S583482A JP 57102364 A JP57102364 A JP 57102364A JP 10236482 A JP10236482 A JP 10236482A JP S583482 A JPS583482 A JP S583482A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- control circuit
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/002—Special television systems not provided for by H04N7/007 - H04N7/18
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ビデオ信号をデジタル処理す、る装置に関し
、またこのような装置を有するテレビジョン信号受像機
にも関するものである。
、またこのような装置を有するテレビジョン信号受像機
にも関するものである。
例えばテレビジョン信号伝送系において、ライン処理シ
ーケンスを必要とする場合には（このことは、原ビデオ
信号を記憶装置内に記憶し、処理後に１或いはそれ以上
のライン周期の遅延を伴なってビデオ信号を再生するこ
とを意味する）、このテレビジョン信号伝送系にサンプ
リングクロック信号を導入する必要がある０テレビジョ
ン画像中に水平の縞を生ゼしぬるおそれのあるライン毎
のサンプリング作動の偏移を無くす為に、このりロック
信号は位相ロックループによって形成されており、この
位相ロックループは、第１図に示すようにまた後に詳細
に説明するように、発振周波数が直流電圧で制御される
発振器と−この発振周波数をライン周波数に調整する分
周期と、発振周波数を制御して、ライン同期信号と、発
振信号から分周により得られる信号との位相を等しくす
る直流電圧を生じる位相比較器と、積分により突然の変
動が生じるのを防止するフィルタとを以って構成されて
いる。
ーケンスを必要とする場合には（このことは、原ビデオ
信号を記憶装置内に記憶し、処理後に１或いはそれ以上
のライン周期の遅延を伴なってビデオ信号を再生するこ
とを意味する）、このテレビジョン信号伝送系にサンプ
リングクロック信号を導入する必要がある０テレビジョ
ン画像中に水平の縞を生ゼしぬるおそれのあるライン毎
のサンプリング作動の偏移を無くす為に、このりロック
信号は位相ロックループによって形成されており、この
位相ロックループは、第１図に示すようにまた後に詳細
に説明するように、発振周波数が直流電圧で制御される
発振器と−この発振周波数をライン周波数に調整する分
周期と、発振周波数を制御して、ライン同期信号と、発
振信号から分周により得られる信号との位相を等しくす
る直流電圧を生じる位相比較器と、積分により突然の変
動が生じるのを防止するフィルタとを以って構成されて
いる。
しかし通常発振器の安定性は、２つの順次の比較間でテ
レビジョン画像の欠陥のない表示を得るのに不充分なも
のである。例えば、複合ビデオ信号をデジタル化して処
理する場合、発振器の瞬間的な不安定性が１処理後に表
示すべき信号中に位相の過渡現象として現われ、これら
が復調後に画像中にｌ−、ｇ ｏｎの極めて目ぎわすな
汚点として表示される。更に、電源からの妨害に対する
感度が高い。これらの妨害を除去するのは困難であり、
大量生産するのにあまりにも高価なものとなってしまう
。
レビジョン画像の欠陥のない表示を得るのに不充分なも
のである。例えば、複合ビデオ信号をデジタル化して処
理する場合、発振器の瞬間的な不安定性が１処理後に表
示すべき信号中に位相の過渡現象として現われ、これら
が復調後に画像中にｌ−、ｇ ｏｎの極めて目ぎわすな
汚点として表示される。更に、電源からの妨害に対する
感度が高い。これらの妨害を除去するのは困難であり、
大量生産するのにあまりにも高価なものとなってしまう
。
本発明の目的は、上述した欠点を最小とし、高度の安定
性を有し、容易に用いることができ、大量生産装置に適
合しうる前述した種類のビデオ信号デジタル処理装置を
提供せんとするにある〇本発明は、入力ビデオ信号から
ライン同期信号を分離する同期分離回路と、この入力ビ
デオ信号に対するデジタル記憶装置と、この記憶装置に
書込みを行なう書込み制御回路と、前記の記憶装置に記
憶された信号を処理する処理回路と、前記の記憶装置か
ら続出しを行ない出力ビデオ信号を再生させる続出し制
御回路とを具えるビデオ信号デジタル処理装置において
、このビデオ信号デジタル処理装置がライン同期信号に
依存しないクロック回路を簀え、このクロック回路は発
振器を有し、この発振器の出力信号が書込み制御回路と
、続出し制御回路と、遅延カウンタとに供給されるよう
にし、前記の遅延カウンタを、テレビジョンライン周期
の整数倍に等しい遅延をライン同期信号に与えるように
構成し、ライン同期信号を分離する同期分離回路の出力
信号が書込み制御回路に［接供給されるとともに遅延カ
ウンタを通過した後にのみ続出し制御回路に供給される
ようにしたことを特徴とする。
性を有し、容易に用いることができ、大量生産装置に適
合しうる前述した種類のビデオ信号デジタル処理装置を
提供せんとするにある〇本発明は、入力ビデオ信号から
ライン同期信号を分離する同期分離回路と、この入力ビ
デオ信号に対するデジタル記憶装置と、この記憶装置に
書込みを行なう書込み制御回路と、前記の記憶装置に記
憶された信号を処理する処理回路と、前記の記憶装置か
ら続出しを行ない出力ビデオ信号を再生させる続出し制
御回路とを具えるビデオ信号デジタル処理装置において
、このビデオ信号デジタル処理装置がライン同期信号に
依存しないクロック回路を簀え、このクロック回路は発
振器を有し、この発振器の出力信号が書込み制御回路と
、続出し制御回路と、遅延カウンタとに供給されるよう
にし、前記の遅延カウンタを、テレビジョンライン周期
の整数倍に等しい遅延をライン同期信号に与えるように
構成し、ライン同期信号を分離する同期分離回路の出力
信号が書込み制御回路に［接供給されるとともに遅延カ
ウンタを通過した後にのみ続出し制御回路に供給される
ようにしたことを特徴とする。
人力ビデオ信号から分離されたライン同期信号は６４μ
秒の理論的なライン期間の端部付近で瞬時的な変動（ジ
ッタ）を受ける為、記憶装置（メモリ）内に書込みを行
なう書込み制御回路の始動も理論的なライン期間から１
またはそれ以上のサンプリング・クロック周期だけずれ
た瞬時で不規則的となる。記憶装置の続出しを行なう為
の読出し制御回路の始動が、原ビデオ信号から分離され
た同じ同期信号によって行なわれる場合には、表示され
るビデオ信号のライン毎の同期信号の位相偏移がテレビ
ジョン画像中に現われるおそれがある。しかし、遅延カ
ウンタを設けることにより、書込み制御回路の始動パル
スに対して極めて正確にライン周期の整数倍だけ遅延さ
れた始動パルスを読出し制御回路に対して形成すること
ができるＯ従って書込み処理の始動時のいかなるずれも
続出し処理において同様に生じる為、このずれによる欠
陥が画像中に生じなくなる。
秒の理論的なライン期間の端部付近で瞬時的な変動（ジ
ッタ）を受ける為、記憶装置（メモリ）内に書込みを行
なう書込み制御回路の始動も理論的なライン期間から１
またはそれ以上のサンプリング・クロック周期だけずれ
た瞬時で不規則的となる。記憶装置の続出しを行なう為
の読出し制御回路の始動が、原ビデオ信号から分離され
た同じ同期信号によって行なわれる場合には、表示され
るビデオ信号のライン毎の同期信号の位相偏移がテレビ
ジョン画像中に現われるおそれがある。しかし、遅延カ
ウンタを設けることにより、書込み制御回路の始動パル
スに対して極めて正確にライン周期の整数倍だけ遅延さ
れた始動パルスを読出し制御回路に対して形成すること
ができるＯ従って書込み処理の始動時のいかなるずれも
続出し処理において同様に生じる為、このずれによる欠
陥が画像中に生じなくなる。
以下図面につき説明するＯ
第１図に示す既知のビデオ信号デジタル処理装置におい
ては、端子ｒに供給されたビデオ信号が変換器１０でア
ナログ−デジタル変換された後に記憶装置１１に記憶さ
れる。回路ｌ！Ｂで処理された後鳳この場合のこの処理
作動はそれ程重要ではなく本発明の本質を成すものでは
なく、本発明を制限するものではない為、その説明を省
略する１またデジタル−アナログ変換器１８を通った後
、出力ビデオ信号が端子Ｓに再生される。同期分離器１
４によって生ぜしめられたライン同期信号と同期するサ
ンプリングクロック信号は、位相比較器１５を有する位
相ロックループによって形成される。位相比較器１６の
第１入力端子にはライン同期信号が供給され、第２入力
端子には後に説明するように回路１７から生じるこの位
相ロックループの出力信号が供給される。この位相ロッ
クループには更に、発振周波数が比較器ＩＩｓの直流出
力電圧によりフィルタ１９を経て制御される発振器１６
が設けられている。回路１７は分周兼続出し制御回路で
あり、この回路１７の出力端子は比較１８１５の第２入
力端子に接続されるとともに書込み制御回路１８を始動
させる為にこの書込み制御回路１８の入力端子に接続さ
れ（この書込み制御回路自体は記憶装置１１１および処
理回路１２に接続されている）、更に記憶装置１１にも
接続される。フィルタ１９は比較器１５と発振器１６と
の間に設けられており、このフィルタにより、異なるラ
イン（水平走査ＩＩ）における位相偏移量の検分による
突然の過度の変動を吸収する。
ては、端子ｒに供給されたビデオ信号が変換器１０でア
ナログ−デジタル変換された後に記憶装置１１に記憶さ
れる。回路ｌ！Ｂで処理された後鳳この場合のこの処理
作動はそれ程重要ではなく本発明の本質を成すものでは
なく、本発明を制限するものではない為、その説明を省
略する１またデジタル−アナログ変換器１８を通った後
、出力ビデオ信号が端子Ｓに再生される。同期分離器１
４によって生ぜしめられたライン同期信号と同期するサ
ンプリングクロック信号は、位相比較器１５を有する位
相ロックループによって形成される。位相比較器１６の
第１入力端子にはライン同期信号が供給され、第２入力
端子には後に説明するように回路１７から生じるこの位
相ロックループの出力信号が供給される。この位相ロッ
クループには更に、発振周波数が比較器ＩＩｓの直流出
力電圧によりフィルタ１９を経て制御される発振器１６
が設けられている。回路１７は分周兼続出し制御回路で
あり、この回路１７の出力端子は比較１８１５の第２入
力端子に接続されるとともに書込み制御回路１８を始動
させる為にこの書込み制御回路１８の入力端子に接続さ
れ（この書込み制御回路自体は記憶装置１１１および処
理回路１２に接続されている）、更に記憶装置１１にも
接続される。フィルタ１９は比較器１５と発振器１６と
の間に設けられており、このフィルタにより、異なるラ
イン（水平走査ＩＩ）における位相偏移量の検分による
突然の過度の変動を吸収する。
第２図に示す本発明による装置は一第１［１１における
のと同じ機能を有する第１図の素子１０゜１１．１！、
ｌａ、１４および１８を具えている。
のと同じ機能を有する第１図の素子１０゜１１．１！、
ｌａ、１４および１８を具えている。
この第２図の装置ではクロック回路のみが異なっており
、このクロック回路は水晶発振器のような安定発振器２
０を具えており、ライン周波数のＮり２１によって生ぜ
しめられる遅延は６４μ秒（ｌライ゛ンの持続時間）に
等しくする。遅延カウンタ２１および書込み制御回路１
８の始動は同期分離器１４によって生ゼしぬられるライ
ン同期信号により行なわれ、読出し制御回路２．９始動
Ｇふカウンタ２１によって生ぜしめられる遅延の終了時
に、正確にはライン同期信号が書込み制御回路１８に供
給されてから６４μ秒後に行なわれる。
、このクロック回路は水晶発振器のような安定発振器２
０を具えており、ライン周波数のＮり２１によって生ぜ
しめられる遅延は６４μ秒（ｌライ゛ンの持続時間）に
等しくする。遅延カウンタ２１および書込み制御回路１
８の始動は同期分離器１４によって生ゼしぬられるライ
ン同期信号により行なわれ、読出し制御回路２．９始動
Ｇふカウンタ２１によって生ぜしめられる遅延の終了時
に、正確にはライン同期信号が書込み制御回路１８に供
給されてから６４μ秒後に行なわれる。
ビデオ信号デジタル処理装置をこのような構成とするこ
とにより、ライン同期信号に悪影響を及ぼすおそれのあ
るいかなる不安定性（或いはジッタ）によっても、最終
的に得られるテレビジョン画像の品質にいかなる悪影響
をも及ぼさないようになる。その理由は、いがなる条件
でも、記憶装置１１に書込まれた瞬時に対して一定の遅
延時間でこの記憶装置１１の続出しを行なうことにより
端子Ｓにビデオ信号を再生する為である。またカウンタ
２１および書込み制御回路１８の始動瞬時を０ｉｉｓさ
せるおそれのあるいかなる位相偏移にょっても、一定の
遅延時間を除いて、続出し制御回路の始動瞬時をも上記
の瞬時と正確に同じに偏移させ、従ってこの偏移による
影響を最早や表示装置上で見ることができない。
とにより、ライン同期信号に悪影響を及ぼすおそれのあ
るいかなる不安定性（或いはジッタ）によっても、最終
的に得られるテレビジョン画像の品質にいかなる悪影響
をも及ぼさないようになる。その理由は、いがなる条件
でも、記憶装置１１に書込まれた瞬時に対して一定の遅
延時間でこの記憶装置１１の続出しを行なうことにより
端子Ｓにビデオ信号を再生する為である。またカウンタ
２１および書込み制御回路１８の始動瞬時を０ｉｉｓさ
せるおそれのあるいかなる位相偏移にょっても、一定の
遅延時間を除いて、続出し制御回路の始動瞬時をも上記
の瞬時と正確に同じに偏移させ、従ってこの偏移による
影響を最早や表示装置上で見ることができない。
本発明は、上述した例のみに限定されず種々の変更を加
えうること勿論である。例えば、カウンタ１Ｎにより生
ゼしぬられる遅延は６４μ秒の値に限定されず、この値
の倍数である他の値にすることができること明らかであ
る。すなわち、この遅延時間はライン周期の整数倍に正
確に等しくすることができる。
えうること勿論である。例えば、カウンタ１Ｎにより生
ゼしぬられる遅延は６４μ秒の値に限定されず、この値
の倍数である他の値にすることができること明らかであ
る。すなわち、この遅延時間はライン周期の整数倍に正
確に等しくすることができる。
本発明は、符号化テレビジョン用の符号化或いは復号化
装置に用いるのに適している。第３図は本発明装置を用
いる復号化装置の一例を示し、この復号化装置は前述し
たビデオ信号デジタル処理装置におけるように、変換器
ｌＯおよび１８と、デジタル記憶装置ｔ（このデジタル
記憶装置は、アドレススイッチング回路δ８により制御
されスイッチの位置に依存して交互に書込みおよび続出
しを行なう２つの並列の記憶装置１１８１および８２よ
り成っており、ビデオ信号に先立つライン同期７ぐルス
の発生中に変換器ＩＯおよび１８間を直接接続する）と
、同期分離器１４と、発振器２０と一書込み制御回路１
８と、続出し制御回路ｚ２と・遅延カウンタｚ１とを具
えており、更にこの復号化装置は、受像機を符号化伝送
に適合させる為の回路８０をも具え、この回路８０は、
ユーザに対する個人的な入力装置である入力回路８４と
１同期分離器１４から到来するライン同期信号を受ける
擬似乱数発生器８５と、復号化回路８６とを以って構成
する・従って、本発明は、ビデオ信号デジタル処理装置
を有する前述したテレビジョン受像機或いはビデオ信号
デジタル処理装置をそれ自体が有する復号化装置にも関
するものである。
装置に用いるのに適している。第３図は本発明装置を用
いる復号化装置の一例を示し、この復号化装置は前述し
たビデオ信号デジタル処理装置におけるように、変換器
ｌＯおよび１８と、デジタル記憶装置ｔ（このデジタル
記憶装置は、アドレススイッチング回路δ８により制御
されスイッチの位置に依存して交互に書込みおよび続出
しを行なう２つの並列の記憶装置１１８１および８２よ
り成っており、ビデオ信号に先立つライン同期７ぐルス
の発生中に変換器ＩＯおよび１８間を直接接続する）と
、同期分離器１４と、発振器２０と一書込み制御回路１
８と、続出し制御回路ｚ２と・遅延カウンタｚ１とを具
えており、更にこの復号化装置は、受像機を符号化伝送
に適合させる為の回路８０をも具え、この回路８０は、
ユーザに対する個人的な入力装置である入力回路８４と
１同期分離器１４から到来するライン同期信号を受ける
擬似乱数発生器８５と、復号化回路８６とを以って構成
する・従って、本発明は、ビデオ信号デジタル処理装置
を有する前述したテレビジョン受像機或いはビデオ信号
デジタル処理装置をそれ自体が有する復号化装置にも関
するものである。
第１図は従来のビデオ信号デジタル処理装置の一例を示
すブロック線図、 第２図は本発明によるビデオ信号デジタル処理装置の一
例を示すブロック線図、 第８図は本発明によるビデオ信号デジタル処理−装置を
適用した復号化装置の一例を示すブロック線図である。 ｌＯ・・・アナログ−デジタル変換器 １１・・・記憶装置 ｌｚ・・・処理回路１ Ｂ
０３．デジタル−アナログ変換器１４・・・同期分離器
１ｂ・・・位相比較器１６・・・発振器 １
７・・・分周兼読出し制御回路 １８
・・・書込み制御回路１９・・・フィルタ ２０・
・・安定発振器３１・・・遅延カウンタ ｚ２・・・読
出し制御回路２１１、８ ！・・・記憶装置 δ８・
・・アドレススイッチング回路 ８４・・
・入力回路８５・・・擬似乱数発生器 ′８６・・・符号化回路 特許出願人 ラ・ラジオテクニーク 彎−階 Φ へ
すブロック線図、 第２図は本発明によるビデオ信号デジタル処理装置の一
例を示すブロック線図、 第８図は本発明によるビデオ信号デジタル処理−装置を
適用した復号化装置の一例を示すブロック線図である。 ｌＯ・・・アナログ−デジタル変換器 １１・・・記憶装置 ｌｚ・・・処理回路１ Ｂ
０３．デジタル−アナログ変換器１４・・・同期分離器
１ｂ・・・位相比較器１６・・・発振器 １
７・・・分周兼読出し制御回路 １８
・・・書込み制御回路１９・・・フィルタ ２０・
・・安定発振器３１・・・遅延カウンタ ｚ２・・・読
出し制御回路２１１、８ ！・・・記憶装置 δ８・
・・アドレススイッチング回路 ８４・・
・入力回路８５・・・擬似乱数発生器 ′８６・・・符号化回路 特許出願人 ラ・ラジオテクニーク 彎−階 Φ へ
Claims (1)
- １ 入力ビデオ信号からライン同期信号を分離する同期
分離回路（１４）と、この入力ビデオ信号に対するデジ
タル記憶装置と、この記憶装置に書込みを行なう書込み
制御回路（１８］と、前記の記憶装置に記憶された信号
を処理する処理回路（１２）と、前記の記憶装置から続
出しを行ない出力ビデオ信号を再生させる読出し制御回
路（２２〕とを具えるビデオ信号デジタル処理装置にお
いて、このビデオ信号デジタル処理装置がライン同期信
号に依存しないクロック回路を具え、このりｉツク回路
は発振器（２０）を有し、この発振器の出力信号が書込
み制御回路（１８）と、続出し制御回路（２２）と１延
力ウンタ＋ｇｘ）とに供給されるようにし、前記の遅延
カウンタ（２１）を、テレビシロンライン周期の整数倍
に等しい遅延をライン同期信号に与えるように構成し、
ライン同期信号を分離する同期分離回路（１４）の出力
信号が書込み制御回路（１８）に直接供給されるととも
に遅延カウンタ（８１）を通過した後にの ゛み続
出し制御回路（２２）に供給されるようにしたことを特
徴とするビデオ信号デジタル処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8112122 | 1981-06-19 | ||
| FR8112122A FR2508262B1 (fr) | 1981-06-19 | 1981-06-19 | Systeme de numerisation et de traitement asynchrone de signaux videofrequence et recepteur de signaux de television equipe d'un tel systeme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583482A true JPS583482A (ja) | 1983-01-10 |
| JPH0239918B2 JPH0239918B2 (ja) | 1990-09-07 |
Family
ID=9259707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102364A Granted JPS583482A (ja) | 1981-06-19 | 1982-06-16 | ビデオ信号デジタル処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4467357A (ja) |
| JP (1) | JPS583482A (ja) |
| DE (1) | DE3222724A1 (ja) |
| FR (1) | FR2508262B1 (ja) |
| GB (1) | GB2103448B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4531154A (en) * | 1982-10-29 | 1985-07-23 | At&T Bell Laboratories | Interface for a video display processor arranged to provide an overlay on a video display |
| US4593315A (en) * | 1984-05-29 | 1986-06-03 | Rca Corporation | Progressive scan television receiver for non-standard signals |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| DE3582914D1 (de) * | 1984-10-31 | 1991-06-27 | Rca Licensing Corp | Fernsehanzeigeanordnung umfassend einen zeichengenerator mit einem nicht mit der zeilenfrequenz synchronisierten taktgeber. |
| GB2169170A (en) * | 1984-12-20 | 1986-07-02 | Racal Data Communications Inc | Video data transfer between a real-time video controller and a digital processor |
| US5371540A (en) * | 1990-04-19 | 1994-12-06 | Matsushita Electric Industrial Co. | Digital-signal-processing camera |
| JPH0834569B2 (ja) * | 1990-04-19 | 1996-03-29 | 松下電器産業株式会社 | デジタル信号処理撮像装置 |
| US5091774A (en) * | 1990-11-30 | 1992-02-25 | Eastman Kodak Company | Method and apparatus for providing sync on R-G-B video signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947874A (en) * | 1974-10-29 | 1976-03-30 | Eastman Technology, Inc. | Apparatus for modifying the time base of signals |
| US3992699A (en) * | 1974-11-13 | 1976-11-16 | Communication Mfg. Co. | First-in/first-out data storage system |
| US4224481A (en) * | 1975-03-10 | 1980-09-23 | Eli S. Jacobs | Compression and expansion circuitry for a recording and playback system |
| NL7704398A (nl) * | 1977-04-22 | 1978-10-24 | Philips Nv | Inrichting voor het afbeelden van gegevens op een weergeeftoestel. |
-
1981
- 1981-06-19 FR FR8112122A patent/FR2508262B1/fr not_active Expired
-
1982
- 1982-05-24 US US06/381,087 patent/US4467357A/en not_active Expired - Fee Related
- 1982-06-16 JP JP57102364A patent/JPS583482A/ja active Granted
- 1982-06-16 GB GB08217411A patent/GB2103448B/en not_active Expired
- 1982-06-18 DE DE19823222724 patent/DE3222724A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3222724C2 (ja) | 1990-08-02 |
| FR2508262A1 (fr) | 1982-12-24 |
| JPH0239918B2 (ja) | 1990-09-07 |
| US4467357A (en) | 1984-08-21 |
| DE3222724A1 (de) | 1983-01-27 |
| FR2508262B1 (fr) | 1986-05-09 |
| GB2103448B (en) | 1985-04-11 |
| GB2103448A (en) | 1983-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| US4376291A (en) | Method of compensating time faults in a digital color television signal | |
| JPS583482A (ja) | ビデオ信号デジタル処理装置 | |
| JP3135308B2 (ja) | ディジタルビデオ・オーディオ信号伝送方法及びディジタルオーディオ信号再生方法 | |
| JPH0712229B2 (ja) | 時間軸補正装置 | |
| EP0432668B1 (en) | Video signal processing apparatus and method for time base compensation | |
| JPS6114705B2 (ja) | ||
| KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
| US4760468A (en) | Color video signal recording and reproducing apparatus | |
| JP3056555B2 (ja) | 時間軸誤差補正用基準信号記録及び再生回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP2799704B2 (ja) | 画像記録再生装置 | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| KR970006304B1 (ko) | 시간축보정장치 | |
| KR890003519B1 (ko) | 기록재생장치 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPH0233237B2 (ja) | ||
| JPH04252591A (ja) | 映像符号化装置用タイムベースコレクタ | |
| JPH06121186A (ja) | 高品位映像信号のクロック再生回路 | |
| JPH06181582A (ja) | 時間軸補正装置 | |
| JPH0342980A (ja) | 時間軸圧縮方式映像信号再生装置 | |
| JPS6034876B2 (ja) | テレビジヨン同期信号発生装置 | |
| JPS648511B2 (ja) |