JPH0834569B2 - デジタル信号処理撮像装置 - Google Patents
デジタル信号処理撮像装置Info
- Publication number
- JPH0834569B2 JPH0834569B2 JP10345590A JP10345590A JPH0834569B2 JP H0834569 B2 JPH0834569 B2 JP H0834569B2 JP 10345590 A JP10345590 A JP 10345590A JP 10345590 A JP10345590 A JP 10345590A JP H0834569 B2 JPH0834569 B2 JP H0834569B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- signal
- circuit
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 15
- 230000003111 delayed effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 206010027336 Menstruation delayed Diseases 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/0675—Arrangements or circuits at the transmitter end for mixing the synchronising signals with the picture signal or mutually
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Studio Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本考案はデジタル信号処理撮像装置に関するものであ
る。
る。
従来の技術 近年、デジタル信号処理撮像装置が多く開発されてい
る。以下図面を参照しながら、上述した従来のデジタル
信号処理撮像装置の一例について説明する。
る。以下図面を参照しながら、上述した従来のデジタル
信号処理撮像装置の一例について説明する。
第７図は従来のデジタル信号処理撮像装置の構成を示
すブロック図である。第７図において、51は固体撮像素
子、52は水平帰線消去期間内で水平帰線消去期間終了時
よりTA期間（約１μSEC）だけ早く固体撮像素子51の出
力信号が出力できるように固体撮像素子51を駆動する駆
動回路、53は同期信号を発生する同期信号発生回路、54
は固体撮像素子51の出力信号の処理を行うデジタル信号
処理回路、55はデジタルシステム処理回路54の映像信号
出力、56は同期信号発生回路53が発生する同期信号であ
る。
すブロック図である。第７図において、51は固体撮像素
子、52は水平帰線消去期間内で水平帰線消去期間終了時
よりTA期間（約１μSEC）だけ早く固体撮像素子51の出
力信号が出力できるように固体撮像素子51を駆動する駆
動回路、53は同期信号を発生する同期信号発生回路、54
は固体撮像素子51の出力信号の処理を行うデジタル信号
処理回路、55はデジタルシステム処理回路54の映像信号
出力、56は同期信号発生回路53が発生する同期信号であ
る。
第６図はデジタル信号処理回路のデジタルフィルタの
構成を示すものである。61は遅延素子、62は乗算器、63
は加算器である。
構成を示すものである。61は遅延素子、62は乗算器、63
は加算器である。
以上のように構成された従来のデジタル信号処理撮像
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
まず、同期信号発生回路53が発生する同期信号56に同
期して、駆動回動52が固体撮像素子駆動パルスを発生し
固体撮像素子51を駆動することにより、水平帰線消去期
間内で水平帰線消去期間終了時よりTA（約１μsec）だ
け早く固体撮像素子51が出力信号を出力する。固体撮像
素子51からの出力信号をデジタル信号回路54でローパス
フィルタ、輪郭強調フィルタ、雑音低減フィルタ等に信
号処理を行い、映像信号55として出力する。また、映像
信号と共に同期信号発生回路53が発生した同期信号56も
出力する。このようなデジタル信号処理回路54はいくつ
かのデジタルフィルタで構成されている。第６図に示す
ようにデジタルフィルタは遅延素子61と乗算数62と加算
器63で構成されている（例えば、「画像のデジタル信号
処理」第７章デジタルフィルタ 吹抜敬彦著 日刊工業
新聞社）。
期して、駆動回動52が固体撮像素子駆動パルスを発生し
固体撮像素子51を駆動することにより、水平帰線消去期
間内で水平帰線消去期間終了時よりTA（約１μsec）だ
け早く固体撮像素子51が出力信号を出力する。固体撮像
素子51からの出力信号をデジタル信号回路54でローパス
フィルタ、輪郭強調フィルタ、雑音低減フィルタ等に信
号処理を行い、映像信号55として出力する。また、映像
信号と共に同期信号発生回路53が発生した同期信号56も
出力する。このようなデジタル信号処理回路54はいくつ
かのデジタルフィルタで構成されている。第６図に示す
ようにデジタルフィルタは遅延素子61と乗算数62と加算
器63で構成されている（例えば、「画像のデジタル信号
処理」第７章デジタルフィルタ 吹抜敬彦著 日刊工業
新聞社）。
このような構成にすると入力信号はＭ段の遅延素子61
で遅延して出力信号になる。例えばデジタル信号処理回
路のデジタルフィルタの遅延素子の合計が100段で、10M
Hzのクロックで動作させたとすると、TB時間（10μse
c）遅延して映像出力信号を出力することになる。よっ
て、映像出力信号は水平帰線消去期間より（TB−TA）期
間（約９μsec）遅延していることになる。
で遅延して出力信号になる。例えばデジタル信号処理回
路のデジタルフィルタの遅延素子の合計が100段で、10M
Hzのクロックで動作させたとすると、TB時間（10μse
c）遅延して映像出力信号を出力することになる。よっ
て、映像出力信号は水平帰線消去期間より（TB−TA）期
間（約９μsec）遅延していることになる。
発明が解決しようとする課題 しかしなら上記のような構成では、従来のアナログ信
号処理では約１μsecの遅延しかなく、映像信号の遅延
が水平帰線消去期間内で問題点にならなかったが、デジ
タル信号処理回路はデジタル加減乗算器と遅延素子で構
成され、10MHzのクロックで動作したとしても、全体が1
00段の遅延素子で構成されたデジタル信号処理では約10
μsecの遅延が発生する。第３図はデジタル信号処理撮
像装置の信号図であるが、第３図に示すように水平帰線
消去信号Ａと映像信号Ｄが重なってしまうという問題点
を有していた。さらに、水平同期信号Ｂと水平帰線消去
信号Ａを固体撮像素子と駆動回路デジタル信号処理回路
の約10μsecの遅延をずらし、デジタル信号処理後の映
像信号Ｄと水平同期信号Ｆ、水平帰線消去信号Ｅのタイ
ミングを合わせようとすると、水平帰線消去信号Ｅは固
体撮像素子の駆動に使用しないので妨害を与えないよう
に固体撮像素子と駆動回路から離してあるので問題ない
が、固体撮像素子の駆動に用いる水平同期信号Ｆが固体
撮像素子の出力信号Ｃに妨害を与え、映像信号を使用で
きないという問題点も有していた。
号処理では約１μsecの遅延しかなく、映像信号の遅延
が水平帰線消去期間内で問題点にならなかったが、デジ
タル信号処理回路はデジタル加減乗算器と遅延素子で構
成され、10MHzのクロックで動作したとしても、全体が1
00段の遅延素子で構成されたデジタル信号処理では約10
μsecの遅延が発生する。第３図はデジタル信号処理撮
像装置の信号図であるが、第３図に示すように水平帰線
消去信号Ａと映像信号Ｄが重なってしまうという問題点
を有していた。さらに、水平同期信号Ｂと水平帰線消去
信号Ａを固体撮像素子と駆動回路デジタル信号処理回路
の約10μsecの遅延をずらし、デジタル信号処理後の映
像信号Ｄと水平同期信号Ｆ、水平帰線消去信号Ｅのタイ
ミングを合わせようとすると、水平帰線消去信号Ｅは固
体撮像素子の駆動に使用しないので妨害を与えないよう
に固体撮像素子と駆動回路から離してあるので問題ない
が、固体撮像素子の駆動に用いる水平同期信号Ｆが固体
撮像素子の出力信号Ｃに妨害を与え、映像信号を使用で
きないという問題点も有していた。
本発明は上記問題点に鑑み、映像信号に妨害を与え
ず、且つ撮像信号と同期信号が正規のタイミングで出力
できるデジタル信号処理撮像装置とデジタル信号処理LS
Iを提供することを目的としている。
ず、且つ撮像信号と同期信号が正規のタイミングで出力
できるデジタル信号処理撮像装置とデジタル信号処理LS
Iを提供することを目的としている。
課題を解決するための手段 上記目的を達成するために本発明のデジタル信号処理
撮像装置は、同期信号を発生する同期信号発生回路と、
固体撮像素子と、水平帰線消去期間内で水平帰線消去期
間終了時よりTA期間だけ早く前記固体撮像素子の出力信
号が出力するように前記固体撮像素子を駆動する駆動回
路と、前記固体撮像素子からの出力信号を処理する信号
処理回路と、前記信号処理回路の遅延時間TBから前記TA
期間減じた期間だけ前記同期信号を遅延する遅延回路と
を備えたものである。
撮像装置は、同期信号を発生する同期信号発生回路と、
固体撮像素子と、水平帰線消去期間内で水平帰線消去期
間終了時よりTA期間だけ早く前記固体撮像素子の出力信
号が出力するように前記固体撮像素子を駆動する駆動回
路と、前記固体撮像素子からの出力信号を処理する信号
処理回路と、前記信号処理回路の遅延時間TBから前記TA
期間減じた期間だけ前記同期信号を遅延する遅延回路と
を備えたものである。
作用 本発明は上記した構成によって、同期信号発生回路が
発生した同期信号に同期して駆動回路が固体撮像素子を
駆動することにより、水平帰線消去期間終了時よりTA期
間早く固体撮像素子が出力信号を出力する。この出力信
号を信号処理回路で処理して映像信号として出力する。
このとき信号処理のため映像信号は同期信号より（TB−
TA）期間遅延しているが、前記信号処理回路の遅延時間
TBから前記TA期間減じた期間だけ遅延する遅延回路で同
期信号発生回路が発生した同期信号を遅延させ、信号処
理信号の映像信号出力と正規のタイミングで出力するこ
とができる。さらに、信号処理回路を構成するLSI内に
遅延回路を内蔵することで回路構成を小型にすることが
でき、映像信号に与える同期信号の妨害を非常に小さく
することができる。
発生した同期信号に同期して駆動回路が固体撮像素子を
駆動することにより、水平帰線消去期間終了時よりTA期
間早く固体撮像素子が出力信号を出力する。この出力信
号を信号処理回路で処理して映像信号として出力する。
このとき信号処理のため映像信号は同期信号より（TB−
TA）期間遅延しているが、前記信号処理回路の遅延時間
TBから前記TA期間減じた期間だけ遅延する遅延回路で同
期信号発生回路が発生した同期信号を遅延させ、信号処
理信号の映像信号出力と正規のタイミングで出力するこ
とができる。さらに、信号処理回路を構成するLSI内に
遅延回路を内蔵することで回路構成を小型にすることが
でき、映像信号に与える同期信号の妨害を非常に小さく
することができる。
実施例 以下、本発明の一実施例のデジタル信号処理撮像装置
について、図面を参照しながら説明する。第１図ａと第
１図ｂは本発明の第１の実施例におけるデジタル信号処
理撮像装置の構成を示すブロック図である。第１図ａと
第１図ｂにおいて、11は固体撮像素子、12は水平帰線消
去期間内で水平帰線消去期間終了時よりTA期間（１μse
c）だけ早く固体撮像11の出力信号が出力できるように
固体撮像素子11を駆動する駆動回路、13は同期信号を発
生する同期信号発生回路、14は固体撮像素子11からの出
力信号を処理するデジタル信号処理回路、15はデジタル
信号処理回路14の遅延時間TB期間からTA期間（約１μse
c）減じた期間だけ同期信号を遅延させる遅延回路、16
はデジタル信号処理LSIである。17はVTR処理ブロックで
ある。
について、図面を参照しながら説明する。第１図ａと第
１図ｂは本発明の第１の実施例におけるデジタル信号処
理撮像装置の構成を示すブロック図である。第１図ａと
第１図ｂにおいて、11は固体撮像素子、12は水平帰線消
去期間内で水平帰線消去期間終了時よりTA期間（１μse
c）だけ早く固体撮像11の出力信号が出力できるように
固体撮像素子11を駆動する駆動回路、13は同期信号を発
生する同期信号発生回路、14は固体撮像素子11からの出
力信号を処理するデジタル信号処理回路、15はデジタル
信号処理回路14の遅延時間TB期間からTA期間（約１μse
c）減じた期間だけ同期信号を遅延させる遅延回路、16
はデジタル信号処理LSIである。17はVTR処理ブロックで
ある。
第２図は本発明の実施例のデジタル信号処理LSIの構
成例である。第２図において、21はデジタル信号処理LS
I、22はLPF（ローパスフィルタ）、23は輪郭強調フィル
タ、24は雑音低減フィルタ、25はダイナミックレンジ拡
大回路、26は付加機能回路、27は遅延回路、28はデジタ
ル信号処理回路である。
成例である。第２図において、21はデジタル信号処理LS
I、22はLPF（ローパスフィルタ）、23は輪郭強調フィル
タ、24は雑音低減フィルタ、25はダイナミックレンジ拡
大回路、26は付加機能回路、27は遅延回路、28はデジタ
ル信号処理回路である。
第３図は本発明の実施例におけるデジタル信号処理撮
像装置の波形図である。第３図において、Ａは水平帰線
消去信号、Ｂは水平同期信号、Ｃは固体撮像素子の出力
信号、Ｄは映像信号出力、Ｅは遅延回路出力の水平帰線
消去信号、Ｆは遅延回路出力の水平同期信号である。
像装置の波形図である。第３図において、Ａは水平帰線
消去信号、Ｂは水平同期信号、Ｃは固体撮像素子の出力
信号、Ｄは映像信号出力、Ｅは遅延回路出力の水平帰線
消去信号、Ｆは遅延回路出力の水平同期信号である。
第４図は本発明の実施例におけるVTR処理ブロック17
において、映像信号と水平帰線消去信号と水平同期信号
からテレビ信号をつくる順序を示した波形図である。第
４図において、（ａ）は映像信号、（ｂ）は水平帰線消
去信号、（ｃ）は帰線消去された映像信号、（ｄ）は水
平同期信号、（ｅ）はテレビ信号である。
において、映像信号と水平帰線消去信号と水平同期信号
からテレビ信号をつくる順序を示した波形図である。第
４図において、（ａ）は映像信号、（ｂ）は水平帰線消
去信号、（ｃ）は帰線消去された映像信号、（ｄ）は水
平同期信号、（ｅ）はテレビ信号である。
以上のように構成されたデジタル信号処理撮像装置に
ついて、以下第１図、第２図、第３図及び第４図を用い
てその動作を説明する。
ついて、以下第１図、第２図、第３図及び第４図を用い
てその動作を説明する。
まず、第１図ａは本発明の一実施例のデジタル信号処
理撮像装置の構成例を示すものであって、同期信号発生
回路13が発生する同期信号に同期して駆動回路12で固体
撮像素子駆動パルスを発生し、固体撮像素子11を動作さ
せる。水平帰線消去期間内で水平帰線消去期間終了時よ
りTA期間（約１μsec）だけ早く固体撮像素子11が出力
信号を出力する。固体撮像素子11からの出力信号はデジ
タル信号処理回路14で信号処理を行い映像信号として出
力する。このときデジタル信号処理のため映像信号はTB
期間（約10μsec）遅延しているが、同期信号発生回路1
3が発生した同期信号を（TB−TA）期間（約９μsec）の
遅延時間を有した遅延回路15で遅延させ、映像信号と正
規のタイミングで出力する。
理撮像装置の構成例を示すものであって、同期信号発生
回路13が発生する同期信号に同期して駆動回路12で固体
撮像素子駆動パルスを発生し、固体撮像素子11を動作さ
せる。水平帰線消去期間内で水平帰線消去期間終了時よ
りTA期間（約１μsec）だけ早く固体撮像素子11が出力
信号を出力する。固体撮像素子11からの出力信号はデジ
タル信号処理回路14で信号処理を行い映像信号として出
力する。このときデジタル信号処理のため映像信号はTB
期間（約10μsec）遅延しているが、同期信号発生回路1
3が発生した同期信号を（TB−TA）期間（約９μsec）の
遅延時間を有した遅延回路15で遅延させ、映像信号と正
規のタイミングで出力する。
また、第１図ｂに示すように、デジタル信号処理回路
14に対する遅延回路の遅延時間はあらかじめ決めること
ができるので、遅延回路15をデジタル信号処理回路14と
同一のデジタル信号処理LSI16に内蔵することができ
る。このようなLSI構成にすることによって撮像装置の
回路構成を小型化することができる。
14に対する遅延回路の遅延時間はあらかじめ決めること
ができるので、遅延回路15をデジタル信号処理回路14と
同一のデジタル信号処理LSI16に内蔵することができ
る。このようなLSI構成にすることによって撮像装置の
回路構成を小型化することができる。
次に、第２図は本発明の一実施例のデジタル信号処理
LSIの構成例を示すものであって、第３図は本発明の実
施例におけるデジタル信号処理映像装置の信号図であ
る。ここで本実施例における同期信号を水平帰線消去信
号と水平同期信号とした。固体映像素子の出力信号Ｃを
デジタル信号処理LSI21でローパスフィルタ22、輪郭強
調フィルタ23、雑音低減フィルタ24等の信号処理を行
い、影像信号出力Ｄとして出力する。このようにデジタ
ル信号処理回路はいくつかのデジタルフィルタで構成さ
れている。第６図に示すようにデジタルフィルタは遅延
素子61と乗算器62と加算器63で構成されている。このよ
うな構成にすると固体撮像素子の出力信号ＣはＭ段の遅
延素子61で遅延して映像信号出力Ｄになる。例えばデジ
タル信号処理回路のデジタルフィルタの遅延素子の合計
が100段で、映像信号の標本化周波数である13.5MHzのク
ロックで動作させたとすると、約7.4μsec（TB期間）遅
延して映像信号出力Ｄを出力することになる。このとき
水平帰線消去信号Ａと映像信号出力Ｄは重なっている
が、水平同期信号Ｂと水平帰線消去信号Ａは（TB−TA）
期間（約6.4μsec）の遅延時間（約86段の遅延素子）を
有した遅延回路27で遅延させて、デジタル信号処理回路
28の映像信号出力Ｄと正規のタイミングで出力する。そ
して、この映像信号と同期信号をVTR処理ブロック17に
入力する。
LSIの構成例を示すものであって、第３図は本発明の実
施例におけるデジタル信号処理映像装置の信号図であ
る。ここで本実施例における同期信号を水平帰線消去信
号と水平同期信号とした。固体映像素子の出力信号Ｃを
デジタル信号処理LSI21でローパスフィルタ22、輪郭強
調フィルタ23、雑音低減フィルタ24等の信号処理を行
い、影像信号出力Ｄとして出力する。このようにデジタ
ル信号処理回路はいくつかのデジタルフィルタで構成さ
れている。第６図に示すようにデジタルフィルタは遅延
素子61と乗算器62と加算器63で構成されている。このよ
うな構成にすると固体撮像素子の出力信号ＣはＭ段の遅
延素子61で遅延して映像信号出力Ｄになる。例えばデジ
タル信号処理回路のデジタルフィルタの遅延素子の合計
が100段で、映像信号の標本化周波数である13.5MHzのク
ロックで動作させたとすると、約7.4μsec（TB期間）遅
延して映像信号出力Ｄを出力することになる。このとき
水平帰線消去信号Ａと映像信号出力Ｄは重なっている
が、水平同期信号Ｂと水平帰線消去信号Ａは（TB−TA）
期間（約6.4μsec）の遅延時間（約86段の遅延素子）を
有した遅延回路27で遅延させて、デジタル信号処理回路
28の映像信号出力Ｄと正規のタイミングで出力する。そ
して、この映像信号と同期信号をVTR処理ブロック17に
入力する。
次に、第４図は本発明の実施例におけるVTR処理ブロ
ック17において、映像信号と水平帰線消去信号と水平同
期信号からテレビ信号をつくる順序を示した信号図であ
る。ここで本実施例における同期信号を水平帰線消去信
号と水平同期信号とした。（ａ）はデジタル信号処理撮
像装置の映像信号出力で、被写体の明暗に応じて出力信
号の振幅も変化しているが、帰線期間中の映像信号は画
像再現には意味のないものである。したがって、水平帰
線消去信号（ｂ）によってこの部分をカットし、（ｃ）
に示すような帰線消去された映像信号にする。次に水平
同期信号（ｄ）を水平帰線消去期間に加えると（ｅ）に
示すようなテレビ信号ができあがる。このようなテレビ
信号（ｅ）にした後VTR処理を行う。もし映像信号と帰
線消去信号がずれていると、走査期間の映像信号を消去
してしまうことになる。よって、デジタル信号処理撮像
装置から映像信号と水平帰線消去信号と水平同期信号を
正規のタイミングで出力するようにしている。
ック17において、映像信号と水平帰線消去信号と水平同
期信号からテレビ信号をつくる順序を示した信号図であ
る。ここで本実施例における同期信号を水平帰線消去信
号と水平同期信号とした。（ａ）はデジタル信号処理撮
像装置の映像信号出力で、被写体の明暗に応じて出力信
号の振幅も変化しているが、帰線期間中の映像信号は画
像再現には意味のないものである。したがって、水平帰
線消去信号（ｂ）によってこの部分をカットし、（ｃ）
に示すような帰線消去された映像信号にする。次に水平
同期信号（ｄ）を水平帰線消去期間に加えると（ｅ）に
示すようなテレビ信号ができあがる。このようなテレビ
信号（ｅ）にした後VTR処理を行う。もし映像信号と帰
線消去信号がずれていると、走査期間の映像信号を消去
してしまうことになる。よって、デジタル信号処理撮像
装置から映像信号と水平帰線消去信号と水平同期信号を
正規のタイミングで出力するようにしている。
以上のような本実施例によれば、デジタル信号処理撮
像装置を同期信号等を発生する同期信号発生回路と、固
体撮像素子と、水平帰線消去期間内で水平帰線消去期間
終了時よりTA期間だけ早く前記固体撮像素子の出力信号
が出力するように前記固体撮像素子を駆動する駆動回路
と、前記固体撮像素子からの出力信号を処理するデジタ
ル信号処理回路と、前記デジタル信号処理回路の遅延時
間TBから前記TA期間減じた期間だけ前記同期信号を遅延
する遅延回路という構成にするこにより、映像信号を妨
害せずに、且つデジタル信号処理回路の映像信号出力と
同期信号が正規のタイミングで出力できる。さらに遅延
回路をデジタル信号処理回路と同一のLSIに内蔵するこ
とにより、回路構成を小型化することができる。
像装置を同期信号等を発生する同期信号発生回路と、固
体撮像素子と、水平帰線消去期間内で水平帰線消去期間
終了時よりTA期間だけ早く前記固体撮像素子の出力信号
が出力するように前記固体撮像素子を駆動する駆動回路
と、前記固体撮像素子からの出力信号を処理するデジタ
ル信号処理回路と、前記デジタル信号処理回路の遅延時
間TBから前記TA期間減じた期間だけ前記同期信号を遅延
する遅延回路という構成にするこにより、映像信号を妨
害せずに、且つデジタル信号処理回路の映像信号出力と
同期信号が正規のタイミングで出力できる。さらに遅延
回路をデジタル信号処理回路と同一のLSIに内蔵するこ
とにより、回路構成を小型化することができる。
以下、本発明の第２の実施例について図面を参照しな
がら説明する。
がら説明する。
第５図は本発明の第２の実施例を示すデジタル信号処
理LSIを使用したデジタル信号処理撮像装置の構成図で
ある。第５図において、11は固体撮像素子、13は同期信
号発生回路、14はデジタル信号処理回路、16はデジタル
信号処理LSI、17はVTR処理ブロックであり、以上は第１
図ｂの構成と同様なものである。第１図ｂの構成と異な
るのは、マイコン10を設けデジタル信号処理LSI16の遅
延回路15の遅延時間を切り換えられるようにした点と、
駆動回路12が固体撮像素子11の出力信号を同期信号に同
期して出力するように駆動するようにした点と、デジタ
ル−アナログ変換回路18とローパスフィルタ19を付加
し、遅延回路15の遅延時間をデジタル信号処理回路14に
接続されたアナログ信号処理回路（デジタル−アナログ
変換回路18とローパスフィルタ19）の合計遅延時間とほ
ぼ等しい遅延時間を有するようにした点である。
理LSIを使用したデジタル信号処理撮像装置の構成図で
ある。第５図において、11は固体撮像素子、13は同期信
号発生回路、14はデジタル信号処理回路、16はデジタル
信号処理LSI、17はVTR処理ブロックであり、以上は第１
図ｂの構成と同様なものである。第１図ｂの構成と異な
るのは、マイコン10を設けデジタル信号処理LSI16の遅
延回路15の遅延時間を切り換えられるようにした点と、
駆動回路12が固体撮像素子11の出力信号を同期信号に同
期して出力するように駆動するようにした点と、デジタ
ル−アナログ変換回路18とローパスフィルタ19を付加
し、遅延回路15の遅延時間をデジタル信号処理回路14に
接続されたアナログ信号処理回路（デジタル−アナログ
変換回路18とローパスフィルタ19）の合計遅延時間とほ
ぼ等しい遅延時間を有するようにした点である。
上記のように構成されたデジタル信号処理LSIを用い
たデジタル信号処理撮像装置について、以下その動作を
説明する。
たデジタル信号処理撮像装置について、以下その動作を
説明する。
まず、第５図は本発明の第２の実施例のデジタル信号
処理LSIを用いたデジタル信号処理撮像装置の構成例を
示すものであって、同期信号発生回路13が発生する同期
信号に同期して駆動回路12で固体撮像素子駆動パルスを
発生し、固体撮像素子11を動作させる。同期信号に同期
して固体撮像素子11が出力信号を出力する。よって、固
体撮像素子11の出力信号と同期信号は同一タイミングで
デジタル信号処理LSI16に入力される。固体撮像素子11
からの出力信号はデジタル信号処理回路14で信号処理を
行い、デジタル−アナログ変換回路18とローパスフィル
タ19を通り映像信号として出力する。このとき信号処理
のため映像信号は同期信号より（例えば約10μsec）遅
延しているが、同期信号発生回路13が発生した同期信号
をデジタル信号処理回路14に接続されたアナログ信号処
理回路（デジタル−アナログ変換回路18とローパスフィ
ルタ19）の合計遅延時間にほぼ等しい遅延時間（約10μ
sec）だけ遅延回路15で遅延させ、映像信号と正規のタ
イミングで出力する。そして、この映像信号と同期信号
をVTR処理ブロック17に入力する。また、アナログ信号
処理回路の遅延時間（例えばローパスフィルタの遅延時
間）がばらついた時には、マイコン10によってデジタル
信号LSI16内の遅延回路15の遅延時間を切り換えて、映
像信号と同期信号の遅延時間を合わせることができる。
処理LSIを用いたデジタル信号処理撮像装置の構成例を
示すものであって、同期信号発生回路13が発生する同期
信号に同期して駆動回路12で固体撮像素子駆動パルスを
発生し、固体撮像素子11を動作させる。同期信号に同期
して固体撮像素子11が出力信号を出力する。よって、固
体撮像素子11の出力信号と同期信号は同一タイミングで
デジタル信号処理LSI16に入力される。固体撮像素子11
からの出力信号はデジタル信号処理回路14で信号処理を
行い、デジタル−アナログ変換回路18とローパスフィル
タ19を通り映像信号として出力する。このとき信号処理
のため映像信号は同期信号より（例えば約10μsec）遅
延しているが、同期信号発生回路13が発生した同期信号
をデジタル信号処理回路14に接続されたアナログ信号処
理回路（デジタル−アナログ変換回路18とローパスフィ
ルタ19）の合計遅延時間にほぼ等しい遅延時間（約10μ
sec）だけ遅延回路15で遅延させ、映像信号と正規のタ
イミングで出力する。そして、この映像信号と同期信号
をVTR処理ブロック17に入力する。また、アナログ信号
処理回路の遅延時間（例えばローパスフィルタの遅延時
間）がばらついた時には、マイコン10によってデジタル
信号LSI16内の遅延回路15の遅延時間を切り換えて、映
像信号と同期信号の遅延時間を合わせることができる。
以上のように、本実施例におけるデジタル信号処理撮
像装置は、デジタル信号処理回路と、前記デジタル信号
処理に接続されたアナログ信号処理回路と、前記デジタ
ル信号処理回路と前記アナログ信号処理回路の合計遅延
時間とほぼ等しい遅延時間だけ前記同期信号を遅延させ
る遅延回路とを備え、前記遅延回路を前記デジタル信号
処理回路と同一LSIに内蔵した構成にすることにより、
同期信号の配線を短くし、同期信号をアナログ信号処理
回路から隔離することになり、同期信号が映像信号に与
える妨害を非常に少なくできる。且つ信号処理回路の映
像信号出力と同期信号が正規のタイミングで出力でき
る。さらに回路構成を小型化することもできる。また、
マイコンにより遅延時間の切り換え、アナログ信号処理
回路の遅延時間を吸収することもできる。
像装置は、デジタル信号処理回路と、前記デジタル信号
処理に接続されたアナログ信号処理回路と、前記デジタ
ル信号処理回路と前記アナログ信号処理回路の合計遅延
時間とほぼ等しい遅延時間だけ前記同期信号を遅延させ
る遅延回路とを備え、前記遅延回路を前記デジタル信号
処理回路と同一LSIに内蔵した構成にすることにより、
同期信号の配線を短くし、同期信号をアナログ信号処理
回路から隔離することになり、同期信号が映像信号に与
える妨害を非常に少なくできる。且つ信号処理回路の映
像信号出力と同期信号が正規のタイミングで出力でき
る。さらに回路構成を小型化することもできる。また、
マイコンにより遅延時間の切り換え、アナログ信号処理
回路の遅延時間を吸収することもできる。
なお、本実施例において同期信号として一括して説明
したが、これは狭い意味での同期信号だけを指すのでは
なく、水平同期信号、垂直同期信号の他に、帰線消去信
号、クランプパルス、カラーバースト等を含む広い意味
での同期パルス信号としてもよいことは明かである。
したが、これは狭い意味での同期信号だけを指すのでは
なく、水平同期信号、垂直同期信号の他に、帰線消去信
号、クランプパルス、カラーバースト等を含む広い意味
での同期パルス信号としてもよいことは明かである。
また、第１の実施例においてTA期間を設定して説明し
たが、TA期間をゼロにすることもできる。このとき遅延
回路の遅延時間は信号処理回路の遅延時間TBに等しくな
る。
たが、TA期間をゼロにすることもできる。このとき遅延
回路の遅延時間は信号処理回路の遅延時間TBに等しくな
る。
なお、第１の実施例において遅延回路の遅延時間を
（TB−TA）期間の遅延時間としたが、システム全体を考
慮に入れて外部遅延回路（例ればデジタル−アナログ変
換回路やローパスフィルタ等のアナログ回路の遅延）を
吸収できる遅延時間からTA期間を減じた遅延時間として
もよい。
（TB−TA）期間の遅延時間としたが、システム全体を考
慮に入れて外部遅延回路（例ればデジタル−アナログ変
換回路やローパスフィルタ等のアナログ回路の遅延）を
吸収できる遅延時間からTA期間を減じた遅延時間として
もよい。
また、本実施例において遅延回路を一つにして説明し
たが、必要は同期信号分だけ遅延回路を複数個設けるこ
ともできる。
たが、必要は同期信号分だけ遅延回路を複数個設けるこ
ともできる。
なお、本実施例においてデジタル信号処理撮像装置の
後の処理をVTR処理ブロックで説明したが、NTSCエンコ
ーダ等の映像信号と同期信号を同一のタイミングで入力
する処理ブロックならば、どのような処理ブロックでも
構わない。
後の処理をVTR処理ブロックで説明したが、NTSCエンコ
ーダ等の映像信号と同期信号を同一のタイミングで入力
する処理ブロックならば、どのような処理ブロックでも
構わない。
なお、第２の実施例においてアナログ信号処理回路の
処理時間を入れて説明したが、アナログ信号処理回路が
ない場合は、デジタル信号処理回路の処理時間が遅延回
路の遅延時間になる。
処理時間を入れて説明したが、アナログ信号処理回路が
ない場合は、デジタル信号処理回路の処理時間が遅延回
路の遅延時間になる。
発明の効果 以上のように本発明は、同期信号を発生する同期信号
発生回路と、固体撮像素子と、水平帰線消去期間内で水
平帰線消去期間終了時よりTA期間だけ早く前記固体撮像
素子の出力信号が出力するように前記固体撮像素子を駆
動する駆動回路と、前記固体撮像素子からの出力信号を
処理する信号処理回路と、前記信号処理回路の遅延時間
TBから前記TA期間減じた期間だけ前記同期信号を遅延す
る遅延回路という構成にすることにより、映像信号を妨
害せずに、且つ信号処理回路の映像信号出力と同期信号
が正規のタイミングで出力できるという大きな効果があ
る。さらに、信号処理回路を構成するLSI内に遅延回路
を内蔵することにより、回路構成を小型化することがで
きる大きな効果がある。
発生回路と、固体撮像素子と、水平帰線消去期間内で水
平帰線消去期間終了時よりTA期間だけ早く前記固体撮像
素子の出力信号が出力するように前記固体撮像素子を駆
動する駆動回路と、前記固体撮像素子からの出力信号を
処理する信号処理回路と、前記信号処理回路の遅延時間
TBから前記TA期間減じた期間だけ前記同期信号を遅延す
る遅延回路という構成にすることにより、映像信号を妨
害せずに、且つ信号処理回路の映像信号出力と同期信号
が正規のタイミングで出力できるという大きな効果があ
る。さらに、信号処理回路を構成するLSI内に遅延回路
を内蔵することにより、回路構成を小型化することがで
きる大きな効果がある。
第１図は本発明の第１の実施例におけるデジタル信号処
理撮像装置の構成を示すブロック図、第２は同実施例に
おけるデジタル信号処理LSIの構成を示すブロック図、
第３図は同実施例におけるデジタル信号処理撮像装置の
波形図、第４図は同実施例におけるVTR処理ブロック17
において、映像信号と水平帰線消去信号と水平同期信号
からテレビ信号をつくる順序を示した波形図、第５図本
発明の第２の実施例のデジタル信号処理LSIを用いたデ
ジタル信号処理撮像装置の構成を示すブロック、第６図
はデジタル信号処理回路のデジタルフィルタの構成図、
第７図は従来のデジタル信号処理撮像装置の構成を示す
ブロック図である。 10……マイコン、11……固体撮像素子、12……駆動回
路、13……同期信号発生回路、14……デジタル信号処理
回路、15……遅延回路、16……デジタル信号処理LSI。
理撮像装置の構成を示すブロック図、第２は同実施例に
おけるデジタル信号処理LSIの構成を示すブロック図、
第３図は同実施例におけるデジタル信号処理撮像装置の
波形図、第４図は同実施例におけるVTR処理ブロック17
において、映像信号と水平帰線消去信号と水平同期信号
からテレビ信号をつくる順序を示した波形図、第５図本
発明の第２の実施例のデジタル信号処理LSIを用いたデ
ジタル信号処理撮像装置の構成を示すブロック、第６図
はデジタル信号処理回路のデジタルフィルタの構成図、
第７図は従来のデジタル信号処理撮像装置の構成を示す
ブロック図である。 10……マイコン、11……固体撮像素子、12……駆動回
路、13……同期信号発生回路、14……デジタル信号処理
回路、15……遅延回路、16……デジタル信号処理LSI。
Claims (3)
- 【請求項１】同期信号を発生する同期信号発生回路と、
固体撮像素子と、 水平帰線消去期間内で水平帰線消去期間終了時よりTA期
間だけ早く前記固体撮像素子の出力信号が出力するよう
に前記固体撮像素子を駆動する駆動回路と、 前記固体撮像素子からの出力信号を処理する信号処理回
路と、 前記信号処理回路の遅延時間TBから前記TA期間減じた期
間だけ前記同期信号を遅延する遅延回路とを備えたデジ
タル信号処理撮像装置。 - 【請求項２】信号処理回路を構成するLSI内に遅延回路
を内蔵した請求項１記載のデジタル信号処理撮像装置。 - 【請求項３】デジタル信号処理回路と、前記デジタル信
号処理回路に接続されたアナログ信号処理回路と、前記
デジタル信号処理回路と前記アナログ信号処理回路の合
計遅延時間とほぼ等しい遅延時間だけ同期信号を遅延さ
せる遅延回路とを備え、前記遅延回路を前記デジタル信
号処理回路と同一LSIに内蔵したデジタル信号処理撮像
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345590A JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
| EP91907699A EP0481086B1 (en) | 1990-04-19 | 1991-04-18 | Device for picking up image and for processing digital signal |
| DE69122588T DE69122588T2 (de) | 1990-04-19 | 1991-04-18 | Vorrichtung zur bildaufnahme und digitalen signalverarbeitung |
| PCT/JP1991/000516 WO1991016789A1 (en) | 1990-04-19 | 1991-04-18 | Device for picking up image and for processing digital signal |
| US08/133,786 US5371540A (en) | 1990-04-19 | 1993-10-08 | Digital-signal-processing camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345590A JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042285A JPH042285A (ja) | 1992-01-07 |
| JPH0834569B2 true JPH0834569B2 (ja) | 1996-03-29 |
Family
ID=14354504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10345590A Expired - Lifetime JPH0834569B2 (ja) | 1990-04-19 | 1990-04-19 | デジタル信号処理撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0481086B1 (ja) |
| JP (1) | JPH0834569B2 (ja) |
| DE (1) | DE69122588T2 (ja) |
| WO (1) | WO1991016789A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937594B2 (en) | 2004-04-30 | 2015-01-20 | Hillcrest Laboratories, Inc. | 3D pointing devices with orientation compensation and improved usability |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237373A (en) * | 1991-07-29 | 1993-08-17 | Sharp Kabushiki Kaisha | Image forming apparatus provided with automatic toner exhausting mechanism |
| JP4481758B2 (ja) | 2004-07-28 | 2010-06-16 | 株式会社東芝 | 信号処理装置及びデータ処理装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630369A (en) * | 1979-08-20 | 1981-03-26 | Toshiba Corp | Audio signal delay compensator |
| FR2508262B1 (fr) * | 1981-06-19 | 1986-05-09 | Radiotechnique | Systeme de numerisation et de traitement asynchrone de signaux videofrequence et recepteur de signaux de television equipe d'un tel systeme |
| JPS5838076A (ja) * | 1981-08-28 | 1983-03-05 | Toshiba Corp | 特殊効果装置用キ−信号遅延装置 |
| JPS5885673A (ja) * | 1981-11-18 | 1983-05-23 | Matsushita Electric Ind Co Ltd | デフオ−カス効果装置 |
| US4599640A (en) * | 1984-02-29 | 1986-07-08 | Rca Corporation | Television camera with multiplexed A-D converter |
| JPS62275211A (ja) * | 1986-05-22 | 1987-11-30 | Olympus Optical Co Ltd | フアイバスコ−プ用撮像カメラ |
| JPS63232579A (ja) * | 1987-03-19 | 1988-09-28 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS647772A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Solid-state image pickup device |
| JPS6465558A (en) * | 1987-09-04 | 1989-03-10 | Mitsubishi Paper Mills Ltd | Electrophotographic sensitive body |
-
1990
- 1990-04-19 JP JP10345590A patent/JPH0834569B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-18 WO PCT/JP1991/000516 patent/WO1991016789A1/ja active IP Right Grant
- 1991-04-18 DE DE69122588T patent/DE69122588T2/de not_active Expired - Lifetime
- 1991-04-18 EP EP91907699A patent/EP0481086B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937594B2 (en) | 2004-04-30 | 2015-01-20 | Hillcrest Laboratories, Inc. | 3D pointing devices with orientation compensation and improved usability |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69122588D1 (de) | 1996-11-14 |
| WO1991016789A1 (en) | 1991-10-31 |
| DE69122588T2 (de) | 1997-02-13 |
| EP0481086B1 (en) | 1996-10-09 |
| EP0481086A1 (en) | 1992-04-22 |
| JPH042285A (ja) | 1992-01-07 |
| EP0481086A4 (en) | 1993-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5850257A (en) | Noise reduction device employing a sample and hold circuit, and an image pickup device using the noise reduction device | |
| US5371540A (en) | Digital-signal-processing camera | |
| JPH0834569B2 (ja) | デジタル信号処理撮像装置 | |
| US4954894A (en) | Recursive noise-reducer | |
| JPS5851714B2 (ja) | クランプ回路 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| JPH03226072A (ja) | 同期信号発生装置 | |
| JP2551997B2 (ja) | 固体撮像装置用同期信号発生回路 | |
| JP2606375Y2 (ja) | 輝度信号処理回路 | |
| JP2615449B2 (ja) | 信号切換回路 | |
| KR0119489Y1 (ko) | 칼라 킬러 검출 장치 | |
| JPS5850670Y2 (ja) | 再生水平同期信号発生装置 | |
| JP3211619B2 (ja) | ゴースト除去用基準信号検出回路 | |
| US5844626A (en) | HDTV compatible vertical sync separator | |
| JP3021623B2 (ja) | デスクランブル装置 | |
| JPH0319578A (ja) | 映像信号処理装置 | |
| JPS6032380B2 (ja) | 垂直同期信号分離回路 | |
| JPS6153884A (ja) | 映像信号処理装置 | |
| JPS6085484U (ja) | 映像信号の信号対雑音比改善回路 | |
| JPH06113166A (ja) | 擬似信号除去装置及びテレビジョン受像機 | |
| JPH07212716A (ja) | 飛越走査信号発生方法 | |
| JPH0744141A (ja) | 映像信号変換装置 | |
| JPH0496578A (ja) | 垂直同期信号分離回路 | |
| JPS6184196A (ja) | ビデオ信号デイジタル処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 15 |