KR0119489Y1 - 칼라 킬러 검출 장치 - Google Patents

칼라 킬러 검출 장치

Info

Publication number
KR0119489Y1
KR0119489Y1 KR2019930004326U KR930004326U KR0119489Y1 KR 0119489 Y1 KR0119489 Y1 KR 0119489Y1 KR 2019930004326 U KR2019930004326 U KR 2019930004326U KR 930004326 U KR930004326 U KR 930004326U KR 0119489 Y1 KR0119489 Y1 KR 0119489Y1
Authority
KR
South Korea
Prior art keywords
output
signal
level
burst
color
Prior art date
Application number
KR2019930004326U
Other languages
English (en)
Other versions
KR940023759U (ko
Inventor
이장원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019930004326U priority Critical patent/KR0119489Y1/ko
Publication of KR940023759U publication Critical patent/KR940023759U/ko
Application granted granted Critical
Publication of KR0119489Y1 publication Critical patent/KR0119489Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/44Colour synchronisation
    • H04N9/455Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/12Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 고안은 칼라킬러 검출장치에 관한 것으로, 디지탈로 구현한 것으로, 버스트검출부, A/D변환수단 및 A/D변환수단을 통하여 출력되는 디지탈 버스트신호중 소정 제1레벨이하가 되는 신호가 절반이상인 경우에 액티브되는 신호를 출력하는 제1비교수단을 구비한다. 또한 일시적인 오동작을 방지하기 위하여 상기 A/D변환수단의 출력을 1H기간 지연하는 지연수단과 지연수단의 출력중 상기 제1레벨이하가 되는 신호가 절반이상인 경우에 액티브되는 신호를 출력하는 제2비교수단과 제1비교수단과 제2비교수단의 출력을 논리합하는 논리합수단을 더 포함한다. 그리고 색부반송파에 잡음이 많이 포함되는 경우를 검출하기 위하여 상기 A/D변환수단의 출력과 상기 지연수단의 출력을 가산하는 가산수단과 가산수단의 출력이 소정 제2레벨 이하가 될때 액티브되는 신호를 발생하여 상기 논리합수단으로 인가는 제3비교수단을 더 구비한다. 이와같은 칼라킬러 검출장치는 디지탈로 구성되기 때문에 반도체칩으로 구현하기에 용이하며, 디지탈로 동작하는 영상처리기기에 적용하는 것이 용이하게 된다.

Description

칼라 킬러 검출 장치
제1도는 종래의 칼라 킬러 회로의 동작을 설명하기 위한 계통도이다.
제2a도 내지 제2f도는 제1도에 도시된 칼라킬러 검출부의 각 구성요소들로 입출력되는 신호들의 파형도이다.
제3도는 본 고안에 따른 칼라 킬러 검출장치의 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
101:칼라 킬러 검출부 102:버스트 검출부
103:평활수단 104:레벨비교기
108:Y/C분리부 109:휘도신호 처리부
110:칼라신호 처리부 111:Y/C합성부
본 고안은 칼라킬러 검출장치에 관한 것으로, 특히 디지탈로 동작하는 칼라킬러 검출장치에 관한 것이다.
칼라 킬러 검출장치는 영상신호가 흑백모드(monochrome mode)인 경우에 칼라신호 처리부의 동작이 중단되도록 하는 신호를 발생하는 장치로서, 흑백모드임에도 불구하고 잡음으로 인하여 화면상에 칼라가 나타나는 문제점을 해결하게 된다.
그 외에도 칼라킬러 검출장치는 칼라모드라고 판정되지만 색부반송파에 많은 잡음이 삽입되어 칼라신호가 불안정한 경우에도 그 출력이 액티브되어 칼라신호 처리부의 동작이 중단되도록 한다.
그러나 종래의 칼라킬러 검출장치는 아날로그로 구성되어 동작되도록 되어 있다. 따라서 디지탈방식에 따른 비디오기기나 텔레비젼 등에 용이하게 적용할 수 없는 문제점이 있었다.
따라서 본 고안의 목적은 디지탈 방식으로 동작하는 칼라킬러 검출장치를 제공하는 것에 있다.
상기 목적을 달성하기 위하여 본 고안인 칼라킬러 검출장치는 복합영상신호로부터 분리된 칼라신호를 처리하는 칼라신호 처리부를 구비하는 영상신호 처리시스템에 있어서, 복합영상신호로부터 버스트신호를 검출하는 버스트검출수단;
상기 버스트검출수단의 출력을 디지탈로 변환하는 A/D변환수단;
상기 A/D변환수단의 출력중 버스트신호가 검출될 수 있는 기간의 출력을 순차적으로 입력한 후 이를 소정 제1 레벨과 비교하여, 제1 레벨보다 작은 신호가 절반이상인 경우에 액티브되는 신호를 1수평주사기간동안 출력하는 제1비교수단;
상기 A/D변환수단의 출력중 순차적으로 입력한 후 이를 상기 제1레벨과 비교하여, 제1레벨보다 작은 경우가 A/D변환수단의 출력이 상기 제1레벨보다 작은 신호가 절반이상인 경우에 액티브되는 신호를 1수평주사기간동안 출력하는 제2비교수단;
상기 A/D변환수단의 출력중 버스트신호가 검출될 수 있는 기간의 출력과 상기 지연수단의 출력을 가산하는 가산수단;
상기 가산수단의 출력을 소정 제2레벨과 비교하여, 상기 가산수단의 출력이 상기 제2레벨보다 큰 경우에 액티브되는 신호를 출력하는 제3비교수단; 및
상기 제1비교수단의 출력과 상기 제2비교수단의 출력 및 상기 제3비교수단의 출력을 논리합하는 논리합수단을 구비하여
상기 논리합수단의 출력이 액티브인 경우에 상기 칼라신호 처리부의 동작을 중단시키는 것을 특징으로 한다.
이어서 첨부한 도면을 이용하여 종래기술에 따른 칼라킬러 검출장치 및 본 고안에 따른 칼라킬러 검출장치에 관하여 좀 더 상세히 설명하기로 한다.
제1도는 종래의 칼라 킬러 회로의 동작을 설명하기 위한 계통도로서, 칼라킬러 검출부(100), Y/C 분리부(108), 칼라신호 처리부(110), 휘도신호 처리부(109) 및 Y/C 합성부(111)을 포함하여 구성되며, 칼리킬러 검출부(100)는 버스트 검출부(101), 검파수단(102), 평활수단(103) 및 레벨비교비(104)를 구비한다.
제1도에 있어서, 버스트 검출부(101)는 수평동기신호 분리부(105), 지연부(106) 및 버스트게이트부(107)를 구비한다. 수평동기신호 분리부(105)는 복합영상신호로부터 수평동기신호를 분리하여 출력하며, 이렇게 출력된 수평동기신호는 지연부(106)를 통하여 지연된다. 지연부(106)의 출력을 버스트 게이트 펄스(또는 버스트 플래그 펄스라도고 한다)라 하며 지연부(106)에서의 지연시간은 복합영상신호에서 수평동기신호로부터 버스트 신호까지의 기간이 되며 각 영상신호 방식에 표준으로 정하여져 있다. 예를 들면 NTSC 방식인 경우 0.5μS정도가 된다. 버스트 게이트 펄스는 스위칭신호로서 버스트게이트부(107)로 인가된다. 그리하여 버스트게이트부(107)은 버스트 게이트 펄스가 액티브인 기간동안만 복합영상신호를 통과시키고 그 이외의 기간동안은 복합영상신호를 차단하게 되어, 버스트신호를 검출하게 된다. 검출된 버스트신호는 검파수단(102)으로 인가되어 0레벨 이상의 신호만이 추출된다. 검파수단(102)의 출력은 평활수단(103)에 의하여 부드러운 파형 즉 거의 DC에 가까운 파형으로 변환된 후, 레벨 비교기(104)에서 소정레벨과 비교된다. 레벨비교기(104)는 평활수단(103)의 출력이 소정 레벨보다 작은 경우에 액티브되는 신호인 칼라킬러 검출신호를 출력하게 된다. 칼라킬러 검출 신호는 칼라신호 처리부(110)로 인가되어 칼라신호 처리부(110)의 동작이 중단되도록 한다. 이렇게 칼라신호 처리부(110)의 동작이 중단되더라도 휘도신호 처리부(109)의 동작은 지속적으로 이루어지므로 화면상에는 흑백화상이 나타나게 된다.
제2a도 내지 제2f도는 제1도에 도시된 칼라킬러 검출부의 각 구성요소들로 입출력되는 신호들의 파형도로서, 왼쪽에는 복합영상신호가 칼라모드인 경우이고, 오른쪽에는 복합영상신호가 흑백모드인 경우를 나타내고 있다.
먼저, 제2a도는 복합영상신호를 나타낸 것으로, 도면에서 알 수 있는 바와 같이 칼라모드인 경우에는 버스트신호가 실리게 되나 흑백모드인 경우에는 버스트신호가 실리지 않음을 알 수 있다. 제2b도는 수평동기신호 분리부(105)의 출력을 나타낸 것으로, 칼라모드인 경우와 흑백모드인 경우에 모두 동일하게 수평동기신호가 분리됨을 알 수 있다. 제2c도는 지연부(106)의 출력을 나타낸 것으로, 수평동기신호가 지연됨과 함께 액티브되는 기간이 조정되어 있음을 알 수 있다. 여기서 액티브되는 기간 또한 각 영상신호방식에 따른다. 따라서 제2a도와 제2c도에 파형으로부터 제2d도에 도시된 파형이 버스트게이트부(107)로부터 출력된다는 것을 쉽게 알 수 있다. 따라서 칼라모드인 경우에는 버스트신호가 검출되나 흑백모드인 경우에는 버스트신호가 검출되지 않음을 알 수 있다. 제2e도는 감파수단(102)의 출력을 나타낸 것으로, 칼라모드인 경우에는 제2d도에 도시된 파형에서 0레벨 이상의 신호만이 나타나 있고 흑백모드인 경우에는 0레벨의 신호가 나타나게 된다. 제2f도는 평활수단(103)의 출력을 나타낸 것으로, 칼라모드인 경우와 흑백모드인 경우에 DC레벨이 차이가 나타남을 알 수 있다.
제3도는 본 고안에 따른 칼라 킬러 검출장치의 블럭도로서, 버스트 검출부(101), A/D변환부(301), 3개의 랫치수단(302,303,308), 1H 지연수단(304), 가산수단(305), 3개의 비교기(306,309,310), 디지탈 저역통과필터(307) 및 논리합수단(311)을 포함하여 구성된다.
제3도에 있어서, 버스트 검출부(101)은 상기 제1도에서 설명한 것과 동일한 기능을 수행한다. 버스트 검출부(101)의 출력은 A/D변환부(301)로 인가되어 디지탈신호로 변환된다. 이하 A/D변환부(301)의 출력을 디지탈 버스트신호라 한다. 디지탈 버스트신호는 랫치수단(302)에 순차적으로 랫치되었다가 비교기(306)로 인가된다. 여기서 상기 A/D변환부(301)가 버스트신호가 검출될 수 있는 동안 N개의 디지탈 버스트신호를 출력하면 상기 랫치수단(302)는 1H기간동안 N개의 데이타를 랫치하였다가 출력하게 된다. 비교기(306)는 랫치수단(302)으로부터 N개의 디지탈 버스트신호를 순차적으로 입력하여 이를 소정 제1레벨과 비교하는데, 여기서 제1레벨은 0레벨은 아니나 거의 0레벨과 같은 정도로 작은 레벨이 된다. 그리하여 비교기(306)는 N개의 디자탈버스트신호중 제1레벨보다 작은 신호가 N/2개 이상인 경우에 하이인 신호를 출력하게 된다. 여기서 상기 N/2는 상기 제1레벨과 상기 A/D변환부(301)에서의 샘플링싯점을 고려하여 약간의 조정이 가능하다. 따라서 비교기(306)는 버스트 검출부(101)로부터 버스트신호가 출력되지 않는 경우에 하이인 신호를 출력하게 된다. 그리하여 비교기(306)의 출력을 그대로 상기 칼라신호 처리부(110)으로 인가하여 칼라킬러가 되도록 할 수 있다. 한편 랫치수단(302)의 출력은 1H 지연수단(304)을 통하여 1수평주사기간동안 지연된 후 랫치수단(303)에 랫치된다. 가산수단(305)은 랫치수단(302)과 랫치수단(303)의 출력을 가산함으로써 현재의 디지탈 버스트신호와 1H 이전의 디지탈 버스트신호를 가산하는 기능을 수행하게 된다. 따라서 가산수단(305)은 상기 복합영상신호가 NTSC방식에 따르면 칼라모드이고, 정상적으로 버스트신호가 검출된 경우에는 0레벨을 출력하게 된다. 이와 같이 0레벨이 출력되는 이유는 인접한 버스트신호는 서로 180°의 위상차를 나타내기 때문이다. 반면에 상기 복합영상신호가 NTSC방식에 따르며 칼라모드이기는 하나 버스트신호가 불안정한 경우에는 가산수단(305)에서 서로 상쇄가 되지 않으므로, 가산수단(305)의 출력은 0가 아닌 신호가 출력된다. 가산수단(305)의 출력신호는 디지탈 저역통과필터(307)를 통해서 고주파수 성분의 잡음이 제거된 후 랫치수단(308)에 랫치된 후 비교기(309)에서 소정의 제2레벨과 비교된다. 여기서 상기 제2레벨은 상기 제1레벨보다는 큰 값이 되나 역시 거의 0레벨에 가까운 값을 가지게 된다. 비교기(309)는 랫치수단(308)의 출력이 상기 제2레벨보다 큰 경우에 하이레벨을 출력한다. 랫치수단(303)의 출력은 또한 비교기(310)로 인가되어 소정 제1레벨과 비교된다. 비교기(310)는 상기 비교기(309)와 동일한 기능을 수행하는 것으로, 순차적으로 입력되는 1H 지연된 디지탈 버스트신호중 상기 제1레벨보다 작은 신호가 N/2개 이상인 경우에 하이인 신호를 출력하게 된다. 그리하여 비교기(310)은 1H(1수평주사기간) 이전 싯점에서 버스트신호가 검출되지 않은 하이인 신호를 출력하게 된다. 여기서 상기 3개의 비교기들(306,309,310)은 1H기간동안 출력이 유지되며, 논리합수단(311)을 통하여 논리합되어 칼라킬러 검출신호로서 출력된다. 여기서 논리합수단(311)은 단지 비교기(306)과 비교기(310)의 출력만을 논리합하여 칼라킬러 검출신호로서 상기 칼라신호처리부로 인가할 수도 있다. 이러한 경우에 상기 논리합수단의 출력은 단지 이전 수평주사기간에서 버스트신호가 검출되지 않거나 현재 수평주사기간에서 버스트신호가 검출되지 않음을 의미하게 된다. 또한 상기와 같이 비교기(306)외에 비교기(310)을 사용하여 2개의 수평주사기간동안에 버스트신호 검출유무를 판정하는 것은 일시적인 오동작으로 흑백모드임에도 불구하고 의사버스트신호가 검출되어 칼라킬러 검출신호가 논액티브되는 것을 방지하게 된다.
상술한 바와같이 본 고안은 디지탈로 동작하는 칼라킬러 검출장치를 제공하는 것으로, 디지탈로 구성되기 때문에 반도체 칩으로 구현하기에 용이하며, 디지탈로 동작하는 영상처리기에 적용하는 것이 용이하게 된다.

Claims (3)

  1. 복합영상신호로부터 분리된 칼라신호를 처리하는 칼라신호 처리부를 구비하는 영상신호 처리시스템에 있어서, 복합영상신호로부터 버스트신호를 검출하는 버스트검출수단; 상기 버스트검출수단의 출력을 디지탈로 변환하는 A/D변환수단; 상기 A/D변환수단의 출력중 버스트신호가 검출될 수 있는 기간의 출력을 순차적으로 입력한 후 이를 소정 제1레벨과 비교하여, 제1레벨보다 작은 신호가 절반이상인 경우에 액티브되는 신호를 1수평주사기간동안 출력하는 제1비교수단; 상기 A/D변환수단의 출력중 버스트신호가 검출될 수 있는 기간의 출력은 1수평주사기간동안 지연하는 지연수단; 상기 지연수단의 출력을 순차적으로 입력한 후 이를 상기 제1레벨과 비교하여, 제1레벨보다 작은 경우가 A/D변환수단의 출력이 상기 제1레벨보다 작은 신호가 절반이상인 경우에 액티브되는 신호를 1수평주사기간동안 출력하는 제2비교수단; 상기 A/D변환수단의 출력중 버스트신호가 검출될 수 있는 기간의 출력과 상기 지연수단의 출력을 가산하는 가산수단; 상기 가산수단의 출력을 소정 제2레벨과 비교하여, 상기 가산수단의 출력이 상기 제2레벨보다 큰 경우에 액티브되는 신호를 출력하는 제3비교수단; 및 상기 제1비교수단의 출력과 상기 제2비교수단의 출력 및 상기 제3비교수단의 출력을 논리합하는 논리합수단을 구비하여 상기 논리합수단의 출력이 액티브인 경우에 상기 칼라신호 처리부의 동작을 중단시키는 것을 특징으로 하는 칼라킬러 검출장치.
  2. 제1항에 있어서, 상기 A/D변환수단의 출력을 랫치하는 제1랫치수단; 및 상기 지연수단의 출력을 랫치하는 제2랫치수단을 더 구비하는 것을 특징으로 하는 칼라킬러 검출장치.
  3. 제1항에 있어서, 상기 가산수단의 출력중 고주파수 성분의 잡음을 제거하기 위한 디지탈 저역통과필터를 더 구비하는 것을 특징으로 하는 칼리킬러 검출장치.
KR2019930004326U 1993-03-23 1993-03-23 칼라 킬러 검출 장치 KR0119489Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930004326U KR0119489Y1 (ko) 1993-03-23 1993-03-23 칼라 킬러 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930004326U KR0119489Y1 (ko) 1993-03-23 1993-03-23 칼라 킬러 검출 장치

Publications (2)

Publication Number Publication Date
KR940023759U KR940023759U (ko) 1994-10-22
KR0119489Y1 true KR0119489Y1 (ko) 1998-07-15

Family

ID=19352498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930004326U KR0119489Y1 (ko) 1993-03-23 1993-03-23 칼라 킬러 검출 장치

Country Status (1)

Country Link
KR (1) KR0119489Y1 (ko)

Also Published As

Publication number Publication date
KR940023759U (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
US4665437A (en) Adaptive field or frame store processor
US4646138A (en) Video signal recursive filter with luma/chroma separation
US5394193A (en) Pattern-adaptive digital comb filter for separation of a luminance and a color signal
US4635099A (en) Apparatus for detecting nonstandard video signals
US5426470A (en) Luminance and chrominance signal separation circuit employing comparison of level detected signal with a reference level
KR20010041361A (ko) 휘도신호와 색신호 분리회로
US5400082A (en) Device for reducing noise in a composite video signal
KR0119489Y1 (ko) 칼라 킬러 검출 장치
EP0199602B1 (en) Signal processing circuit
JP2522433B2 (ja) 映像動き信号検出回路
KR0129528B1 (ko) 비디오 신호 처리 장치
JP2504846B2 (ja) 映像動き信号検出回路
KR950000207Y1 (ko) 텔레비젼 수상기의 인터리이브 검출회로
KR930009194B1 (ko) 영상신호 처리회로
JPH03226072A (ja) 同期信号発生装置
KR930008183B1 (ko) 휘도/색도성분 분리장치
KR920010786B1 (ko) 히스테리시스형 자동색 조절 방식 및 장치
JP2563402B2 (ja) 非標準信号検出回路
JP2993786B2 (ja) クロスカラー抑圧回路及びテレビジョン受像機
JPH0338991A (ja) 輝度信号/色信号分離回路
JPH02252390A (ja) テレビジョン受信機の信号処理回路
JPH07123439A (ja) 色度信号分離装置
JPH09252476A (ja) Y/c分離回路
JPH07226956A (ja) 輝度信号色信号分離回路
JPH09261685A (ja) Y/c分離回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee