JPS6032380B2 - 垂直同期信号分離回路 - Google Patents
垂直同期信号分離回路Info
- Publication number
- JPS6032380B2 JPS6032380B2 JP67577A JP67577A JPS6032380B2 JP S6032380 B2 JPS6032380 B2 JP S6032380B2 JP 67577 A JP67577 A JP 67577A JP 67577 A JP67577 A JP 67577A JP S6032380 B2 JPS6032380 B2 JP S6032380B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- vertical
- sync
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
本発明は垂直同期信号分離回路に関するものである。
テレビジョン用複合同期信号の水平・垂直同期パルスは
パルス幅と周期が異なっているので周波数成分が異なり
、このため、従来はこれを分離するのに積分回路を使っ
て垂直同期パルスを抜き出している。
パルス幅と周期が異なっているので周波数成分が異なり
、このため、従来はこれを分離するのに積分回路を使っ
て垂直同期パルスを抜き出している。
この方法は外部雑音の影響を少なくすることができるが
、ゆるやかなスロープ上に垂直同期パルスのスタート点
があるので各フィールドごとに高精度に垂直同期パルス
を分離することが困難であり、テレビジョン受像機では
インターレースがはずれてベアリングを起こす欠点があ
った。本発明は垂直同期パルス・水平同期パルスのパル
ス幅の相異を利用して、全ディジタル処理回路で外部雑
音の影響をなくして複合同期信号から高精度に垂直同期
信号を分離する回路を提供するものである。
、ゆるやかなスロープ上に垂直同期パルスのスタート点
があるので各フィールドごとに高精度に垂直同期パルス
を分離することが困難であり、テレビジョン受像機では
インターレースがはずれてベアリングを起こす欠点があ
った。本発明は垂直同期パルス・水平同期パルスのパル
ス幅の相異を利用して、全ディジタル処理回路で外部雑
音の影響をなくして複合同期信号から高精度に垂直同期
信号を分離する回路を提供するものである。
第1図は本発明の一実施例の具体的回路例を示すもので
あり、図において、1,2は単安定マルチパイプレータ
(以下単安定マルチと記す)、3はNOR回路、4はD
タイプフリツプフロツプ回路(以下D.FFと記す)、
5は単安定マルチ、6はAND回路、7は単安定マルチ
、8はNOT回路、9はD.FFである。
あり、図において、1,2は単安定マルチパイプレータ
(以下単安定マルチと記す)、3はNOR回路、4はD
タイプフリツプフロツプ回路(以下D.FFと記す)、
5は単安定マルチ、6はAND回路、7は単安定マルチ
、8はNOT回路、9はD.FFである。
第2図は第1図の回路の動作を示すタイムチャートであ
り、以下第2図を用いてその動作を説明する。
り、以下第2図を用いてその動作を説明する。
本実施例では説明を簡単にするためNTSC方式の信号
で行なう複合同期信号(以下SYNCと記す)(第2図
イ)が単安定マルチ1,2,D.FF4,およびNOT
回路8に供給される。
で行なう複合同期信号(以下SYNCと記す)(第2図
イ)が単安定マルチ1,2,D.FF4,およびNOT
回路8に供給される。
SYNCの垂直同期パルス幅は約27.3ムSある。単
安定マルチーではSYNCの前縁から第2図口に示すよ
うに、垂直同期パルス幅より広い約29仏Sのパルス中
を有するパルスをQ出力より発生する。また単安定マル
チ2でSYNCの前縁から第2図ハに示すように垂直同
期パルス幅より狭い約25仏Sのパルス中をもつパルス
を発生する。この各出力はNOR回路3に供給されゲー
トされてSYNCから約25山S遅れた位置に第2図二
に示す約4仏SのパルスをNOR回路3より発生する。
安定マルチーではSYNCの前縁から第2図口に示すよ
うに、垂直同期パルス幅より広い約29仏Sのパルス中
を有するパルスをQ出力より発生する。また単安定マル
チ2でSYNCの前縁から第2図ハに示すように垂直同
期パルス幅より狭い約25仏Sのパルス中をもつパルス
を発生する。この各出力はNOR回路3に供給されゲー
トされてSYNCから約25山S遅れた位置に第2図二
に示す約4仏SのパルスをNOR回路3より発生する。
このNOR回路3の出力はD.FF回路4のD入力端子
とRESET端子に供給される。一方D.FF4のCL
OCK端子にSYNCが供給されるので、D入力端子に
加わった信号がSYNCでサンプリングされることにな
る。このD.FF回路4はCLOCKがHighに立上
る点で入力が出力に伝達される。ところでNOR回路3
の出力がHigHであって、CLOCKのSYNCがH
j亀になる点は垂直同期パルス期間(3水平走査期間)
であり、この期間にD.FF回路4のQ出力は垂直同期
パルスの後緑でHighなり、NOR回路3の出力が山
wになる点でRESETされ、第2図木に示すサンプル
パルスを発生する。このサンプルパルスは単安定マルチ
5とAND回路6に供給される。単安定マルチ5でD.
FF回路のQ出力の後縁から第2図へに示す1′2水平
走査期間以上のパルス幅を発生し、AND回路6に供給
してゲートして第2図卜に示すパルスを出力する。この
パルスを単安定マルチ7に供給し、このパルスの後縁か
ら第2図チに示す、3水平走査期間弱の垂直パルスを発
生し、D.FF回路9のD入力端子に供給する。一方S
YNCをNOT回路8で反転してD.FF回路9のCL
OCK端子に供給して垂直パルスチをSYNCで同期を
とるためサンプリングして、最初の垂直同期パルスから
1水平走査期間遅れて第2図川こ示す垂直同期信号を発
生する。
とRESET端子に供給される。一方D.FF4のCL
OCK端子にSYNCが供給されるので、D入力端子に
加わった信号がSYNCでサンプリングされることにな
る。このD.FF回路4はCLOCKがHighに立上
る点で入力が出力に伝達される。ところでNOR回路3
の出力がHigHであって、CLOCKのSYNCがH
j亀になる点は垂直同期パルス期間(3水平走査期間)
であり、この期間にD.FF回路4のQ出力は垂直同期
パルスの後緑でHighなり、NOR回路3の出力が山
wになる点でRESETされ、第2図木に示すサンプル
パルスを発生する。このサンプルパルスは単安定マルチ
5とAND回路6に供給される。単安定マルチ5でD.
FF回路のQ出力の後縁から第2図へに示す1′2水平
走査期間以上のパルス幅を発生し、AND回路6に供給
してゲートして第2図卜に示すパルスを出力する。この
パルスを単安定マルチ7に供給し、このパルスの後縁か
ら第2図チに示す、3水平走査期間弱の垂直パルスを発
生し、D.FF回路9のD入力端子に供給する。一方S
YNCをNOT回路8で反転してD.FF回路9のCL
OCK端子に供給して垂直パルスチをSYNCで同期を
とるためサンプリングして、最初の垂直同期パルスから
1水平走査期間遅れて第2図川こ示す垂直同期信号を発
生する。
次に、複合同期信号に外部雑音がはいった時であるが、
本発明においては、第1のパルス発生回路の出力と第2
のパルス発生回路の出力とゲートをとり、このゲートパ
ルスを複合同期信号の後縁でサンプリングしているから
、外部雑音による誤ったサンプルパルスの発生が低く、
また誤ったサンプルパルスが1/Zk平走査間隔で発生
する確率はほとんどなく、このため、第2図の卜に示す
パルスは外部雑音の影響は受けずに、垂直パルスを発生
することが出来、垂直同期パルスより正確に1水平走査
期間遅れた垂直同期信号を分離することが出来る。以上
は奇数フイールド‘こついてィ説明であるが偶数フィー
ルドの垂直同期信号も前述と同様な方法で発生すること
ができる。偶数フィールドのタイミング図を第2図イ′
、垂直パルスをリ′に示す。以上の本実施例においては
、NTSC方式の複合同期信号を例にとって説明を行な
ったが、このNTSC方式だけでなく走査線数の異なっ
ている他の方式でも同様に利用できることは明らかであ
る。以上のように本発明によれば現行のNTSC方式お
よび走査線数が多いNTSC類似方式等の複合同期信号
から全ディジタル処理回路で奇数フィールド、偶数フィ
ールドの垂直同期パルスから正確に1水平走査期間遅れ
た垂直同期信号を高精度に分離でき、インターレースが
はずれてベアリングをおこすことを防止することができ
る。
本発明においては、第1のパルス発生回路の出力と第2
のパルス発生回路の出力とゲートをとり、このゲートパ
ルスを複合同期信号の後縁でサンプリングしているから
、外部雑音による誤ったサンプルパルスの発生が低く、
また誤ったサンプルパルスが1/Zk平走査間隔で発生
する確率はほとんどなく、このため、第2図の卜に示す
パルスは外部雑音の影響は受けずに、垂直パルスを発生
することが出来、垂直同期パルスより正確に1水平走査
期間遅れた垂直同期信号を分離することが出来る。以上
は奇数フイールド‘こついてィ説明であるが偶数フィー
ルドの垂直同期信号も前述と同様な方法で発生すること
ができる。偶数フィールドのタイミング図を第2図イ′
、垂直パルスをリ′に示す。以上の本実施例においては
、NTSC方式の複合同期信号を例にとって説明を行な
ったが、このNTSC方式だけでなく走査線数の異なっ
ている他の方式でも同様に利用できることは明らかであ
る。以上のように本発明によれば現行のNTSC方式お
よび走査線数が多いNTSC類似方式等の複合同期信号
から全ディジタル処理回路で奇数フィールド、偶数フィ
ールドの垂直同期パルスから正確に1水平走査期間遅れ
た垂直同期信号を高精度に分離でき、インターレースが
はずれてベアリングをおこすことを防止することができ
る。
また、外部雑音による影響を受けずに垂直同期信号を分
離することができる。
離することができる。
第1図は本発明の一実施例における垂直同期信号分離回
路の結線図、第2図はその動作を示すタイムチャートで
ある。 1,2,5,7……単安定マルチ、3……NOR回路、
4,9・・・・・・Dタイプフリツプフロツプ、6・・
・・・・AND回路、8・・・・・・NOT回路である
。 第1図第2図
路の結線図、第2図はその動作を示すタイムチャートで
ある。 1,2,5,7……単安定マルチ、3……NOR回路、
4,9・・・・・・Dタイプフリツプフロツプ、6・・
・・・・AND回路、8・・・・・・NOT回路である
。 第1図第2図
Claims (1)
- 1 水平同期パルスと等化パルス及び垂直同期パルスで
構成される複合同期信号の前縁で動作し、前記垂直同期
パルスの幅より広いパルスを発生する第1のパルス発生
回路と、前記複合同期信号の前縁で動作し、前記水平同
期パルスの幅よりも広く、前記垂直同期パルスの幅より
も狭いパルスを発生する第2のパルス発生回路と、前記
第1のパルス発生回路の出力と前記第2のパルス発生回
路の出力とのゲートをとり、前記複合同期信号に対して
前記第2のパルス発生回路の出力パルス幅より以後にパ
ルスを発生する手段と、このパルスを前記複合同期信号
の後縁でサンプリングし、垂直同期期間のみにサンプル
パルスを発生する手段と、前記サンプルパルスの後縁で
動作し、1/2水平走査期間以上で1水平走査期間以下
のパルス幅を有するパルスを発生する第3のパルス発生
回路と、前記第3のパルス発生回路の出力パルスと前記
サンプルパルスをゲートし、このゲート出力パルスによ
り垂直パルスを発生する第4のパルス発生回路と、前記
垂直パルスを前記複合同期信号の前縁でサンプリングし
、前記複合同期信号中の垂直パルスより正確に1水平走
査期間遅れた垂直同期信号を発生する手段とを備えたこ
とを特徴とする垂直同期信号分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP67577A JPS6032380B2 (ja) | 1977-01-06 | 1977-01-06 | 垂直同期信号分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP67577A JPS6032380B2 (ja) | 1977-01-06 | 1977-01-06 | 垂直同期信号分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5386115A JPS5386115A (en) | 1978-07-29 |
JPS6032380B2 true JPS6032380B2 (ja) | 1985-07-27 |
Family
ID=11480312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP67577A Expired JPS6032380B2 (ja) | 1977-01-06 | 1977-01-06 | 垂直同期信号分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6032380B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454229Y2 (ja) * | 1986-09-11 | 1992-12-18 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5798078U (ja) * | 1980-12-08 | 1982-06-16 |
-
1977
- 1977-01-06 JP JP67577A patent/JPS6032380B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454229Y2 (ja) * | 1986-09-11 | 1992-12-18 |
Also Published As
Publication number | Publication date |
---|---|
JPS5386115A (en) | 1978-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4101926A (en) | Television synchronizing apparatus | |
JP2909740B2 (ja) | 位相整合回路 | |
US4169659A (en) | Multiple standard television sync generator | |
US4118738A (en) | Time base error corrector | |
GB2026278A (en) | Television frame synchronizer having a write-inhibit circuit | |
US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
JPS6032380B2 (ja) | 垂直同期信号分離回路 | |
US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
JPH0411410Y2 (ja) | ||
JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
JPH0119789B2 (ja) | ||
JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
JPS6143886A (ja) | デ−タ識別回路 | |
JPS6143086A (ja) | Pll装置 | |
JP2715438B2 (ja) | サンプリング周波数変換装置及び方法 | |
JPH0423870B2 (ja) | ||
KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
JP2502757B2 (ja) | 複合palビデオトランスレ―タ | |
JPS62200836A (ja) | デ−タ取り込み回路 | |
JP2699370B2 (ja) | Pll装置 | |
KR940003038B1 (ko) | 수평동기 기간중의 노이즈제거를 위한 게이트신호 발생회로 | |
JPH0834569B2 (ja) | デジタル信号処理撮像装置 | |
JPS625515B2 (ja) |