JP2699370B2 - Ｐｌｌ装置 - Google Patents
Ｐｌｌ装置Info
- Publication number
- JP2699370B2 JP2699370B2 JP867188A JP867188A JP2699370B2 JP 2699370 B2 JP2699370 B2 JP 2699370B2 JP 867188 A JP867188 A JP 867188A JP 867188 A JP867188 A JP 867188A JP 2699370 B2 JP2699370 B2 JP 2699370B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pcm
- pulse
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は量子化された三値同期型ビデオ信号中の水平
同期信号に同期したクロックパルスを作るためのPLL装
置に関する。
同期信号に同期したクロックパルスを作るためのPLL装
置に関する。
［従来の技術］ 従来、この種のPLL装置としては第３図に示すような
ものがある。
ものがある。
同図において、入力端子１より入力されたビデオ信号
21はバッファアンプ２を通して低インピーダンスのビデ
オ信号22となり、このビデオ信号22がエリアシリングノ
イズ防止用のローパスフィルタ3,コンパレータ17,サン
プルホールド回路16,同期分離回路４に供給される。同
期分離回路４では低インピーダンスのビデオ信号22から
同期信号23を抽出し、これをパルス発生回路５とゲート
回路18へ供給する。パルス発生回路５では同期信号23か
ら正極性同期信号の後部に位置するバックポーチサンプ
ルパルス24を発生させ、このパルスによりサンプルホー
ルド回路16において低インピーダンスのビデオ信号22の
バックポーチを促え、ブランキング電位31を得る。
21はバッファアンプ２を通して低インピーダンスのビデ
オ信号22となり、このビデオ信号22がエリアシリングノ
イズ防止用のローパスフィルタ3,コンパレータ17,サン
プルホールド回路16,同期分離回路４に供給される。同
期分離回路４では低インピーダンスのビデオ信号22から
同期信号23を抽出し、これをパルス発生回路５とゲート
回路18へ供給する。パルス発生回路５では同期信号23か
ら正極性同期信号の後部に位置するバックポーチサンプ
ルパルス24を発生させ、このパルスによりサンプルホー
ルド回路16において低インピーダンスのビデオ信号22の
バックポーチを促え、ブランキング電位31を得る。
コンパレータ17ではブランキング電位31で低インピー
ダンスのビデオ信号22をスライスし、同期信号の基準点
の情報を得る。次のゲート回路18ではコンパレータ17の
出力を同期信号23によってゲートして基準点のエッヂ32
のみを取り出し、位相比較器19の一方の入力とする。位
相比較器19の残りの入力へは発振器９の出力であるクロ
ックパルス26を水平同期信号と同じ周波数までカウンタ
10でカウントダウンしたフライホイール水平同期パルス
27が入力されており、位相比較器19の出力は発振器９へ
フィードバックされるのでクロックパルス26と同期信号
23は同期することになる。またローパスフィルタ３を通
過した信号はA/Dコンバータ６でクロックパルス26によ
って量子化されてPCMビデオ信号25となるので、量子化
後のPCMビデオ信号25に含まれる水平同期信号とクロッ
クパルス26は同期している。
ダンスのビデオ信号22をスライスし、同期信号の基準点
の情報を得る。次のゲート回路18ではコンパレータ17の
出力を同期信号23によってゲートして基準点のエッヂ32
のみを取り出し、位相比較器19の一方の入力とする。位
相比較器19の残りの入力へは発振器９の出力であるクロ
ックパルス26を水平同期信号と同じ周波数までカウンタ
10でカウントダウンしたフライホイール水平同期パルス
27が入力されており、位相比較器19の出力は発振器９へ
フィードバックされるのでクロックパルス26と同期信号
23は同期することになる。またローパスフィルタ３を通
過した信号はA/Dコンバータ６でクロックパルス26によ
って量子化されてPCMビデオ信号25となるので、量子化
後のPCMビデオ信号25に含まれる水平同期信号とクロッ
クパルス26は同期している。
［発明が解決しようとする問題点］ しかしながら、一般に同期分離回路ではビデオ信号中
のノイズ成分による誤動作を軽減するため、ローパスフ
ィルタによる帯域制限を行なってからコンパレータに通
して同期信号を得るのでローパスフィルタを主因とする
ドリフトが生じ、高域成分が失われ正確な位相が決めら
れない。
のノイズ成分による誤動作を軽減するため、ローパスフ
ィルタによる帯域制限を行なってからコンパレータに通
して同期信号を得るのでローパスフィルタを主因とする
ドリフトが生じ、高域成分が失われ正確な位相が決めら
れない。
また、A/Dコンバータの前段にはエリアシング防止用
のローパスフィルタがあるため、このフィルタの固定遅
延のドリフトが生じ、さらにA/Dコンバータ自身の変換
時間のばらつきがあるので、量子化後のビデオ信号の位
相は曖昧なものになり、ディジタル画像を重ね合わせた
時の画像の微妙なずれとなったり、水平ブランキング幅
を拡大させてしなうことがある。
のローパスフィルタがあるため、このフィルタの固定遅
延のドリフトが生じ、さらにA/Dコンバータ自身の変換
時間のばらつきがあるので、量子化後のビデオ信号の位
相は曖昧なものになり、ディジタル画像を重ね合わせた
時の画像の微妙なずれとなったり、水平ブランキング幅
を拡大させてしなうことがある。
また、コンポーネント信号においては各チャンネル間
に位相差が生じるため色ずれが生じてしまう。
に位相差が生じるため色ずれが生じてしまう。
［問題点を解決するための手段］ 本発明は上記問題点を解決し、他の回路の変動の影響
を受けることなく高精度でかつ安定したPLL装置を提供
することを目的とする。
を受けることなく高精度でかつ安定したPLL装置を提供
することを目的とする。
上記目的を達成するため本発明に係るPLL装置は、入
力されたビデオ信号を量子化してPCMビデオ信号を得る
量子化手段と、入力されたビデオ信号より同期信号を抽
出する抽出手段と、前記同期信号よりバックポーチサン
プルパルスを発生するパルス発生手段と、前記PCMビデ
オ信号よりバックポーチサンプルパルスを用いてブラン
キングデータを得るブランキングデータ生成手段と、前
記PCMビデオ信号に含まれる水平同期信号と同期したク
ロックパルスを発生するクロックパルス発生手段と、前
記クロックパルスをカウントダウンして水平同期パルス
を得る水平同期パルス生成手段と、前記水平同期パルス
により前記PCMビデオ信号をラッチして第１のPCMデータ
を得る第１のPCMデータ生成手段と、ブランキングデー
タと第１のPCMデータの差を検出し第２のPCMデータを得
る第２のPCMデータ生成手段とを設け、第２のPCMデータ
を前記クロックパルス発生手段へフィードバックさせる
ものである。
力されたビデオ信号を量子化してPCMビデオ信号を得る
量子化手段と、入力されたビデオ信号より同期信号を抽
出する抽出手段と、前記同期信号よりバックポーチサン
プルパルスを発生するパルス発生手段と、前記PCMビデ
オ信号よりバックポーチサンプルパルスを用いてブラン
キングデータを得るブランキングデータ生成手段と、前
記PCMビデオ信号に含まれる水平同期信号と同期したク
ロックパルスを発生するクロックパルス発生手段と、前
記クロックパルスをカウントダウンして水平同期パルス
を得る水平同期パルス生成手段と、前記水平同期パルス
により前記PCMビデオ信号をラッチして第１のPCMデータ
を得る第１のPCMデータ生成手段と、ブランキングデー
タと第１のPCMデータの差を検出し第２のPCMデータを得
る第２のPCMデータ生成手段とを設け、第２のPCMデータ
を前記クロックパルス発生手段へフィードバックさせる
ものである。
［実施例］ 以下、本発明の一実施例について図面を参照して説明
する。
する。
第１図は本発明の一実施例によるPLL装置の構成を示
すブロック図であり、図中従来の説明で用いた第３図の
構成要素と同一のものについては同一参照符号を付して
ある。なお、本実施例のクロックパルスの周波数は、実
用上の便を考慮してハイビジョンコンポーネントディジ
タルビデオ規格である74.25MHz、水平同期信号の2200倍
の周波数とする。
すブロック図であり、図中従来の説明で用いた第３図の
構成要素と同一のものについては同一参照符号を付して
ある。なお、本実施例のクロックパルスの周波数は、実
用上の便を考慮してハイビジョンコンポーネントディジ
タルビデオ規格である74.25MHz、水平同期信号の2200倍
の周波数とする。
同図において、本実施例によるPLL装置は、入力端子
１より入力ビデオ信号21を受取るバッファアンプ２と、
バッファアンプ２と各々接続されるローパスフィルタ３
及び同期分離回路４と、ローパスフィルタ３の出力を量
子化しPCMビデオ信号25を出力するA/Dコンバータ６と、
同期分離回路４からの同期信号23を入力しバックポーチ
サンプルパルス24を出力するパルス発生回路５と、バッ
クポーチサンプルパルス24及びPCMビデオ信号25を入力
しブランキングデータ28を出力するラッチ回路７と、ブ
ランキングデータ28及び第１のPCMデータ29を入力する
演算回路11と、演算回路11からの第２のPCMデータを入
力するD/Aコンバータ12と、D/Aコンバータ12の出力を入
力しクロックパルス26を出力する発振器９と、クロック
パルス26を入力しフライホイール水平同期パルス27を出
力するカウンタ10と、フライホイール水平同期パルス27
及びA/Dコンバータ６からのPCMビデオ信号25を入力し第
１のPCMデータ29を演算回路11へ出力するラッチ回路８
とから構成される。
１より入力ビデオ信号21を受取るバッファアンプ２と、
バッファアンプ２と各々接続されるローパスフィルタ３
及び同期分離回路４と、ローパスフィルタ３の出力を量
子化しPCMビデオ信号25を出力するA/Dコンバータ６と、
同期分離回路４からの同期信号23を入力しバックポーチ
サンプルパルス24を出力するパルス発生回路５と、バッ
クポーチサンプルパルス24及びPCMビデオ信号25を入力
しブランキングデータ28を出力するラッチ回路７と、ブ
ランキングデータ28及び第１のPCMデータ29を入力する
演算回路11と、演算回路11からの第２のPCMデータを入
力するD/Aコンバータ12と、D/Aコンバータ12の出力を入
力しクロックパルス26を出力する発振器９と、クロック
パルス26を入力しフライホイール水平同期パルス27を出
力するカウンタ10と、フライホイール水平同期パルス27
及びA/Dコンバータ６からのPCMビデオ信号25を入力し第
１のPCMデータ29を演算回路11へ出力するラッチ回路８
とから構成される。
次に、本実施例の動作について説明する。
先ず、発振器９はクロックパルス26を発生する。バッ
ファアンプ２は入力端子１より入力されたビデオ信号21
を低インピーダンスのビデオ信号22に変換し、ローパス
フィルタ３と同期分離回路４に供給する。ローパスフィ
ルタ３は量子化処理によって生じるエリアシングノイズ
を無くすため伝送帯域をクロックパルス26の周波数の1/
2以下に制限する。次段のA/Dコンバータ６ではクロック
パルス26により量子化を行なってPCMビデオ信号25を
得、これを出力端子13へ送っている。
ファアンプ２は入力端子１より入力されたビデオ信号21
を低インピーダンスのビデオ信号22に変換し、ローパス
フィルタ３と同期分離回路４に供給する。ローパスフィ
ルタ３は量子化処理によって生じるエリアシングノイズ
を無くすため伝送帯域をクロックパルス26の周波数の1/
2以下に制限する。次段のA/Dコンバータ６ではクロック
パルス26により量子化を行なってPCMビデオ信号25を
得、これを出力端子13へ送っている。
一方、同期分離回路４は低インピーダンスのビデオ信
号22から同期信号23を抽出し、パルス発生回路５はバッ
クポーチサンプルパルス24を発生する。次のラッチ回路
７ではバックポーチサンプルパルス24によってPCMビデ
オ信号25をラッチしてブランキングデータ28を得る。カ
ウンタ10は発振器９の出力であるクロックパルス26を1/
2200にカウントダウンしてフライホイール水平同期パル
ス27を得る。ラッチ回路８はPCMビデオ信号25をフライ
ホイール水平同期パルス27によりラッチして、第１のPC
Mデータ29を得る。演算回路11はブランキングデータ28
と第１のPCMデータ29の差を第２のPCMデータ30として検
出し、D/Aコンバータ12は第２のPCMデータ30をアナログ
信号に戻して発振器９にフィードバックして発振周波数
を制御する。第２のPCMデータが０（ゼロ）となるよう
にフィードバックループ動作を行なうので、PCMビデオ
信号25に含まれる水平同期の基準エッヂとフライホイー
ル水平同期パルス27の周波数と位相は一致し、クロック
パルス26は正確に水平同期信号の2200倍の周波数を持
ち、且つ位相も同期している。
号22から同期信号23を抽出し、パルス発生回路５はバッ
クポーチサンプルパルス24を発生する。次のラッチ回路
７ではバックポーチサンプルパルス24によってPCMビデ
オ信号25をラッチしてブランキングデータ28を得る。カ
ウンタ10は発振器９の出力であるクロックパルス26を1/
2200にカウントダウンしてフライホイール水平同期パル
ス27を得る。ラッチ回路８はPCMビデオ信号25をフライ
ホイール水平同期パルス27によりラッチして、第１のPC
Mデータ29を得る。演算回路11はブランキングデータ28
と第１のPCMデータ29の差を第２のPCMデータ30として検
出し、D/Aコンバータ12は第２のPCMデータ30をアナログ
信号に戻して発振器９にフィードバックして発振周波数
を制御する。第２のPCMデータが０（ゼロ）となるよう
にフィードバックループ動作を行なうので、PCMビデオ
信号25に含まれる水平同期の基準エッヂとフライホイー
ル水平同期パルス27の周波数と位相は一致し、クロック
パルス26は正確に水平同期信号の2200倍の周波数を持
ち、且つ位相も同期している。
第２図はハイビジョンビデオ信号の１ラインを示す図
である。図中、31は同期信号の基準エッヂを、Ｂはブラ
ンキングデータ（電位）を示す。
である。図中、31は同期信号の基準エッヂを、Ｂはブラ
ンキングデータ（電位）を示す。
尚、三値同期型ビデオ信号は、ハイビジョンビデオ信
号に採用されるもので、第２図に示すように、通常の負
極性同期信号の直後に正極性同期信号を付け足したもの
であり、基準点は同期信号が負から正へ立ち上がるエッ
ヂがブランキングレベルを横切る点である。
号に採用されるもので、第２図に示すように、通常の負
極性同期信号の直後に正極性同期信号を付け足したもの
であり、基準点は同期信号が負から正へ立ち上がるエッ
ヂがブランキングレベルを横切る点である。
［発明の効果］ 以上説明したように本発明は、量子化後のビデオ信号
中の水平同期信号の基準エッヂとクロックパルスの位相
を直接比較しているので、同期分離回路やエリアシング
ノイズ防止用のローパスフィルタのドリフトの影響を受
けることがなく精度が高くて安定であり、従来装置より
アナログ部分が少ないので実装も容易である。
中の水平同期信号の基準エッヂとクロックパルスの位相
を直接比較しているので、同期分離回路やエリアシング
ノイズ防止用のローパスフィルタのドリフトの影響を受
けることがなく精度が高くて安定であり、従来装置より
アナログ部分が少ないので実装も容易である。
また、フライホイール水平同期パルスも同時に得られ
るのでビデオ信号のディジタル処理という総合的な機能
から考えても重複するものがなく簡便なものとなる。
るのでビデオ信号のディジタル処理という総合的な機能
から考えても重複するものがなく簡便なものとなる。
第１図は本発明の一実施例によるPLL装置の構成を示す
ブロック図、第２図はハイビジョンビデオ信号の１ライ
ンを示す図、第３図は従来のPLL装置の一構成例を示す
ブロック図である。 1:入力端子、2:バッファアンプ 3:ローパスフィルタ 4:同期分離回路、5:パルス発生回路 6:A/Dコンバータ、7:ラッチ回路 8:ラッチ回路、9:発振器 10:カウンタ、11:演算回路 12:D/Aコンバータ 13,14,15:出力端子 21:入力ビデオ信号 22:低インピーダンスのビデオ信号 23:同期信号 24:バックポーチサンプルパルス 25:PCMビデオ信号 26:クロックパルス 27:フライホイール水平同期パルス 28:ブランキングデータ 29:第１のPCMデータ 30:第２のPCMデータ
ブロック図、第２図はハイビジョンビデオ信号の１ライ
ンを示す図、第３図は従来のPLL装置の一構成例を示す
ブロック図である。 1:入力端子、2:バッファアンプ 3:ローパスフィルタ 4:同期分離回路、5:パルス発生回路 6:A/Dコンバータ、7:ラッチ回路 8:ラッチ回路、9:発振器 10:カウンタ、11:演算回路 12:D/Aコンバータ 13,14,15:出力端子 21:入力ビデオ信号 22:低インピーダンスのビデオ信号 23:同期信号 24:バックポーチサンプルパルス 25:PCMビデオ信号 26:クロックパルス 27:フライホイール水平同期パルス 28:ブランキングデータ 29:第１のPCMデータ 30:第２のPCMデータ
Claims (1)
- 【請求項１】入力されたビデオ信号を量子化してPCMビ
デオ信号を得る量子化手段と、 入力されたビデオ信号より同期信号を抽出する抽出手段
と、 前記同期信号よりバックポーチサンプルパルスを発生す
るパルス発生手段と、 前記PCMビデオ信号よりバックポーチサンプルパルスを
用いてブランキングデータを得るブランキングデータ生
成手段と、 前記PCMビデオ信号に含まれる水平同期信号と同期した
クロックパルスを発生するクロックパルス発生手段と、 前記クロックパルスをカウントダウンして水平同期パル
スを得る水平同期パルス生成手段と、 前記水平同期パルスにより前記PCMビデオ信号をラッチ
して第１のPCMデータを得る第１のPCMデータ生成手段
と、 ブランキングデータと第１のPCMデータの差を検出し第
２のPCMデータを得る第２のPCMデータ生成手段とを設
け、 第２のPCMデータを前記クロックパルス発生手段へフィ
ードバックさせることを特徴とするPLL装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP867188A JP2699370B2 (ja) | 1988-01-19 | 1988-01-19 | Ｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP867188A JP2699370B2 (ja) | 1988-01-19 | 1988-01-19 | Ｐｌｌ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183975A JPH01183975A (ja) | 1989-07-21 |
| JP2699370B2 true JP2699370B2 (ja) | 1998-01-19 |
Family
ID=11699396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP867188A Expired - Lifetime JP2699370B2 (ja) | 1988-01-19 | 1988-01-19 | Ｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699370B2 (ja) |
-
1988
- 1988-01-19 JP JP867188A patent/JP2699370B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183975A (ja) | 1989-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860098A (en) | Video discrimination between different video formats | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| US4612573A (en) | Method for clock rate conversion | |
| US4858008A (en) | Apparatus for the digital generation of vertical synchronizing and field identification signals | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| US4774577A (en) | Analog-to-digital conversion apparatus for video signal | |
| JP2004254007A (ja) | ジッタ・キャンセルの方法および装置 | |
| KR930011431B1 (ko) | 표준 영상신호를 위한 동기신호 재발생회로 | |
| JPS613545A (ja) | 標本化回路 | |
| KR0149809B1 (ko) | 클럭발생회로 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JP2803118B2 (ja) | フエーズロツクループ装置 | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JPS61148986A (ja) | テレビジヨン信号の標本化装置 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| KR900000537B1 (ko) | 샘플링포인트 카운터 동기회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |