JPS613545A - 標本化回路 - Google Patents
標本化回路Info
- Publication number
- JPS613545A JPS613545A JP59124806A JP12480684A JPS613545A JP S613545 A JPS613545 A JP S613545A JP 59124806 A JP59124806 A JP 59124806A JP 12480684 A JP12480684 A JP 12480684A JP S613545 A JPS613545 A JP S613545A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock signal
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は標本化回路に係り、例えば文字多重放送等のＰ
ＣＭ通信においてデータを標本化する回路に用いられ、
伝送条件に影響されない最適のサンプリングを行ない得
る標本化回路を提供することを目的とする。
ＣＭ通信においてデータを標本化する回路に用いられ、
伝送条件に影響されない最適のサンプリングを行ない得
る標本化回路を提供することを目的とする。
従来技術
近年、第３図（Ａ）に示す如く、映像信号ａの垂直帰線
期間に文字データＤを挿入して文字多重放送を行なう技
術が開発されている。このような文字多重放送の映像信
号には、文字データＤの前に７レーミングコードＦＣ（
１水平走査周期に１個所）が挿入されており、このフレ
ーミングコードＦＣを検出し終った時点でフレーミング
コード検出パルスを得てデータＤのバイト同期をとる。
期間に文字データＤを挿入して文字多重放送を行なう技
術が開発されている。このような文字多重放送の映像信
号には、文字データＤの前に７レーミングコードＦＣ（
１水平走査周期に１個所）が挿入されており、このフレ
ーミングコードＦＣを検出し終った時点でフレーミング
コード検出パルスを得てデータＤのバイト同期をとる。
なお、ＧＫはりＯツクランイン成分２Ｂはカラー・バー
スト信号、Ｈは水平同期信号である。
スト信号、Ｈは水平同期信号である。
第４図は上記の如き文字多重放送を受信するための従来
の受信回路の一例のブロック系統図を示す。同図におい
て、端子１に入来した映像信号ａはコンパレータ２にて
ｒＩＪ、’ｒＯＪを識別されて信号ｂ （第３図（Ｂ）
、同図（Ａ）のクロックランイン成分ＣＫ、フレーミン
グコードＦＣを拡大して示す）とされ、シフトレジスタ
３に供給される一方、クロック生成回路４に供給される
。
の受信回路の一例のブロック系統図を示す。同図におい
て、端子１に入来した映像信号ａはコンパレータ２にて
ｒＩＪ、’ｒＯＪを識別されて信号ｂ （第３図（Ｂ）
、同図（Ａ）のクロックランイン成分ＣＫ、フレーミン
グコードＦＣを拡大して示す）とされ、シフトレジスタ
３に供給される一方、クロック生成回路４に供給される
。
一方、映像信号ａはクロック生成回路４に供給され、こ
こで′、クロックランイン成分ＣＫ期間Ｈレベルとされ
る抜取信号Ｃ（同図（Ｃ））にて抜取られた信号す中の
クロックランイン成分ＧＫに基いてクロック信号ｄが生
成され、シフトレジスタ３９分周器５に供給される。
こで′、クロックランイン成分ＣＫ期間Ｈレベルとされ
る抜取信号Ｃ（同図（Ｃ））にて抜取られた信号す中の
クロックランイン成分ＧＫに基いてクロック信号ｄが生
成され、シフトレジスタ３９分周器５に供給される。
信号すはシフトレジスタ３にクロック信号ｄに基いて取
込まれ、直列−並列変換されて信号［とされて取出され
、う゛ツチ回路６．フレーミングコード検出器７に供給
される。一方、信号ｄは分周器５にて８分周されてｆｓ
ｐ／８なる周波数の信号Ｑとされてラッチ回路６に供給
され、シフトレジスタ３からの信号ｆをここにラッチし
、これにより、ラッチ回路６より並列化出力りが取出さ
れる。フレーミングコード検出器７にてフレーミングコ
ードが検出されると７レーミングコード検出パルスｅが
取出され、分周器５に供給されてこれを初期化する。
込まれ、直列−並列変換されて信号［とされて取出され
、う゛ツチ回路６．フレーミングコード検出器７に供給
される。一方、信号ｄは分周器５にて８分周されてｆｓ
ｐ／８なる周波数の信号Ｑとされてラッチ回路６に供給
され、シフトレジスタ３からの信号ｆをここにラッチし
、これにより、ラッチ回路６より並列化出力りが取出さ
れる。フレーミングコード検出器７にてフレーミングコ
ードが検出されると７レーミングコード検出パルスｅが
取出され、分周器５に供給されてこれを初期化する。
ここで、第５図（Ａ）〜（Ｃ）にクロック生成回路４及
び分周器５を含めた一般のクロック生成装置の各個の回
路図を示す。同図（Ａ）に示すものは、映像信号ａから
分離されたクロマサブキャリアＳＣは分周器８にて分周
されて位相比較器９に供給され、位相比較器９．ＶＣＯ
ｌｏ、分周器１１にて構成されるＰＬＬよりクロマサブ
キャリアＳＣと周波数及び位相を同期されたＫＸｆｓｐ
（Ｋは整数、ｆｓｐはサンプリング周波数）の周波数の
信号が取出される。
び分周器５を含めた一般のクロック生成装置の各個の回
路図を示す。同図（Ａ）に示すものは、映像信号ａから
分離されたクロマサブキャリアＳＣは分周器８にて分周
されて位相比較器９に供給され、位相比較器９．ＶＣＯ
ｌｏ、分周器１１にて構成されるＰＬＬよりクロマサブ
キャリアＳＣと周波数及び位相を同期されたＫＸｆｓｐ
（Ｋは整数、ｆｓｐはサンプリング周波数）の周波数の
信号が取出される。
この信号は分周器１２にてに分周されてビット同期をと
られたサンプリングクロック信号ｄとして取出される一
方、分周器５にて８分周されてバイト同期をとられたバ
イトクロック信号ｇとして取出される。なお、分周器１
２はクロックランイン成分ＣＫから作られるビットリセ
ット信号により初期化され、分周器５はフレーミングコ
ード検出パルスｅ （バイトリセット信号）にて初期化
される。
られたサンプリングクロック信号ｄとして取出される一
方、分周器５にて８分周されてバイト同期をとられたバ
イトクロック信号ｇとして取出される。なお、分周器１
２はクロックランイン成分ＣＫから作られるビットリセ
ット信号により初期化され、分周器５はフレーミングコ
ード検出パルスｅ （バイトリセット信号）にて初期化
される。
同図（Ｂ）に示すものは、水晶発振器１４から取出され
たＫＸｆｓｐの周波数のクロック信号は分周器１２にて
に分周されてサンプリングクロック信号ｄとして取出さ
れる一方、分周器５にて８分周されてバイトクロック信
号ｇとして取出される。
たＫＸｆｓｐの周波数のクロック信号は分周器１２にて
に分周されてサンプリングクロック信号ｄとして取出さ
れる一方、分周器５にて８分周されてバイトクロック信
号ｇとして取出される。
同図（Ｃ）に示すものは、クロックランイン成分ＣＫは
水晶発振器１５に供給されてこれを励磁し、水晶発振器
１５からのにＸ、ｆｓｐの周波数の信号はアンプ１６に
て増幅される。上記のものと同様に、分周器１２よりサ
ンプリングクロック信号ｄ９分周器５よりバイトクロッ
ク信号ｇが取出される。
水晶発振器１５に供給されてこれを励磁し、水晶発振器
１５からのにＸ、ｆｓｐの周波数の信号はアンプ１６に
て増幅される。上記のものと同様に、分周器１２よりサ
ンプリングクロック信号ｄ９分周器５よりバイトクロッ
ク信号ｇが取出される。
第５図（Ｄ）は同図（Ａ）〜（Ｃ）に示す回路を一般化
した回路図を示し、同図中、同図（Ａ）〜（Ｃ）と同一
部分には同一番号を付してその説明を省略する。
した回路図を示し、同図中、同図（Ａ）〜（Ｃ）と同一
部分には同一番号を付してその説明を省略する。
発明が解決しようとする問題点
特に、上記の如き文字多重放送では、不特定多数の受信
者側において、理想伝送条件にない時いかに安定に映像
信号を受信しえるかが重要である。
者側において、理想伝送条件にない時いかに安定に映像
信号を受信しえるかが重要である。
第４図示の従来回路では、伝送条件が理想である場合、
クロックランイン信号ＣＫから生成されるサンプリング
クロック信号ｄの位相は略理想のサンプリングタイミン
グであり、文字データＤを確実にシフトし得るが、伝送
条件が悪化し、例えば、ＳＮ比が悪化してクロックラン
イン成分抜取信号Ｃにジッタを生じると、抜取信号Ｃ期
間におけるクロックランイン成分ＣＫの数が変動し、ク
ロック信号ｄの位相が変動してしまい、文字データＤを
確実にシフトし得ない問題点があった。
クロックランイン信号ＣＫから生成されるサンプリング
クロック信号ｄの位相は略理想のサンプリングタイミン
グであり、文字データＤを確実にシフトし得るが、伝送
条件が悪化し、例えば、ＳＮ比が悪化してクロックラン
イン成分抜取信号Ｃにジッタを生じると、抜取信号Ｃ期
間におけるクロックランイン成分ＣＫの数が変動し、ク
ロック信号ｄの位相が変動してしまい、文字データＤを
確実にシフトし得ない問題点があった。
又、従来回路のようにクロックランイン成分ＣＫのよう
にある一定の周波数しか含んでいない信号からクロック
信号ｄを生成すると、伝送条件が悪く、理想の撮幅特性
及び位相特性でない場合、その影響を直接受けて正確な
りッロク信号を得ることができない問題点があった。
にある一定の周波数しか含んでいない信号からクロック
信号ｄを生成すると、伝送条件が悪く、理想の撮幅特性
及び位相特性でない場合、その影響を直接受けて正確な
りッロク信号を得ることができない問題点があった。
更・に、従来回路ではデータ転送レートに等しい比較的
低い周波数のクロッ信号を用いているため、伝送条件が
悪く、理想の撮幅特性でない場合、フレーミングコード
を検出する際に検出誤りを生じる問題点があった。
低い周波数のクロッ信号を用いているため、伝送条件が
悪く、理想の撮幅特性でない場合、フレーミングコード
を検出する際に検出誤りを生じる問題点があった。
上記のように従来回路は、伝送条件の悪化に対応して夫
々不都合を生じ、条件が変る度にクロック信号のタイミ
ングを調整する必要がある等の問題点があった。
々不都合を生じ、条件が変る度にクロック信号のタイミ
ングを調整する必要がある等の問題点があった。
問題点を解決するための手段及びその作用本発明は、デ
ータの転送周波数のＮ（Ｎは２以上の整数）倍のクロッ
ク信号を生成する手段と、クロック信号をシフトクロッ
クとしてデータを直並列変換しこの並列化されたデータ
をＮビット間隔で取出すデータ直並列変換手段と、上記
クロック信号を１／（ＮＸＭ）（Ｍは正の整数）に分周
する分周手段と、データ直並列変換手段の出力を分周手
段の出力にてラッチして取出す手段と、データ直並列変
換手段の出力を供給されデータがある特定のコードの時
のみこれを検出して上記分周手段を初期化する手段とか
らなる構成として上記問題点を解決したものであり、以
下、図面と共にその一実施例について説明する。
ータの転送周波数のＮ（Ｎは２以上の整数）倍のクロッ
ク信号を生成する手段と、クロック信号をシフトクロッ
クとしてデータを直並列変換しこの並列化されたデータ
をＮビット間隔で取出すデータ直並列変換手段と、上記
クロック信号を１／（ＮＸＭ）（Ｍは正の整数）に分周
する分周手段と、データ直並列変換手段の出力を分周手
段の出力にてラッチして取出す手段と、データ直並列変
換手段の出力を供給されデータがある特定のコードの時
のみこれを検出して上記分周手段を初期化する手段とか
らなる構成として上記問題点を解決したものであり、以
下、図面と共にその一実施例について説明する。
実施例
第１図は本発明回路の一実施例のブロック系統図を示し
、同図中、第４図と同一構成部分には同一番号を付して
その説明を省略する。同図において、クロック生成回路
１７はＬ／８ （Ｌは８の整数倍数）ｘｆＳ、ｐなる周
波数（データ転送レートのＮ（Ｎは２以上の整数）倍の
周波数）のクロック信号１を生成する回路であり、例え
ば、第２図（Ａ）又は同図（Ｂ）に示す構成をなす。
、同図中、第４図と同一構成部分には同一番号を付して
その説明を省略する。同図において、クロック生成回路
１７はＬ／８ （Ｌは８の整数倍数）ｘｆＳ、ｐなる周
波数（データ転送レートのＮ（Ｎは２以上の整数）倍の
周波数）のクロック信号１を生成する回路であり、例え
ば、第２図（Ａ）又は同図（Ｂ）に示す構成をなす。
第２図（Ａ）において、映像信号ａはサブキャリア再生
回路１８にてサブキャリアＳＣを分離された後位相比較
器１９に供給され、位相比較器１９、ＶＣＯ２０，（Ｓ
ｘＮ）分周する分周器２１にて構成されるＰＬＬにて位
相ロックされ、データ転送レートのＮ倍の周波数をもつ
クロック信号１として取出される。又は、第２図（Ｂ）
において、映像信号ａより分離された水平同期信号ｆｈ
ＬＬ位相比較器２２．ＶＣＯ２３，（３６４ｘＮ）分周
する分周器２４にて構成されるＰＬＬにて位相ロックさ
れ、クロック信号ｉとして取出される。
回路１８にてサブキャリアＳＣを分離された後位相比較
器１９に供給され、位相比較器１９、ＶＣＯ２０，（Ｓ
ｘＮ）分周する分周器２１にて構成されるＰＬＬにて位
相ロックされ、データ転送レートのＮ倍の周波数をもつ
クロック信号１として取出される。又は、第２図（Ｂ）
において、映像信号ａより分離された水平同期信号ｆｈ
ＬＬ位相比較器２２．ＶＣＯ２３，（３６４ｘＮ）分周
する分周器２４にて構成されるＰＬＬにて位相ロックさ
れ、クロック信号ｉとして取出される。
ここで、説明を簡略化するためにＬ／８ ＝ ４（即ち
、Ｌ＝３２）なる場合について説明する。
、Ｌ＝３２）なる場合について説明する。
コンパレータ２から取出された信号すはシフトレジスタ
２５に供給され、クロック性成回路１７からの４Ｘｆ３
ｐなる周波数のり０ツク信号ｉでサンプリングされ（即
ち、１データに対して４回サンプリングされて４ビツト
のデータとされ）、ここに取込まれる。
２５に供給され、クロック性成回路１７からの４Ｘｆ３
ｐなる周波数のり０ツク信号ｉでサンプリングされ（即
ち、１データに対して４回サンプリングされて４ビツト
のデータとされ）、ここに取込まれる。
シフトレジスタ２５に取込まれて並列化されたデータは
信号ｊとして４ビツト間隔で取出され、フレーミングコ
ード検出器７及びラッチ回路６に供給される。一方、ク
ロック信号ｉは分周器２６にてＬ分周されてｆｓｐ／８
なる周波数の信号ｇとされてラッチ回路６に供給され、
シフトレジスタ２５からの信号ｊをここにラッチし、こ
れにより、ラッチ回路６より並列化出力ｋが取出される
。
信号ｊとして４ビツト間隔で取出され、フレーミングコ
ード検出器７及びラッチ回路６に供給される。一方、ク
ロック信号ｉは分周器２６にてＬ分周されてｆｓｐ／８
なる周波数の信号ｇとされてラッチ回路６に供給され、
シフトレジスタ２５からの信号ｊをここにラッチし、こ
れにより、ラッチ回路６より並列化出力ｋが取出される
。
フレーミングコード検出器７にてフレーミングコードが
検出されるとフレミングコード検出器ルスｅが取出され
、分周器２６に供給されてこれを初期化する。
検出されるとフレミングコード検出器ルスｅが取出され
、分周器２６に供給されてこれを初期化する。
この場合、４Ｘｆｓｐなる周波数のクロック信号でサン
プリングしているため、１／（４ＸｆＳｐ）の時間単位
で最適サンプリングタイミングを得ることができ（即ち
、時間軸方向のアイ開口率が１／（４Ｘｆｓｐ、）以上
あれば確実にビット同期及びバイト同期を同時にとり得
る）、データ転送レートと同じ比較的低い周波数のクロ
ック信号を用いていた従来回路に比してフレーミングコ
ードを検出する際の検出誤りを生じる割合を低くし得る
。
プリングしているため、１／（４ＸｆＳｐ）の時間単位
で最適サンプリングタイミングを得ることができ（即ち
、時間軸方向のアイ開口率が１／（４Ｘｆｓｐ、）以上
あれば確実にビット同期及びバイト同期を同時にとり得
る）、データ転送レートと同じ比較的低い周波数のクロ
ック信号を用いていた従来回路に比してフレーミングコ
ードを検出する際の検出誤りを生じる割合を低くし得る
。
又、種々の周波数成分を含む信号（ＦＣ）からクロック
のビット同期及びバイト同期をとっているので、一定の
周波数のクロックランイン成分からクロック信号を生成
していた従来回路に比して、伝送条件が理想の振幅特性
及び位相特性でない場合でもその影響を受ける割合は少
なく、より正確なりロック信号を得ることができる。
のビット同期及びバイト同期をとっているので、一定の
周波数のクロックランイン成分からクロック信号を生成
していた従来回路に比して、伝送条件が理想の振幅特性
及び位相特性でない場合でもその影響を受ける割合は少
なく、より正確なりロック信号を得ることができる。
なお、クロック信号ｉの周波数を高くとる程高精度にフ
レーミングコードを検出し得、本実施例に示す４ｘｆｓ
ｐに限定されるものではない。この場合、その倍率弁だ
けシフトレジスタの段数を多く必要とするが、回路全体
をデジタル信号処理可能な素子で構成し得るのでＬＳＩ
化が容易である。
レーミングコードを検出し得、本実施例に示す４ｘｆｓ
ｐに限定されるものではない。この場合、その倍率弁だ
けシフトレジスタの段数を多く必要とするが、回路全体
をデジタル信号処理可能な素子で構成し得るのでＬＳＩ
化が容易である。
発明の効果
上述の如く、本発明になる標本化回路は、データの転送
周波数のＮ（Ｎは２以上の整数）倍のクロック信号を生
成する手段と、クロック信号をシフトクロックとしてデ
ータを直並列変換しこの並列化されたデータをＮピット
間隔で取出すデータ直並列変換手段と、上記クロック信
号を１／（ＮＸＭ）（Ｍは正の整数）に分周する分周手
段と、データ直並列変換手段の出力を該分周手段の出力
にてラッチして取出す手段と、データ直並列変換手段の
出力を供給されデータがある特定のコードの時のみこれ
を検出して上記分周手段を初期化する手段とにて構成し
たため、クロックランイン成分抜取信号を用いてクロッ
クランイン成分からクロック信号を生成していた従来回
路に比して抜取信号にジッタを生じてもその影響を受け
ることがなく、又、データ転送周波数のＮ倍のクロック
信号を用いてサンプリングを行なっているので、比較的
低い周波数のクロック信号を用いている従来回路に比し
て伝送条件が悪くてもフレーミングコード検出誤りを生
じることが少なく、このように伝送路条件の影響を受け
ることが少ないので従来回路のようにクロック信号のタ
イミングを調整する必要がなく、又、回路全体をデジタ
ル信号処理可能な素子で構成し得るのでＬＳＩ化が容易
である等の特長を有する。
周波数のＮ（Ｎは２以上の整数）倍のクロック信号を生
成する手段と、クロック信号をシフトクロックとしてデ
ータを直並列変換しこの並列化されたデータをＮピット
間隔で取出すデータ直並列変換手段と、上記クロック信
号を１／（ＮＸＭ）（Ｍは正の整数）に分周する分周手
段と、データ直並列変換手段の出力を該分周手段の出力
にてラッチして取出す手段と、データ直並列変換手段の
出力を供給されデータがある特定のコードの時のみこれ
を検出して上記分周手段を初期化する手段とにて構成し
たため、クロックランイン成分抜取信号を用いてクロッ
クランイン成分からクロック信号を生成していた従来回
路に比して抜取信号にジッタを生じてもその影響を受け
ることがなく、又、データ転送周波数のＮ倍のクロック
信号を用いてサンプリングを行なっているので、比較的
低い周波数のクロック信号を用いている従来回路に比し
て伝送条件が悪くてもフレーミングコード検出誤りを生
じることが少なく、このように伝送路条件の影響を受け
ることが少ないので従来回路のようにクロック信号のタ
イミングを調整する必要がなく、又、回路全体をデジタ
ル信号処理可能な素子で構成し得るのでＬＳＩ化が容易
である等の特長を有する。
第１図及び第２図は夫々本発明回路の一実施例のブロッ
ク系統図及びその要部の具体的ブロック系統図、第３図
は本発明回路及び従来回路の動作説明用信号波形図、第
４図及び第５図は夫々従来回路の一例のブロック系統図
及びその要部の具体的ブロック系統図である。 １・・・映像信号入力端子、２・・・コンパレータ、６
・・・ラッチ回路、７・・・フレーミングコード検出器
、１７・・・クロック生成回路、１８・・・サブキャリ
ア再生回路、１９．２２・・・位相比較器、２０．２３
・・・ＶＣＯ１２１，２４，２６・・・分周器、２５・
・・シフトレジスタ。 第２図
ク系統図及びその要部の具体的ブロック系統図、第３図
は本発明回路及び従来回路の動作説明用信号波形図、第
４図及び第５図は夫々従来回路の一例のブロック系統図
及びその要部の具体的ブロック系統図である。 １・・・映像信号入力端子、２・・・コンパレータ、６
・・・ラッチ回路、７・・・フレーミングコード検出器
、１７・・・クロック生成回路、１８・・・サブキャリ
ア再生回路、１９．２２・・・位相比較器、２０．２３
・・・ＶＣＯ１２１，２４，２６・・・分周器、２５・
・・シフトレジスタ。 第２図
Claims (1)
- データの転送周波数のＮ（Ｎは２以上の整数）倍のクロ
ック信号を生成する手段と、該クロック信号をシフトク
ロックとして該データを直並列変換し該並列化されたデ
ータをＮビット間隔で取出すデータ直並列変換手段と、
上記クロック信号を１／（Ｎ×Ｍ）（Ｍは正の整数）に
分周する分周手段と、該データ直並列変換手段の出力を
該分周手段の出力にてラッチして取出す手段と、該デー
タ直並列変換手段の出力を供給されデータがある特定の
コードの時のみこれを検出して上記分周手段を初期化す
る手段とよりなることを特徴とする標本化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124806A JPS613545A (ja) | 1984-06-18 | 1984-06-18 | 標本化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124806A JPS613545A (ja) | 1984-06-18 | 1984-06-18 | 標本化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613545A true JPS613545A (ja) | 1986-01-09 |
Family
ID=14894581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124806A Pending JPS613545A (ja) | 1984-06-18 | 1984-06-18 | 標本化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613545A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384666A (ja) * | 1986-09-29 | 1988-04-15 | Haneda Seisakusho:Kk | 回転塗布装置 |
| JPH02152966A (ja) * | 1988-12-05 | 1990-06-12 | Otsuka Pharmaceut Co Ltd | ４−ヒドロキシカルボスチリル誘導体 |
| JPH0316450A (ja) * | 1989-03-29 | 1991-01-24 | Internatl Business Mach Corp <Ibm> | 非同期の直列データ受信装置及びその受信方法 |
| US5160761A (en) * | 1989-12-29 | 1992-11-03 | Tdk Corporation | Method for making a magnetic disk |
| US5182693A (en) * | 1989-12-29 | 1993-01-26 | Tdk Corporation | Magnetic disk |
| JPH06163388A (ja) * | 1992-11-18 | 1994-06-10 | Sekisui Finechem Co Ltd | レジスト材の塗布方法 |
-
1984
- 1984-06-18 JP JP59124806A patent/JPS613545A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384666A (ja) * | 1986-09-29 | 1988-04-15 | Haneda Seisakusho:Kk | 回転塗布装置 |
| JPH02152966A (ja) * | 1988-12-05 | 1990-06-12 | Otsuka Pharmaceut Co Ltd | ４−ヒドロキシカルボスチリル誘導体 |
| JPH0316450A (ja) * | 1989-03-29 | 1991-01-24 | Internatl Business Mach Corp <Ibm> | 非同期の直列データ受信装置及びその受信方法 |
| US5160761A (en) * | 1989-12-29 | 1992-11-03 | Tdk Corporation | Method for making a magnetic disk |
| US5182693A (en) * | 1989-12-29 | 1993-01-26 | Tdk Corporation | Magnetic disk |
| JPH06163388A (ja) * | 1992-11-18 | 1994-06-10 | Sekisui Finechem Co Ltd | レジスト材の塗布方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| US4600943A (en) | Sampling pulse generator | |
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| JP2770149B2 (ja) | 埋め込みオーディオ・デマルチプレックサ用オーディオ・フレーム同期方法及び装置 | |
| EP0878911B1 (en) | Clock extraction circuit | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JPS613545A (ja) | 標本化回路 | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JPH02290396A (ja) | 多規準デジタルカラーフィールド１検出器 | |
| US6404833B1 (en) | Digital phase synchronizing apparatus | |
| JP3064867B2 (ja) | データ受信装置 | |
| US4775989A (en) | Timing phase detector circuit | |
| JPS613586A (ja) | 標本化回路 | |
| KR100200826B1 (ko) | 위상동기 일치회로 | |
| JPS60163577A (ja) | 水平同期信号挿入方法 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| CA2365608C (en) | System and method for high-speed skew-insensitive multi-channel data transmission | |
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JPS62271522A (ja) | クロツク抽出回路 | |
| JPH0720173A (ja) | ケーブル長検出回路 | |
| JPH08149044A (ja) | スペクトラム拡散受信装置 |