JPH02290396A - 多規準デジタルカラーフィールド１検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラーフィールドシーケンス検出に関し、より
詳細には、通常の位相ロツクルーズが省略されうるよう
な、ＮＴ８Ｃ，　ＰＡＬあるいはＰＡＬ−Ｍカラーテレ
ビジョン規準のためカラーテレビジョン信号のカラーフ
ィールドシーケンスの特定のカラーフィールドを検出す
るためのデジタル回路に関する。

〔従来技術の説明〕

カラーテレビジョンの分野において、Ｎ’Ｉ’ＳＣ，Ｐ
ＡＬあるいはＰＡＬ−Ｍカラーテレビジョン（ＴＶ）規
準のカラーフィールドシーケンスの特定のカラーフィー
ルドの検出及び識別は、ビデオテーブレコーダ、カラー
信号の時間軸補正等のカラーフィールド編集、カラー７
レーミングのような処理を行なう時に必要とされる周知
の処理である。例えば、時間軸補正器は任意のオフテー
ブフィールド全局基準によって指定されるフィールド形
に変換されなければならない。同様に、適切なカラーフ
ィールドは好ましくない画像シフトの発生全防止するた
め胴集処理を行なう時に既知でなければならない。

この時に、カラーフィールド検出はカラーサプキャリア
信号と水平同期との間の位相関係の織別を必要とする。

入来するビデオ基準信号のカラーフィールドシーケンス
のカラーフィールドに対するこの関係ＵＴＶ規準に従い
相違する。

テレビジョンラスク走査方式はインターレース形である
ために、近接したフィールドＵＨ走査ラインだけ垂直方
向にオフセットされている。

更に、カラーエンコーディング構造は異なったフィール
ドの対応するラインでは同一でない。

従って、例えばＮＴＳＣにあっては、それぞれが２つの
インターレースせしめられたフィールドを有する２つの
特異なカラーフレームが存在する。これらフィールドは
カラーフレームＡのフィールド１及び２としてかつカラ
ーフレームＢのフィールド３及び４として通常指示され
る。

フィールド１及び３はエンコーディングクロマサプキャ
リア位相がフィールド５の対応するラインに比較してフ
ィールド１の所定のラインに対し１８０°オフセットす
るという点で相違している。フィールド２及び４を比較
する時にも同じことが言える。ＰＡＬにあっては、同期
対サブキャリア関係及びＶ軸位相は４つの特異なフレー
ム（８つの特異なフィールド）を与える。

典型的に、上述した位相関係の検出は位相コヒーレント
サブキャリアを合成するために基準としてカラーバース
ト全使用しかつこの信号を水平同期のエッジとそれぞれ
のビデオフレームの適切なラインの間に比較することに
よシアナログ域で行なわれる。比較がサブキャリア対水
平同期（ＳｏＨ）位相に対する選択されたＴＶ規格に合
致すると、特定のカラーフィールド（一般的にカラーフ
ィールド１）の検出がこれに応じてなされ得る。

例えばビデオテープレコーダ、エディタ等に現在見出さ
れるアナログカラーフィールドシーケンス検出器は大巾
なアナログ回路全必要とする。これは、この際に、アナ
ログ回路と普通に関連したノイズ、ドリフト等に対する
検出器の応動の問題を増大させる。更に、ほとんどの回
路は装置によって取り扱われるそれぞれのＴＶ規準に対
して重複されなければならず、従って回路部品、複雑性
、必要なスペース及びコスト全増大させる。

アナログ方式においては、位相ロツクルーブが水平ライ
ンの継続した時間間隔に渡って位相ロックした状態のカ
ラーサブキャリアを連続して再発生するために使用され
る。ついで、合成された位相コヒーレントサブキャリア
はそれぞれのビデオフィールドの適切なラインの間に水
平同期のエッジと比較される。周知のように、位相口ツ
クルーブはノイズ、ドリフトなどの問題を受け易く、回
路部品の数を増大させ、回路基板の設計を困難とする。

〔従来技術の問題全解決する本発明の手段〕一発明の作
用一 本発明は、同一の水平ラインでサブキャリア対［川期比
較を行なうのに充分速い全デジタル回路の固有の長所を
与え、かつそれによシ位相口ックループの必要性並びに
その固有の欠点を除去して、上述したアナログ検出回路
の欠点ヲ解消する。この目的のために、好適実施例にお
いて、サブキャリア周波数の基準信号が内部的に発生さ
れ、これはＨ同期の先導端での既知の位相関係で開始す
る。この時に、この基準信号の位相はそれが生じる時に
同じラインの入来するバーストと比較される。パース｝
ｔｄＨ同期後の比較的短い時間で生じるため、自走時間
軸は正確な位相比較を行なうのに充分であり、全ての位
相ロック回路が省略されうる。

一発明の構成一 より詳細には、アナログ処理部分は複合同期及び奇数フ
ィールド信号を与えるように同期分離器及び奇数／偶数
フィールド検出器を含みかつ矩形化されたバースト信号
を与えるバースト処理器を含んでいる。デジタル処理部
分は選択されたビデオライン信号を決定するライン選択
回路全含み、かつ選択されたライン信号、複合同期及び
ＮＴＳＣ／ＰＡＬ規準信号に応じて複合同期の先導端で
開始するサブキャリア周波数の基準信号を内部的に発生
するためのタイミング発生器を更に含んでいる。またタ
イミング発生器は状態クロック信号と引き続く位相比較
がバースト位相比較器によって行なわれるように調時す
るための１つあるいはそれ以上のサンプルパルスを与え
る。位相比較器はまた矩形化バーストを受け、サンプル
パルスの制御下で、その位相を基準サブキャリア信号の
位相と比較し、それにより位相関係が決定され得るよう
にする。

状態マシン回路はこの位相比較の結果を受け、基準信号
と状態クロックとに応じて、カラーフィールド１の存在
を識別するように選択的に活性化となるフィールド基準
信号全供給する。

〔発明の効果〕

従って、基準信号発生、位相検出、シーケンス検出及び
タイミング発生は全てデジタル域で行なわれ、回路基板
の設計の容易性、回路部品数の減少、必要な回路基板の
スペースの減少、多数のカラーテレビジョン規準への適
応性、動作の安定性、位相ロツクループの省略といった
特有な長所が与えられる。更に、本発明ではゲ一トアレ
イ構成を使用することができる。

〔実施例の説明〕

第１図には、本発明によるカラーフィールド１検出器の
２つの主部分が示される。これらにアナログ処理部分１
２とデジタル処理部分１４とである。アナログ処理部分
１２は、ライン１６で、カラーパーあるいにブラック（
黒）バースト信号を受けることができる。部分１２は、
基準ビデオ信号を受け、デジタル処理部分１４をドライ
ブするため必要なデジタル出力を発生する。

アナログ処理部分１２の中心部分は同期分離／フィール
ド検出回路１８とバースト処理回路２０とである。より
詳細には、同期分離／フィールド検出回路１８は同期分
離器２１及び偶数／奇数検出器２２を含んでもよい。回
路１８は基準ビデオ信号を受け、ライン２４に複合同期
信号を、ライン２８に奇数フィールド信号を、ライン３
０にバーストゲート信号を出力する。複合同期信号は本
明細書の記載全体に渡って「同期」を言及する時に使用
され、用語「水平同期」（Ｈ同期）信月と同様であり、
その代りに使用され得る。

デジタル処理部分１４ｉ；ｊ人カバーストに対して位相
がシフトされることができるカラーバーストの矩形波の
入力を必要とする。この位相シフトハ同期分離／フィー
ルド検出回路１８及び後段の論理回路の伝搬遅延を補償
する友めに必要である。この目的のため、バースト処理
回路２０はバースト位相シフタ３２及び，＜−ストスラ
イサ３４からなる。バースト処理回路２０は矩形化バー
スト信号をライン３６を介してデジタル処理部分１４に
供給する。

デジタル処理回路１４は主に必要な６つの回路からなり
、これらはライン選択回路３８、タイミング発生器４０
、バーストエッジサンブラ回路４２、バースト位相比較
器４４、状態マシン回路４６及びフライホイール回路４
８からなる。デジタル処理部分１４はアナログ処理部分
１２から３つの入力、即ちライン２４での複合同期信号
、ライン２８での奇数フィールド信号及びライン３６で
の矩形化バースト信号を受け、ライン５０でのカラーフ
ィールド１信号と２イン５２での基準有効信号からなる
２つの出力金与える。カラーフィールド１信号はＮＴＳ
Ｃカラーテレビジョン規準に対しては４番目のフィール
ド毎に生じ、ＰＡＬ，ＰＡＬ−Ｍ規準に対しては８番目
の７ィールド毎に生じる。基準有効信号は、有効基準信
号が存在するかどうかを指示する。

ライン選択回路３８はアナログ処理部分１２からライン
２４で複合同期信号をかつライン２８で奇数フィールド
信号全受け、ま友ライン５４で６　２　５／５　２　５
信号金受ける。回路３８はライン５６で選択されたビデ
オ水平ライン数信号（選択ライン信号）′ｆｒ：発生し
、この信号は本明細書においてＮＴＳＣカラーテレビジ
ョン規準信号のためのビデオ水平ライン２２を識別しか
つＰＡＬ及びＰＡＬ−Ｍ規準に対してはビデオ水平ライ
ン２１を識別する。

タイミング発生器４０はライン５６で選択ライン信号を
かつライン５５でＮＴ　Ｓ　Ｃ　／ＰＡＬ信号を受け、
ライン５８にサブキャリア周波数の内部発生基準信号（
内部ＦＳＣ信号）を発生する。

本発明によれば、内部Ｆ８ｃ信号は水平同期（本明細書
では複合同期）の先導端での既知の位相関係で開始し、
入来するカラーバーストと未知の位相関係をそれが生じ
る時に有する。発生器４０ｉｊ、ｉに、ライン６２でバ
ーストエッジサンプラ回路４２のために２つのサンプル
パルス（’ｒｏ，Ｔ’３）　′ｆ！：発生しかつライン
６０でバースト位相比較器４４に対して５つのサンプル
パルス（Ｔｉ．Ｔ２，Ｔ４）　’ｋ発生する。それぞれ
のカラーテレビジョン規準に対して、８ｘＩｉ’，，ク
リスタル発振器クロック源６４が設けられ、これはタイ
ミング発生器４０に必要な基準クロックを供給する。タ
イミング発生回路４０は−！念ライン６６に状態クロッ
クパルスを与え、これは以下に記載するように、バース
ト位相比較器４４の出力を状態マシン回路４６にラッチ
する。

バーストエッジサンプラ回路４２はカラーフィールド１
検出器のセットアップの間にバースト位相調節を容易に
する之めに設けられる。入力バースト位相は、バースト
のエッジが内部サブキャリア基準信号のエッジと一致す
る時に正確に調節される。基準発振器は自走しているた
め、これは実際上正確に生じ得えないが、エッジの平均
化された位置は満足に行列化され得る。

バーストエッジサンブラ回路４２からの出力はＬＥＤの
ような指示器ランプ回路６８に供給され、これはバース
トの平均化され念位置が内部Ｆ，。

のエツジと行列化する時に最も明るくドライブされ、こ
れによｐセットアップ処理の間に検出器の位相較正を簡
単にする。

バースト位相比較器４４はライン３６で矩形化バースト
信号を受け、それをタイミング発生器４０からライン５
８に供給される内部Ｆ，。信号と比較する。以下に述べ
るように、バースト位相比較器４４は５つの出力全与え
、これらは入来する矩形化バースト信号が内部Ｆｓｃ信
号と同位相で従って入来する複合信号と既知の位相関係
を有すること、１８０°位相が離れ位相ウインドウの±
７にあること、あるいは位相ウィンドウから外れ即ち中
間の位相状態を有することを指示する。中間の位相状態
は位相誤差信号（　ＰＥＲ几）論理レベルにょクライン
７２に指示される。ライン７０及び７１ｆ′１２つの論
理信号Ｐ及び一Ｐを与え、これらは有効時に、それぞれ
同位相及び１８０°の位相外れを指示する。

ＰＥＲ几信号はまたライン７２を介して位相誤差回路７
３に供給され、これは位相比較器４４によって決定され
る位相誤差状態を表示する。位相誤差表示回路７３はラ
ンプを含み、位相シーケンスが不確定であることを指示
するために使用される。

状態マシン回路４６はライン７０，　７１．　７２　テ
バースト位相比較器４４がらｐ，−ｐ及びＰＥＲＲ信号
を受け、カラーフィールド１の存在を識別する出力信号
を発生する。この出力信号はライン７４でのフィールド
基準信号であｐ１これはカラーフィールド１の選択され
たビデオ水平ラインに対しては活性化となる。フィール
ド基準信号はフライホイール回路４８が状態マシン回路
４６から有効カラーフィールド１シーケンスを受ける限
シ同期して維持するようになる友め使用される。ついで
、フライホイール回路４８はフィールドの開始時に出力
ライン５ｏに活性化カラーフィールド１識別パルスを発
生するフライホイール回路４８に、入力バースト位相が
限界であるかあるいはカラーフィールド検出回路が適切
に較正されていない場合に状態マシン回路４６がどのカ
ラーフィールド１ででも出カを与えない次めに使用され
る。

同様の回路要素には図面Ｋおいて同様に番号付けられた
第２図において、アナログ処理部分１２の構成はただの
一例のものとして示され、デジタル処理部分１４に供給
される主な信号が示されている。基準ビデオ信号はライ
ン１６で同期分離／７イールド検出回路１８と共にバー
スト処理回路２０のバースト位相シフタ３２に供給され
る。ナショナルセミコンダクタ社に工つて製造されてい
るＬＭ１８１ＨのＩＣチップであってもよい分離／検出
回路１８はライン２４に複合同期信号を、ライン２６に
垂直同期信号を，ライン２８Ｋ奇数フィールド信号を、
ライン３０にバーストゲート信号を供給する。複合同期
信号及び奇数フィールド信号は直接デジタル処理部分１
４に与えられる。垂直同期信号及びバーストゲート信号
は回路の他の部分において使用され、さほど′Ｎ要では
ない。

バースト位相シフタ３２は４つのトランジスタを含み、
第１のトランジスタは高城フィルタ及びゲイン段である
。次の２つのトランジスタは位相シフト増巾器である。

４番目のトランジスタはバーストスライサ３４のための
低インピーダンスドライバである。可変抵抗３５は位相
シフトヲ９０°の範囲に渡って変化させ、上述したよう
に内部ｋ’ｓｃ位相誤差に対する矩形化バーストを最小
にするように検出回路を調節するために使用される。バ
ーストスライサは高速比較器を含み、その出力はバース
トゲート時間間隔の間を除きラッチされる。バーストス
ライサ３４の出力は矩形化バースト信号を供給し、これ
はライン３６でのバーストの論理信号形である。

同様な回路要素が図面において同様番号付けられている
第５Ａ−４５Ｈ図のデジタル処理部分１４について参照
する。第３Ａ図において、ライン２４及び２Ｂはライン
選択回路３８にそれぞれ複合同期及び奇数フィールド信
号を供給する。

更に、ライン５４は論理レベルの形でライン選択回路３
８に６　２　５／５　２　５信号を供給する。反転され
念複合同期信号に１対のカウンタ８０，８１をクロッキ
ングするために使用され、これらカウンタは偶数／奇数
フィールド対の７イールド１の開始でカウント動作を開
始する。この目的のため、ライン２８での奇数フィール
ドは反転され、Ｄ形フリツブフロツプ８２をクロッキン
グする。このフリツブ７ロツプ８２の真出力はカウンタ
８０，８１のロード入力に与えられる。

その偽出力はカウンタ８０のカウントエネーフル入力に
与えられる。カウンタ８０のキャリーｄカはカウンタ８
１のカウントエネーブル入力に与えられる。２つのカウ
ンタの最小出力はＡＮＤ回路８４に与えられ、その出力
はライン５６でタイミング発生器４０（第３Ｄ図）に選
択されたビデオライン数信号を供給する。この選択ライ
ンもまた第２の７リップフロツプ８６をクロッキングし
、その偽出力はフリツプフロツプ８２をリセットする。

フリツブフロツプ８１は奇数のフィールドによりクリア
される。２つのカウンタ８０，８１がそれらの最小カウ
ントＫ達すると、選択ライン信号は１つのビデオライン
に対し高になる。そのビデオラインの終了で、２つのカ
ウンタは停止及びリセットせしめられる。６２５／５２
５　５　イン信１ｓ　ａｎ６２５ＴＶ規準の場合に低に
なると、カウンタ８０，８１からの出力がビデオライン
２２に生じる。６　２　５／５　２　５ライン５４が５
２５ＴＶ規準の場合に高になる時にはカウンタの出力は
ビデオライン２１に生じる。従って、ライン５６での信
号は使用されているＴＶ規準に応じて、カラーフィール
ド１が検出される間に選択されたビデオラインの数を識
別する。

第３Ｂ図にただ単に一例として上述したクリスタル発振
器クロック源６４の構成を示し、これはそれぞれ必要な
周波数で走行するＰＡＬ，ＰＡＬ−Ｍ及びＮＴＳＣ発振
器を含んでいる。従って、それぞれのテレビジョン規単
に対して、８×Ｆｓｃ基準クロック信号が発生される。

ジャンパ８８，９０Ｕタイミング発生器４２は結合され
るべき必要なクロック源全選択するために使用される。

３つの別々のクリスタル発振器が示されているが、選択
された周波数の単一の発振器がその代りに使用されても
よく、その場合デイバイダのような適当な回路がそれぞ
れのカラーテレビジョン規準のための基準クロックを供
給するために使用される。

選択されたａ　ｘ　ＦＢ基準クロック信号はそれぞれの
ＯＲゲート８９に供給され、これらＯＲゲートはま友デ
コーダ／デイマルチブレクサ９１からＮＴＳＣ／ＰＡＬ
状態を表わす入力を受ける。

多入力ＮＡＮＤゲート９３は０几ゲート８９に結合され
、インバータＮＡＮＤゲート９５を介して選択された基
準クロック（わずかに遅延される）を１対の４ビットア
ツプ／ダウンカウンタ９２．９４（第３Ｄ図）に供給す
る。カウンタ９２．９４は位相比較器位置スイッチ９６
及びＮ　Ｔ　Ｓ　Ｃ／ＰＡＬ規準に依存する数で予めロ
ードされる。この数は、カウンタ９２が活性化される時
に、内部Ｆ’ｓｃが既知の位相関係、例えばＮＴＳＣ規
準では０６の位相、ＰＡＬ規単では１３５°の位相ヲ弔
するように選択される。ライン２４での複合同期信号は
Ｄ形フリツブフロツブ９８のリセット入力に供給され、
その真及び偽出力はそれぞれカウンタ９２のロード及び
カウントエナーブル（可能化）入力に接続されている。

複合同期信号の先導端でカウンタ９２，９４は８×Ｆ８
ｏ基準クロックをカウントし始める。カウンタ９２のＱ
Ｏ，ＱＩＵデコーダ／デイマルチブレクサのＳｏ，８１
人力に与えられ、それによりこれら２つの最小有意ビッ
トはサンプルパルス発生回路１０１（第３Ｆ図）の残り
の部分のための入力全供給する。カウンタ９２のＱ２出
力はノ｛−スト位相比較器４４（第３Ｃ，！Ｅ図）まで
伸びるライン５８にサブキャリア周波数基準内部ＦａＣ
信号を与える。カウ／タ９４の出力ＱＯｔ！ＡＮＤゲー
ト、ＮＡＮＤゲート９７に接続され、ゲート９７もまた
選択ライン信号をライン５６に介して受ける。ＮＡＮＤ
ゲート９７は状態マシン回路４６（第３０，Ｓｋ４図）
まで伸びるライン６６に状態クロック信号を供給する。

カウンタ９４のＱ１出力ＵＡＮＤゲート及びフリツプフ
ロツプ９８のクロック入力に与えられる。カウンタ９４
の最大出力は多入力ＮＡＮＤゲー｝　１０３、従ってデ
コーダ／デイマルチプレクサ１００の可能化入力に与え
られる。ＮＡＮＤゲート１０３もまたＮＡＮＤゲート９
３から直接８　Ｘ　Ｆ’ｓｃ基準クロック信号を受けか
つライン５６の選択ライン信号を受ける。

カウンタ９２のキャリー出力はカウンタ９４のカウント
可能化入力に与えられ、このキャリー出力はＤ形フリツ
プ７ロツプ１０２ヲクロツキングする。フリツプ７ロツ
プ１０２のＱ出力ｄＤ形フリップフロツプ１０４の入力
に接続され、そのＱ出力は上述し＆ＡＮＤゲートの第２
の入力を与える。フリツブフロツブ１０４ｉＮＡＮＤゲ
ート９５から基準クロック信号によシクロッキングされ
る。フリツプフロツブ９８の真出力もまたカウンタ９４
をロードし、フリツブフロツブ１０２，１０４全リセッ
トする。

デコーダ／デイマルチプレクサ１ロ０は４つの出力Ｙｏ
−Ｙ５１ｒ与え、これらはライン９９及び一連のＯＲゲ
ート１０５，　ｉ０７，　１０９，　１１１，　１１３
を介してサンプルパルス発生回路１０１（第３ｋ１図〕
全選択的にクロッキングするために使用され、この回路
１０１は一連のＤ形フリツプフロツプ即ちラツチ１０６
−１１４’ｔ含み、その出力はそれぞれのＯ几ゲー｝１
０５／１１３の第２の入力に接続されている。デコーダ
／デイマルチブレクサ１００のＹｏ出力もまたラッチ１
０８，　１１０，　ｆ１２のリセット入力及びＯ几ゲー
ト１１３の弟２の入力に接続されている。Ｙ２がラツチ
１１４ヲクロツキングする間にＹ３出力はランチ１０６
をリセットし、このリセットはフリツプフロツプ９８の
真出力に与えられる。回路１０１は（反転された）サン
プルパルス’ｒｏ−’ｒ４ｔ−タイミング発生器４０（
第５Ｄ，３Ｆ図）からバーストゲートサンブラ回路４２
（第３Ｆ図）に、かつそれぞれのライン６２及び６０を
介してバースト位相比較器４０（第５Ｃ，！ｓＢ図）に
与える。明らかなように、サンプルパルスＴ１，　’ｒ
２，　’ｒ４Ｕバースト位相比較器４４全クロッキング
するために使用され、サンプルパルスＴｏ及びＴ３はバ
ーストエッジサンプラ回路４２をクロッキングするため
に使用される。

タイミング発生器４０の動作において、ライン゛２４で
の複合同期信号の立ち下υエツジで、ヵウンタ９２，９
４は８ＸＦｓｏ基準クロック金カウントシ始める。２つ
の最小有意ビットはデコーダ／デイマルチブレクサ１０
０（第５Ｄ図）、ラツチ１０６−１１４及びＯＲゲート
１０５−１１３（第３Ｆ図）からなるサンプルパルス発
生回路１０１に供給される。最大有意カウンタ９４がそ
の最大カウントに対してオーバーフローしかつライン５
６での選択ライン信号が真である時には、サンプルパル
ス発生回路１０１ハそれぞれの基準クロックサイクル毎
に１度可能化される。

これは２つのバーストサイクルに対し、８ＸＦ，。

基準クロックの１６サイクル時間期間の間にサンプルパ
ルスＴｏ一Ｔ４（第３Ｆ図）の列を発生する。最大有意
力ウンタ９４（第３Ｄ図）Ｋロードされる数はバースト
時間間隔にサンプルパルスシーケンスを中心決めするよ
うに選択される。位相比較器位置スイッチ９６の３つの
スイッチは発生される基準内ｓＦ，ｃ位相の荒い調節を
与える。例えば、これ゛らスイッチの２進値の増進は内
部Ｆｓｃ信号の初期位相を４５°だけ進める。従って５
つのサンプルパルスＩｌｌ　ｏ−　Ｔ４がサブキャリア
の２つのサイクルの時間期間の間サブキャリアのそれぞ
れの半サイクル異なった時間で発生される。

以下に更に記載されるように、取られるサンブルの数は
２つのバーストサイクルで８つのサンプルである必要は
ないが、それ以上あるいはそれ以下のバーストサイクル
でそれ以上あるいはそれ以下のサンプルが取られ得ると
いうことを理解されるべきである。例えば１つのサンプ
ルがバーストサイクルのピーク電圧で取られても、ある
いは２つのサンプルが以下に更に述べるように、バース
ト０交差等の前後で取られてもよい。

最大有意カウンタ９４がオーバーフローすると、フリツ
ブフロツプ１０２ハクロッキングされる。１クロックサ
イクルの後に、第２の７リップフロツプ１０４がセット
される。これはカウンタに他のビットｔ効果的に加える
。ついで、１５のクロックサイクル後に、カウンタ９４
の出力Ｑｏｒｉ高になり、ＮＡＮＤゲート９７を介して
状態マシン回路４６全クロッキングする。他の１６クロ
ックサイクル後に、出力Ｑ１は高になシ、カウンタは停
止せしめられフリツプフロツプ９８を介して再ロードさ
れ、フリツブフロツブ１０２，１０４はクリアされる。

第ｓ　Ｆ図のバーストゲートサンブラ回路４２は、内部
Ｆ，。信号のエッジの平均位置とバーストのエッジの平
均位１ｆｆｉ”ｔ統計的に行列化する手段金与えること
によって、カラーフィールド１検出器のセットアップの
間にバースト位相調節全容易にする。この目的の之め、
ライン３６の矩形化バースト信号はタイミング発生器４
０からのサンプルパルスＴｏ及びＴ３によ＃）Ｄ形ラツ
チ１１６でサンプリングされる。サンプルパルスＴｏは
内部１”ｓｃ信号のあらゆる転移の直後に生じる。サン
プルパルスＴ３はそれぞれの転移の直前に生じる。排他
的ＯＲゲート１１８はこの結果を比較する。その出力は
サンプルＴ２により内部｝゛８ｃのそれぞれの半サイク
ルの中央でＤ形フリツプフロツプあるいはランチ１２０
でサンプリングされる。バーストサンプル時間間隔の間
でいくつかのサンプルが取られるが、混乱をさけるため
に、最後のサンプルのみが使用される。

この結果はライン６６の状態クロック信号によりラッテ
１２１Ｋおいてラッチされる。これによる信号はサンプ
ルパルスに対するバーストエッジの位置に依存してトグ
ルアツプ、ダウンを行なう。バーストエッジがサンプル
パルス間に入る時には、出力は高となる。この出力は平
均化され、指示器ランプ回路６８に供給され、これはバ
ーストの平均位置が内部ＦＳＣ信号のエッジと行列化す
ると最も明るく駆動される。このエッジ整合技術は、位
相シフタ５２（第２図〕の可変抵抗３５が調節を与える
ような、カラーフィールド１検出器のセットアップにお
いて使用されるバースト位相調節処理を簡単にする。

第３Ｃ図において、バースト位相比較器４４はＮＡＮＤ
ゲート１１９を介して２つの（Ｄ形）ラッチ１２６，１
２８の入力でかつＮＯ几ゲー｝１２１′ｔ−介して２つ
の（Ｄ形）ラッチ１５０，１５２の入力でライン１３６
の矩形化バースト信号を受ける。

内部ｐａｃ信号はライン５８ｆ：介してゲー｝１１９，
１２１の第２の入力に供給される。ラッチ１２６，１５
０はサンプルパルスＴ１によってクロツキングされ、ラ
ッチ１２８．１３２１−ｔサンプルパルスＴ２によって
クロッキングされる。ラッチ１２６，１３０の真及び偽
出力はそれぞれＮＡＮＤゲート１２３に供給され、ラッ
チ１２８，１３２の出力はＮＡＮＤゲート１２５に供給
される。それらの出力［ＡＮＤ及びＮＯＲ，ゲートのア
レイ及び３つのそれぞれのＡＮＤゲート１３９ｆｔ介し
て５つの（Ｄ形）ラッチ１！５４−１３８に供給される
。より詳細には、第３Ｃ，ＢＥ図においてＮＡＮＤゲー
ト１２３，　１２５はＮＯ几ゲート１２９及びＡＮＤゲ
ート１２７に与えられ、それらゲートの出力ｆｌＮＯ几
ゲート１５１及びＡＮＤゲート１３９の内の２つのもの
の１つの入力に接続される。ＮＯｆ｛，ゲート１３１の
出力は第３のＡＮＤゲート１３９の接続され、その出力
はラツチ１３４及び１４０全クロッキングする。従って
、ランチ１３４−１３１３は３つのそれぞれのＡＮＤゲ
ート１５９の第２の入力を介してＴ４サンプルパルスに
工９クロッキングされる。ラツチ１５４ホラツチ１４０
、従ってＮＯ比ゲート１４２に接続され、ラッチ１４５
６．１３８はＡＮＤゲート、従ってＮＯＲゲ−ト１４２
に接続される。ランチ１５４−１４０は複合同期信号に
エシリセットされる。

タイミングパルスＴ１，Ｔ２及びＴ４は矩形化バースト
信号の位相を検出するように内部Ｆｓｃ信号の半サイク
ルの間に生じる。Ｔ，は内部Ｆｓｃ信号の０交差の後に
生じ、Ｔ２ハ次の０交差の前で同じ期間生じる。Ｔ４は
わずかに遅れて生じ、この比較の結果全後段の論理ゲー
トヘラツチするために使用される。Ｔ１，Ｔ２及びＴ４
の組のパルスは内部Ｆａｃ信号の４つの継続した半サイ
クルで生じる。

ゲート１１９及び１２１ハ矩形化バースト及び内部”’
ＳＧ信号の同一の状態を指示する信号を与える。これら
値冫よフリツプフロツブ１２６及び１５０によシ時間Ｔ
１　でかつフリツプフロツプ１２８及び１３２で時間Ｔ
２でラツテされる。ゲート１２５及び１２５は、内部Ｆ
ｓｃ信号の牛サイクルの０交差の後及び次００交差の前
であるＴ１及びＴ２の位相状態をそれぞれ示す信号を供
給する。時間Ｔ１，Ｔ２で信号をサンプリングし之後に
、ゲート１２７及び１２９は、信号が２つのＴ１及びＴ
２で同一の状態であったかあるいは信号が２つのＴ１及
びＴ２で異なった状態でるつ几か全それぞれ指示する。

これは、位相ウィンドウの制限内で同位相であるかある
いは１８０°位相が離れているかのいずれかである内部
Ｆ８Ｃ及び矩形化パース１・信号に対して予期きれる。

同一の位相が時間Ｔ１及びＴ２で検出でれなければ、ゲ
ート１３１は、位相がサンプリングウィンドウから外れ
ているということを指示する信号（これは時間Ｔ４でフ
リップフロップ１３４をクロッキングする）を出力する
。この位相ウインドウ外れ状態が第２の対のサンプルに
対して生じれば、フリツブフロツブ１４０はＰＥ几Ｒ信
号をゲート１４２が活性化させる値全出力する。同一の
位相が１つの牛サイクルで検出されかつ逆の位相が他の
半サイクルで検出されるならば、フリツブフロップ１３
６はクロッキングされ、｝’ＥＲＪ｛信号がゲー｝１５
２’ｉ介して活性化される。

グート１２９が活性化しておＱ信号が１８００位相が離
れていることを示せば、フリツプフロップ１３８はクロ
ッキングされ、−Ｐ信号を活性化し、Ｐ信号を不活性化
する。この最初の生起は一Ｐ信号を活性化する。タイミ
ング発生器が４つの組のサンプリングパルスを発生する
ように保証されるためである。これに続く無効パルスｎ
ＰＥＲＲ信号のためこの出力を失効させる。

カラーフィールド検出に対して、±４５１１の時間ウイ
ンドウ内で１８０°離れる２つのサブキャリア対複合同
期位相角を検出することが必要である。この目的のため
±６７．５°（　８　Ｘ　Ｆｓｃクロックの１　２サイ
ンクル）のサンプリングパルスを与えかつこの点で自走
クロックから±２ｚ５＠の誤差で中心決めする（これは
位相検出のため±４５°のウインドウを与える）ことが
便利である。これは、もし矩形化バースト信号が発生さ
れた内部Ｂ’８Ｃ信号の±４５°内にあればそれは同じ
位相を持つものとして検出されるということを保証する
。例えば一例として、実施例において、位相比較は内部
Ｆ’ａｃ信号の２つの継続したユサイクルの間に４度生
じる。もし位相がこれら半サイクルの２つあるいはそれ
以上の間にウインドウから外れるかあるいは任意の牛サ
イクルが異なった位相関係を示すとしたら、選択された
論理レベルの位相不確定信号がライン７２にＮｏ几ゲー
ト１４２ｉ介して発生される。従って，ＰＥＲ几，Ｐ及
びーＰ信号は、入来する矩形化バースト信号が位相ウイ
ンドウから外れているか、内部Ｆ，。信号と従ってライ
ン２４での入来する複合同期信号と同位相であるかある
いは１８０°位相が外れているかのいずれかである。

第５Ｈ図に示されるように、ｉ’ＥＲＲ信号はま友位相
誤差回路７Ｓの単安定マルチバイブレータに供給され、
これは回路がバースト対内部Ｆｓｃ位相関係を適切に検
出しているかどうかの指示を与える。

第３Ｇ，　３｝１図の状態マシン回路４６はライン７２
でＰＥＲ几信号を、ライン７０．７１でＰ及び一Ｐ信号
をかつライン５５を介してＮＴ８Ｃ／｝’ＡＬ入力信号
を受け、カラーフィールド１を識別する出力を与える。

状態マシン回路４６に位相比較器４４によって供給され
る矩形化バースト対内部Ｆ”ｓｃ位相関係の生起のシー
ケンスを検出する。これは入来信号のサブキャリア対複
合同期位相を表わす。この目的の之め、ＮＴＳＣ／ＰＡ
Ｌ信号及びライン７０，７１．７２での位相関連信号は
ゲートアレイ１４３に供給され、これは多数のＪＫフリ
ツブフロツプ１４４−１４８　（第３Ｇ図）に同等の論
理信号を供給する決定論理を与える。

これらフリツブフロツブはライン７２でのＰＥＲＲによ
ってクリアされ、ライン６６での状態クロック信号によ
ってクロッキングされる。ＪＫフリツプフロツプ１４４
及び１４８の真出力Ｂ　ＮＡＮＬ）ゲートによってＪＫ
フリツブフロツブ１５０のＪ入力に与えられ、それもま
た状態クロック信号によってクロッキングされかつライ
ン５６での選択ライン信号によってクリアされる。フリ
ツプフロツプ１４６の真及び偽出力並びに７リップフロ
ツブ１４８の真出力はそれぞれ決定論理ゲートアレイ１
４３に戻されて与えられる。

従って、状態マシン回路４４はバースト位相比較器４６
によって決足される位相比較の結果を入力として有する
被クロッキング逐次的マシンである。選択されたビデオ
規準の全力ラーフレームシーケンスが検出てれた後にの
みかつ１）Ｅ几几信号がこの時間の間効果的でなかった
場合にのみ出力が効果的にされる。ＰＥＲ几信号が効果
的になることにエシマシン回路はクリアされ、シーケン
ス検出が再度開始する。

検出されるべきシーケンスは選択されたビデオ規準に依
存し、例えば、ＮＴＳＣ規準冫ゴ内部Ｆｓｃ信号と同位
相及び反対位相の交互の信号全与え、これはサブキャリ
ア対ｈ同期位相が交互のフレームで変化しているという
こと全指示する。従って、カラーフィールド１は矩形化
バースト信号が内部Ｆ’ｓｃ伯号と１ｈＪ位相であるよ
うなフレームであり、これはＨ同期の立ち下りエッジに
おいてＯ０　の位相角で常に開始する。

ＰＡＬ方式に対しては、内部ｐｓｃ信号はＨ同期の先導
端で例えば１３５°の位相で発生される。

この方式において、それぞれの４番目のラインの位相を
例えばライン９からライン２１まで測定する時はＰＡＬ
規準は位相フレームの２のカラーフレーム１で開始し位
相フレームの内２が続くシーケンスを与える。例えば、
Ｐ信号はそれぞれカラーフィールド１，５，５．７のサ
ブキャリア対Ｈ同期位相により生じる反復シーケンス１
，　１，　０．　　０を示さなければならない。

状態マシン回路４６の出力！−ｊ、ＪＫフリツブフロッ
プ１５０によシライン７４（第３Ｈ図）でフライホイー
ル回路４８に供給されるフィールド基準信号である。フ
ィールド基準信号はカラーフィールド１の選択されたビ
デオラインのほとんどの間、論理低になる。それはフラ
イホイール回路４８が同期されたままにするため及びラ
イン５２に基準有効信号を与える単安足マルチバイブレ
ータ１５４ヲ再トリガするために使用される。この目的
の九め、ライン７４はアツブ／ダウンカウンタ１５２の
ロード入力及び単安定マルチバイプレータ１５４の入力
に接続され、これらは共になってフライホイール回路４
８を定める。カウンタ１５２は本質的にはリセット可能
なデバイダで６Ｃライン２８の奇数フィールド信号の先
導端によ９クロッキングされる。カウンタ１５２の最小
有意ビット（ＱＯ）Ｕ奇数フィールド信号とＡＮＤ処理
奇数フィールドとＡＮＩ）処理され、出力がフィールド
１の間に高であるだけで、全体のフレームの間では高で
にないようにされる。カウンタ１５２のＱ１出力はライ
ン５５でのＮ’ｌ８Ｃ／ＰＡＬ入力とＯＲ処理される。

フライホイール回路４８ＵＡＮＤゲートｋ介して出力ラ
イン５０にフィールドの開始時にカラーフィールド１信
号を供給する。

フライホイール回路４８は、入力バースト位相が限界で
ある場合あるいは検出器が適切に較正されない場合に状
態マシン回路４６がカラーフィールド１毎に出力を与え
ないために使用される。カラーフィールド１信号のみが
奇数フィールドの間に活性化される。

第５図は好適実施例において使用され几ｈ同期（即ち複
合同期）、バースト及び多数のサンプルパルスの関係を
図式的に示す。この方法は、位相が半サイクルの持続時
間の間正確であること即ち位相差が０交差点からサンプ
ル点までウィンドウの内側にあることを決定するように
、正及び負の電圧のバーストビークのいずれかの側でバ
ースト全サンプルする。この実施例はまたクロック周波
数がサブキャリア周波数の倍数で、それぞれの半サイク
ルに対して対称的な位相ウインドウを可能とすること全
想定する。従って、基準内部Ｆ’ａｃ信号はＨ同期で開
始する既知の位相を有するサブキャリア周波数で発生さ
れ、この際にこの信号は矩形化バーストと比較させる。

ついで、比較結果は出力を決定するように状態マシン回
路４６の論理ゲートによシ分析される。

しかしながら連続した基準信号内部Ｆｓｃは特定のサン
プル時間で矩形化されたバースト信号の値をラッチする
ように使用されるサンプルパルスのみ（例えば、Ｔｏ−
Ｔａ　）ｋ発生するためにより置換され得るということ
を理解されるべきである。ついで、これら値は一致決定
論理によって直接分析され、カラーフィールド位置を検
出するために必要なカラーフィールド情報が与えられる
。

上述したように、本発明は一例としてのみで、特に記載
したパラメータ、回路部品等についての種々の変更を意
図している。例えば、バーストサイクル当シ単一のサン
プル、２つのサンプルあるいは４つのサンプル以上の多
数のサンプル、及び／または１つあるいはそれ以上のバ
ーストサイクルが使用でき、バースト対水平同期位相の
関係が決定されかつ種々の規準に対するカラーフィール
ドシーケンスのカラーフィールド１が検出される。従っ
て、別の実施例において、タイミング発生器４０、バー
スト位札比較器４４及び状態マシン回路４６に、例えば
バーストサイクルのピークでのバーストの位相を最も容
易に区別する時間で生じるタイミング発生器４０からの
単一のサンプルパルスを与えるように選択的に変更され
た）、除去される。この際に、位相比較器４４は、バー
ストサンプルが上述した選択状態の１つを反映する時に
、Ｐのような活性の論理信号を与えるようにゲート１２
３−１３１の決定論理を変化することによって除去ある
いは変更され得る。

図示するために、第４図は、単一のバーストサンプルが
その選択された中間の点で取られるような本発明のカラ
ーフィールド１検出器の他の実施例を示す。この単一の
サンプルパルスは０交差の間で矩形化バーストの値をラ
ッチするために使用され、バーストは最犬委るいは最小
値のいずれかとなるように予期されている。Ｄ形フリツ
プフロツプ１６０ｒｉ最大あるいは最小のバースト値全
決定するように使用されてもよい。

ついで、７リツプフロツプ１６０ハ同位相あるいに１８
０°の位相外れの関係を表わす状態マシン回路４６に伸
びるライン７０での論理真あるいは偽値として上述のＰ
信号を供給する。この実施例において、バーストエッジ
サンプラ回路４２はタイミング発生器４０の初期較正の
ために使用されてもよくあるいは第４図に示されるよう
に、単純化のため省略されてもよい。更に、状態マシン
回路４６に、矩形化バースト値がカラーフィールド１に
対してはｎサイクル＋９０°のサンプリング点で論理１
またカラーフィールド３に対しては論理Ｏでなければな
らないため、ＮＴＳＣ方式においては省略されてもよい
。ｎの値は上述したようにバースト期間の中間にサンプ
リング点を遅延するように選択される。

エシ詳細には、第６図はｎのサブキャリアサイクル＋９
０°の時間間隔後のＨ同期（即ち第１−３図の複合同期
）の先導端、バースト及び矩形化バースト信号のサンプ
リング点の間のＮＴＳＣ規準に対する関係を図式的に示
す。予期されるバースト値は、フィールドがカラーフィ
ールド１あるいは３であるかどうかによ夛最太あるいは
最小でなければならない。

第７図は、サンプルパルスがＨ同期の先導端からｎサプ
キャリアサイクル−４５°であるサンプリング点で供給
されるよりなＰＡＬ規準での単一のサンプル方式のため
のサンプリング関係を示す。この方式において、バース
トの最大あるいは最小値はライン９から第４番目のライ
ン毎にサンプリングされる時にカラーフィールド１及び
３が最大値を有するようなサンプリ／グ点で予期される
。従って、この時間で生じるただ１つのサンプルパルス
を用いる方式はカラーフィールド１で開始するラインｑ
，　１　３，　１　７．　２　１等の任意のものでサン
プリングする１，　ｉ，０．０のシ一タンスを検出する
こととなる。上述した状態マシン回路４６のようなシー
ケンス検出器はこの規準に対して必要となる。

ピーク値でなければならない所でバーストヲサンプリン
グするこの一般的な方法はバーストのいくつかをサンプ
リングしかつついでその結果を解釈するように予期され
てもよい。これに当該方式の信頼性を向上する。

同様に、１対のバーストサンプルが取られれば、１対の
サンプルパルスは内部Ｐｓｃ信号との位相比較ヲ可能と
するようにバーストの０交差点の直前あるいは直後に供
給されてもよい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 第２図は第１図のブロック図のアナログ部分の構成の回
路図である。 第３Ａ−３｝１図は第１図のブロック図のデジタル処理
部分の構成の回路図である。 第４図は本発明の他の爽施例を示す部分ブロック図であ
る。 第５．　６．　７図は第１−３及び４図の実施例のため
の、矩形化バーストをサンプリングするために使用され
るサンプルパルス、Ｈ同期及ヒバースト位相間の関係を
示す波形図である。 図で１２はアナログ部分、３８はライン選択回路、４０
はタイミング発生器、４２はバーストエッジサンブラ回
路、４４はバースト位相比較器、４６は状態マシン回路
、４８にフライホイール回路を示す。 匡 手 続 補 正 書 （方式） 事件の表示 平成　１年　特許願 第２３４５３７号 ２．発明の名称 多規準デジタル力ラーフィールド　１　検出器３． 補正をする者 事件との関係　　　特許出願人 名称　アムペックス　コーポレーション４．代　理　人 ６． 補正の対象 図面第３図（ｋｆＢ図面に変更なし）

Claims (16)

【特許請求の範囲】
1. （１）カラーサブキャリアと所定の位相関係を有する水
   平同期及びカラーバーストを有するカラービデオ信号の
   カラーフィールドシーケンスのカラーフィールドをデジ
   タル的に検出するための方法において、 ビデオラインのカラーバースト内の少なくとも１つのサ
   イクルの時間位置を同一のビデオラインの水平同期の先
   導端に関して決定すること、上記サイクルの間に少なく
   とも１つのサンプルパルスを供給すること、 上記サンプルパルスに応じて、同一のビデオラインの水
   平同期に関してカラーバーストの位相関係を表わす値を
   有するカラーバーストの上記サイクル内の少なくとも１
   つの選択された値を発生すること、 カラーフィールドシーケンスの上記カラーフィールドを
   決定するように連続した選択された値の生起のシーケン
   スを検出すること、 よりなることを特徴とする上記方法。
2. （２）上記決定するステップは、水平同期の先導端で開
   始する基準クロック信号のクロックをカウントしてカラ
   ーバースト内の上記サイクルの存在を定めるように上記
   カウントを予め選択された数のクロックだけ続けること
   、予め選択された数のクロックに応じてサイクルのピー
   クの間に上記サンプルパルスを供給すること、を含んだ
   ことを特徴とする請求項１記載の方法。
3. （３）取られるサンプルの数は少なくとも２であり、上
   記供給するステップは少なくとも２つのサンプルパルス
   を供給することを含み、その内の一方はバーストサイク
   ルの０交差の直後で他方は直前であることを特徴とする
   請求項１記載の方法。
4. （４）複数の選択された値が上記少なくとも１つのサイ
   クルの間に発生されること、を特徴とする請求項１記載
   の方法。
5. （５）上記決定するステップは、更に、水平同期の先導
   端と既知の位相関係で開始するカラーサブキャリア周波
   数の基準クロック信号を与えること、カラーバーストの
   持続時間内の上記サイクルの上記時間位置を決定するよ
   うに上記基準クロック信号の選択されたクロック数をカ
   ウントすること、を含んだことを特徴とする請求項４記
   載の方法。
6. （６）上記発生するステップは、カラーバーストの複数
   のサイクルの間に複数のサンプルパルスを供給すること
   、これらサンプルパルスに応じて上記複数のサイクルの
   継続したサイクルの間にカラーバーストの状態をサンプ
   リングすること、上記継続したサイクルの間にカラーバ
   ーストのサンプリングされた状態を表わす状態信号を発
   生すること、を含んだことを特徴とする請求項４記載の
   方法。
7. （７）上記サンプリングのステップは、カラーバースト
   のそれぞれの継続したサイクルのそれぞれの半サイクル
   内のカラーバーストを二度サンプリングして同じ状態が
   上記それぞれの半サイクル内の両サンプルに対して存在
   するかどうかを決定することを含み、上記発生するステ
   ップは半サイクルの両サンプルが同様の第１の状態にあ
   ることを指示する第１の論理レベルと、他の半サイクル
   の両サンプルが同様の反対の状態にあることを指示する
   反対の論理レベルとを発生すること、を含んだことを特
   徴とする請求項６記載の方法。
8. （８）上記発生するステップは、１つの半サイクルの２
   つのサンプルが同一の状態にはないことを指示し、従つ
   て基準クロック信号位相に対するカラーバースト位相の
   不確定の状態を指示する位相誤差信号を発生すること、
   を含んだことを特徴とする請求項６記載の方法。
9. （９）カラーサブキャリアと所定の位相関係を有する水
   平同期及びカラーバーストを備えたカラービデオ信号の
   カラーフィールドシーケンスのカラーフィールドを検出
   するための回路において、 水平同期に応じて、水平同期に対するカラーバースト持
   続時間内の選択されたサイクルの生起を決定するための
   手段と、 この決定手段に応じて、カラーバーストの位相と前の水
   平同期の位相とを比較し、同一位相の時あるいは１８０
   °位相が離れているような時にカラーバーストの状態を
   表わす状態信号を発生するための手段と、 この状態信号に応じて、カラーフィールドシーケンスの
   上記カラーフィールドを識別するようにそれら状態の生
   起のシーケンスを検出するための手段と、 を具備したことを特徴とする上記回路。
10. （１０）上記決定手段は水平同期の先導端の既知の位相
    で開始するサブキャリア周波数の内部基準信号を発生す
    るための手段と、上記選択されたカラーバーストサイク
    ルの生起を決定する予め選択されたサイクル数をカウン
    トするため上記内部基準信号を受ける手段と、を含んだ
    ことを特徴とする請求項９記載の回路。
11. （１１）上記比較手段は、上記選択されたカラーバース
    トサイクルの間に複数のサンプルパルスを発生するため
    の手段と、これらのサンプルパルスに応じて、上記選択
    されたカラーバーストサイクルの継続した半サイクルの
    状態をサンプリングするための手段と、を含んだことを
    特徴とする請求項９記載の回路。
12. （１２）選択された複数のカラーバーストサイクルがサ
    ンプリングされ、かつ上記発生手段はそれぞれのカラー
    バーストサイクルの間に複数のサンプルパルスを発生す
    ることを特徴とする請求項９記載の回路。
13. （１３）上記複数のカラーバーストサイクルは２であり
    、かつ２つのサンプルが２つのサイクルのそれぞれの継
    続した半サイクルで取られ、上記サンプリング手段はそ
    れぞれの半サイクルのサンプルがカラーバーストの同一
    位相にある状態を指示する同一の第１の状態にあるかあ
    るいはカラーバーストの１８０°位相が離れている状態
    を指示する同一の異なつた状態にあるかまたはカラーバ
    ーストの中間の位相状態を指示する異なつた状態にある
    ことを感知するための手段を含んだことを特徴とする請
    求項９記載の回路。
14. （１４）カラーサブキャリアと所定の位相関係を有する
    水平同期及びカラーバーストを備えたカラービデオ信号
    のカラーフィールド１を検出するための回路において、 選択されたビデオラインでの上記水平同期の先導端との
    選択された位相関係で開始するサブキャリア周波数の基
    準信号を内部的に発生するための手段と、 上記発生手段に応じて、カラーバーストの選択されたサ
    イクルの間に多数のサンプルパルスを供給するための手
    段と、 上記発生手段に接続されかつ上記供給手段に応じて、カ
    ラーバーストと上記基準信号とを上記選択されたサイク
    ルの間に比較しかつ上記カラーバーストと上記基準信号
    との間の位相関係を表わす状態信号を発生するための手
    段と、この状態信号に応じて、カラーフィールド、を識
    別するように継続した位相関係のシーケンスを検出する
    ための手段と、 を具備したことを特徴とする上記回路。
15. （１５）上記発生手段は、所定のカラーテレビジョン規
    準と一致した周波数を有する基準クロックを発生するた
    めの手段と、上記基準クロックをカウントしかつ水平同
    期の先導端に応じて上記基準信号を発生する手段とを含
    んだことを特徴とする請求項１４記載の回路。
16. （１６）上記比較手段は、上記サンプルパルスに応じて
    、上記基準信号に対する上記カラーバーストの状態をサ
    ンプリングするためのラッチ手段と、カラーバーストの
    状態をサンプリングすることに応じて、これら状態を指
    示する状態信号を発生するための論理手段と、を含んだ
    ことを特徴とする請求項１４記載の回路。